JPH0964644A - 掃引発振器 - Google Patents

掃引発振器

Info

Publication number
JPH0964644A
JPH0964644A JP23347995A JP23347995A JPH0964644A JP H0964644 A JPH0964644 A JP H0964644A JP 23347995 A JP23347995 A JP 23347995A JP 23347995 A JP23347995 A JP 23347995A JP H0964644 A JPH0964644 A JP H0964644A
Authority
JP
Japan
Prior art keywords
voltage
frequency
amplitude
circuit
sweep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23347995A
Other languages
English (en)
Other versions
JP3074132B2 (ja
Inventor
Seishi Murata
清史 村田
Tatsuya Murakami
達也 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP07233479A priority Critical patent/JP3074132B2/ja
Publication of JPH0964644A publication Critical patent/JPH0964644A/ja
Application granted granted Critical
Publication of JP3074132B2 publication Critical patent/JP3074132B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 出力信号の電圧及び周波数が安定で安価な掃
引発振器が無かった。 【解決手段】 掃引信号を出力する掃引発振部と、第1
の安定化回路と、第2の安定化回路とを備え、掃引発振
部の出力信号が第1の安定化回路及び第2の安定化回路
にそれぞれ供給され、第1の安定化回路では該出力信号
の振幅に比例する電圧を生成し、ロック信号が加えられ
たときの該振幅に比例する電圧を振幅基準電圧として記
憶し、出力信号の振幅に比例する電圧と振幅基準電圧と
の間の誤差電圧を積分して掃引発振部の振幅制御電圧に
負帰還し、第2の安定化回路では該出力信号の周波数に
比例する電圧を生成し、ロック信号が加えられたときの
該周波数に比例する電圧を周波数基準電圧として記憶
し、出力信号の周波数に比例する電圧と周波数基準電圧
との間の誤差電圧を積分して掃引発振部の周波数制御電
圧に負帰還する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品の周波数
特性の検査時などにオシロスコープと組み合わせて用い
られる掃引発振器の構成に関するものである。
【0002】
【従来の技術】従来使用されている掃引発振器には大別
すると次の三種類がある。 RC発振回路やLC発振回路を利用したもの PLL回路を利用したPLLシンセサイザー デジタル波形合成技術を応用したダイレクトデジタ
ルシンセサイザー
【0003】
【発明が解決しようとする課題】は構成が簡単で価格
が安い反面、出力信号の安定度に難がある。は逆に安
定度は良いが高価で、応答性がやや悪く高速掃引に向い
ていない。も安定度は良いが高価なうえ、周波数を高
くできない欠点があり数十MHz程度が限界である。本
発明はのRC発振回路やLC発振回路を利用した掃引
発振器の欠点である出力信号の不安定性を改善し、低価
格でありながらや並の安定度を得ようとするもので
ある。
【0004】
【課題を解決するための手段】本発明による掃引発振器
は、掃引信号を出力する掃引発振部と、振幅成分系の第
1の安定化回路と、周波数成分系の第2の安定化回路と
を備え、掃引発振部の出力信号が第1の安定化回路及び
第2の安定化回路にそれぞれ供給されるとともに、第1
の安定化回路では、該出力信号の振幅に比例する電圧を
生成し、ロック信号が加えられたときの該振幅に比例す
る電圧を振幅基準電圧として記憶し、出力信号の振幅に
比例する電圧と振幅基準電圧との間の誤差電圧を積分し
て、掃引発振部の振幅制御電圧に負帰還し、第2の安定
化回路では、該出力信号の周波数に比例する電圧を生成
し、ロック信号が加えられたときの該周波数に比例する
電圧を周波数基準電圧として記憶し、出力信号の周波数
に比例する電圧と周波数基準電圧との間の誤差電圧を積
分して、掃引発振部の周波数制御電圧に負帰還する構成
を特徴とする。
【0005】
【実施例】図1は本発明の掃引発振器の一実施例を示す
ブロック図である。図中のアルファベットa、b、c‥
‥は各部における信号を示しており、a〜e及びj〜l
の信号波形を図2に示してある。図1の掃引発振器は主
に掃引発振部と安定化回路の二つの部分からできてお
り、安定化回路はさらに振幅成分系と周波数成分系に分
かれている。分周回路付きの水晶発振回路1及び鋸歯状
波発生回路2、電圧制御発振回路3、電圧制御減衰回路
4、出力抵抗整合回路5、鋸歯状波のバイアス電圧可変
抵抗6、電圧制御減衰回路用電圧可変抵抗7によって掃
引発振部8が形成されている。これは、従来のRC発振
回路またはLC発振回路を利用した掃引発振器に相当す
る部分である。
【0006】また、検波回路10及びサンプリングホール
ド回路11、A/D・D/A変換回路12、差動増幅回路1
3、積分回路14、差動増幅回路15が振幅成分系の安定化
回路を形成し、波形整形回路16及び分周回路17、周波数
/電圧変換回路18、サンプリングホールド回路19、A/
D・D/A変換回路20、差動増幅回路21、積分回路22、
差動増幅回路23が周波数成分系の安定化回路を形成して
いる。9は緩衝増幅器、24はサンプリングホールド回路
に供給するためのサンプリングパルスを生成する回路、
25はサンプリングホールド回路11、19のサンプリングパ
ルスとA/D・D/A変換回路12、20の変換コマンドパ
ルスとの時間差を作るための遅延回路、26はA/D・D
/A変換回路12、20の変換コマンドパルスを自由に通過
させてロックを解除するとともに積分回路14、22をリセ
ットするためのリセットスイッチである。27は前記の安
定化回路を動作させるためのロックスイッチ、28はリセ
ットスイッチ26とロックスイッチ27によってオンオフさ
れるセットリセット回路、29は出力が高レベルのときに
A/D・D/A変換回路12、20を動作させるAND回路
である。
【0007】掃引発振部8の出力信号は、緩衝増幅器9
で増幅された後、振幅成分系の検波回路10と周波数成分
系の波形整形回路16に、それぞれ分けて入力される。掃
引発振部8の出力信号の振幅成分信号は、検波回路10で
検波されてからサンプリングホールド回路11で一掃引ご
とにサンプリングホールドされる。次段のA/D・D/
A変換回路12では、サンプリングホールドされた電圧を
デジタル信号に変換して振幅基準電圧として記憶すると
ともに、アナログ信号に戻して振幅基準電圧eを得る。
A/D・D/A変換回路12は、一掃引ごとに変換動作を
行っているときには、その出力がサンプリングホールド
回路11の出力とほぼ等しいので、入出力がほぼ同じ信号
になり動作的に意味のない回路となる。この場合は、差
動増幅回路13の二つの入力、すなわち出力信号の振幅に
比例する電圧dと振幅基準電圧eはほぼ等しくなり出力
fは0Vになる。この結果、積分回路14の出力gも0V
になり、後段の差動増幅回路15は、i=h−gのgがほ
ぼ0であるため、i=hとなる。すなわち、一掃引ごと
にサンプリングパルスj及びkが出る非ロック時におい
ては負帰還電圧は0であり、振幅成分系の安定化回路が
無いのと同じ状態となる。
【0008】可変抵抗6、7を調整して掃引周波数や出
力電圧を所定の値に設定した後、安定化回路を動作させ
るためロックスイッチ27を押すと、サンプリングパルス
kが出なくなり、A/D・D/A変換回路12の出力は、
その直前の電圧値に固定される。掃引発振部8の出力b
の振幅が変動すると、差動増幅回路13の入力dも変動す
るが、片方の入力eは固定されているため誤差電圧を生
じる。この誤差電圧を差動増幅回路13で増幅し積分回路
14で積分する。積分された誤差電圧は振幅を決定してい
る電圧hに対し、差動電圧として働き、差動増幅回路15
を経て電圧制御減衰回路4に負帰還される。この誤差電
圧が生じている間は積分回路14の出力が増大し続けるの
で、ついには平衡に達し安定化する。この安定化した状
態は、掃引発振部の出力bとしては振幅が変動する前の
状態であり、振幅の安定化が行われたことになる。
【0009】一方、掃引発振部8の出力信号の周波数成
分信号は、波形整形回路16でデジタル波形に整形されて
から周波数分周回路17に加えられる。周波数分周回路17
では周波数に応じて後段の周波数/電圧変換回路18の動
作周波数範囲に合うように分周を行い、周波数/電圧変
換回路18では周波数を電圧に変換する。周波数は掃引さ
れているので、電圧に変換した後の信号lは、図2のよ
うに鋸歯状波発生回路2の出力波形aに似た波形とな
る。サンプリングホールド回路19、及びA/D・D/A
変換回路20、差動増幅回路21、積分回路22、差動増幅回
路23は、前述の振幅成分系の回路と全く同じように動作
し、誤差電圧が差動増幅回路23を経て電圧制御発振回路
3に負帰還される。差動増幅回路21の誤差電圧が出なく
なって平衡状態となり、掃引発振部の出力bが変動する
前の周波数に安定化する。
【0010】ロックを解除する場合はリセットスイッチ
26を押す。すると、A/D・D/A変換回路12、20にサ
ンプリングパルスが供給されると同時に積分回路14、22
がリセットされ、安定化回路が無い状態に戻る。このリ
セット処理は電源をオンした時にも電源オンリセット回
路30によって行われる。
【0011】図3は、掃引発振器の電源スイッチをオン
した後の時間に対する出力信号の周波数のずれを、周波
数が2.5MHzの場合について測定し、本発明の安定
化回路を設けた改良品と従来品を比較してみたものであ
る。従来品の変動が大きいのに対し、本発明の改良品に
は殆ど変化が見られない。また、図4は外部温度変化に
対する出力電圧の安定度を測定したものである。この場
合も従来品の変動が大きいのに対し、本発明による改良
品の変動はきわめて小さく抑えられているのが分かる。
【0012】なお、上記の実施例ではリセットスイッチ
26をオンすることにより安定化回路をリセットし、ロッ
クスイッチ27をオンにすることにより安定化回路が動作
するようにしたが、リセットスイッチ26やロックスイッ
チ27は必ずしも設けなくてよい。リセットスイッチ26や
ロックスイッチ27を設ける代わりに、外部操作ツマミに
駆動軸を連動させた周波数可変ボリューム(鋸歯状波の
バイアス電圧可変抵抗6)や出力電圧可変ボリューム
(電圧制御減衰回路用電圧可変抵抗7)による電圧の変
化を検出して、自動リセットを行った後、一定時間後に
自動的にロックがかかるように構成してもよい。このよ
うにすれば、使用者が意識せずにリセットやロックを行
うことができる。
【0013】
【発明の効果】本発明によれば、従来のアナログ発振回
路に、温度や時間で変化の無いデジタルの基準電圧を付
加してフィードバックするようにしたので、安価な構成
により掃引発振器の出力電圧及び周波数を安定させるこ
とができ、高精度、高安定性を実現できる。製造ライン
で長時間使用する際、ドリフトに対して校正の必要がな
いので、稼働率が向上するばかりでなく、正確な測定検
査が可能となる。
【図面の簡単な説明】
【図1】 本発明の一実施例を示す回路ブロック図
【図2】 図1の各部における信号の波形図
【図3】 時間に対する周波数の変化率の測定図
【図4】 外部温度変化に対する出力電圧の変化率の測
定図
【符号の説明】
8 掃引発振部 6 鋸歯状波のバイアス電圧可変抵抗 7 電圧制御減衰回路用電圧可変抵抗 11・19 サンプリングホールド回路 13・21 差動増幅回路 15・23 差動増幅回路 27 ロックスイッチ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 掃引信号を出力する掃引発振部と、振幅
    成分系の第1の安定化回路と、周波数成分系の第2の安
    定化回路とを備え、掃引発振部の出力信号が第1の安定
    化回路及び第2の安定化回路にそれぞれ供給されるとと
    もに、 第1の安定化回路では、該出力信号の振幅に比例する電
    圧を生成し、ロック信号が加えられたときの該振幅に比
    例する電圧を振幅基準電圧として記憶し、出力信号の振
    幅に比例する電圧と振幅基準電圧との間の誤差電圧を積
    分して、掃引発振部の振幅制御電圧に負帰還し、 第2の安定化回路では、該出力信号の周波数に比例する
    電圧を生成し、ロック信号が加えられたときの該周波数
    に比例する電圧を周波数基準電圧として記憶し、出力信
    号の周波数に比例する電圧と周波数基準電圧との間の誤
    差電圧を積分して、掃引発振部の周波数制御電圧に負帰
    還することを特徴とする掃引発振器。
  2. 【請求項2】 振幅基準電圧と周波数基準電圧が、デジ
    タル信号に変換された状態で、第1の安定化回路及び第
    2の安定化回路にそれぞれ記憶される請求項1の掃引発
    振器。
  3. 【請求項3】 第1の安定化回路及び第2の安定化回路
    に加えられるロック信号を発生させるロックスイッチ
    と、ロックを解除しリセット信号を発生させるリセット
    スイッチを設けた請求項1の掃引発振器。
JP07233479A 1995-08-19 1995-08-19 掃引発振器 Expired - Fee Related JP3074132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07233479A JP3074132B2 (ja) 1995-08-19 1995-08-19 掃引発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07233479A JP3074132B2 (ja) 1995-08-19 1995-08-19 掃引発振器

Publications (2)

Publication Number Publication Date
JPH0964644A true JPH0964644A (ja) 1997-03-07
JP3074132B2 JP3074132B2 (ja) 2000-08-07

Family

ID=16955657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07233479A Expired - Fee Related JP3074132B2 (ja) 1995-08-19 1995-08-19 掃引発振器

Country Status (1)

Country Link
JP (1) JP3074132B2 (ja)

Also Published As

Publication number Publication date
JP3074132B2 (ja) 2000-08-07

Similar Documents

Publication Publication Date Title
JPS5828884A (ja) レ−ザ制御装置
CN108880535A (zh) 基于振荡器的传感器接口电路
EP0195011A1 (en) Frequency controlled oscillator
JPH08125566A (ja) ヘテロダイン方式受信機
JP3074132B2 (ja) 掃引発振器
JPS61154206A (ja) 圧電発振器
US4688003A (en) Feed-forward error correction for sandaps and other phase-locked loops
US5225794A (en) Method and apparatus for a sweep oscillator
JPS58209232A (ja) 発振回路
JPH07297641A (ja) クロック発振器
JPH02113708A (ja) 掃引周波数発振器
US11431346B2 (en) Devices and methods for analog-to-digital conversion
JPH06308009A (ja) 信号変換回路
JPH07135425A (ja) Fm受信機
JPH0534842B2 (ja)
JPS6351555B2 (ja)
JP3058425B2 (ja) 温度補償発振器
JPH01248703A (ja) 掃引周波数信号発生器
JPH09261012A (ja) 電圧制御発振器及びその発振方法
JPS63167503A (ja) 発振器
RU2041560C1 (ru) Дифференциальный частотный датчик
JPH09200046A (ja) 位相差制御pll回路
GB2236026A (en) Swept frequency signal generating circuit
JPH0438002A (ja) ディジタル温度補償圧電発振回路
JPS5826555B2 (ja) 周波数追跡器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees