JPH09261012A - 電圧制御発振器及びその発振方法 - Google Patents
電圧制御発振器及びその発振方法Info
- Publication number
- JPH09261012A JPH09261012A JP8061145A JP6114596A JPH09261012A JP H09261012 A JPH09261012 A JP H09261012A JP 8061145 A JP8061145 A JP 8061145A JP 6114596 A JP6114596 A JP 6114596A JP H09261012 A JPH09261012 A JP H09261012A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- controlled oscillator
- current
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 電圧周波数特性の線形性に優れ、且つ低コス
トな電圧制御発振器及びその発振方法の提供。 【解決手段】 Ｃ−ＭＯＳインバータゲートによるリン
グ発振回路２００の動作電源入力を定電流駆動とし、電
圧制御発振ＶＣＯ入力電圧に比例した電流制御とするこ
とで、入力電圧に略比例した発振周波数を得る。更に発
振周波数特性の線形性を高めるため、電流変化率制限回
路３００を備え、発振回路２００の発振周波数の高い領
域（発振回路消費電流の大きい領域）でより大きな回路
電流を供給するように構成する。
トな電圧制御発振器及びその発振方法の提供。 【解決手段】 Ｃ−ＭＯＳインバータゲートによるリン
グ発振回路２００の動作電源入力を定電流駆動とし、電
圧制御発振ＶＣＯ入力電圧に比例した電流制御とするこ
とで、入力電圧に略比例した発振周波数を得る。更に発
振周波数特性の線形性を高めるため、電流変化率制限回
路３００を備え、発振回路２００の発振周波数の高い領
域（発振回路消費電流の大きい領域）でより大きな回路
電流を供給するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、入力電圧に応じた
周波数で発振する電圧制御発振器及びその発振方法に関
する。
周波数で発振する電圧制御発振器及びその発振方法に関
する。
【０００２】
【従来の技術】従来、例えば分光測定等に用いられて好
適な、入力電圧に比例した周波数で発振する電圧制御発
振器（以下、ＶＣＯ）においては、公知のモノリシック
Ｖ／Ｆコンバータ（例えばバーブラウン社製ＶＦＣ３
２）や、Ａ／Ｄコンバータに内蔵される二重積分方式の
Ｖ／Ｆコンバータがあり、アナログ信号のデジタル変
換、また、その変換された信号の長距離伝送等に広く使
用されている。
適な、入力電圧に比例した周波数で発振する電圧制御発
振器（以下、ＶＣＯ）においては、公知のモノリシック
Ｖ／Ｆコンバータ（例えばバーブラウン社製ＶＦＣ３
２）や、Ａ／Ｄコンバータに内蔵される二重積分方式の
Ｖ／Ｆコンバータがあり、アナログ信号のデジタル変
換、また、その変換された信号の長距離伝送等に広く使
用されている。
【０００３】更に、ＦＭ信号の変調、高周波ＰＬＬ回路
等に使用されるセラミック発振子や、ＬＣ発振回路等に
より構成されたＶＣＯがあり、高周波ＶＣＯとして知ら
れている。また、公知のＣ−ＭＯＳインバータゲートに
よるリング発振回路を用いて、該発振回路に供給する電
源電圧を制御した場合、非常に安価に発振周波数を制御
できることが知られている。
等に使用されるセラミック発振子や、ＬＣ発振回路等に
より構成されたＶＣＯがあり、高周波ＶＣＯとして知ら
れている。また、公知のＣ−ＭＯＳインバータゲートに
よるリング発振回路を用いて、該発振回路に供給する電
源電圧を制御した場合、非常に安価に発振周波数を制御
できることが知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、モノリシックＶ／Ｆコンバータは入力
電圧に対する発振周波数の線形性（直線性）が良いとい
う特徴があるものの、積分回路、コンパレータ等のリニ
ア回路部品から構成されているため高価であり、また積
分回路等の応答速度の点から、原理的に発振周波数の上
限が制限され、あまり高い周波数で使用することができ
ないという問題があった。
来例においては、モノリシックＶ／Ｆコンバータは入力
電圧に対する発振周波数の線形性（直線性）が良いとい
う特徴があるものの、積分回路、コンパレータ等のリニ
ア回路部品から構成されているため高価であり、また積
分回路等の応答速度の点から、原理的に発振周波数の上
限が制限され、あまり高い周波数で使用することができ
ないという問題があった。
【０００５】また、ＦＭ変調等で採用されるＬＣ素子、
または発振子を使う方式では、発振周波数特性を高くす
ることが可能であるが、入力電圧に応じて変化する発振
周波数、即ち周波数帯域が狭いという問題があり、広い
周波数帯域に渡って使用しようとすると、入力電圧に対
する発振周波数特性の直線性が十分得られないという問
題がある。
または発振子を使う方式では、発振周波数特性を高くす
ることが可能であるが、入力電圧に応じて変化する発振
周波数、即ち周波数帯域が狭いという問題があり、広い
周波数帯域に渡って使用しようとすると、入力電圧に対
する発振周波数特性の直線性が十分得られないという問
題がある。
【０００６】また、前記の電圧制御されたＣ−ＭＯＳイ
ンバータゲートによるリング発振回路も、制御電圧に対
する発振周波数の直線性に欠けるという問題がある。こ
の理由について図４を参照して説明する。
ンバータゲートによるリング発振回路も、制御電圧に対
する発振周波数の直線性に欠けるという問題がある。こ
の理由について図４を参照して説明する。
【０００７】図４は、従来例としてのＣ−ＭＯＳリング
発振回路を示す図である。
発振回路を示す図である。
【０００８】図中、２０はＣ−ＭＯＳリング発振回路で
あり、発振回路２０の発振周波数ｆは各インバータゲー
ト２１の電源電圧ＶＤＤ−ＶＳＳに応じて図５の特性を
得る。
あり、発振回路２０の発振周波数ｆは各インバータゲー
ト２１の電源電圧ＶＤＤ−ＶＳＳに応じて図５の特性を
得る。
【０００９】図５は、従来例としてのＣ−ＭＯＳリング
発振回路における電圧周波数特性を示す図であり、その
周波数特性は直線状ではない。その理由として、リニア
増幅器として動作する各インバータゲート２１の出力イ
ンピーダンスは、内蔵するＭＯＳトランジスタのゲート
・ソース間電圧ＶＧＳに対するドレイン・ソース間がオ
ンの場合の抵抗値に応じて定まる。そのためその抵抗
値、ひいてはインバータゲート２１の出力インピーダン
スが電源電圧ＶＤＤの影響を受けることになり、また、
かかるゲートの出力インピーダンスと、次段に接続され
るインバータゲート２１の図示しない等価入力容量とに
より決まる位相遅れに関連した周波数で発振するためで
ある。
発振回路における電圧周波数特性を示す図であり、その
周波数特性は直線状ではない。その理由として、リニア
増幅器として動作する各インバータゲート２１の出力イ
ンピーダンスは、内蔵するＭＯＳトランジスタのゲート
・ソース間電圧ＶＧＳに対するドレイン・ソース間がオ
ンの場合の抵抗値に応じて定まる。そのためその抵抗
値、ひいてはインバータゲート２１の出力インピーダン
スが電源電圧ＶＤＤの影響を受けることになり、また、
かかるゲートの出力インピーダンスと、次段に接続され
るインバータゲート２１の図示しない等価入力容量とに
より決まる位相遅れに関連した周波数で発振するためで
ある。
【００１０】具体的に、各インバータゲート２１の入力
信号レベルは、略（ＶＤＤ−ＶＳＳ）／２付近で振動す
る正弦波であり、この入力信号がインバータゲート２１
の内蔵するＭＯＳトランジスタのゲート端子に接続され
ているため、電源電圧ＶＤＤが上昇するとＭＯＳトラン
ジスタのゲート・ソース間電圧が増加するので、オン抵
抗値が減少する。このオン抵抗値の電源電圧特性が非線
形であることから、インバータゲートの出力インピーダ
ンスと、前記次段に接続されるインバータゲートの図示
しない等価入力容量とにより決まる信号遅延時間が前記
の電源電圧の増加に応じて減少し、発振周波数が電源電
圧の増加に対して急激に増加する特性となるわけであ
る。
信号レベルは、略（ＶＤＤ−ＶＳＳ）／２付近で振動す
る正弦波であり、この入力信号がインバータゲート２１
の内蔵するＭＯＳトランジスタのゲート端子に接続され
ているため、電源電圧ＶＤＤが上昇するとＭＯＳトラン
ジスタのゲート・ソース間電圧が増加するので、オン抵
抗値が減少する。このオン抵抗値の電源電圧特性が非線
形であることから、インバータゲートの出力インピーダ
ンスと、前記次段に接続されるインバータゲートの図示
しない等価入力容量とにより決まる信号遅延時間が前記
の電源電圧の増加に応じて減少し、発振周波数が電源電
圧の増加に対して急激に増加する特性となるわけであ
る。
【００１１】そこで本発明は、電圧周波数特性の線形性
に優れ、且つ低コストな電圧制御発振器及びその発振方
法の提供を目的とする。
に優れ、且つ低コストな電圧制御発振器及びその発振方
法の提供を目的とする。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
め、電圧制御発振器は以下の構成を特徴とする。
め、電圧制御発振器は以下の構成を特徴とする。
【００１３】即ち、入力電圧に応じた周波数で発振する
電圧制御発振器において、前記入力電圧に応じた所定の
電流値を出力する電圧・電流変換手段と、前記電圧・電
流変換手段の出力電流を駆動源として発振する発振手段
と、前記電圧・電流変換手段の変換特性が、所定の特性
となるように制御する電流変化率制限手段と、を備えた
ことを特徴とする。具体的に前記発振手段は、Ｃ−ＭＯ
Ｓインバータゲート素子であることを特徴とし、更に好
ましくは、アンバッファタイプの複数のＣ−ＭＯＳイン
バータ素子を直列に接続することにより構成したリング
発振回路であることを特徴とする。これにより、電圧制
御されたＣ−ＭＯＳインバータゲートによるリング発振
回路の制御電圧に対する発振周波数の直線性に欠けると
いう問題を改善する。
電圧制御発振器において、前記入力電圧に応じた所定の
電流値を出力する電圧・電流変換手段と、前記電圧・電
流変換手段の出力電流を駆動源として発振する発振手段
と、前記電圧・電流変換手段の変換特性が、所定の特性
となるように制御する電流変化率制限手段と、を備えた
ことを特徴とする。具体的に前記発振手段は、Ｃ−ＭＯ
Ｓインバータゲート素子であることを特徴とし、更に好
ましくは、アンバッファタイプの複数のＣ−ＭＯＳイン
バータ素子を直列に接続することにより構成したリング
発振回路であることを特徴とする。これにより、電圧制
御されたＣ−ＭＯＳインバータゲートによるリング発振
回路の制御電圧に対する発振周波数の直線性に欠けると
いう問題を改善する。
【００１４】また、前記電流変化率制限手段は、前記発
振手段と並列に接続された抵抗素子であることを特徴と
する。具体的には、前記所定の特性を線形にするよう
に、前記抵抗素子の抵抗値を決定することを特徴とす
る。これにより、抵抗素子を用いた簡単で安価な回路の
構成で周波数特性を改善し、測定手段としての実用性を
得る。
振手段と並列に接続された抵抗素子であることを特徴と
する。具体的には、前記所定の特性を線形にするよう
に、前記抵抗素子の抵抗値を決定することを特徴とす
る。これにより、抵抗素子を用いた簡単で安価な回路の
構成で周波数特性を改善し、測定手段としての実用性を
得る。
【００１５】更に、前記発振手段の出力信号を、コンデ
ンサを介して交流結合し、増幅するインタフェース手段
を備えたことを特徴とする。これにより、外部の装置へ
周波数を出力するための信号レベルを得る。
ンサを介して交流結合し、増幅するインタフェース手段
を備えたことを特徴とする。これにより、外部の装置へ
周波数を出力するための信号レベルを得る。
【００１６】また、上記の目的を達成するため、電圧制
御発振器の発振方法は以下の構成を特徴とする。
御発振器の発振方法は以下の構成を特徴とする。
【００１７】即ち、入力電圧に応じた周波数で発振する
電圧制御発振器の発振方法であって、前記周波数を発振
する発振回路の駆動電源を所定の電流で駆動し、前記周
波数の高さに応じて大きな電流を前記発振回路に供給す
る電流変化率制限回路を、前記発振回路に並列して接続
することにより、前記発振回路の周波数特性が所定の特
性となるように制御することを特徴とする。
電圧制御発振器の発振方法であって、前記周波数を発振
する発振回路の駆動電源を所定の電流で駆動し、前記周
波数の高さに応じて大きな電流を前記発振回路に供給す
る電流変化率制限回路を、前記発振回路に並列して接続
することにより、前記発振回路の周波数特性が所定の特
性となるように制御することを特徴とする。
【００１８】好ましくは前記発振回路は、アンバッファ
タイプの複数のＣ−ＭＯＳインバータ素子を直列に接続
することにより構成したリング発振回路であることを特
徴とする。
タイプの複数のＣ−ＭＯＳインバータ素子を直列に接続
することにより構成したリング発振回路であることを特
徴とする。
【００１９】また、前記電流変化率制限回路に抵抗素子
を用いることを特徴とする。これにより、抵抗素子を用
いた簡単で安価な回路の構成で周波数特性を改善する。
を用いることを特徴とする。これにより、抵抗素子を用
いた簡単で安価な回路の構成で周波数特性を改善する。
【００２０】具体的に前記所定の特性は、線形であるこ
とを特徴とする。これにより、広い周波数領域に渡って
直線状の特性を実現し、測定手段としての応用を図る。
とを特徴とする。これにより、広い周波数領域に渡って
直線状の特性を実現し、測定手段としての応用を図る。
【００２１】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。
を参照して説明する。
【００２２】はじめに、本実施形態におけるＣ−ＭＯＳ
インバータゲートによるリング発振回路について説明す
る。Ｃ−ＭＯＳインバータゲートの動的消費電流は、図
示しないゲート内部のコンプリメンタリ接続されたトラ
ンジスタの公知の貫通電流を無視できると仮定すれば、
次段に接続されたインバータゲートの等価入力容量を充
電して端子電圧が上昇するのに必要な電荷量であること
から、該Ｃ−ＭＯＳゲートの動作周波数に比例する。こ
の性質を利用したリング発振回路を図２に示す。
インバータゲートによるリング発振回路について説明す
る。Ｃ−ＭＯＳインバータゲートの動的消費電流は、図
示しないゲート内部のコンプリメンタリ接続されたトラ
ンジスタの公知の貫通電流を無視できると仮定すれば、
次段に接続されたインバータゲートの等価入力容量を充
電して端子電圧が上昇するのに必要な電荷量であること
から、該Ｃ−ＭＯＳゲートの動作周波数に比例する。こ
の性質を利用したリング発振回路を図２に示す。
【００２３】図２は、本発明の一実施形態としてのリン
グ発振回路であり、後述の電圧制御発振器１０（図１）
のリング発振回路２００にあたる。
グ発振回路であり、後述の電圧制御発振器１０（図１）
のリング発振回路２００にあたる。
【００２４】図中、２０１〜２０３はＣ−ＭＯＳインバ
ータゲートであり、図に示すごとくリング発振回路２０
０を形成しており、所定の電流値ＩＤで定電流駆動す
る。このとき、駆動電流ＩＤと発振回路１００の消費電
流がバランスするように電圧帰還が作用して発振周波数
が変化することにより、図４及び図５で説明した定電圧
駆動に比べて線形性が改善することが予測され、極めて
直線に近い発振周波数特性を得ることができるはずであ
る。
ータゲートであり、図に示すごとくリング発振回路２０
０を形成しており、所定の電流値ＩＤで定電流駆動す
る。このとき、駆動電流ＩＤと発振回路１００の消費電
流がバランスするように電圧帰還が作用して発振周波数
が変化することにより、図４及び図５で説明した定電圧
駆動に比べて線形性が改善することが予測され、極めて
直線に近い発振周波数特性を得ることができるはずであ
る。
【００２５】しかし、ここで得られる発振周波数特性は
完全な直線とはならず、若干上に凸の特性となる。これ
は前述のように、リング発振回路２００に直列に接続さ
れた次段のインバータゲートの等価入力容量が存在し、
その等価入力容量を充電するのに必要な電荷量が発振回
路２００の消費電流に等しいとすれば駆動電流ＩＤと発
振周波数ｆとが完全に比例するはずであるが、実際には
Ｃ−ＭＯＳゲートの内部のトランジスタの貫通電流を無
視することができず、特に発振周波数が増加するに従っ
て、該貫通電流の比率が増すためと考えられる。即ち、
発振回路２００の動的消費電流は、周波数に対して完全
に比例させることはできずに、高周波域で比較的大きな
消費電流を必要とするためである。
完全な直線とはならず、若干上に凸の特性となる。これ
は前述のように、リング発振回路２００に直列に接続さ
れた次段のインバータゲートの等価入力容量が存在し、
その等価入力容量を充電するのに必要な電荷量が発振回
路２００の消費電流に等しいとすれば駆動電流ＩＤと発
振周波数ｆとが完全に比例するはずであるが、実際には
Ｃ−ＭＯＳゲートの内部のトランジスタの貫通電流を無
視することができず、特に発振周波数が増加するに従っ
て、該貫通電流の比率が増すためと考えられる。即ち、
発振回路２００の動的消費電流は、周波数に対して完全
に比例させることはできずに、高周波域で比較的大きな
消費電流を必要とするためである。
【００２６】そこで、本実施形態では、Ｃ−ＭＯＳイン
バータゲートＩＣによるリング発振回路を採用し、更に
電圧制御入力に応じて該リング発振回路の動作電流を制
御する電流制御回路と、該電流制御回路による制御電流
の電圧制御入力に対する特性を所望の形とする電流変化
率制限回路とを備えた構成の電圧制御発振器（ＶＣＯ）
を実現する。
バータゲートＩＣによるリング発振回路を採用し、更に
電圧制御入力に応じて該リング発振回路の動作電流を制
御する電流制御回路と、該電流制御回路による制御電流
の電圧制御入力に対する特性を所望の形とする電流変化
率制限回路とを備えた構成の電圧制御発振器（ＶＣＯ）
を実現する。
【００２７】次に、本実施形態の電圧制御発振器におけ
る回路の構成について図１を参照して説明する。
る回路の構成について図１を参照して説明する。
【００２８】図１は、本発明の一実施形態としての電圧
制御発振器の回路構成を示す図である。
制御発振器の回路構成を示す図である。
【００２９】図中、電圧制御発振器（ＶＣＯ）１０は、
電圧−電流変換回路１００、Ｃ−ＭＯＳインバータによ
るリング発振回路２００、電流変化率制限回路３００、
そしてインターフェース回路４００を備える。
電圧−電流変換回路１００、Ｃ−ＭＯＳインバータによ
るリング発振回路２００、電流変化率制限回路３００、
そしてインターフェース回路４００を備える。
【００３０】ＶＣＯ１０の制御電圧Ｖｉは端子Ｔｉｎに
印加され、抵抗１０１を介してオペアンプ１０２の反転
入力端子に接続してある（非反転入力端子は接地されて
いる）。
印加され、抵抗１０１を介してオペアンプ１０２の反転
入力端子に接続してある（非反転入力端子は接地されて
いる）。
【００３１】リング発振回路２００は、直列に接続され
たＣ−ＭＯＳインバータゲート２０１，２０２，２０３
により構成されており、インバータゲート２０３の出力
がインバータゲート２０１の入力に接続することにより
公知の負帰還を形成している。また、リング発振回路２
００の低電位（以下、Ｌ）側電源入力端子と高電位（以
下、Ｈ）側電源入力端子との間に電流変化率制限回路３
００の抵抗３０１が並列接続され、Ｌ側電源入力端子は
オペアンプ１０２の出力に接続されている。更に、Ｈ側
電源入力端子は、オペアンプ１０２の反転入力端子に接
続されている。リング発振回路２００のインバータゲー
ト２０３の出力は、インターフェース回路４００のコン
デンサ４０１を介して抵抗４０２とインバータゲート４
０３の入力側に接続することにより帰還回路となってお
り、これによりリニア増幅器が構成されている。更に、
インバータゲート４０３の出力は、インバータゲート４
０４を介してＶＣＯ１０の出力端子Ｔｏｕｔから出力周
波数ｆを発生する。
たＣ−ＭＯＳインバータゲート２０１，２０２，２０３
により構成されており、インバータゲート２０３の出力
がインバータゲート２０１の入力に接続することにより
公知の負帰還を形成している。また、リング発振回路２
００の低電位（以下、Ｌ）側電源入力端子と高電位（以
下、Ｈ）側電源入力端子との間に電流変化率制限回路３
００の抵抗３０１が並列接続され、Ｌ側電源入力端子は
オペアンプ１０２の出力に接続されている。更に、Ｈ側
電源入力端子は、オペアンプ１０２の反転入力端子に接
続されている。リング発振回路２００のインバータゲー
ト２０３の出力は、インターフェース回路４００のコン
デンサ４０１を介して抵抗４０２とインバータゲート４
０３の入力側に接続することにより帰還回路となってお
り、これによりリニア増幅器が構成されている。更に、
インバータゲート４０３の出力は、インバータゲート４
０４を介してＶＣＯ１０の出力端子Ｔｏｕｔから出力周
波数ｆを発生する。
【００３２】次に、前述の回路構成を備える電圧制御発
振器（ＶＣＯ）１０の動作について図１及び図３を参照
して説明する。
振器（ＶＣＯ）１０の動作について図１及び図３を参照
して説明する。
【００３３】図１において、ＶＣＯ１０の電圧−電流変
換回路１００は、端子Ｔｉｎから入力した制御電圧入力
Ｖｉと抵抗１０１とによって定まる電流出力Ｉｃを、オ
ペアンプ１０２の帰還ループ上に発生する。また、該電
流出力Ｉｃが、リング発振回路２００の電源入力端子に
供給されるように接続され、コンデンサ２０４によって
リング発振回路２００の電源端子電圧を平滑化するよう
構成してある。これによりリング発振回路２００は、制
御電圧入力Ｖｉに略比例した所定の周波数で発振動作を
行う。
換回路１００は、端子Ｔｉｎから入力した制御電圧入力
Ｖｉと抵抗１０１とによって定まる電流出力Ｉｃを、オ
ペアンプ１０２の帰還ループ上に発生する。また、該電
流出力Ｉｃが、リング発振回路２００の電源入力端子に
供給されるように接続され、コンデンサ２０４によって
リング発振回路２００の電源端子電圧を平滑化するよう
構成してある。これによりリング発振回路２００は、制
御電圧入力Ｖｉに略比例した所定の周波数で発振動作を
行う。
【００３４】ところで電流変化率制限回路３００におい
て、抵抗３０１の値がリング発振回路２００の動作抵抗
（動作電圧／動作電流）に比べて十分に小さい場合、リ
ング発振回路２００の回路電流ＩＤ、電流変化率制限回
路３００の回路電流Ｉｈ、そして前記の電流出力Ｉｃの
関係は、 Ｉｈ＞＞ＩＤ Ｉｃ＝ＩＤ＋Ｉｈ で表現できるため、ＩＤ＝０と考えると、リング発振回
路２００の電源電圧ＶＤは、 ＶＤ＝Ｉｃ×（抵抗３０１の抵抗値） であり、結果的にリング発振回路２００の電源電圧を定
電圧駆動したのと等価となる。従って、この場合の発振
周波数特性は前述の電圧制御されたＣ−ＭＯＳインバー
タゲートによるリング発振回路の発振周波数特性（図
３）と同様の理由により、発振回路電圧、即ちＶＣＯの
制御電圧入力Ｖｉに対して“下に凸”のカーブとなる。
て、抵抗３０１の値がリング発振回路２００の動作抵抗
（動作電圧／動作電流）に比べて十分に小さい場合、リ
ング発振回路２００の回路電流ＩＤ、電流変化率制限回
路３００の回路電流Ｉｈ、そして前記の電流出力Ｉｃの
関係は、 Ｉｈ＞＞ＩＤ Ｉｃ＝ＩＤ＋Ｉｈ で表現できるため、ＩＤ＝０と考えると、リング発振回
路２００の電源電圧ＶＤは、 ＶＤ＝Ｉｃ×（抵抗３０１の抵抗値） であり、結果的にリング発振回路２００の電源電圧を定
電圧駆動したのと等価となる。従って、この場合の発振
周波数特性は前述の電圧制御されたＣ−ＭＯＳインバー
タゲートによるリング発振回路の発振周波数特性（図
３）と同様の理由により、発振回路電圧、即ちＶＣＯの
制御電圧入力Ｖｉに対して“下に凸”のカーブとなる。
【００３５】また、電流変化率制限回路３００の抵抗３
０１の値が、リング発振回路２００の動作抵抗に比べて
十分に大きい場合、電圧−電流変換回路１００の電流出
力Ｉｃとリング発振回路２００の回路電流ＩＤとの関係
は、Ｉｃ＝ＩＤで表現できる。この時の発振周波数特性
を図３に示す。
０１の値が、リング発振回路２００の動作抵抗に比べて
十分に大きい場合、電圧−電流変換回路１００の電流出
力Ｉｃとリング発振回路２００の回路電流ＩＤとの関係
は、Ｉｃ＝ＩＤで表現できる。この時の発振周波数特性
を図３に示す。
【００３６】図３は、本発明の一実施形態としてのＶＣ
Ｏ電圧周波数特性を示す図であり、前述の定電流駆動さ
れたリング発振回路２００の発振周波数特性により、図
３（Ａ）に示す如く発振回路電流、即ちＶＣＯの制御電
圧Ｖｉに対して“上に凸”のカーブとなる。
Ｏ電圧周波数特性を示す図であり、前述の定電流駆動さ
れたリング発振回路２００の発振周波数特性により、図
３（Ａ）に示す如く発振回路電流、即ちＶＣＯの制御電
圧Ｖｉに対して“上に凸”のカーブとなる。
【００３７】そこで、電流変化率制限回路３００の抵抗
３０１を適当な所定値に選定することにより、前記の定
電圧駆動によって得られる“下に凸”の特性と、定電流
駆動によって得られる“上に凸”の特性との中間の特
性、即ち、ＶＣＯの制御電圧入力に対する発振周波数特
性が略直線状となり、線形性の改善が実現する（図３
（Ｂ））。このように、電流変化率制限回路３００を備
えれば、リング発振回路２００における発振周波数の高
い領域（発振回路の消費電流が大きい領域）においてよ
り大きな回路電流を供給することが可能なため、ＶＣＯ
１０の入力電圧に対して略直線状の発振周波数特性を得
ることができる。具体的には、電流変化率制限回路３０
０の好ましい実施形態として、リング発振回路素子とし
て公知のＣ−ＭＯＳインバータＩＣ（７４ＨＣＵ０４）
を使用した時に抵抗３０１の抵抗値は４．７ＫΩ前後と
した。
３０１を適当な所定値に選定することにより、前記の定
電圧駆動によって得られる“下に凸”の特性と、定電流
駆動によって得られる“上に凸”の特性との中間の特
性、即ち、ＶＣＯの制御電圧入力に対する発振周波数特
性が略直線状となり、線形性の改善が実現する（図３
（Ｂ））。このように、電流変化率制限回路３００を備
えれば、リング発振回路２００における発振周波数の高
い領域（発振回路の消費電流が大きい領域）においてよ
り大きな回路電流を供給することが可能なため、ＶＣＯ
１０の入力電圧に対して略直線状の発振周波数特性を得
ることができる。具体的には、電流変化率制限回路３０
０の好ましい実施形態として、リング発振回路素子とし
て公知のＣ−ＭＯＳインバータＩＣ（７４ＨＣＵ０４）
を使用した時に抵抗３０１の抵抗値は４．７ＫΩ前後と
した。
【００３８】次に、リング発振回路２００におけるイン
バータ２０３の出力は、インターフェース回路４００に
おけるコンデンサ４０１を介して交流結合された後、イ
ンターフェース回路４００におけるインバータ４０３及
び抵抗４０２によるリニアアンプによって増幅し、イン
バータ４０４により波形整形を行うことによりロジック
レベルに変換される。これにより、リング発振回路２０
０の発振周波数と同一の周波数を持つ矩形波が、出力端
子Ｔｏｕｔから出力されるわけである。
バータ２０３の出力は、インターフェース回路４００に
おけるコンデンサ４０１を介して交流結合された後、イ
ンターフェース回路４００におけるインバータ４０３及
び抵抗４０２によるリニアアンプによって増幅し、イン
バータ４０４により波形整形を行うことによりロジック
レベルに変換される。これにより、リング発振回路２０
０の発振周波数と同一の周波数を持つ矩形波が、出力端
子Ｔｏｕｔから出力されるわけである。
【００３９】尚、本実施形態では、Ｃ−ＭＯＳリング発
振回路として、インバータ３段構成としたが、かかる発
振回路はインバータに限らず、ＮＡＮＤ、ＮＯＲ、シュ
ミットインバータ等、発振機能を実現するものであれば
よい。また、発振回路の構成段数は３段のみならず、公
知のバッファタイプのＣ−ＭＯＳ論理素子を１段で帰還
して発振させてもよい。
振回路として、インバータ３段構成としたが、かかる発
振回路はインバータに限らず、ＮＡＮＤ、ＮＯＲ、シュ
ミットインバータ等、発振機能を実現するものであれば
よい。また、発振回路の構成段数は３段のみならず、公
知のバッファタイプのＣ−ＭＯＳ論理素子を１段で帰還
して発振させてもよい。
【００４０】更に、発振回路素子はＣ−ＭＯＳ論理素子
に限らず、同様の機能をもつ素子であればトランジス
タ、ＦＥＴ等で構成することも可能である。
に限らず、同様の機能をもつ素子であればトランジス
タ、ＦＥＴ等で構成することも可能である。
【００４１】加えて本発明の電圧制御発振回路は、その
制御入力として所定の電圧値を例にあげたが、この制御
入力は電流値入力とし、電流制御発振回路を構成しても
良いことはもちろんのこと、電圧制御の制御入力に対し
て所望のオフセット、ゲイン調整等を施してもよい。
制御入力として所定の電圧値を例にあげたが、この制御
入力は電流値入力とし、電流制御発振回路を構成しても
良いことはもちろんのこと、電圧制御の制御入力に対し
て所望のオフセット、ゲイン調整等を施してもよい。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
電圧周波数特性の線形性に優れ、且つ低コストな電圧制
御発振器及びその発振方法の提供が実現する。即ち、簡
単な構成により電圧制御発振回路に入力電圧に対して略
直線状の発振周波数特性を備えることができる。これに
より、数ＫＨｚから１００ＭＨｚ程度の広帯域に渡って
線形性に優れた機能を、安価に提供することができる。
電圧周波数特性の線形性に優れ、且つ低コストな電圧制
御発振器及びその発振方法の提供が実現する。即ち、簡
単な構成により電圧制御発振回路に入力電圧に対して略
直線状の発振周波数特性を備えることができる。これに
より、数ＫＨｚから１００ＭＨｚ程度の広帯域に渡って
線形性に優れた機能を、安価に提供することができる。
【００４３】
【図１】本発明の一実施形態としての電圧制御発振器の
回路構成を示す図である。
回路構成を示す図である。
【図２】本発明の一実施形態としてのリング発振回路で
ある。
ある。
【図３】本発明の一実施形態としてのＶＣＯ電圧周波数
特性を示す図である。
特性を示す図である。
【図４】従来例としてのＣ−ＭＯＳリング発振回路を示
す図である。
す図である。
【図５】従来例としてのＣ−ＭＯＳリング発振回路にお
ける電圧周波数特性を示す図である。
ける電圧周波数特性を示す図である。
２０ 従来例としてのＣ−ＭＯＳリング発振回路 ２１， ４０３，４０４ インバータゲート １０ 電圧制御発振器（ＶＣＯ） １００ 電圧−電流変換回路 １０１，４０２ 抵抗 １０２ オペアンプ ２００ リング発振回路 ２０１〜２０３ Ｃ−ＭＯＳインバータゲート ２０４，４０１ コンデンサ ３００ 電流変化率制限回路 ４００ インターフェース回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古井 芳和 広島県安芸郡府中町新地３番１号 ナルデ ック株式会社内
Claims (10)
- 【請求項１】 入力電圧に応じた周波数で発振する電圧
制御発振器において、 前記入力電圧に応じた所定の電流値を出力する電圧・電
流変換手段と、 前記電圧・電流変換手段の出力電流を駆動源として発振
する発振手段と、 前記電圧・電流変換手段の変換特性が、所定の特性とな
るように制御する電流変化率制限手段と、を備えたこと
を特徴とする電圧制御発振器。 - 【請求項２】 前記発振手段は、Ｃ−ＭＯＳインバータ
ゲート素子であることを特徴とする請求項１記載の電圧
制御発振器。 - 【請求項３】 前記発振手段は、アンバッファタイプの
複数のＣ−ＭＯＳインバータ素子を直列に接続すること
により構成したリング発振回路であることを特徴とする
請求項１記載の電圧制御発振器。 - 【請求項４】 前記電流変化率制限手段は、前記発振手
段と並列に接続された抵抗素子であることを特徴とする
請求項１乃至請求項３の何れかに記載の電圧制御発振
器。 - 【請求項５】 前記所定の特性を線形にするように、前
記抵抗素子の抵抗値を決定することを特徴とする請求項
４記載の電圧制御発振器。 - 【請求項６】 更に、前記発振手段の出力信号を、コン
デンサを介して交流結合し、増幅するインタフェース手
段を備えたことを特徴とする請求項１乃至請求項５の何
れかに記載の電圧制御発振器。 - 【請求項７】 入力電圧に応じた周波数で発振する電圧
制御発振器の発振方法であって、 前記周波数を発振する発振回路の駆動電源を所定の電流
で駆動し、 前記周波数の高さに応じて大きな電流を前記発振回路に
供給する電流変化率制限回路を、前記発振回路に並列し
て接続することにより、前記発振回路の周波数特性が所
定の特性となるように制御することを特徴とする電圧制
御発振器の発振方法。 - 【請求項８】 前記発振回路は、アンバッファタイプの
複数のＣ−ＭＯＳインバータ素子を直列に接続すること
により構成したリング発振回路であることを特徴とする
請求項７記載の電圧制御発振器の発振方法。 - 【請求項９】 前記電流変化率制限回路に抵抗素子を用
いることを特徴とする請求項８記載の電圧制御発振器の
発振方法。 - 【請求項１０】 前記所定の特性は、線形であることを
特徴とする請求項７乃至９記載の電圧制御発振器の発振
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06114596A JP3552136B2 (ja) | 1996-03-18 | 1996-03-18 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06114596A JP3552136B2 (ja) | 1996-03-18 | 1996-03-18 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09261012A true JPH09261012A (ja) | 1997-10-03 |
| JP3552136B2 JP3552136B2 (ja) | 2004-08-11 |
Family
ID=13162654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06114596A Expired - Lifetime JP3552136B2 (ja) | 1996-03-18 | 1996-03-18 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3552136B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6310568B1 (en) | 1999-11-24 | 2001-10-30 | Mitsubishi Denki Kabushiki Kaisha | Digital-to-analog conversion circuit |
| KR100742581B1 (ko) * | 2006-03-27 | 2007-08-02 | 후지쯔 가부시끼가이샤 | 프리스케일러 및 버퍼 |
| US8791764B2 (en) | 2011-03-03 | 2014-07-29 | Samsung Electronics Co., Ltd. | Digitally controlled oscillator, and phase locked loop (PPL) circuit including the same |
-
1996
- 1996-03-18 JP JP06114596A patent/JP3552136B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6310568B1 (en) | 1999-11-24 | 2001-10-30 | Mitsubishi Denki Kabushiki Kaisha | Digital-to-analog conversion circuit |
| KR100742581B1 (ko) * | 2006-03-27 | 2007-08-02 | 후지쯔 가부시끼가이샤 | 프리스케일러 및 버퍼 |
| US7573970B2 (en) | 2006-03-27 | 2009-08-11 | Fujitsu Microelectronics Limited | Prescaler and buffer |
| EP2107681A2 (en) | 2006-03-27 | 2009-10-07 | Fujitsu Microelectronics Limited | Prescaler circuit and buffer circuit |
| US8791764B2 (en) | 2011-03-03 | 2014-07-29 | Samsung Electronics Co., Ltd. | Digitally controlled oscillator, and phase locked loop (PPL) circuit including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3552136B2 (ja) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6016081A (en) | Tunable oscillator using a reference input frequency | |
| US20090121799A1 (en) | Piezoelectric oscillator | |
| WO2006129712A1 (ja) | 物理量センサ | |
| JPH09312552A (ja) | 発振回路及びそれを利用したｐｌｌ回路 | |
| US7205858B2 (en) | Temperature compensated piezoelectric oscillator and electronic apparatus comprising it | |
| JPH09261012A (ja) | 電圧制御発振器及びその発振方法 | |
| CA2052248C (en) | Constant current circuit and an oscillating circuit controlled by the same | |
| JP2002176340A (ja) | 遅延回路及び電圧制御発振回路 | |
| JPH0435302A (ja) | 電圧制御発振器 | |
| US7030669B2 (en) | Circuit to linearize gain of a voltage controlled oscillator over wide frequency range | |
| JP2004506370A (ja) | デジタルクロック逓倍回路のための方法および装置 | |
| US6483356B2 (en) | Sinusoidal signal generating circuit providing small phase difference with respect to reference signal and apparatus for driving oscillating element with circuit | |
| US7847645B2 (en) | Oscillation control apparatus and oscillator | |
| JP3638696B2 (ja) | Ｖｃｏ回路の駆動方法及びｖｃｏ回路 | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| US7256623B2 (en) | Frequency programmable feed-forward oscillator and triangle wave generator | |
| JP3950654B2 (ja) | 擬似三次関数発生回路 | |
| US6952140B2 (en) | Ocillator and electronic device using same | |
| JPH07183775A (ja) | 波形整形回路 | |
| US6717483B2 (en) | Low cost voltage controlled crystal oscillator (VCXO) | |
| US20050110583A1 (en) | Reference voltage generator for logic elements providing stable and predefined gate propagation time | |
| JPH11510024A (ja) | マルチバイブレータ回路 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JP3152228B2 (ja) | 水晶発振子の温度補償装置および水晶発振器 | |
| JP2006033092A (ja) | 圧電発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040422 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |