JPH0964324A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH0964324A JPH0964324A JP7211889A JP21188995A JPH0964324A JP H0964324 A JPH0964324 A JP H0964324A JP 7211889 A JP7211889 A JP 7211889A JP 21188995 A JP21188995 A JP 21188995A JP H0964324 A JPH0964324 A JP H0964324A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- light
- solid
- sensor
- state image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 固体撮像装置における集光効率の向上及びシ
ェーディング防止を図る。 【解決手段】 固体撮像装置において、１つの画素３９
内で互に離間した複数の位置に集光させるように構成す
る。複数の位置に集光させる手段としては１つの画素に
対して複数のオンチップマイクロレンズ５３Ａ，５３Ｂ
で構成する。
ェーディング防止を図る。 【解決手段】 固体撮像装置において、１つの画素３９
内で互に離間した複数の位置に集光させるように構成す
る。複数の位置に集光させる手段としては１つの画素に
対して複数のオンチップマイクロレンズ５３Ａ，５３Ｂ
で構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、撮像領域上に集光
手段を備えた固体撮像装置に関する。
手段を備えた固体撮像装置に関する。
【０００２】
【従来の技術】透明電極のみで画素を構成するフルフレ
ームＣＣＤ固体撮像素子や、アモルファスＳｉをＣＣＤ
表面に光電変換層として設けた構造の積層型ＣＣＤ固体
撮像素子等では、画素表面に照射される光を面積的にほ
ぼ１００％有効に利用している。
ームＣＣＤ固体撮像素子や、アモルファスＳｉをＣＣＤ
表面に光電変換層として設けた構造の積層型ＣＣＤ固体
撮像素子等では、画素表面に照射される光を面積的にほ
ぼ１００％有効に利用している。
【０００３】一方、インターライン転送方式のＣＣＤ固
体撮像素子やフレームインターライン転送方式のＣＣＤ
固体撮像素子等では、ＣＣＤ構造の垂直転送レジスタ部
を遮光する必要があるため、画素部の大部分がＡｌ等で
覆われている。そして、フォトセンサ領域（受光部）上
のみ窓開け（センサ開口）している。そのため、撮像領
域表面に照射される光の一部しか有効に利用できない。
体撮像素子やフレームインターライン転送方式のＣＣＤ
固体撮像素子等では、ＣＣＤ構造の垂直転送レジスタ部
を遮光する必要があるため、画素部の大部分がＡｌ等で
覆われている。そして、フォトセンサ領域（受光部）上
のみ窓開け（センサ開口）している。そのため、撮像領
域表面に照射される光の一部しか有効に利用できない。
【０００４】近年、固体撮像素子の多画素化、小型化に
ともなって、画素サイズが小さくなってきている。それ
にしたがって、センサ開口面積が画素面積に占める割
合、つまりセンサ開口率は益々減少し、感度がより小さ
くなってしまう。この問題の対策として、画素毎にセン
サ領域つまりセンサ開口上に、マイクロレンズを設け、
より広い面積の光を集光し、実効的なセンサ開口率を上
げる努力が行われている。
ともなって、画素サイズが小さくなってきている。それ
にしたがって、センサ開口面積が画素面積に占める割
合、つまりセンサ開口率は益々減少し、感度がより小さ
くなってしまう。この問題の対策として、画素毎にセン
サ領域つまりセンサ開口上に、マイクロレンズを設け、
より広い面積の光を集光し、実効的なセンサ開口率を上
げる努力が行われている。
【０００５】このマイクロレンズは、張り合せ等の方法
でなく、直接画素上にウエハプロセスでレンズを形成す
るため、オンチップマイクロレンズと呼ばれる。
でなく、直接画素上にウエハプロセスでレンズを形成す
るため、オンチップマイクロレンズと呼ばれる。
【０００６】また、近年、固体撮像素子の高解像度化の
要求に従って、画素毎に光信号電荷を増幅する増幅型固
体撮像素子が開発されている。この増幅型固体撮像素子
は、画素毎にＭＯＳ型トランジスタを備え、画素に光電
変換された電荷を蓄積し、この電荷をトランジスタの電
流変調として取り出す一種の信号変換を行うものを指し
ている。この増幅型固体撮像素子においても、ＣＣＤ固
体撮像素子と同様に、画素毎にオンチップマイクロレン
ズを設ける構成が考えられている。
要求に従って、画素毎に光信号電荷を増幅する増幅型固
体撮像素子が開発されている。この増幅型固体撮像素子
は、画素毎にＭＯＳ型トランジスタを備え、画素に光電
変換された電荷を蓄積し、この電荷をトランジスタの電
流変調として取り出す一種の信号変換を行うものを指し
ている。この増幅型固体撮像素子においても、ＣＣＤ固
体撮像素子と同様に、画素毎にオンチップマイクロレン
ズを設ける構成が考えられている。
【０００７】増幅型固体撮像素子では、画素毎に一種の
増幅機能をもたせたＭＯＳトランジスタを有し、そのＭ
ＯＳトランジスタにＡｌ層とがコンタクトし配線される
ため、そのレイアウトパターンが複雑になってしまう。
Ａｌ等の配線材は遮光能力をもつため、センサ開口は結
果的に複雑な配線と配線の間に形成せざるを得ない。
増幅機能をもたせたＭＯＳトランジスタを有し、そのＭ
ＯＳトランジスタにＡｌ層とがコンタクトし配線される
ため、そのレイアウトパターンが複雑になってしまう。
Ａｌ等の配線材は遮光能力をもつため、センサ開口は結
果的に複雑な配線と配線の間に形成せざるを得ない。
【０００８】図１３乃至図１５は、従来の増幅型固体撮
像素子の一例を示す。この増幅型固体撮像素子１は、例
えばｐ形のシリコン半導体基板２にｎ形の半導体層（す
なわちオーバーフローバリア層）３及びｐ形のウエル領
域４が形成され、このｐ形ウエル領域４上にＳｉＯ2 等
によるゲート絶縁膜５を介して光を通過しうる環状ゲー
ト電極６が形成され、この環状ゲート電極６の中心孔及
び外周に対応するｐ形ウエル領域４に夫々ゲート電極６
をマスクとするセルファライインにて夫々ｎ形のソース
領域７及びドレイン領域８が形成され、ここに１画素と
なるＭＯＳ型トランジスタ（以下画素ＭＯＳトランジス
タと称する）９が構成される。環状ゲート電極６は、光
をできるだけ吸収しないように薄いか、透明の材料が選
ばれ、例えば薄膜の多結晶シリコンが用いられる。
像素子の一例を示す。この増幅型固体撮像素子１は、例
えばｐ形のシリコン半導体基板２にｎ形の半導体層（す
なわちオーバーフローバリア層）３及びｐ形のウエル領
域４が形成され、このｐ形ウエル領域４上にＳｉＯ2 等
によるゲート絶縁膜５を介して光を通過しうる環状ゲー
ト電極６が形成され、この環状ゲート電極６の中心孔及
び外周に対応するｐ形ウエル領域４に夫々ゲート電極６
をマスクとするセルファライインにて夫々ｎ形のソース
領域７及びドレイン領域８が形成され、ここに１画素と
なるＭＯＳ型トランジスタ（以下画素ＭＯＳトランジス
タと称する）９が構成される。環状ゲート電極６は、光
をできるだけ吸収しないように薄いか、透明の材料が選
ばれ、例えば薄膜の多結晶シリコンが用いられる。
【０００９】この画素ＭＯＳトランジスタ９が図１３に
示すように、複数個マトリックス状に配列され、各列に
対応する画素ＭＯＳトランジスタ９のソース領域７が垂
直方向に沿って形成された第１層Ａｌによる共通の信号
線１１に接続され、この信号線１１と直交するように画
素ＭＯＳトランジスタ９の各行間に対応する位置に第２
層Ａｌによる垂直選択線１２が水平方向に沿って形成さ
れる。
示すように、複数個マトリックス状に配列され、各列に
対応する画素ＭＯＳトランジスタ９のソース領域７が垂
直方向に沿って形成された第１層Ａｌによる共通の信号
線１１に接続され、この信号線１１と直交するように画
素ＭＯＳトランジスタ９の各行間に対応する位置に第２
層Ａｌによる垂直選択線１２が水平方向に沿って形成さ
れる。
【００１０】そして、水平方向に隣り合う２つの画素Ｍ
ＯＳトランジスタ９の環状ゲート電極６を互に接続する
ために一体形成された連結部１３が垂直選択線１２に接
続される。連結部１３が形成されない画素ＭＯＳトラン
ジスタ９間にドレイン領域８に接続した例えば第１層Ａ
ｌによるドレイン電源線１４が形成される。１６はゲー
トコンタクト部、１７はソースコンタクト部、１８はド
レインコンタクト部である。
ＯＳトランジスタ９の環状ゲート電極６を互に接続する
ために一体形成された連結部１３が垂直選択線１２に接
続される。連結部１３が形成されない画素ＭＯＳトラン
ジスタ９間にドレイン領域８に接続した例えば第１層Ａ
ｌによるドレイン電源線１４が形成される。１６はゲー
トコンタクト部、１７はソースコンタクト部、１８はド
レインコンタクト部である。
【００１１】更に、平坦化膜２０を介して各画素に対応
するようにオンチップマイクロレンズ２１が設けられ
る。このオンチップマイクロレンズ２１は、その焦点が
ソースコンタクト部１７の例えば右側のゲート中央部、
Ｙ点に位置するように図１３において右側にずれて設け
られる。
するようにオンチップマイクロレンズ２１が設けられ
る。このオンチップマイクロレンズ２１は、その焦点が
ソースコンタクト部１７の例えば右側のゲート中央部、
Ｙ点に位置するように図１３において右側にずれて設け
られる。
【００１２】この画素ＭＯＳトランジスタ９では、図１
５に示すように、環状ゲート電極６を透過した光が電子
−正孔を発生し、このうちの正孔ｈが信号電荷として環
状ゲート電極６下のｐ形ウエル領域４に蓄積される。垂
直選択線１２を通して環状ゲート電極６に高い電圧が印
加され、画素ＭＯＳトランジスタ９がオンされると、ド
レイン電流Ｉｄが表面に流れ、このドレイン電流Ｉｄが
信号電荷ｈにより変化を受けるので、このドレイン電流
Ｉｄを信号線１１を通して出力し、その変化量を信号出
力とする。
５に示すように、環状ゲート電極６を透過した光が電子
−正孔を発生し、このうちの正孔ｈが信号電荷として環
状ゲート電極６下のｐ形ウエル領域４に蓄積される。垂
直選択線１２を通して環状ゲート電極６に高い電圧が印
加され、画素ＭＯＳトランジスタ９がオンされると、ド
レイン電流Ｉｄが表面に流れ、このドレイン電流Ｉｄが
信号電荷ｈにより変化を受けるので、このドレイン電流
Ｉｄを信号線１１を通して出力し、その変化量を信号出
力とする。
【００１３】
【発明が解決しようとする課題】ところで、この増幅型
固体撮像素子１では、ソース領域７に接続される信号線
１１によってゲート電極、即ち画素が光学的に完全に分
断され、最終的に画素のセンサ開口は２つのコ字形パタ
ーンが向き合ったような２つの領域６Ａ，６Ｂになって
しまう。この状態で、画素のセンサ開口率（センサ開口
面積÷画素面積）は３０％程度となる。オンチップマイ
クロレンズ２１で感度を改善するも、図示のように、１
つのオンチップマイクロレンズで１焦点（Ｙ点）に集光
させるという構造では、集光効率が落ちる。
固体撮像素子１では、ソース領域７に接続される信号線
１１によってゲート電極、即ち画素が光学的に完全に分
断され、最終的に画素のセンサ開口は２つのコ字形パタ
ーンが向き合ったような２つの領域６Ａ，６Ｂになって
しまう。この状態で、画素のセンサ開口率（センサ開口
面積÷画素面積）は３０％程度となる。オンチップマイ
クロレンズ２１で感度を改善するも、図示のように、１
つのオンチップマイクロレンズで１焦点（Ｙ点）に集光
させるという構造では、集光効率が落ちる。
【００１４】また、図１４に示すように、オンチップマ
イクロレンズ２１で集光し入射光Ｌ 1 がＡｌによる信号
線１１或はドレイン電源線１４にけられないようにする
ためには、ゲート電極６からオンチップマイクロレンズ
２１までの高さＨ1 を大きくしなければならない。しか
し、この高さＨ1 を大きくすると、オンチップマイクロ
レンズ２１に斜めに入射した光Ｌ2 がＡｌの信号線１１
又はドレイン電源線１４にけられ所謂シェーディングが
起こり易くなる。
イクロレンズ２１で集光し入射光Ｌ 1 がＡｌによる信号
線１１或はドレイン電源線１４にけられないようにする
ためには、ゲート電極６からオンチップマイクロレンズ
２１までの高さＨ1 を大きくしなければならない。しか
し、この高さＨ1 を大きくすると、オンチップマイクロ
レンズ２１に斜めに入射した光Ｌ2 がＡｌの信号線１１
又はドレイン電源線１４にけられ所謂シェーディングが
起こり易くなる。
【００１５】本発明は、上述の点に鑑み、集光効率を改
善し感度の向上を図ると共に、併せてシェーディングを
防止できるようにした固体撮像装置を提供するものであ
る。
善し感度の向上を図ると共に、併せてシェーディングを
防止できるようにした固体撮像装置を提供するものであ
る。
【００１６】
【課題を解決するための手段】本発明に係る固体撮像素
子装置は、１つの画素内で互に離間した複数の位置に集
光させるようにした構成とする。撮像領域に入射した光
を１つの画素内で互に離間した複数の位置に集光させる
ことにより、集光効率が上がると共に、併せてセンサ領
域と集光手段間の高さが小さくでき、シェーディングが
起こりにくくなる。
子装置は、１つの画素内で互に離間した複数の位置に集
光させるようにした構成とする。撮像領域に入射した光
を１つの画素内で互に離間した複数の位置に集光させる
ことにより、集光効率が上がると共に、併せてセンサ領
域と集光手段間の高さが小さくでき、シェーディングが
起こりにくくなる。
【００１７】
【発明の実施の形態】本発明に係る固体撮像装置は、１
つの画素内で互に離間した複数の位置に集光させるよう
にする。複数の位置に集光させる手段としては、１つの
画素に対して複数のレンズで構成することができる。
つの画素内で互に離間した複数の位置に集光させるよう
にする。複数の位置に集光させる手段としては、１つの
画素に対して複数のレンズで構成することができる。
【００１８】以下、図面を参照して本発明の実施例につ
いて説明する。
いて説明する。
【００１９】図１及び図２は、本発明に係る増幅型固体
撮像装置の一実施例を示す。同図は横長画素に適用した
場合の撮像領域を示す。本例の増幅型固体撮像装置３１
は、前述と同様に、第１導電形例えばｐ形のシリコン半
導体基板３２上に第２導電形即ちｎ形の半導体層（すな
わちオーバーフローバリア層）３３及びｐ形のウエル領
域３４が形成され、このｐ形ウエル領域３４上にＳｉＯ
2 等によるゲート絶縁膜３５を介して光を通過しうる横
長の環状ゲート電極３６が形成され、その環状ゲート電
極３６の中心孔及び外周に対応するｐ形ウエル領域３４
に夫々ゲート電極３６をマスクとするセルフアラインに
て夫々ｎ形のソース領域３７及びドレイン領域３８が形
成され、ここに１画素となる画素ＭＯＳトランジスタ３
９が構成される。
撮像装置の一実施例を示す。同図は横長画素に適用した
場合の撮像領域を示す。本例の増幅型固体撮像装置３１
は、前述と同様に、第１導電形例えばｐ形のシリコン半
導体基板３２上に第２導電形即ちｎ形の半導体層（すな
わちオーバーフローバリア層）３３及びｐ形のウエル領
域３４が形成され、このｐ形ウエル領域３４上にＳｉＯ
2 等によるゲート絶縁膜３５を介して光を通過しうる横
長の環状ゲート電極３６が形成され、その環状ゲート電
極３６の中心孔及び外周に対応するｐ形ウエル領域３４
に夫々ゲート電極３６をマスクとするセルフアラインに
て夫々ｎ形のソース領域３７及びドレイン領域３８が形
成され、ここに１画素となる画素ＭＯＳトランジスタ３
９が構成される。
【００２０】環状ゲート電極３６は、光をできるだけ吸
収しないように薄いか、透明の材料が選ばれ、例えば多
結晶シリコン、タングステンポリサイド、タングステン
シリサイド等を用いうる。本例では透光性のよい薄膜の
多結晶シリコンが用いられる。
収しないように薄いか、透明の材料が選ばれ、例えば多
結晶シリコン、タングステンポリサイド、タングステン
シリサイド等を用いうる。本例では透光性のよい薄膜の
多結晶シリコンが用いられる。
【００２１】この画素ＭＯＳトランジスタ３９が図１に
示すように、複数個マトリックス状に配列され、各列に
対応する画素ＭＯＳトランジスタ３９のソース領域３７
が垂直方向に沿って形成された第１層Ａｌによる共通の
信号線４１に接続され、この信号線４１と直交するよう
に画素ＭＯＳトランジスタ３９の各行間に対応する位置
に第２層Ａｌによる垂直選択線４２が水平方向に沿って
形成される。
示すように、複数個マトリックス状に配列され、各列に
対応する画素ＭＯＳトランジスタ３９のソース領域３７
が垂直方向に沿って形成された第１層Ａｌによる共通の
信号線４１に接続され、この信号線４１と直交するよう
に画素ＭＯＳトランジスタ３９の各行間に対応する位置
に第２層Ａｌによる垂直選択線４２が水平方向に沿って
形成される。
【００２２】そして、水平方向に隣り合う２つの画素Ｍ
ＯＳトランジスタ３９の夫々の環状ゲート電極３６を互
に接続するために一体形成された連結部４３が垂直選択
線４２に接続される。この場合、ゲート電極３６を構成
する導電材料と反応しない導電材料（例えば多結晶シリ
コン、タングステンシリサイド、タングステンポリサイ
ド、バリアメタルとＡｌの組み合せ材料等）によるコン
タクトバッファ層を介して互に接続される。連結部４３
が形成されない画素ＭＯＳトランジスタ３９間に、ドレ
イン領域３８に接続した例えば第１層Ａｌによるドレイ
ン電源線４４が形成される。４６はゲートコンタクト
部、４７はソースコンタクト部、４８はドレインコンタ
クト部である。
ＯＳトランジスタ３９の夫々の環状ゲート電極３６を互
に接続するために一体形成された連結部４３が垂直選択
線４２に接続される。この場合、ゲート電極３６を構成
する導電材料と反応しない導電材料（例えば多結晶シリ
コン、タングステンシリサイド、タングステンポリサイ
ド、バリアメタルとＡｌの組み合せ材料等）によるコン
タクトバッファ層を介して互に接続される。連結部４３
が形成されない画素ＭＯＳトランジスタ３９間に、ドレ
イン領域３８に接続した例えば第１層Ａｌによるドレイ
ン電源線４４が形成される。４６はゲートコンタクト
部、４７はソースコンタクト部、４８はドレインコンタ
クト部である。
【００２３】そして、本例では、特に、層間絶縁膜５
７，５８、平坦化膜５９を介して、１画素内で互に離間
した複数の位置に集光させる集光手段５３、即ち、横長
環状ゲート電極３６がＡｌによる信号線４１で２分され
てコ字形パターンが互に向かい合ったようなパターンと
なる２分割のセンサ領域（センサ開口）５１〔５１Ａ，
５１Ｂ〕に夫々対応する位置に、そのコ字形状のセンサ
開口５１Ａ，５１Ｂに沿うようにオンチップマイクロレ
ンズ５３〔５３Ａ，５３Ｂ〕が形成される。
７，５８、平坦化膜５９を介して、１画素内で互に離間
した複数の位置に集光させる集光手段５３、即ち、横長
環状ゲート電極３６がＡｌによる信号線４１で２分され
てコ字形パターンが互に向かい合ったようなパターンと
なる２分割のセンサ領域（センサ開口）５１〔５１Ａ，
５１Ｂ〕に夫々対応する位置に、そのコ字形状のセンサ
開口５１Ａ，５１Ｂに沿うようにオンチップマイクロレ
ンズ５３〔５３Ａ，５３Ｂ〕が形成される。
【００２４】このオンチップマイクロレンズ５３Ａ及び
５３Ｂは、後述の製法で示すようにコ字形パターンのセ
ンサ開口５１Ａ，５１Ｂに沿う透明膜を核として形成さ
れる。５４〔５４Ａ及び５４Ｂ〕はその核を示す。この
１画素に対して設けられた２つのオンチップマイクロレ
ンズ５３Ａ及び５３Ｂは夫々２分割されたセンサ開口の
各コ字形パターンに沿って断面半円筒状に形成される。
５３Ｂは、後述の製法で示すようにコ字形パターンのセ
ンサ開口５１Ａ，５１Ｂに沿う透明膜を核として形成さ
れる。５４〔５４Ａ及び５４Ｂ〕はその核を示す。この
１画素に対して設けられた２つのオンチップマイクロレ
ンズ５３Ａ及び５３Ｂは夫々２分割されたセンサ開口の
各コ字形パターンに沿って断面半円筒状に形成される。
【００２５】次に、図３〜図８を用いて本例の増幅型固
体撮像装置の製法例を説明する。先ず、図３Ａ及びＢに
示すように、ｐ形ウエル領域３４上にゲート絶縁膜３５
を介して横長の環状ゲート電極３６を形成し、このゲー
ト電極３６をマスクにしてセルファラインにてｐ形ウエ
ル領域３４にｎ形のソース領域３７及びドレイン領域３
８を形成する。４７はソースコンタクト部、４８はドレ
インコンタクト部である。
体撮像装置の製法例を説明する。先ず、図３Ａ及びＢに
示すように、ｐ形ウエル領域３４上にゲート絶縁膜３５
を介して横長の環状ゲート電極３６を形成し、このゲー
ト電極３６をマスクにしてセルファラインにてｐ形ウエ
ル領域３４にｎ形のソース領域３７及びドレイン領域３
８を形成する。４７はソースコンタクト部、４８はドレ
インコンタクト部である。
【００２６】次に、図４Ａ及びＢに示すように、層間絶
縁膜５７を形成し、この層間絶縁膜５７上に第１層Ａｌ
にてソースコンタクト部４７を介してソース領域３７に
接続する信号線４１及びドレインコンタクト部４８を介
してドレイン領域３８に接続するドレイン電源線４４を
形成する。４６はゲートコンタクト部である。
縁膜５７を形成し、この層間絶縁膜５７上に第１層Ａｌ
にてソースコンタクト部４７を介してソース領域３７に
接続する信号線４１及びドレインコンタクト部４８を介
してドレイン領域３８に接続するドレイン電源線４４を
形成する。４６はゲートコンタクト部である。
【００２７】次に、図５Ａ及びＢに示すように、層間絶
縁膜５８を形成し、この層間絶縁膜５８上に、ゲートコ
ンタクト部４６を介してゲート電極３６と一体の連結部
４３に接続する第２層Ａｌによる垂直選択線４２を形成
する。
縁膜５８を形成し、この層間絶縁膜５８上に、ゲートコ
ンタクト部４６を介してゲート電極３６と一体の連結部
４３に接続する第２層Ａｌによる垂直選択線４２を形成
する。
【００２８】次に、図６Ａ及びＢに示すように、例えば
スピンオングラス（ＳＯＧ）等によって平坦化膜５９を
形成し、この平坦化膜５９上にオンチップマイクロレン
ズの核となる透明膜、例えばプラズマＣＶＤ−ＳｉＮ膜
を１００ｎｍ〜１０００ｎｍ程度成長する。この透明膜
はＳＯＧそのままでも良く、また、プラズマＣＶＤ−Ｓ
ｉＯ2 膜、スパッタＳｉＯ2 膜など配線材料のＡｌ等が
コンタクト部でＳｉにスパイクを生じ接合破壊を発生せ
しめない温度、バリア層を設けた場合は５５０℃以下の
温度で形成できる透明な膜ならば基本的に使用可能であ
る。光学的屈折率の点から材質を選択すればよい。そし
て、後述の図８で詳しく説明するように、この透明膜に
対して、２分されているセンサ開口５１Ａ，５１Ｂに沿
った形状にリソグラフィー技術を用いてパターニングし
て核５４Ａ及び５４Ｂを形成する。
スピンオングラス（ＳＯＧ）等によって平坦化膜５９を
形成し、この平坦化膜５９上にオンチップマイクロレン
ズの核となる透明膜、例えばプラズマＣＶＤ−ＳｉＮ膜
を１００ｎｍ〜１０００ｎｍ程度成長する。この透明膜
はＳＯＧそのままでも良く、また、プラズマＣＶＤ−Ｓ
ｉＯ2 膜、スパッタＳｉＯ2 膜など配線材料のＡｌ等が
コンタクト部でＳｉにスパイクを生じ接合破壊を発生せ
しめない温度、バリア層を設けた場合は５５０℃以下の
温度で形成できる透明な膜ならば基本的に使用可能であ
る。光学的屈折率の点から材質を選択すればよい。そし
て、後述の図８で詳しく説明するように、この透明膜に
対して、２分されているセンサ開口５１Ａ，５１Ｂに沿
った形状にリソグラフィー技術を用いてパターニングし
て核５４Ａ及び５４Ｂを形成する。
【００２９】次に、図７Ａ及びＢに示すように、この透
明膜による核５４Ａ及び５４Ｂ上に透明な膜、例えばプ
ラズマＣＶＤ−ＳｉＮ膜、プラズマＣＶＤ−ＳｉＯ
2 膜、スパッタＳｉＯ2 膜等を被着し、２分されたセン
サ開口に沿った２つのオンチップマイクロレンズ５３
Ａ，５３Ｂを形成する。
明膜による核５４Ａ及び５４Ｂ上に透明な膜、例えばプ
ラズマＣＶＤ−ＳｉＮ膜、プラズマＣＶＤ−ＳｉＯ
2 膜、スパッタＳｉＯ2 膜等を被着し、２分されたセン
サ開口に沿った２つのオンチップマイクロレンズ５３
Ａ，５３Ｂを形成する。
【００３０】図８に、この核５４Ａ，５４Ｂ、さらにそ
の上のオンチップマイクロレンズ５３Ａ，５３Ｂの作成
工程を示す。図８Ａに示すように、平坦化膜５９上にオ
ンチップマイクロレンズの核となる透明膜５４を被着形
成し、この透明膜５４上の２分された夫々コ字形のセン
サ開口５１Ａ，５１Ｂに対応する部分にセンサ開口５１
Ａ，５１Ｂに沿う形状のレジスト６１を形成する。
の上のオンチップマイクロレンズ５３Ａ，５３Ｂの作成
工程を示す。図８Ａに示すように、平坦化膜５９上にオ
ンチップマイクロレンズの核となる透明膜５４を被着形
成し、この透明膜５４上の２分された夫々コ字形のセン
サ開口５１Ａ，５１Ｂに対応する部分にセンサ開口５１
Ａ，５１Ｂに沿う形状のレジスト６１を形成する。
【００３１】次に、図８Ｂに示すように、このレジスト
６１をマスクに等方性エッチングによって下地の透明膜
５４を途中まで選択エッチングする。
６１をマスクに等方性エッチングによって下地の透明膜
５４を途中まで選択エッチングする。
【００３２】次いで、図８Ｃに示すように、同じレジス
ト６１をマスクにして異方性エッチングによって下地の
透明膜５４を厚み全体にわたって選択エッチングする。
これによって上部角にテーパのついた断面形状の核５４
Ａ及び５４Ｂを形成する。これは、オンチップマイクロ
レンズの曲率を大きくする場合に行う方法である。ま
た、この核５４Ａ，５４Ｂの上部角のテーパはもちろ
ん、高さ、幅を制御して最適なオンチップマイクロレン
ズの形状を得ることができる。また、図示せざるもテー
パでなく、従来技術と同様に温度をかけてレジスト６１
をリフローさせ、なめらかな曲率のレジスト形状を得
て、異方性エッチングにて下地の透明膜５４にレジスト
形状を転写することも有効である。ここで、従来と同様
レジストリフローを用いても、それ自身オンチップマイ
クロレンズとするわけではないので、パターンのスリッ
トは十分広くとれるため問題ない。
ト６１をマスクにして異方性エッチングによって下地の
透明膜５４を厚み全体にわたって選択エッチングする。
これによって上部角にテーパのついた断面形状の核５４
Ａ及び５４Ｂを形成する。これは、オンチップマイクロ
レンズの曲率を大きくする場合に行う方法である。ま
た、この核５４Ａ，５４Ｂの上部角のテーパはもちろ
ん、高さ、幅を制御して最適なオンチップマイクロレン
ズの形状を得ることができる。また、図示せざるもテー
パでなく、従来技術と同様に温度をかけてレジスト６１
をリフローさせ、なめらかな曲率のレジスト形状を得
て、異方性エッチングにて下地の透明膜５４にレジスト
形状を転写することも有効である。ここで、従来と同様
レジストリフローを用いても、それ自身オンチップマイ
クロレンズとするわけではないので、パターンのスリッ
トは十分広くとれるため問題ない。
【００３３】次に、図８Ｄに示すようにこの透明膜５４
による核５４Ａ，５４Ｂ上に前述した材料による透明な
膜６２をＣＶＤ又はスパッタ等によって被着し、核５４
Ａ，５４Ｂの形状に沿ってレンズ状とする。以上のよう
に２分された夫々のコ字形のセンサ開口５１Ａ，５１Ｂ
に沿ったオンチップマイクロレンズ５３Ａ，５３Ｂが形
成される。
による核５４Ａ，５４Ｂ上に前述した材料による透明な
膜６２をＣＶＤ又はスパッタ等によって被着し、核５４
Ａ，５４Ｂの形状に沿ってレンズ状とする。以上のよう
に２分された夫々のコ字形のセンサ開口５１Ａ，５１Ｂ
に沿ったオンチップマイクロレンズ５３Ａ，５３Ｂが形
成される。
【００３４】実際、このオンチップマイクロレンズ５３
Ａ，５３Ｂによれば、どこの断面をとっても、遮光Ａｌ
配線に照射した光がセンサ開口側に屈折し、センサ領域
上に効果的に集光させることができる。図１及び図２の
実施例では、オンチップマイクロレンズ５３Ａ，５３Ｂ
のスリット６３がまだ残っているが２回目の透明膜６２
を厚くするか、核５４Ａ，５４Ｂのパターンのスリット
を狭くする等して、完全にスリット６３の無いオンチッ
プマイクロレンズ５３Ａ，５３Ｂを容易に形成すること
ができる。
Ａ，５３Ｂによれば、どこの断面をとっても、遮光Ａｌ
配線に照射した光がセンサ開口側に屈折し、センサ領域
上に効果的に集光させることができる。図１及び図２の
実施例では、オンチップマイクロレンズ５３Ａ，５３Ｂ
のスリット６３がまだ残っているが２回目の透明膜６２
を厚くするか、核５４Ａ，５４Ｂのパターンのスリット
を狭くする等して、完全にスリット６３の無いオンチッ
プマイクロレンズ５３Ａ，５３Ｂを容易に形成すること
ができる。
【００３５】核５４Ａ，５４Ｂとなるパターンの幅、高
さ、断面形状、及び核５４Ａ，５４Ｂに被覆する透明膜
６２の膜厚、被覆性、さらには膜５４，６２の屈折率な
どを制御してデバイス毎、画素毎に最適なオンチップマ
イクロレンズ形状を得ることが可能である。
さ、断面形状、及び核５４Ａ，５４Ｂに被覆する透明膜
６２の膜厚、被覆性、さらには膜５４，６２の屈折率な
どを制御してデバイス毎、画素毎に最適なオンチップマ
イクロレンズ形状を得ることが可能である。
【００３６】上述した本実施例に係る増幅型固体撮像装
置３１によれば、１画素毎に夫々Ａｌ信号線１１で分断
された２つのコ字形のセンサ領域（センサ開口）５１
Ａ，５１Ｂに対して夫々そのコ字形に沿って２つのオン
チップマイクロレンズ５３Ａ，５３Ｂを形成し、夫々の
オンチップマイクロレンズ５３Ａ，５３Ｂを通して、対
応するセンサ領域５１Ａ，５１Ｂ上に夫々コ字状に沿っ
て入射光を集光させることができる。従って、集光効率
を向上することができ、画素感度を向上することができ
る。
置３１によれば、１画素毎に夫々Ａｌ信号線１１で分断
された２つのコ字形のセンサ領域（センサ開口）５１
Ａ，５１Ｂに対して夫々そのコ字形に沿って２つのオン
チップマイクロレンズ５３Ａ，５３Ｂを形成し、夫々の
オンチップマイクロレンズ５３Ａ，５３Ｂを通して、対
応するセンサ領域５１Ａ，５１Ｂ上に夫々コ字状に沿っ
て入射光を集光させることができる。従って、集光効率
を向上することができ、画素感度を向上することができ
る。
【００３７】また、オンチップマイクロレンズの集光面
積をＡとし、オンチップマイクロレンズを通してセンサ
領域上に集光させる面積をＢとすると、その比Ａ／Ｂが
図１３の従来例に比較して小さくなり、センサ領域から
オンチップマイクロレンズまでの高さＨ2 を小さくする
ことができる。従って、シェーディングが起こりにくく
なり、より信頼性の高い増幅型固体撮像装置が得られ
る。
積をＡとし、オンチップマイクロレンズを通してセンサ
領域上に集光させる面積をＢとすると、その比Ａ／Ｂが
図１３の従来例に比較して小さくなり、センサ領域から
オンチップマイクロレンズまでの高さＨ2 を小さくする
ことができる。従って、シェーディングが起こりにくく
なり、より信頼性の高い増幅型固体撮像装置が得られ
る。
【００３８】そして、本実施例では、高密度化に伴って
画素面積が小さくなっても同様の構成が容易に得られる
ので、高密度、小型化の増幅型固体撮像装置の信頼性を
向上できる。
画素面積が小さくなっても同様の構成が容易に得られる
ので、高密度、小型化の増幅型固体撮像装置の信頼性を
向上できる。
【００３９】また、１画素のセンサ開口が複雑に折れ曲
がっていても、その形状に適した形のオンチップマイク
ロレンズが形成でき、また、１画素のセンサ開口が複数
に分断されても、夫々の分断領域に対応して複数のオン
チップマイクロレンズが形成でき、画素感度を向上させ
ることができる。
がっていても、その形状に適した形のオンチップマイク
ロレンズが形成でき、また、１画素のセンサ開口が複数
に分断されても、夫々の分断領域に対応して複数のオン
チップマイクロレンズが形成でき、画素感度を向上させ
ることができる。
【００４０】図９〜図１２は、夫々本発明に係る増幅型
固体撮像装置の他の実施例を示す。なお、図９〜図１２
において、図１と対応する部分には同一符号を付して重
複説明を省略する。
固体撮像装置の他の実施例を示す。なお、図９〜図１２
において、図１と対応する部分には同一符号を付して重
複説明を省略する。
【００４１】図９の例は、１画素のセンサ領域５１Ａ，
５１Ｂに対して垂直方向に２分した円筒面状の２つのオ
ンチップマイクロレンズ７１Ａ，７１Ｂ設け、複数個所
に集光させるように構成した場合である。
５１Ｂに対して垂直方向に２分した円筒面状の２つのオ
ンチップマイクロレンズ７１Ａ，７１Ｂ設け、複数個所
に集光させるように構成した場合である。
【００４２】図１０の例は、１画素のセンサ領域５１
Ａ，５１Ｂに対して水平方向に２分した球面状の２つの
オンチップマイクロレンズ７２Ａ，７２Ｂを設け、複数
個所に集光させるように構成した場合である。
Ａ，５１Ｂに対して水平方向に２分した球面状の２つの
オンチップマイクロレンズ７２Ａ，７２Ｂを設け、複数
個所に集光させるように構成した場合である。
【００４３】図１１の例は、１画素のセンサ領域５１
Ａ，５１Ｂに対して、横長環状のゲート電極に対応する
ように、円筒面状で横長環状のオンチップマイクロレン
ズ７３を設け、複数個所に集光をさせるように構成した
場合である。
Ａ，５１Ｂに対して、横長環状のゲート電極に対応する
ように、円筒面状で横長環状のオンチップマイクロレン
ズ７３を設け、複数個所に集光をさせるように構成した
場合である。
【００４４】図１２の例は、１画素に対して２つのオン
チップマイクロレンズが形成されるように、垂直方向に
配列された複数の画素に対して共通するように帯状のカ
マボコ型（円筒面状）のオンチップマイクロレンズ７４
Ａ，７４Ｂを設け、１画素に対して複数個所に集光させ
るように構成した場合である。
チップマイクロレンズが形成されるように、垂直方向に
配列された複数の画素に対して共通するように帯状のカ
マボコ型（円筒面状）のオンチップマイクロレンズ７４
Ａ，７４Ｂを設け、１画素に対して複数個所に集光させ
るように構成した場合である。
【００４５】これら各実施例においても、上例と同様
に、集光効率が向上し、画素感度を向上させることがで
き、またシェーディングを防止することができる。
に、集光効率が向上し、画素感度を向上させることがで
き、またシェーディングを防止することができる。
【００４６】上例では、複数なセンサ開口形状をもつ増
幅型固体撮像装置に適用したが、その他、従来のＣＣＤ
固体撮像装置にも適用可能である。
幅型固体撮像装置に適用したが、その他、従来のＣＣＤ
固体撮像装置にも適用可能である。
【００４７】
【発明の効果】本発明に係る固体撮像装置によれば、１
つの画素内で互に離間した複数の位置に集光させるよう
にしたことにより、複雑なセンサ開口形状であっても、
１画素に対する集光効率を向上させることができ、画素
感度を向上させることができる。
つの画素内で互に離間した複数の位置に集光させるよう
にしたことにより、複雑なセンサ開口形状であっても、
１画素に対する集光効率を向上させることができ、画素
感度を向上させることができる。
【００４８】また、集光手段としてのレンズとセンサ領
域間の高さを低くすることが可能となり、シェーディン
グを起こしにくくすることができる。従って、多画素、
小型の固体撮像装置の高信頼性化を図ることができる。
域間の高さを低くすることが可能となり、シェーディン
グを起こしにくくすることができる。従って、多画素、
小型の固体撮像装置の高信頼性化を図ることができる。
【図１】本発明に係る増幅型固体撮像装置の一実施例を
示す平面図である。
示す平面図である。
【図２】図１のＡ−Ａ線上の断面図である。
【図３】Ａ 本発明に係る増幅型固体撮像装置の製造工
程図である。 Ｂ 図３ＡのＡ−Ａ線上の断面図である。
程図である。 Ｂ 図３ＡのＡ−Ａ線上の断面図である。
【図４】Ａ 本発明に係る増幅型固体撮像装置の製造工
程図である。 Ｂ 図４ＡのＡ−Ａ線上の断面図である。
程図である。 Ｂ 図４ＡのＡ−Ａ線上の断面図である。
【図５】Ａ 本発明に係る増幅型固体撮像装置の製造工
程図である。 Ｂ 図５ＡのＡ−Ａ線上の断面図である。
程図である。 Ｂ 図５ＡのＡ−Ａ線上の断面図である。
【図６】Ａ 本発明に係る増幅型固体撮像装置の製造工
程図である。 Ｂ 図６ＡのＡ−Ａ線上の断面図である。
程図である。 Ｂ 図６ＡのＡ−Ａ線上の断面図である。
【図７】Ａ 本発明に係る増幅型固体撮像装置の製造工
程図である。 Ｂ 図７ＡのＡ−Ａ線上の断面図である。
程図である。 Ｂ 図７ＡのＡ−Ａ線上の断面図である。
【図８】Ａ 本発明に係るオンチップマイクロレンズの
製造工程図である。 Ｂ 本発明に係るオンチップマイクロレンズの製造工程
図である。 Ｃ 本発明に係るオンチップマイクロレンズの製造工程
図である。 Ｄ 本発明に係るオンチップマイクロレンズの製造工程
図である。
製造工程図である。 Ｂ 本発明に係るオンチップマイクロレンズの製造工程
図である。 Ｃ 本発明に係るオンチップマイクロレンズの製造工程
図である。 Ｄ 本発明に係るオンチップマイクロレンズの製造工程
図である。
【図９】本発明に係る増幅型固体撮像装置の他の実施例
を示す要部の平面図である。
を示す要部の平面図である。
【図１０】本発明に係る増幅型固体撮像装置の他の実施
例を示す要部の平面図である。
例を示す要部の平面図である。
【図１１】本発明に係る増幅型固体撮像装置の他の実施
例を示す要部の平面図である。
例を示す要部の平面図である。
【図１２】本発明に係る増幅型固体撮像装置の他の実施
例を示す要部の平面図である。
例を示す要部の平面図である。
【図１３】従来の増幅型固体撮像装置の例を示す平面図
である。
である。
【図１４】図１３のＢ−Ｂ線上の断面図である。
【図１５】図１３のＣ−Ｃ線上の断面図である。
３１ 増幅型固体撮像装置 ３６ ゲート電極 ３７ ソース領域 ３８ ドレイン領域 ３９ 画素ＭＯＳトランジスタ ４１ 信号線 ４２ 垂直選択線 ４４ ドレイン電源線 ５１Ａ，５１Ｂ センサ領域（センサ開口） ５３〔５３Ａ，５３Ｂ〕，７１Ａ，７１Ｂ，７２Ａ，７
２Ｂ，７３，７４Ａ，７４Ｂ オンチップマイクロレン
ズ ５４〔５４Ａ，５４Ｂ〕 核
２Ｂ，７３，７４Ａ，７４Ｂ オンチップマイクロレン
ズ ５４〔５４Ａ，５４Ｂ〕 核
Claims (2)
- 【請求項１】 １つの画素内で互に離間した複数の位置
に集光させるようにして成ることを特徴とする固体撮像
装置。 - 【請求項２】 複数の位置に集光させる手段は１つの画
素に対して複数のレンズで構成されることを特徴とする
請求項１に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21188995A JP3381127B2 (ja) | 1995-08-21 | 1995-08-21 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21188995A JP3381127B2 (ja) | 1995-08-21 | 1995-08-21 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964324A true JPH0964324A (ja) | 1997-03-07 |
| JP3381127B2 JP3381127B2 (ja) | 2003-02-24 |
Family
ID=16613322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21188995A Expired - Fee Related JP3381127B2 (ja) | 1995-08-21 | 1995-08-21 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3381127B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977684B1 (en) | 1998-04-30 | 2005-12-20 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
| JP2006106765A (ja) * | 2005-10-13 | 2006-04-20 | Olympus Corp | 光電変換装置 |
| JP2010040650A (ja) * | 2008-08-01 | 2010-02-18 | Fujitsu Microelectronics Ltd | 固体撮像装置 |
| WO2017094362A1 (ja) * | 2015-12-03 | 2017-06-08 | ソニー株式会社 | 固体撮像素子および撮像装置 |
-
1995
- 1995-08-21 JP JP21188995A patent/JP3381127B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9123610B2 (en) | 1998-04-30 | 2015-09-01 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
| US7663680B2 (en) | 1998-04-30 | 2010-02-16 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
| US6977684B1 (en) | 1998-04-30 | 2005-12-20 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
| US8115844B2 (en) | 1998-04-30 | 2012-02-14 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
| US8614757B2 (en) | 1998-04-30 | 2013-12-24 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
| US8836834B2 (en) | 1998-04-30 | 2014-09-16 | Canon Kabushiki Kaisha | Arangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing appratus |
| JP2006106765A (ja) * | 2005-10-13 | 2006-04-20 | Olympus Corp | 光電変換装置 |
| JP2010040650A (ja) * | 2008-08-01 | 2010-02-18 | Fujitsu Microelectronics Ltd | 固体撮像装置 |
| WO2017094362A1 (ja) * | 2015-12-03 | 2017-06-08 | ソニー株式会社 | 固体撮像素子および撮像装置 |
| KR20180090241A (ko) * | 2015-12-03 | 2018-08-10 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자 및 촬상 장치 |
| JPWO2017094362A1 (ja) * | 2015-12-03 | 2018-09-20 | ソニー株式会社 | 固体撮像素子および撮像装置 |
| US10283544B2 (en) | 2015-12-03 | 2019-05-07 | Sony Semiconductor Solutions Corporation | Solid-state imaging element and imaging device |
| US11799046B2 (en) | 2015-12-03 | 2023-10-24 | Sony Semiconductor Solutions Corporation | Solid-state imaging element and imaging device with avalanche photodiode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3381127B2 (ja) | 2003-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263033B2 (en) | Solid state image pickup device and method of producing solid state image pickup device | |
| US9455293B2 (en) | X-Y address type solid state image pickup device and method of producing the same | |
| JP3853562B2 (ja) | 増幅型固体撮像装置 | |
| KR100602882B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3372216B2 (ja) | 増幅型固体撮像装置 | |
| JPH0750401A (ja) | 固体撮像素子及びその製造方法 | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JP3381127B2 (ja) | 固体撮像装置 | |
| JP4893244B2 (ja) | 固体撮像素子 | |
| KR100757653B1 (ko) | 광감지소자의 제조방법 | |
| JP2005086082A (ja) | 固体撮像装置 | |
| JPH1074926A (ja) | 固体撮像素子 | |
| JP2000106425A (ja) | 固体撮像素子及びその製造方法 | |
| JP3393418B2 (ja) | 増幅型固体撮像素子及びその製造方法 | |
| JP2002246583A (ja) | 固体撮像素子 | |
| JP3570385B2 (ja) | 固体撮像装置 | |
| KR100776149B1 (ko) | 시모스 이미지센서의 제조방법 | |
| KR20030027319A (ko) | 이미지센서의 제조방법 | |
| JPH0969620A (ja) | 固体撮像装置およびその製造方法 | |
| JPH08125155A (ja) | 増幅型固体撮像素子及びその製造方法 | |
| JPH09307092A (ja) | 増幅型固体撮像素子 | |
| JPH09270501A (ja) | 固体撮像素子 | |
| JP2002359365A (ja) | 固体撮像装置 | |
| JPH0964331A (ja) | 固体撮像装置 | |
| JPH1154740A (ja) | 固体撮像素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |