JPH0956067A - 整流器制御装置 - Google Patents
整流器制御装置Info
- Publication number
- JPH0956067A JPH0956067A JP8001722A JP172296A JPH0956067A JP H0956067 A JPH0956067 A JP H0956067A JP 8001722 A JP8001722 A JP 8001722A JP 172296 A JP172296 A JP 172296A JP H0956067 A JPH0956067 A JP H0956067A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- command value
- rectifier
- bus
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/17—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only arranged for operation in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Inverter Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
と出力電流を常に平衡して運転できる整流器制御装置を
得ることを目的とする。 【解決手段】 直流電圧を単一の直流母線6に印加て並
列運転を行う複数台の整流器11、21と、直流母線6
に流れる母線電流ID1,ID2を検出する各整流器1
1、12毎の電流検出器15、25と、直流電圧を電圧
指令値に一致させる各整流器11、21毎の電圧制御回
路13、23と、電流検出器15、25で検出した母線
電流ID1,ID2に比例した信号及び母線電流ID
1,ID2を積分または一次遅れ特性を持つ増幅器にて
増幅した信号で電圧指令値を補正する各整流器毎11、
21の指令値発生回路14,24とを備えている。
Description
され直流電圧を発生する複数の整流器を並列運転する整
流器制御装置に関するものである。
7号公報に示された従来の整流器の並列運転システムを
示すブロック図である。図において、1、3は交流電源
であり、それぞれ同一構成の電力変換器2、4に接続さ
れている。電力変換器2は、交流電源1より供給された
交流電力を直流電力に変換する整流器11、この変換さ
れた直流電力を所定周波数の交流電力に変換し、交流母
線7を通して負荷5に供給するインバータ12、整流器
11の直流電圧を制御する電圧制御回路13、電圧制御
回路13に電圧指令を与える指令値発生回路17より構
成されている。
一機能を有する整流器21、インバータ22、電圧制御
回路23、指令値発生回路26より構成されている。こ
こで整流器11、21はそれぞれの出力を直流母線6に
接続しインバータ12、22に対して直流電力を並列に
供給すると共に、インバータ12、22はそれぞれの出
力を同一の交流母線7で接続し、負荷5に対して交流電
力を並列に給電する。15、25は直流母線6に流れる
母線電流ID1,ID2を検出してそれぞれ指令値発生
回路16、26に出力する電流検出器である。
を示すブロック図であり、従来の指令値発生回路16
は、電圧指令値VD*を設定する電圧指令値設定器10
1、電流検出器15より出力された母線電流ID1を係
数器103で係数倍した値と電圧指令値VD*とを加減
算する加減算器102より構成されている。指令値発生
回路26も指令値発生回路16と同様に同機能を有する
電圧指令値設定器201、加減算器202、係数器20
3より構成されている。
説明する。例えば、整流器11から直流母線6を介して
整流器21へ直流電流が流入している(IRD1>
0)。すなわち、整流器11の出力電圧VDが整流器2
1の出力電圧よりも高い時、整流器11の指令値発生回
路16は、電圧指令値設定器101の出力する電圧指令
値VD*から、電流検出器15にて検出した直流母線に
流れる母線電流ID1を係数器103によりR倍した信
号を、加減算器102により減算する。そして、この減
算結果は電圧指令値VD1*(= VD*− R×ID
1)として電圧制御回路13に与えられる。
と同様に構成されており、整流器21側からみると、直
流母線6に母線電流ID2(= −ID1 <0)が流
れていることから、電圧制御回路23には指令値発生回
路26で演算された電圧指令値VD2*(= VD*
− R×ID2)が与えられる。従って、整流器11の
電圧指令値は低く補正されると共に、整流器21の電圧
指令値は高く補正される。そして、整流器11、21
は、それぞれ電圧制御回路13、23により出力電圧が
制御されるため整流器11、21の出力電圧の不平衡が
解消される。
理図を示す。11aは整流器11が単独運転した際に発
生する直流電圧に相当した直流電圧V1、21aは整流
器21が単独運転した際に発生する直流電圧に相当した
直流電圧V2である。整流器11、21の電圧指令値が
直流母線6に流れる電流に応じて補正され、電圧制御回
路13、23の出力電圧がそれぞれ制御される動作は、
電圧指令値の補正量が直流母線6に流れる母線電流ID
1,ID2に比例している。
仮想的な抵抗103a、203aとして模擬することが
できる。例えば整流器11、21の単独運転時の直流電
圧の差△V(=V1−V2)が、指令値、制御回路、セ
ンサなどのばらつきにより、単独運転時の直流電圧の1
%あった場合、図21の抵抗103a、203aをそれ
ぞれR=20%(定格直流電流を流した際に定格直流電
圧の20%の電圧降下を起こす抵抗値)になるように係
数器の係数を抵抗で設定すると、直流母線に流れる電流
ID1は以下の式で表せる。
ることにより、整流器11、21の電圧指令値が補正さ
れ、補正後の電圧指令値で電圧制御回路13、23によ
り出力電圧が制御されて整流器の出力電圧の不平衡が解
消される。
は以上のように構成されているので、整流器の出力電圧
の不平衡を解消する際に直流母線に電流ID1(=−I
D2)が流れる。この電流ID1は、整流器の分担すべ
き電流IRD1*と実際に整流器が出力した電流IRD
1との差、即ちID1=IRD1*−IRD1である。
従って、整流器の出力電圧だけでなく、出力電流の不平
衡をも解消するには、図21の抵抗103a、203a
の抵抗値を大きくし、ID1を小さくする必要がある。
る電流ID1を1%以下にするには、 R=△V/2ID1=0.05/0.02=2.5 となり、図35の抵抗103a、203aをそれぞれR
=250%になるように指令値発生回路16、26の係
数器の係数を設定しなければならない。
独運転時の直流電圧の差△Vが大きい場合に、出力電流
の不平衡を抑制するには仮想的な抵抗103a、203
aの抵抗値を大きくする必要があった。
であり、また、整流器の制御系には遅れ要素が存在する
ので、安定に整流器を動作させるための仮想的な抵抗1
03a、203aの抵抗値には上限があるので△Vが大
きい場合には必ずしも出力電流の不平衡を所望の値以下
に抑制することができないという問題点があった。
は、電圧制御系の応答周波数以下では抵抗として動作す
るが、電圧制御系の応答周波数以上では周波数が高くな
るにつれて抵抗値が小さくなる。従って、過渡的には仮
想的な抵抗の動作が期待できず、出力電流の不平衡は電
圧制御系の応答内では抑制されないという問題点があっ
た。
めになされたものであり、複数の整流器が並列運転する
際に、出力電圧と出力電流を安定に平衡して運転でき、
また、過渡的にも不平衡を抑制することができる整流器
制御装置を得ることを目的とする。
流器制御装置は、直流電圧を単一の直流母線に印加して
並列運転を行う複数台の整流器と、前記直流母線に流れ
る母線電流を検出する前記各整流器毎の電流検出器と、
前記直流電圧を電圧指令値に一致させる前記各整流器毎
の電圧制御回路と、前記電圧指令値を、前記電流検出器
で検出した母線電流に比例した信号及び前記母線電流を
積分または一次遅れ特性を持つ増幅器にて増幅した信号
で、補正する前記各整流器毎の指令値発生回路とを設け
ている。
請求項1記載の整流器制御装置において、指令値発生回
路が、一次遅れ特性を持つ増幅器の正出力は通過させ、
負出力をゼロに制限する制限回路を設けている。
請求項1記載の整流器制御装置において、指令値発生回
路が、一次遅れ特性を持つ増幅器の負出力は通過させ、
正出力をゼロに制限する制限回路を設けている。
直流電圧を単一の直流母線に印加して並列運転を行う複
数台の整流器と、前記直流母線に流れる母線電流を検出
する前記各整流器毎の電流検出器と、前記直流電圧を電
圧指令値に一致させる前記各整流器毎の電圧制御回路
と、前記電流検出器で検出した母線電流に比例した信号
及び直流母線に流れる電流を不感帯を介して積分した信
号で、前記電圧指令値を補正する指令値発生回路とを設
けている。
請求項4に記載の整流器制御装置において指令値発生回
路が、積分した信号の内で負出力を通過させ、正出力を
ゼロに制限する制限回路を設けている。
直流電圧を単一の直流母線に印加して並列運転を行う複
数台の整流器と、前記直流母線に流れる母線電流を検出
する前記各整流器毎の電流検出器と、前記直流電圧を電
圧指令値に一致させる前記各整流器毎の電圧制御回路
と、前記電流検出器で検出した母線電流と電流指令値と
の偏差に比例した信号を積分した信号で、前記電圧指令
値を補正する指令値発生回路を設けている
請求項6に記載の整流器制御装置において指令値発生回
路が積分した信号の内で負出力を通過させ、正出力をゼ
ロに制限する制限回路を設けている。
直流電圧を単一の直流母線に印加して並列運転を行う複
数台の整流器と、前記直流母線に流れる母線電流を検出
する前記各整流器毎の電流検出器と、前記直流電圧を電
圧指令値に一致させる前記各整流器毎の電圧制御回路
と、前記電流検出器で検出した母線電流と電流指令値と
の偏差に比例した信号を比例積分した信号で、前記電圧
指令値を補正する指令値発生回路を設けている。
請求項8に記載の整流器制御装置において指令値発生回
路が比例積分した信号の内で負出力を通過させ正出力を
ゼロに制限する制限回路を設けている。ことを特徴とす
る請求項8に記載の整流器制御装置。
は、請求項1ないし9のいずれかに記載の整流器制御装
置において指令値発生回路が、電圧指令値または電圧指
令値を補正する信号に直流電圧の許容値に応じた下限値
制限回路を設けている。
は、請求項1ないし9のいずれかに記載の整流器制御装
置において指令値発生回路が、電圧指令値または電圧指
令値を補正する信号に直流電圧の許容値に応じた上限値
制限回路を設けている。
は、直流電圧を単一の直流母線に印加して並列運転を行
う複数台のサイリスタ整流器と、前記直流母線に流れる
母線電流を検出する前記各サイリスタ整流器毎の電流検
出器と、前記直流電圧を電圧指令値に一致させる制御角
αを出力する前記各サイリスタ整流器毎の電圧制御増幅
器と、前記制御角αを、前記電流検出器で検出した母線
電流に比例した信号により補正する前記各サイリスタ整
流器毎のα指令補正回路とを設けている。
は、請求項12に記載の整流器制御装置においてα指令
補正回路が、母線電流により制御角αの補正分を求める
ものである。
は、請求項12に記載の整流器制御装置において指令補
正回路が、交流電源実効値、制御角、及び母線電流によ
り制御角の補正分を求めものである。
は、請求項12ないし14のいずれかに記載の整流器制
御装置において指令補正回路が、制御角αの補正分の高
調波成分を除去するものである。
は、請求項12ないし15のいずれかに記載の整流器制
御装置において電圧制御増幅器に与える電圧指令値を、
母線電流に比例した信号と母線電流を積分または一次遅
れ特性を持つ増幅器にて増幅した信号で補正する各サイ
リスタ整流器毎の指令値発生回路を設けている。
は、直流電圧を単一の直流母線に印加して並列運転を行
う複数台のサイリスタ整流器と、前記直流母線に流れる
母線電流を検出する前記各サイリスタ整流器毎の電流検
出器と、前記直流電圧を電圧指令値に一致させる制御角
αを出力する前記各サイリスタ整流器毎の電圧制御増幅
器と、前記電流検出器で検出した母線電流に比例した信
号及び母線電流を積分または一次遅れ特性を持つ増幅器
にて増幅した信号で前記制御角α及び前記電圧指令値を
補正する前記各サイリスタ整流器毎のα指令補正手段と
を設けている。
は、直流電圧を単一の直流母線に印加して並列運転を行
う複数台のサイリスタ整流器と、前記直流母線に流れる
母線電流を検出する前記各サイリスタ整流器毎の電流検
出器と、前記直流電圧を電圧指令値に一致させる電流指
令値を出力する前記各サイリスタ整流器毎の電圧制御増
幅器と、前記電流指令値と前記各サイリスタ整流器毎の
出力電流を一致させる電流制御増幅器と、前記電流検出
器で検出した母線電流に比例した信号及び母線電流を積
分または一次遅れ特性を持つ増幅器にて増幅した信号
で、前記電圧指令値及び前記電流指令値を補正する前記
各サイリスタ整流器毎の指令値補正手段を設けている。
は、直流電圧を単一の直流母線に印加して並列運転を行
う複数台のサイリスタ整流器と、前記直流母線に流れる
母線電流を検出する前記各サイリスタ整流器毎の電流検
出器と、前記直流電圧を電圧指令値に一致させるサイリ
スタ整流器主回路出力電圧指令値を出力する前記各サイ
リスタ整流器毎の電圧制御増幅器と、前記サイリスタ整
流器主回路出力電圧指令値と前記各サイリスタ整流器毎
のサイリスタ整流器主回路出力電圧を一致させる電圧制
御回路と、前記電流検出器で検出した母線電流に比例し
た信号及び母線電流を積分または一次遅れ特性を持つ増
幅器にて増幅した信号で、前記電圧指令値、前記サイリ
スタ整流器主回路出力電圧指令値及び前記電流指令値を
補正する前記各サイリスタ整流器毎の指令値補正手段と
を備えている。
いて説明する。図1はこの発明の実施の形態1を示すも
ので、図35と同一符号は同一または相当部分を示す。
従来例と異なるのは、整流器11、21の直流電圧を制
御する電圧制御回路13、23に電圧指令値を与える指
令値発生回路14a、24aの構成である。図2は指令
値発生回路14aの構成を示すブロック図であり、図に
おいて、101〜103は上記従来例と同一のものであ
り、その説明を省略する。本実施の形態による指令値発
生回路14aは、電圧指令値設定器101の出力する電
圧指令値VD*から、電流検出器15にて検出した直流
母線6に流れる母線電流ID1を一次遅れ特性G1
(s)を持つ増幅器105にて増幅した信号を加減算器
104で電圧指令値VD*より減じ、更に、母線電流I
D1を係数器103によりR倍した信号を、加減算器1
02で加減算器104の出力より減じ、電圧制御回路1
3に電圧指令値VD*1を与えている。指令値発生回路
24aも指令値発生回路14と同様に構成されている。
形態1の整流器11、21の並列運転動作原理図を示
す。11aは整流器11が単独運転した際に発生する直
流電圧に相当した直流電圧V1、21aは整流器21が
単独運転した際に発生する直流電圧に相当した直流電圧
V2である。103aは直流母線6に流れる電流に比例
して電圧指令値を補正する係数器103の動作を模擬し
た仮想的な抵抗、203aは整流器21の制御回路にあ
る係数器203に相当する係数器の動作を模擬した仮想
的な抵抗であり、それぞれの抵抗値はRである。
な抵抗、105b、205bはキャパシタンス値Cの仮
想的なコンデンサであり、抵抗105a、コンデンサ1
05bで一次遅れ特性を持つ増幅器105の動作を模擬
している。また、抵抗205a、コンデンサ205bは
整流器21の制御回路にある増幅器205に相当する増
幅器の動作を模擬している。ここで理由は後述するが、
抵抗値Raは抵抗値Rより十分に大きな抵抗値に選定し
てある。直流電圧11aと直流電圧21aに電圧差△V
(=V1−V2)がある場合に並列運転をすると、ま
ず、母線電流ID1は仮想的な抵抗103a、203a
により制限され、以下の式で表せる。 ID1=△V/2R
直列抵抗値2Rと仮想的なコンデンサ105b、205
bの直列キャパシタンス値C/2による時定数T(=
2R× C/2 = RC)にて、コンデンサ105
b、205bが電圧差△Vの1/2に相当した電圧をそ
れぞれ分担し、仮想的な抵抗103a、203aに印加
される電圧がほとんどなくなり、母線電流ID1はゼロ
近くまで減少する。
ムとして想定される最大の出力電圧差△Vmax(例え
ば5%)に対して、過渡的に許容できる直流母線6に流
れる電流をIDmax(例えば5%)とすると、Rは以
下のように設定すればよい。
5/0.1=0.5=50%)
応答より時定数Tが大きくなるように選定し、電圧指令
値補正動作を電圧制御応答速度より遅くすることによ
り、整流器11、21の動作を安定にできる。仮想的な
コンデンサ105b、205bはそれぞれ電流検出器1
5、25により検出した電流を積分演算することにより
実現することができるが、完全に積分を行うと、例え
ば、電流検出器15、25ともに正のオフセット誤差が
あり、電圧差△Vがゼロ(V1=V2)の場合、仮想的
なコンデンサ105b、205bは電圧指令値を下げる
方向にそれぞれ積分動作し、電圧差△Vがゼロであるに
もかかわらず電圧指令値が垂下する。
的なコンデンサ105b、205bとともに動作し、電
流検出器15、25により検出した電流を完全に積分演
算するのではなく、一次遅れ特性とすることにより低周
波領域のゲインをRaに制限する。Raは、例えば電流
検出オフセット誤差Ioが0.1%の時に、電流検出オ
フセット誤差による電圧指令補正量Voを1%以下とす
る場合には、以下のように設定すればよい。従って、R
aはRより十分大きな抵抗値となる。
1=10=1000%)
14は、電圧指令値設定器101の出力する電圧指令値
VD*から、電流検出器15にて検出した直流母線6に
流れる母線電流ID1を一次遅れ特性G1(s)を持つ
増幅器105にて増幅した信号を加減算器104により
減じ、更に、母線電流ID1を係数器103によりR倍
した値を、加減算器102により減じ、電圧制御回路1
3に電圧指令値VD*1(= VD* − G1(s)×
ID1 − R×ID1)を与えている。
も指令値発生回路14aと同様に構成されている。従っ
て、整流器11、21の電圧指令値は、直流母線6に流
れる電流に比例と一次遅れ特性にて増幅された信号で補
正され、それぞれ電圧制御回路13、23により出力電
圧が制御されるので、整流器11、21の出力電圧、出
力電流の不平衡が解消され、安定に並列運転を行うこと
ができる。また、電流検出器のオフセット誤差により、
電圧指令値が補正される影響を少なくすることができ
る。
流母線6の電圧が、並列運転している整流器が単独運転
した際に発生する各々の直流電圧のほぼ平均値となるの
に対し、本実施の形態による指令値発生回路14bは図
4に示すように制限回路106を設け、一次遅れ特性G
1(s)を持つ増幅器105の出力が正しか作用しない
ようにすることによって、直流母線6の電圧を、並列運
転している整流器が単独運転した際に発生する各々の直
流電圧のほぼ最小値にすることができる。
並列運転動作原理図を示す。仮想的な抵抗105a、仮
想的なコンデンサ105bに並列に仮想的なダイオード
106aを接続することにより、コンデンサ105bは
母線電流ID1が正のときのみ充電され電圧降下を持
つ。この電圧降下は電圧指令値を垂下させるものであ
り、仮想的なコンデンサ105b、205bは仮想的な
ダイオード106a、206aにより電圧指令値を垂下
させる方向でのみ動作し、直流母線6の電圧は各整流器
が単独運転した際に発生する各々の直流電圧のほぼ最小
値となる。この仮想的なダイオード106aは、正の入
力は通過させ負の入力にはゼロを出力する制限回路10
6を設けることで実現できる。
14bは、電圧指令値設定器101の出力する電圧指令
値VD*から、電流検出器15にて検出した直流母線6
に流れる母線電流ID1を一次遅れ特性G1(s)を持
つ増幅器105にて増幅した信号を正の入力は通過させ
負の入力にはゼロを出力する制限回路106を介して加
減算器104により減じ、更に、母線電流ID1を係数
器103によりR倍した信号を、加減算器102により
減じ、電圧制御回路13に電圧指令値VD*1を以下の
関係式で与えている。
(s)×ID1 − R×ID1)
(図示せず)も指令値発生回路14bと同様に構成され
ている。従って、整流器11、21の電圧指令値は、直
流母線6に流れる母線電流ID1に比例した信号と一次
遅れ特性にて増幅された信号の正側出力にて補正され、
それぞれ電圧制御回路13、23により出力電圧が制御
される。
並列運転している整流器が単独運転した際に発生する各
々の直流電圧のほぼ最小値に平衡される。そして、出力
電流の不平衡が解消され、安定に並列運転を行うことが
できる。また、電流検出器のオフセット誤差により、電
圧指令値が補正される影響を少なくすることができる。
流母線6の電圧が、並列運転している整流器が単独運転
した際に発生する各々の直流電圧のほぼ平均値となるの
に対し、本実施の形態の指令値発生回路14cは図6に
示すように制限回路107を設け、一次遅れ特性G1
(s)を持つ増幅器105の出力が負しか作用しないよ
うにすることによって、直流母線6の電圧を、並列運転
している整流器が単独運転した際に発生する各々の直流
電圧のほぼ最大値にすることができる。
並列運転動作原理図を示す。仮想的な抵抗105a、仮
想的なコンデンサ105bに並列に仮想的なダイオード
107aを接続することにより、コンデンサ105bは
ID1が負のときのみ充電され電圧上昇を持つ。この電
圧降下は電圧指令値を垂下させるものであり、仮想的な
コンデンサ105b、205bは仮想的なダイオード1
07a、207aにより電圧指令値を上昇させる方向で
のみ動作し、直流母線6の電圧は各整流器11、21が
単独運転した際に発生する各々の直流電圧のほぼ最大値
となる。この仮想的なダイオード107aは、負の入力
は通過させ正の入力にはゼロを出力する制限回路107
を設けることで実現できる。
14cは、電圧指令値設定器101の出力する電圧指令
値VD*から、電流検出器15にて検出した直流母線6
に流れる母線電流ID1を一次遅れ特性G1(s)を持
つ増幅器105にて増幅した信号を負の入力は通過させ
正の入力にはゼロを出力する制限回路107を介して加
減算器104により減じ、更に、母線電流ID1を係数
器103によりR倍した信号を、加減算器102により
減じ、電圧制御回路13に電圧指令値VD*1を以下の
関係式で与えている。
(s)×ID1 − R×ID1)
(図示せず)も指令値発生回路14cと同様に構成され
ている。従って、整流器11、21の電圧指令値は、直
流母線6に流れる電流に比例した信号と一次遅れ特性に
て増幅された信号の負側出力にて補正され、それぞれ電
圧制御回路13、23により出力電圧が制御されるの
で、整流器11、21の出力電圧を、並列運転している
整流器11、21が単独運転した際に発生する各々の直
流電圧のほぼ最大値に平衡させ、出力電流の不平衡が解
消され、安定に並列運転を行うことができ、また、電流
検出器15、25のオフセット誤差により、電圧指令値
が補正される影響を少なくすることができる。
流検出器15、25のオフセット誤差により電圧指令値
が補正される影響を少なくするために、本来積分特性に
すべき増幅器105を一次遅れ特性にしたが、図8に示
す指令値発生回路14dのように不感帯回路109によ
りオフセットの影響を除去し、積分特性G2(s)を持
つ積分増幅器108を設けることにより、更にオフセッ
ト誤差により電圧指令値が補正される影響を少なくする
ことができる。
並列運転動作原理図を示す。仮想的な抵抗103a、2
03aに直列に、仮想的なコンデンサ108a、208
aを接続する。直流電圧11aと直流電圧12aに電圧
差△V(=V1−V2)がある場合に並列運転をする
と、まず、母線電流ID1は仮想的な抵抗103a、2
03aにより制限され以下の式で表せる。
直列抵抗値2Rと仮想的なコンデンサ108a、208
aの直列キャパシタンス値C/2による時定数T(=
2R× C/2 = RC)にて、コンデンサ108
a、208aが電圧差△Vの1/2に相当した電圧をそ
れぞれ分担し、仮想的な抵抗103a、203aに印加
される電圧がほとんどなくなり、母線電流ID1はゼロ
近くまで減少する。
それぞれ電流検出器15、25により検出した電流を積
分演算することにより実現することができるが、オフセ
ット誤差を含んだ信号をそのまま積分すると、例えば、
電流検出器15、25ともに正のオフセット誤差があ
り、電圧差△Vがゼロ(V1=V2)の場合、仮想的な
コンデンサ108a、208aは電圧指令値を下げる方
向にそれぞれ積分動作し、電圧差△Vがゼロであるにも
かかわらず電圧指令値が垂下する。ここで、不感帯回路
109を次のように設計する。
Iomax|) y=x+|Iomax| (x≦−|Iomax|) 但し、Iomax:想定されるオフセット誤差の最大値 x:不感帯回路109の入力 y:不感帯回路109の出力
に入力することにより、絶対値が|Iomax|以上の
出力のみを積分増幅器108の入力とすることができ、
電流検出器の出力の絶対値が|Iomax|以下になる
まで積分制御にて電圧指令値が補正され、電流検出器の
出力の絶対値が|Iomax|以内になると、積分制御
が見かけ上休止し、不必要に電圧指令値が補正されるの
を防ぐ。
14は、電圧指令値設定器101の出力する電圧指令値
VD*から、電流検出器15にて検出した直流母線6に
流れる母線電流ID1を不感帯回路109により絶対値
が|Iomax|以下の信号を除去し、積分特性G2
(s)を持つ積分増幅器108にて増幅した信号を加減
算器104により減じ、更に、母線電流ID1を係数器
103によりR倍した信号を、加減算器102により減
じ、電圧制御回路13に電圧指令値VD*1(=VD*
− G2(s)×ID1 − R×ID1)を与えて
いるる。また、整流器21の指令値発生回路24dも指
令値発生回路14dと同様に構成されている。
は、直流母線6に流れる電流に比例した信号と電流のオ
フセット誤差を除去し積分特性にて増幅された信号にて
補正され、それぞれ電圧制御回路13、23により出力
電圧が制御されるので、整流器11、21の出力電圧と
出力電流の不平衡が解消され、安定に並列運転を行うこ
とができ、また、電流検出器のオフセット誤差により、
電圧指令値が不必要に補正されるのを防ぐことができ
る。
流母線6の電圧が、並列運転している整流器11、21
が単独運転した際に発生する各々の直流電圧のほぼ平均
値となるのに対し、図10の指令値発生回路14eに示
すように電流指令値設定器110の出力する直流電流指
令ID1*(>0)と直流母線電流ID1の偏差を加減
算器111にて求め、これを積分特性G2(s)を持つ
積分増幅器108に入力し、制限回路107にて積分増
幅器108の出力が負のときしか作用しないようにする
ことによって、直流母線6の電圧を、並列運転している
整流器11、21が単独運転した際に発生する各々の直
流電圧のほぼ最小値にすることができる。
の並列運転動作原理図を示す。仮想的なコンデンサ10
8aに並列に仮想的なダイオード107aを接続するこ
とにより、コンデンサ108aはID1が正のときのみ
充電され電圧降下を持つ。この電圧降下は電圧指令値を
垂下させるものであり、仮想的なコンデンサ108a、
208aは仮想的なダイオード107a、207aによ
り電圧指令値を垂下させる方向でのみ動作し、直流母線
6の電圧は各整流器11、12が単独運転した際に発生
する各々の直流電圧VDのほぼ最小値となる。この仮想
的なダイオード107aは、負の入力は通過させ正の入
力にはゼロを出力する制限回路107を設けることで実
現できる。
14eは、電圧指令値設定器101の出力する電圧指令
値VD*から、電流指令値設定器110の出力する直流
電流指令ID1*(>0)と直流母線電流ID1の偏差
を加減算器111にて求め、これを積分特性G2(s)
を持つ積分増幅器108にて増幅し、これを負の入力は
通過させ正の入力にはゼロを出力する制限回路107を
介して加減算器104により加算し、更に、母線電流I
D1を係数器103によりR倍した信号を、加減算器1
02により減じ、電圧制御回路13に電圧指令値VD*
1(= VD*+ G2(s)×(ID1* − ID
1) − R×ID1 )を与えている。
(図示せず)も指令値発生回路14eと同様に構成され
ている。従って、整流器11、21の電圧指令値は、直
流母線6に流れる母線電流ID1に比例した信号と電流
指令値以上流れた電流を積分した信号の負側出力にて補
正され、それぞれ電圧制御回路13、23により出力電
圧が制御されるので、整流器11、21の出力電圧を、
並列運転している整流器が単独運転した際に発生する各
々の直流電圧のほぼ最小値に平衡させ、安定に並列運転
を行うことができ、また、出力電流の偏りを電流指令値
以下に制限することができる。
流母線6の電圧が、並列運転している整流器11、21
が単独運転した際に発生する各々の直流電圧のほぼ平均
値となるのに対し、図12の指令値発生回路14fに示
すように電流指令値設定器110の出力する直流電流指
令ID1*(<0)と母線電流ID1の偏差を加減算器
111にて求め、これを積分特性G2(s)を持つ積分
増幅器108に入力し、制限回路106にて積分増幅器
108の出力が正のときしか作用しないようにすること
によって、直流母線6の電圧を、並列運転している整流
器11、21が単独運転した際に発生する各々の直流電
圧のほぼ最大値にすることができる。
の並列運転動作原理を説明する図である。仮想的なコン
デンサ108aに並列に仮想的なダイオード106aを
接続することにより、コンデンサ108aはID1が負
のときのみ充電され電圧降下を持つ。この電圧降下は電
圧指令値を上昇させるものであり、仮想的なコンデンサ
108a、208aは仮想的なダイオード106a、2
06aにより電圧指令値を上昇させる方向でのみ動作
し、直流母線6の電圧は各整流器11、21が単独運転
した際に発生する各々の直流電圧のほぼ最大値となる。
この仮想的なダイオード106aは、正の入力は通過さ
せ負の入力にはゼロを出力する制限回路106を設ける
ことで実現できる。
14fは、電流指令値設定器110の出力する直流電流
指令ID1*(<0)と直流母線電流ID1の偏差を加
減算器111にて求め、これを積分特性G2(s)を持
つ積分増幅器108にて増幅し、この増幅出力が正のと
きには通過させ、負のときにはゼロを出力する制限回路
106を介して加減算器104により加算し、更に、母
線電流ID1を係数器103によりR倍した信号を、加
減算器102により減じ、電圧制御回路13に電圧指令
値VD*1(= VD* + G2(s)×(ID1*
− ID1)− R×ID1 )を与えている。
(図示せず)も指令値発生回路14fと同様に構成され
ている。従って、整流器11、21の電圧指令値は、直
流母線6に流れる電流に比例した信号と電流指令値以上
流れた電流を積分した信号の正側出力にて補正され、そ
れぞれ電圧制御回路13、23により出力電圧が制御さ
れるので、整流器11、21の出力電圧を、並列運転し
ている整流器が単独運転した際に発生する各々の直流電
圧のほぼ最大値に平衡させ、安定に並列運転を行うこと
ができ、また、出力電流の偏りを電流指令値以下に制限
することができる。
流指令値ID1*(>0)以下の電流に対して積分制御
は見かけ上休止するが、係数器103による電圧指令の
補正はすべての電流に対して補正を行う。従って、図1
4に示すように、直流母線6に蓄電池8が接続され、蓄
電池8の充電時には整流器11、21がインバータ1
2、22と蓄電池に対して直流電力を供給する場合は、
充電電流を電流指令値ID1*とすると、積分制御は充
電電流に対して電圧指令を垂下することはないが、係数
器103により電圧指令が垂下する。
正されることを防ぐには、図10の係数器103の入力
を加減算器111の入力とすればよい。つまり、図15
に示す指令値発生回路14gように、図10の係数器1
03と積分増幅器108を一つのブロック、比例積分増
幅器112とする。この出力に制限回路107を設ける
ことにより、ID1が正であっても、電流指令値ID1
*以下であれば電圧指令は定常的には不必要に補正され
ない。
の並列運転動作原理図を示す。仮想的な抵抗112a、
仮想的なコンデンサ112bの直列回路に並列に仮想的
なダイオード107aを接続することにより、この直列
回路の電圧降下は電圧指令値を垂下させるだけとなる。
同様に仮想的な抵抗212a、仮想的なコンデンサ21
2b、仮想的なダイオード207aも電圧指令値を垂下
させる方向でのみ動作し、直流母線6の電圧は各整流器
が単独運転した際に発生する各々の直流出力電圧のほぼ
最小値となり平衡する。
14gは、電圧指令値設定器101の出力する電圧指令
値VD*から、電流指令値設定器110の出力する直流
電流指令ID1*(>0)と直流母線電流ID1の偏差
を加減算器111にて求め、これを比例積分特性G3
(s)を持つ積分増幅器112にて増幅し、これを負の
入力は通過させ正の入力にはゼロを出力する制限回路1
07を介して加減算器104により加算し、電圧制御回
路13に電圧指令値VD*1(= VD* +G3
(s)×(ID1* − ID1) )を与えている。
(図示せず)も指令値発生回路14gと同様に構成され
ている。従って、整流器11、21の電圧指令値は、電
流指令値と直流母線6に流れる母線電流ID1の偏差を
比例積分した信号の負側出力にて補正され、それぞれ電
圧制御回路13、23により出力電圧が制御されるの
で、整流器11、21の出力電圧を、並列運転している
整流器11、21が単独運転した際に発生する各々の直
流出力電圧のほぼ最小値に平衡させ、安定に並列運転を
行うことができ、また、直流母線6に接続された蓄電池
8の充電電流により電圧指令値が不必要に補正されな
い。
えば電流検出器15が故障し常に正の大きな値を出力し
ている場合には、図15の比例積分増幅器112の積分
演算により、補正された電圧指令値VD*1は異常に垂
下する。従って、図17に示す指令値発生回路14hの
ように、負の入力は通過させ正の入力にはゼロを出力
し、更に負の出力にインバータが動作する最低の直流電
圧に対応した下限を設定した下限値制限回路113を設
けることにより、電流検出器の正側に振り切れた故障に
対して、直流母線6の電圧をインバータが動作可能な電
圧に保つことができる。
えば電流検出器15が故障し常に負の大きな値を出力し
ている場合には、図12の積分増幅器108の積分演算
により、補正された電圧指令値VD*1は異常に上昇す
る。従って、図18に示す指令値発生回路14iのよう
に、正の出力にインバータが動作する最大の直流電圧に
対応した上限を設定した上限値制限回路114を設ける
ことにより、電流検出器の負側に振り切れた故障に対し
て、直流母線6の電圧をインバータが動作可能な電圧に
保つことができる。
9では整流器11、12の出力電圧、出力電流の不平衡
を電圧指令値を補正することにより電圧制御系の応答で
解消していたのに対し、本実施の形態では整流器がサイ
リスタ整流器の場合に電圧制御系以内の応答で高速に不
平衡を解消する制御装置を説明する。
おいて、1〜7、12、15、16、22、25、26
は従来例または上記実施の形態1から9と同一のもので
あり、その説明は省略する。11、21はサイリスタ整
流器であり、それぞれサイリスタ素子がブリッジ接続な
どで構成されるサイリスタ整流器主回路1101、21
01、直流出力電圧のフィルタを構成するリアクトル1
102、2102とコンデンサ1103、2103から
なる。
り、電圧指令値VD*1と電圧フィードバックVDの誤
差を求め、それを増幅しサイリスタ整流器11の制御角
指令値α*1を出力する増幅器13a、この制御角指令
値α*1を直流母線6に流れる電流を抑制するように補
正するα指令値補正回路13b、このα指令値補正回路
13bの出力α*1Aを与えられ、サイリスタ素子のゲ
ートの点弧パルスを出力するゲート・パルス・ジェネレ
ータ(GPS)13cからなる。23は電力変換器4の
電圧制御回路であり、同様に増幅器23a、α指令補正
回路23b、GPG23cからなる。
る前に、先ず、サイリスタ整流器11、21の制御角α
とサイリスタ整流器主回路1101、2101の出力電
圧Vとの関係について説明する。サイリスタ整流器主回
路1101、2101が3相ブリッジ整流回路の場合
「半導体電力変換回路、発行所;社団法人電気学会」1
79ページに記載されているように、直流出力電圧VT
Hは次式(1)で表される。
電圧uv間、Euv、vw間、Evw、wu間、Ewu
は、それぞれ次式で示される。
スタ整流器主回路1101、2101の出力電圧VTH
の垂下分をΔVTHとすると次式となる。
と、(6)式は次式となる。
回路1101、2101の出力電圧をΔVTHだけ垂下
させるための制御角増加分Δαを、制御角α、線間電圧
実効値Eより求めることができる。
に比例してサイリスタ整流器主回路1101、2101
の出力電圧を垂下させるため、先ず、サイリスタ整流器
主回路1101、2101の出力電圧垂下指令値を求
め、これに基づき制御角αの増加分Δαを演算し、制御
角αを補正している。図20はα指令補正回路13bの
構成を示すブロック図であり、図において、301は係
数器であり、電流検出器15にて検出した直流母線6に
流れる母線電流ID1をR倍し、出力電圧垂下指令値Δ
V1を求め、この出力電圧垂下指令値ΔV1と、実効値
演算器308にて検出した交流電源1の実効値、電圧指
令値VD*1と電圧フィードバックVDを一致させるた
めのサイリスタ整流器制御指令値α*1をsin演算器
306にて演算したsin(α*1)から、3√2/π
のゲインを持つ係数器302、除算機303、304、
arcsin演算器305により(9)式を演算し、制
御角指令値α*1の増加分Δα1を求める。
指令値α*1に加算して、補正された制御角指令値α*
1Aを求め、これをサイリスタのゲートに点弧パルスを
出力するゲート・パルス・ジェネレータ(GPG)13
cに出力しているので、サイリスタ整流器主回路110
1の出力電圧はΔV1=ID1×Rだけ垂下する。α指
令補正回路23bもα指令補正回路13bと同様に構成
されている。
器11、21の並列運転動作原理を示す。11aはサイ
リスタ整流器11が単独運転した際に発生する直流出力
電圧に相当した直流電圧V1、21aはサイリスタ整流
器21が単独運転した際に発生する直流出力電圧に相当
した直流電圧V2である。301aは直流母線6に流れ
る電流に比例した出力電圧垂下指令値ΔV1を求める係
数器301の動作に模擬した仮想的な抵抗、403aは
整流器21のα指令補正回路23bにある係数器301
に相当する係数器の動作を模擬した仮想的な抵抗であ
り、それぞれの抵抗値はRである。
参照)の係数器103の動作を模擬した仮想的な抵抗、
203aは指令値発生回路26にある係数器103に相
当する係数器の動作を模擬した仮想的な抵抗であり、こ
れらの抵抗値もそれぞれRに選定してある。
ΔV(=V1−V2)がある場合にサイリスタ整流器1
1と12を並列運転をすると、先ず、α指令補正回路1
3b、23bが動作し、仮想的な抵抗301a、401
aにより並列運転後の直流母線6に流れる母線電流ID
1は、ID1=ΔV/2Rに制限される。
制御系に対して外乱としてフィードフォワードされてい
るので、指令値発生回路16、26による仮想的な抵抗
103a、203aが動作する前に、高速に抵抗として
作用する。その後、電圧指令値VD*1と電圧フィード
バックVDを一致させるよう動作する増幅器13a、2
3aにより、外乱である抵抗301a、401aの仮想
的な抵抗動作は抑制されるが、そのかわりに電圧指令値
が母線電流によって補正され、仮想的な抵抗103a、
203aが作用する。
6により、直流母線6に流れる母線電流ID1は、 ID1=ΔV/2R に制限される。
令補正回路13bは、電流検出器15にて検出した直流
母線6に流れる電流ID1を係数器301によりR倍
し、出力電圧垂下指令値ΔV1を求め、この出力電圧垂
下指令値ΔV1と、実効値演算器308にて検出した交
流電源1の実効値、電圧指令値VD*1と電圧フィード
バックVDを一致させるためのサイリスタ整流器制御角
指令値α*1をsin演算器306にて演算したsin
(α*1)から3√2/πのゲインを持つ係数器30
2、除算器303、304、arcsin演算器305
により(9)式を演算し、制御角指令値α*1の増加分
Δα1を求め、この増加分Δα1を加算器307で制御
角指令値α*1に加算して、補正された制御角指令値α
*1Aを求め、これをサイリスタのゲートに点弧パルス
を出力するゲート・パルス・ジェネレータ(GPG)1
3cに出力しているので、サイリスタ整流器主回路11
01の出力電圧はΔV1=ID1×Rだけ垂下し、ま
た、サイリスタ整流器21のα指令補正回路23bも同
様に構成されているため、電圧制御系の応答よりも高速
に整流器の出力電圧、出力電流の不平衡を解消すること
ができる。
指令補正回路13b(図20)で行われた出力電圧垂下
特性指令値ΔV1、ΔV2に基づく制御角指令値α*
1、α*2の増加分Δα1、Δα2の補正演算は、特に
交流電源の変動、直流電圧指令値に設定変更がほとんど
無ければ図22に示す簡易な構成のα指令補正回路13
b1にて行うことができる。
この係数器301は電流検出器15にて検出した直流母
線6に流れる母線電流ID1をR倍し、出力電圧垂下特
性指令値ΔV1を求める。309は他の係数器であり、
この係数器309は出力電圧垂下特性指令値ΔV1をK
倍して制御角指令値α*1の増加分Δα1を求め、この
増加分Δα1を加算器307で制御角指令値α*1に加
算して、補正された制御角指令値α*1Aを求める。
いて説明する前に、本実施の形態に係る補正演算方法に
ついて説明する。制御角αの増加分Δαとサイリスタ整
流器主回路の出力電圧VTHの垂下分ΔVTHの関係は
上記(9)式で示されるが、交流電源の変動、直流電圧
指令値の設定変更がほとんどない場合は、Esinαを
変数として扱う必要がほとんどない。従って、Δαは以
下の(10)式で表せる。
0は定格運転時の制御角である。更に、VTH×Kが微
小であることから、Δαは以下の式で表せる。
流れる母線電流ID1は、係数器301でR倍されて出
力電圧垂下特性指令値ΔV1が求められる。更に、出力
電圧垂下特性指令値ΔV1は、(12)式に基づき係数
器309にてK倍されて制御角指令値α*1の増加分Δ
α1が求めれれる。この増加分Δα1は加算器307で
制御角指令値α*1に加算され、補正された制御角指令
値α*1Aが求められる。この制御角指令値α*1Aは
サイリスタのゲートに点弧パルスを出力するゲート・パ
ルス・ジェネレータ(GPG)13cに出力されるた
め、サイリスタ整流器主回路1101の出力電圧はΔV
1=ID1×Rだけ垂下する。α指令補正回路23b1
もα指令補正回路13b1と同様に構成されている。
令値の設定変更がほとんど無い場合、サイリスタ整流器
11、21のα指令補正回路13b1、23b1は、電
圧制御系に対して外乱としてフィーフォワード的に動作
し、高速に作用する仮想的な抵抗301a、401aを
簡単な演算にて構成し、電圧制御系の応答よりも高速に
サイリスタ整流器11、21の出力電圧、出力電流の不
平衡を解消することができる。
は、交流電源1、3に高調波成分が含まれている場合、
直流母線6に流れる母線電流ID1も高調波成分を含む
ことになり、制御角指令値α*1の補正信号Δα1も高
調波成分を含む。サイリスタ整流器主回路1101、2
101が応答できない周波数を補正後の制御角指令値α
*1Aが含んでいると、電圧制御系が不安定となる。
2を図23に示す構成とすることにより、補正信号Δα
1からサイリスタ整流器主回路1101、2101が応
答できない周波数をローパスフィルタ310にて除去
し、この信号を加算器307で制御角指令値α*1に加
算して、補正された制御角指令値α*1Aを求め、これ
をサイリスタのゲートに点弧パルスを出力するゲート・
パルス・ジェネレータ(GPG)13cに出力してい
る。また、整流器21のα指令補正回路23b2も同様
に構成されているので、交流電源1、3に高調波成分が
含まれていても、簡単な演算にてサイリスタ整流器主回
路1101、2101の出力電圧を安定にΔV1=ID
1×Rだけ垂下させ、電圧制御系の応答よりも高速に整
流器の出力電圧、出力電流の不平衡を解消することがで
きる。
は、電圧差ΔVが大きい場合にID1=ΔV/2の出力
電流不平衡分が無視できなくなるのに対し、本実施の形
態では、図24に示すように、実施の形態1にて説明し
た指令値発生回路14a、24a(図2)を用いて、更
に不平衡を抑制する。ここで、指令値発生回路14aの
係数器103のゲインとα指令補正回路の係数器301
のゲインはともにR倍と同じ値にする。
器11、21の並列運転動作原理を示す。11aはサイ
リスタ整流器11が単独運転した際に発生する直流出力
電圧に相当した直流電圧V1、21aはサイリスタ整流
器21が単独運転した際に発生する直流出力電圧に相当
した直流電圧V2である。301a、401aは抵抗値
Rの仮想的な抵抗であり、それぞれα指令補正回路13
b2、23b2の動作をに模擬している。103a、2
03aは抵抗値Rの仮想的な抵抗であり、指令値発生回
路14aの係数器103と指令値発生回路24aにある
係数器103に相当する係数器の動作を模擬している。
抵抗、105b、205bはキャパシタンス値Cの仮想
的なコンデンサであり、105a、105bは一次遅れ
特性を持つ増幅器105の動作をに模擬している。20
5a、205bはサイリスタ整流器21の制御回路に増
幅器105に相当する増幅器の動作を模擬している。
ΔV(=V1−V2)がある場合に並列運転をすると、
先ず、α指令補正回路13b、23bが動作し、仮想的
な抵抗301a、401aにより並列運転後の直流母線
6に流れる母線電流ID1は、ID1=ΔV/2Rに制
限される。
圧制御系に対して外乱としてフィードフォワードされて
いるので、指令値発生回路16、26による仮想的な抵
抗103a、203aが動作する前に、高速に抵抗とし
て作用する。その後、電圧指令値VD*1と電圧フィー
ドバックVDを一致させるよう動作する増幅器13a、
23aにより、外乱である301a、401aの仮想的
な抵抗動作は抑制されるが、電圧指令値を仮想的な抵抗
103a、203aにて直流母線6に母線電流に比例し
て補正しており、103a、203a、301a、40
1aの仮想的な抵抗の値を等しくすることによってα指
令補正回路13b、23bの仮想的な抵抗301a、4
01a動作から滑らかに指令値発生回路16、26の仮
想な抵抗103a、203a動作に切り換えることがで
きる。
回路14aは、電圧指令値設定器101の出力する電圧
指令値VD*から、電流検出器15にて検出した直流母
線に6流れる電流ID1を一次遅れ特性G1(s)を増
幅器105にて増幅した信号を加減算器105により減
じ、電圧制御回路15に電圧指令値VD1*(=VD*
−G1(s)×ID1−R×ID1)を与えている。
回路24aも指令値発生回路14Aと同様に構成されて
いる。従って、サイリスタ整流器11、12の電圧指令
値は直流母線6に流れる電流に比例と一次遅れ特性にて
増幅された信号で補正され、それぞれ電圧制御回路1
3、23により出力電圧が制御される。
1、2に高調波成分が含まれていても、簡単な演算にて
サイリスタ整流器主回路1101、2101の出力電圧
を安定にΔV1=ID1×Rだけ垂下させ、電圧制御系
の応答よりも高速にサイリスタ整流器11、21の出力
電圧、出力電流の不平衡を解消することができるのに加
えて、定常的に安定に更に不平衡が抑制されるモードへ
滑らかに移行できる。
は、α指令補正回路13b、23bの出力電圧垂下指令
ΔV1と指令値発生回路16、26での指令値垂下量が
各々別に計算されていたが、本実施の形態では、α指令
値補正回路13b3を図27に示す構成、指令値発生回
路17を図28に示す構成とすることにより、出力電圧
垂下指令値ΔV1をそのまま指令垂下量とすることこよ
り、演算部分をまとめ、過渡的にも定常的にも直流母線
6に流れる母線電流に対して同じように直流電圧が垂下
するようにしている。
特性の増幅器311は実施の形態13の指令値発生回路
14aのそれぞれ103、105に対応した機能を持っ
ている。これらの出力を加算器312にて加算した信号
をΔV1とし、出力電圧垂下指令値と指令値垂下量にす
る。従って、この信号ΔV1を係数器309にてK倍
し、制御角指令値α*1の増加分Δα1を求め、この増
加分Δα1をローパスフィルタ310を介して加算器3
07で制御角指令値α*1に加算して、補正された制御
角指令値α*1Aを求め、これをサイリスタのゲートに
点弧パルスを出力するゲート・パルス・ジエネレータ
(GPG)13cに出力している。また、α指令補正回
路13b3で求めた信号ΔV1を、図28に示すように
指令値発生回路17において電圧指令値設定器101の
出力VD*より加減算器102にて減算し、増幅器13
aに電圧指令値VD*1を与えている。また、サイリス
タ整流器21のα指令補正回路23b3、指令値発生回
路27も、それぞれα指令捕正回路13b3、指令値発
生回路17と同様に構成しているので、実施の形態12
のように交流電源1、3に高調波成分が含まれていて
も、簡単な演算にてサイリスタ整流器主回路1101、
2101の出力電圧を安定に立V1=1D1×Rだけ垂
下させ、電圧制御系の応答よりも高速にサイリスタ整流
器11、21の出力電圧、出力電流の不平衡を解消する
ことができるのに加え、出力電圧垂下指令値と指令値垂
下量を一つの演算結果から決めることにより演算部分を
まとめ、過渡的にも定常的にも更に不平衡が滑らかに抑
制される。
14ではサイリスタ整流器11、21が電圧制御のみで
あったのに対し、本実施の形態ではサイリスタ整流器1
1 、21が電圧制御のマイナーループとししてリアク
トル1102、2102の電流を制御する電流マイナー
ループを持っている場合に、高速に電圧・電流の不平衡
を解消する制御装置を説明する。
おいて、1〜15、21〜25は従来例または上記実施
の形態1から14と同―のものであり、その説明を省略
する。18は電力変換器2の電圧制御回路であり、電圧
指令値、VD*1 と電圧フィードバックVDの誤差を
求め、それを増幅しリアクトル1102の電流指令値I
RD1 *を出力する増幅器18a、この電流指令値I
RD1*を直流母線6に流れる電流を抑制するように捕
正し、この補正した電流指令値と電流フィードバックI
RD1が一致するような制御角α*1Aを出力する電流
制御回路18b、サイリスクのゲートに点弧パルスを出
力するゲート・パルス・ジエネレータ(GPG)18C
からなる。28は電力変換器4の電圧制御回路であり、
同様に増幅器28a、電流制御回路28b、GPG28
Cからなる。
す。直流母線6に流れる電流ID1を係数器351にて
G倍し、電流指令値IRD1*から加減算器352によ
り減して電流ID1を抑制する電流指令値を得る。この
電流指令値に対して電流フィードバックIRD1が一致
するように電流制御増幅器354は動作する。また、電
力変換器4の電流制御回路28bも、電流制御回路18
bと同様に構成している。
常的には電流ID1を抑制するように、電圧指令値が補
正される。従って、電圧制御系の応答よりも高速な電流
マイナーループの応答で整流器の出力電圧、出力電流の
不平衡を解消することができるのに加え、サイリスタ整
流器11、21の電圧指令値は、直流母線6に流れる電
流に比例と一次遅れ特性にて増幅された信号で補正さ
れ、それぞれ電圧制御回路13、23により出力電圧が
制御されるので、定常的に安定に更に不平衡が抑制され
る。
流マイナーループを待った電圧制御であったのに対し、
本実施の形態ではサイリスタ整流器主回路1101、2
101とリアクトル1102、2102間の電圧VTH
I、VTH2を制御する電圧制御マイナーループを持っ
ている場合に、高速に電圧・電流の不平衡を解消する制
御装置を説明する。
おいて、1〜17、21〜27は従来例または上記実施
の形態1から15と同―のものであり、その説明を省略
する。19は電力変換器2の電圧制御回路であり、電圧
指令値VD*1と電圧フィードバックVDの誤差を求
め、それを増幅しサイリスタ整流器主回路1101とリ
アクトル1102間の電圧VTH1の指令値VTH1*
を出力する増幅器19a、この電圧指令値VTH1*を
直流母線6に流れる電流を抑制するように補正し、この
補正した電圧指令値と電圧フィードバックVTH1が一
致するような制御角α*1Aを出力する電圧制御回路1
9b、サイリスクのゲートに点弧パルスを出力するゲー
ト・パルス・ジエネレータ(GPG)19Cからなる。
29は電力変換器4の電圧制御回路であり、同様に増幅
器29a、電圧制御回路29b、GPG29cからな
る。
おいて係数器361、一次遅れ特性増幅器366は実施
の形態13の指令値発生回路14aのそれぞれ103、
105に対応した機能を持っている。これらの出力を加
算器367にて加算した信号をΔV1とし、電圧VTH
1垂下指令値と指令値垂下量にする。ΔV1を電圧指令
値VTH1*から加減算器362により減じて電流ID
1を抑制する電圧指令値を得る。この電圧指令値に対し
て電圧フィードバックVTH1が一致するように電圧制
御増幅器364は動作する。また、電力変換器4の電圧
制御回路29bも、電圧制御回路19bと同様に構成し
ている。
V1を、指令値発生回路7において電圧指令値設定器1
01の出力VD*より加減算器102にて減算し、増幅
器19aに電圧指令値VD*1を与えている。また、サ
イリスタ整流器21の指令値発生回路 27も、指令値
発生回路17と同様に構成している。従って、電圧制御
系の応答よりも高速な電圧マイナーループの応答でサイ
リスタ整流器21の出力電圧、出力電流の電流の不平衡
を解消することができるのに加え、出力電圧垂下指令値
と指令値垂下量を一つの演算結果から決めることにより
演算部分をまとめ、過渡的にも定常的にも更に不平衡が
滑らかに抑制される.
指令値発生回路14e、14fの概念を組合せ、積分増
幅器108を2つ、正側制限回路107、負側制限回路
106を用いて、積分制御を両極正にし、電圧指令値の
垂下、上昇ともに可能となるよう構成できることはいう
までもない。
値発生回路14g、14fの概念を組合せ、積分増幅器
108、比例積分増幅器112、正側制限回路107、
負側制限回路106を用いて、積分制御を両極正にし、
電圧指令値の垂下、上昇ともに可能となるよう構成でき
ることはいうまでもない。
検出器の故障に対する電圧指令値作成の概念は、実施の
形態2、3、4、5にも応用できる。
スフィルタ310は、実施の形態10にも応用できる。
発生回路14a、24aは、実施の形態2〜9で示した
指令値発生回路14b〜iを用いてもよい。また、実施
の形態10、11にも応用できる。
補正回路13b3、23b3は、指令値発生回路14
a、24aの構成を応用しているが、実施の形態2〜9
で示した指令1値発生回路14b〜iの構成を応用して
もよい。また、実施の形態10、11にも応用できる。
発生回路14a、24aは、実施の形態2〜9で示した
指令値発生回路14b〜iを用いてもよい。
御回路19b、29bは、指令値発生回路14a、24
aの構成を応用しているが、実施の形態2〜9で示した
指令値発生回路14b〜iの構成を応用してもよい。
直流母線に印加して並列運転を行う複数台の整流器と、
前記直流母線に流れる母線電流を検出する前記各整流器
毎の電流検出器と、前記直流出力電圧を電圧指令値に一
致させる前記各整流器毎の電圧制御回路と、前記電流検
出器で検出した母線電流に比例した信号及び一次遅れ特
性を持つ増幅器にて増幅した信号で前記電圧指令値を補
正する指令値発生回路とを備えたので、整流器の出力電
圧、出力電流の不平衡が解消されて安定に並列運転を行
うことができ、更に、電流検出器のオフセット誤差によ
り電圧指令値が補正される影響を少なくすることができ
るという効果がある。
遅れ特性を持つ増幅器の正出力は通過させ、負出力をゼ
ロに制限する制限回路を設けたので、整流器の出力電圧
を、並列運転している整流器が単独運転した際に発生す
る各々の直流出力の最小値に平衡させることで、出力電
流の不平衡が解消されて安定に並列運転を行うことがで
きるという効果がある。
遅れ特性を持つ増幅器の負出力は通過させ、正出力をゼ
ロに制限する制限回路を設けたので、整流器の出力電圧
を、並列運転している整流器が単独運転した際に発生す
る各々の直流出力の最大値に平衡させることで、出力電
流の不平衡が解消されて安定に並列運転を行うことがで
きるという効果がある。
直流母線に印加して並列運転を行う複数台の整流器と、
前記直流母線に流れる母線電流を検出する前記各整流器
毎の電流検出器と、前記直流出力電圧を電圧指令値に一
致させる前記各整流器毎の電圧制御回路と、前記電流検
出器で検出した母線電流に比例した信号及び直流母線に
流れる電流を不感帯を介して積分した信号で前記電圧指
令値を補正する指令値発生回路とを備えたので、整流器
の出力電圧、出力電流の不平衡が解消され、安定に並列
運転を行うことができ、また、電流検出器のオフセット
誤差により、電圧指令値が不必要に補正されるのを防ぐ
ことができるという効果がある。
分した信号の内で負出力を通過させ正出力をゼロに制限
する制限回路を設けたので、整流器の出力電圧を、並列
運転している整流器が単独運転した際に発生する各々の
直流出力の最小値に平衡させ、出力電流の不平衡が解消
されて安定に並列運転を行うことができ、また、出力電
流の偏りを電流指令値以下に制限することができるとい
う効果がある。
直流母線に印加して並列運転を行う複数台の整流器と、
前記直流母線に流れる母線電流を検出する前記各整流器
毎の電流検出器と、前記直流出力電圧を電圧指令値に一
致させる前記各整流器毎の電圧制御回路と、前記電流検
出器で検出した直流母線に流れる電流と電流指令値との
偏差に比例した信号を積分した信号で前記電圧指令値を
補正する指令値発生回路を備えたので、整流器の出力電
圧、出力電流の不平衡が解消され、安定に並列運転を行
うことができるという効果がある。
分した信号の内で負出力を通過させ正出力をゼロに制限
する制限回路を設けたので、整流器の出力電圧を、並列
運転している整流器が単独運転した際に発生する各々の
直流出力の最大値に平衡させ、出力電流の不平衡が解消
されて安定に並列運転を行うことができ、また、出力電
流の偏りを電流指令値以下に制限できるという効果があ
る。
直流母線に印加して並列運転を行う複数台の整流器と、
前記直流母線に流れる母線電流を検出する前記各整流器
毎の電流検出器と、前記直流出力電圧を電圧指令値に一
致させる前記各整流器毎の電圧制御回路と、前記電流検
出器で検出した直流母線に流れる電流と電流指令値との
偏差に比例した信号を比例積分した信号で前記電圧指令
値を補正する指令値発生回路を備えたので、整流器の出
力電圧、出力電流の不平衡が解消されて安定に並列運転
を行うことができ、更に、電流検出器のオフセット誤差
により電圧指令値が補正される影響を少なくすることが
できるという効果がある。
例積分した信号の内で負出力を通過させ正出力をゼロに
制限する制限回路を設けたので、整流器の出力電圧を、
並列運転している整流器が単独運転した際に発生する各
々の直流出力の最大値に平衡させることで、出力電流の
不平衡が解消されて安定に並列運転を行うことができる
という効果がある。
圧指令値または電圧指令値を補正する信号に直流出力電
圧の許容値に応じた下限値制限回路を設けたので、電流
検出器の負側への振り切れ故障に対して直流母線の電圧
を正常に保つことができるという効果がある。
圧指令値または電圧指令値を補正する信号に直流出力電
圧の許容値に応じた上限値制限回路を設けたので、電流
検出器の正側への振り切れ故障に対して直流母線の電圧
を正常に保つことができるという効果がある。
母線に印加して並列運転を行う複数台のサイリスタ整流
器と、前記直流母線に流れる母線電流を検出する前記各
サイリスタ整流器毎の電流検出器と、前記直流電圧を電
圧指令値に一致させる制御角αを出力する前記各サイリ
スタ整流器毎の電圧制御増幅器と、前記電流検出器で検
出した母線電流に比例した信号により前記制御角αを補
正する前記各サイリスタ整流器毎のα指令補正回路とを
設けたので、電圧制御系の応答よりも高速にサイリスタ
整流器の出力電圧、出力電流の不平衡を解消することが
できるという効果がある。
電流により制御角αの補正分を求めることで、特に交流
電源の変動、直流電圧指令値の設定変更がほとんど無い
場合に制御角の増加分の演算を簡略することができるた
め、より高速にサイリスタ整流器の出力電圧、出力電流
の不平衡を解消することができるという効果がある。
源実効値、制御角、及び母線電流により制御角の補正分
を求めことで、より高速にサイリスタ整流器の出力電
圧、出力電流の不平衡を解消することができるという効
果がある。
αの補正分の高調波成分を除去することで、交流電源に
高調波成分が含まれていても、簡単な演算にてサイリス
タ整流器の出力電圧を安定に垂下させ、電圧制御系の応
答よりも高速にサイリスタ整流器の出力電圧、出力電流
の不平衡を解消することができるという効果があるのに
加えて、定常的に安定に更に不平衡が抑制されるモード
へ滑らかに移行できる。
る電圧指令値を、母線電流に比例した信号と母線電流を
積分または一次遅れ特性を持つ増幅器にて増幅した信号
で補正する各サイリスタ整流器毎の指令値発生回路を設
けたので、交流電源に高調波成分が含まれていても、簡
単な演算にてサイリスタ整流器の出力電圧を安定に垂下
させ、電圧制御系の応答よりも高速にサイリスタ整流器
の出力電圧、出力電流の不平衡を解消することができる
と共に、定常的に安定に更に不平衡が抑制されるモード
へ滑らかに移行できるという効果がある。
母線に印加して並列運転を行う複数台のサイリスタ整流
器と、前記直流母線に流れる母線電流を検出する前記各
サイリスタ整流器毎の電流検出器と、前記直流電圧を電
圧指令値に一致させる制御角αを出力する前記各サイリ
スタ整流器毎の電圧制御増幅器と、前記電流検出器で検
出した母線電流に比例した信号及び母線電流を積分また
は一次遅れ特性を持つ増幅器にて増幅した信号で前記制
御角α及び前記電圧指令値を補正する前記各サイリスタ
整流器毎のα指令補正回路とを設けたので、電圧制御系
の応答よりも高速にサイリスタ整流器の出力電圧、出力
電流の不平衡を解消することができると共に、定常的に
も定常的にも更に不平衡が滑らかに抑制されるモードへ
滑らかに移行できるという効果がある。
母線に印加して並列運転を行う複数台のサイリスタ整流
器と、前記直流母線に流れる母線電流を検出する前記各
サイリスタ整流器毎の電流検出器と、前記直流電圧を電
圧指令値に一致させる電流指令値を出力する前記各サイ
リスタ整流器毎の電圧制御増幅器と、前記電流指令値と
前記各サイリスタ整流器毎の出力電流を一致させる電流
制御増幅器と、前記電流検出器で検出した母線電流に比
例した信号及び母線電流を積分または一次遅れ特性を持
つ増幅器にて増幅した信号により前記電圧指令値及び前
記電流指令値を補正する前記各サイリスタ整流器毎の指
令値補正手段とを設けたので、電圧制御系の応答よりも
高速にサイリスタ整流器の出力電圧、出力電流の不平衡
を解消することができると共に、定常的にも定常的にも
更に不平衡が滑らかに抑制されるモードへ滑らかに移行
できるという効果がある。
母線に印加して並列運転を行う複数台のサイリスタ整流
器と、前記直流母線に流れる母線電流を検出する前記各
サイリスタ整流器毎の電流検出器と、前記直流電圧を電
圧指令値に一致させるサイリスタ整流器主回路出力電圧
指令値を出力する前記各サイリスタ整流器毎の電圧制御
増幅器と、前記サイリスタ整流器主回路出力電圧指令値
と前記各サイリスタ整流器毎のサイリスタ整流器主回路
出力電圧を一致させる電圧制御回路と、前記電流検出器
で検出した母線電流に比例した信号及び母線電流を積分
または一次遅れ特性を持つ増幅器にて増幅した信号で前
記電圧指令値、前記サイリスタ整流器主回路出力電圧指
令値及び前記電流指令値を補正する前記各サイリスタ整
流器毎の指令値補正手段とを設けたので、電圧制御系の
応答よりも高速にサイリスタ整流器の出力電圧、出力電
流の不平衡を解消することができると共に、定常的にも
定常的にも更に不平衡が滑らかに抑制されるモードへ滑
らかに移行できるという効果がある。
る。
路ブロック図である。
21の並列運転動作原理図である。
路ブロック図である。
21の並列運転動作原理図である。
路ブロック図である。
21の並列運転動作原理図である。
路ブロック図である。
21の並列運転動作原理図である。
回路ブロック図である。
1、21の並列運転動作原理図である。
回路ブロック図である。
1、21の並列運転動作原理図である。
る。
回路ブロック図である。
1、21の並列運転動作原理図である。
回路ブロック図である。
回路ブロック図である。
ある。
正回路のブロック図である。
並列運転動作原理図である。
正回路のブロック図である。
正回路のブロック図である。
ある。
並列運転動作原理図である。
ある。
正回路のブロック図である。
生回路のブロック図である。
ある。
回路のブロック図である。
ある。
回路のブロック図である。
回路図である。
ある。
理図である。
1 整流器、13,23 電圧制御回路、14a〜14
i,24a 指令値発生回路、15、25 電流検出
器、105 増幅器、106,107 制限回路、10
8 積分増幅器、109 不感帯体回路、110 電流
指令値設定回路、112 比例積分増幅器、113 下
限値制限回路、114 上限値制限回路、13a,23
a 増幅器、13b,23b α指令補正回路、13
c,23c ゲート・パルス・ジェネレータ(GP
G)。
Claims (19)
- 【請求項1】 直流電圧を単一の直流母線に印加して並
列運転を行う複数台の整流器と、前記直流母線に流れる
母線電流を検出する前記各整流器毎の電流検出器と、前
記直流電圧を電圧指令値に一致させる前記各整流器毎の
電圧制御回路と、前記電圧指令値を、前記電流検出器で
検出した母線電流に比例した信号及び前記母線電流を積
分または一次遅れ特性を持つ増幅器にて増幅した信号
で、補正する前記各整流器毎の指令値発生回路とを備え
たことを特徴とする整流器制御装置。 - 【請求項2】 指令値発生回路は、一次遅れ特性を持つ
増幅器の正出力は通過させ、負出力をゼロに制限する制
限回路を設けていることを特徴とする請求項1記載の整
流器制御装置。 - 【請求項3】 指令値発生回路は、一次遅れ特性を持つ
増幅器の負出力は通過させ、正出力をゼロに制限する制
限回路を設けていることを特徴とする請求項1記載の整
流器制御装置。 - 【請求項4】 直流電圧を単一の直流母線に印加して並
列運転を行う複数台の整流器と、前記直流母線に流れる
母線電流を検出する前記各整流器毎の電流検出器と、前
記直流電圧を電圧指令値に一致させる前記各整流器毎の
電圧制御回路と、前記電流検出器で検出した母線電流に
比例した信号及び直流母線に流れる電流を不感帯を介し
て積分した信号で、前記電圧指令値を補正する指令値発
生回路とを備えたことを特徴とする整流器制御装置。 - 【請求項5】 指令値発生回路は、積分した信号の内で
負出力を通過させ、正出力をゼロに制限する制限回路を
設けていることを特徴とする請求項4に記載の整流器制
御装置。 - 【請求項6】 直流電圧を単一の直流母線に印加して並
列運転を行う複数台の整流器と、前記直流母線に流れる
母線電流を検出する前記各整流器毎の電流検出器と、前
記直流電圧を電圧指令値に一致させる前記各整流器毎の
電圧制御回路と、前記電流検出器で検出した母線電流と
電流指令値との偏差に比例した信号を積分した信号で、
前記電圧指令値を補正する指令値発生回路を備えたこと
を特徴とする整流器制御装置。 - 【請求項7】 指令値発生回路は、積分した信号の内で
負出力を通過させ、正出力をゼロに制限する制限回路を
設けていることを特徴とする請求項6に記載の整流器制
御装置。 - 【請求項8】 直流電圧を単一の直流母線に印加して並
列運転を行う複数台の整流器と、前記直流母線に流れる
母線電流を検出する前記各整流器毎の電流検出器と、前
記直流電圧を電圧指令値に一致させる前記各整流器毎の
電圧制御回路と、前記電流検出器で検出した母線電流と
電流指令値との偏差に比例した信号を比例積分した信号
で、前記電圧指令値を補正する指令値発生回路を備えた
ことを特徴とする整流器制御装置。 - 【請求項9】 指令値発生回路は、比例積分した信号の
内で負出力を通過させ正出力をゼロに制限する制限回路
を設けていることを特徴とする請求項8に記載の整流器
制御装置。 - 【請求項10】 指令値発生回路は、電圧指令値または
電圧指令値を補正する信号に直流電圧の許容値に応じた
下限値制限回路を設けていることを特徴とする請求項1
ないし9のいずれかに記載の整流器制御装置。 - 【請求項11】 指令値発生回路は、電圧指令値または
電圧指令値を補正する信号に直流電圧の許容値に応じた
上限値制限回路を設けていることを特徴とする請求項1
ないし9のいずれかに記載の整流器制御装置。 - 【請求項12】 直流電圧を単一の直流母線に印加して
並列運転を行う複数台のサイリスタ整流器と、前記直流
母線に流れる母線電流を検出する前記各サイリスタ整流
器毎の電流検出器と、前記直流電圧を電圧指令値に一致
させる制御角αを出力する前記各サイリスタ整流器毎の
電圧制御増幅器と、前記制御角αを、前記電流検出器で
検出した母線電流に比例した信号で、補正する前記各サ
イリスタ整流器毎のα指令補正回路とを備えたことを特
徴とする整流器制御装置。 - 【請求項13】 α指令補正回路は、母線電流により制
御角αの補正分を求めることを特徴とする請求項12に
記載の整流器制御装置。 - 【請求項14】 指令補正回路は、交流電源実効値、制
御角、及び母線電流により制御角の補正分を求めことを
特徴とする請求項12に記載の整流器制御装置。 - 【請求項15】 指令補正回路は、制御角αの補正分の
高調波成分を除去することを特徴とする請求項12ない
し14のいずれかに記載の整流器制御装置。 - 【請求項16】 電圧制御増幅器に与える電圧指令値
を、母線電流に比例した信号と母線電流を積分または一
次遅れ特性を持つ増幅器にて増幅した信号で補正する各
サイリスタ整流器毎の指令値発生回路を設けていること
を特徴とする請求項12ないし15のいずれかに記載の
整流器制御装置。 - 【請求項17】 直流電圧を単一の直流母線に印加して
並列運転を行う複数台のサイリスタ整流器と、前記直流
母線に流れる母線電流を検出する前記各サイリスタ整流
器毎の電流検出器と、前記直流電圧を電圧指令値に一致
させる制御角αを出力する前記各サイリスタ整流器毎の
電圧制御増幅器と、前記電流検出器で検出した母線電流
に比例した信号及び母線電流を積分または一次遅れ特性
を持つ増幅器にて増幅した信号で、前記制御角α及び前
記電圧指令値を補正する前記各サイリスタ整流器毎のα
指令補正手段とを備えたことを特徴とする整流器制御装
置。 - 【請求項18】 直流電圧を単一の直流母線に印加して
並列運転を行う複数台のサイリスタ整流器と、前記直流
母線に流れる母線電流を検出する前記各サイリスタ整流
器毎の電流検出器と、前記直流電圧を電圧指令値に一致
させる電流指令値を出力する前記各サイリスタ整流器毎
の電圧制御増幅器と、前記電流指令値と前記各サイリス
タ整流器毎の出力電流を一致させる電流制御増幅器と、
前記電流検出器で検出した母線電流に比例した信号及び
母線電流を積分または一次遅れ特性を持つ増幅器にて増
幅した信号で、前記電圧指令値及び前記電流指令値を、
補正する前記各サイリスタ整流器毎の指令値補正手段と
を備えたことを特徴とする整流器制御装置。 - 【請求項19】 直流電圧を単一の直流母線に印加して
並列運転を行う複数台のサイリスタ整流器と、前記直流
母線に流れる母線電流を検出する前記各サイリスタ整流
器毎の電流検出器と、前記直流電圧を電圧指令値に一致
させるサイリスタ整流器主回路出力電圧指令値を出力す
る前記各サイリスタ整流器毎の電圧制御増幅器と、前記
サイリスタ整流器主回路出力電圧指令値と前記各サイリ
スタ整流器毎のサイリスタ整流器主回路出力電圧を一致
させる電圧制御回路と、前記電流検出器で検出した母線
電流に比例した信号及び母線電流を積分または一次遅れ
特性を持つ増幅器にて増幅した信号で、前記電圧指令
値、前記サイリスタ整流器主回路出力電圧指令値及び前
記電流指令値を補正する前記各サイリスタ整流器毎の指
令値補正手段とを備えたことを特徴とする整流器制御装
置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00172296A JP3373349B2 (ja) | 1995-06-09 | 1996-01-09 | 整流器制御装置 |
CA002174684A CA2174684C (en) | 1995-06-09 | 1996-04-22 | Rectifier control system |
US08/639,888 US5796601A (en) | 1995-06-09 | 1996-04-29 | Rectifier control system |
DE19620444.5A DE19620444B4 (de) | 1995-06-09 | 1996-05-21 | Gleichrichtersteuersystem |
FR9607001A FR2736766B1 (fr) | 1995-06-09 | 1996-06-06 | Systeme de commande de redresseur |
CN96106683A CN1042991C (zh) | 1995-06-09 | 1996-06-07 | 整流器控制系统 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14351695 | 1995-06-09 | ||
JP7-143516 | 1995-06-09 | ||
JP00172296A JP3373349B2 (ja) | 1995-06-09 | 1996-01-09 | 整流器制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0956067A true JPH0956067A (ja) | 1997-02-25 |
JP3373349B2 JP3373349B2 (ja) | 2003-02-04 |
Family
ID=26334996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00172296A Expired - Lifetime JP3373349B2 (ja) | 1995-06-09 | 1996-01-09 | 整流器制御装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5796601A (ja) |
JP (1) | JP3373349B2 (ja) |
CN (1) | CN1042991C (ja) |
CA (1) | CA2174684C (ja) |
DE (1) | DE19620444B4 (ja) |
FR (1) | FR2736766B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102281013A (zh) * | 2011-08-25 | 2011-12-14 | 华南理工大学 | 多模块并联电源装置及其协同控制方法 |
JP2017022816A (ja) * | 2015-07-08 | 2017-01-26 | 東芝三菱電機産業システム株式会社 | 電力変換システム |
WO2019012725A1 (ja) * | 2017-07-13 | 2019-01-17 | 三菱電機株式会社 | 電力変換装置、電力変換システム、および電力変換装置の運転方法 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19720948A1 (de) * | 1997-05-17 | 1998-11-19 | Bosch Gmbh Robert | Vorrichtung zur Spannungswandlung |
DE19739917A1 (de) * | 1997-09-11 | 1999-03-18 | Siemens Ag | System zur Versorgung elektromotorischer Verbraucher mit elektrischer Energie |
US5956244A (en) * | 1998-03-05 | 1999-09-21 | Allen-Bradley Company Llc | Controlling currents in parallel AC/DC converters |
US5963441A (en) * | 1998-09-03 | 1999-10-05 | Eaton Corporation | Alternating current rectifier bridge and system for measuring average current per bridge segment |
US6130830A (en) * | 1999-02-08 | 2000-10-10 | Lucent Technologies Inc. | System and method for paralleling power converter systems and power supply employing the same |
US6046917A (en) * | 1999-05-03 | 2000-04-04 | Eaton Corporation | Controlled rectifier bridge and system |
US6307763B1 (en) * | 1999-12-20 | 2001-10-23 | Powerware Corporation | Twelve-pulse rectifiers including separate six-pulse controllers and methods of controlling same |
US6317346B1 (en) * | 2000-11-09 | 2001-11-13 | At&T Corporation | Redundant multiphase power supplies for common load device |
TWI269518B (en) * | 2001-04-06 | 2006-12-21 | Delta Electronics Inc | Power supply system having AC redundant and function of protecting AC power form electricity-inversed plug-in |
US7105949B2 (en) * | 2004-01-22 | 2006-09-12 | Delta Electronics, Inc. | Emergent power supply system and method of achieving input current balance in such system |
CN100352126C (zh) * | 2004-04-01 | 2007-11-28 | 台达电子工业股份有限公司 | 使用一共享电池的紧急电源供应系统及其输入电流平衡法 |
JP4645139B2 (ja) * | 2004-10-04 | 2011-03-09 | ダイキン工業株式会社 | 電力変換装置 |
DE102005047686A1 (de) * | 2005-09-23 | 2007-07-12 | Siemens Ag | Vorrichtung zur redundanten Energieversorgung wenigstens einer Last |
US7568117B1 (en) | 2005-10-03 | 2009-07-28 | Zilker Labs, Inc. | Adaptive thresholding technique for power supplies during margining events |
US7706157B2 (en) * | 2007-12-05 | 2010-04-27 | General Electric Company | Systems and methods involving balancing currents for thyristors |
CN101494388B (zh) * | 2008-01-24 | 2011-07-13 | 飞瑞股份有限公司 | 多电源输入变换器装置及不断电电源供应系统 |
CN101557107B (zh) * | 2008-04-08 | 2010-09-08 | 致茂电子股份有限公司 | 模块式直流电源系统的电流控制、系统监控装置 |
US20140133201A1 (en) * | 2012-11-15 | 2014-05-15 | Eaton Corporation | Ups systems and methods using ups modules with differential mode inductor coupling |
DE202013101455U1 (de) * | 2013-04-05 | 2014-07-09 | Weidmüller Interface GmbH & Co. KG | Funktionselektronikmodul |
US10826322B2 (en) * | 2013-06-14 | 2020-11-03 | Abb Schweiz Ag | Systems and methods for grid interactive UPS |
FR3034926A1 (fr) | 2015-04-07 | 2016-10-14 | St Microelectronics Tours Sas | Convertisseur de puissance a limitation du courant d'appel |
FR3034924A1 (fr) * | 2015-04-07 | 2016-10-14 | St Microelectronics Tours Sas | Convertisseur alternatif-continu a limitation du courant d'appel |
JP6650838B2 (ja) * | 2016-06-23 | 2020-02-19 | 株式会社ダイヘン | 電源システム、電源装置、制御方法及び制御プログラム |
CN106230277A (zh) * | 2016-08-16 | 2016-12-14 | 株洲变流技术国家工程研究中心有限公司 | 基于晶闸管整流的多机组并联电源系统的控制方法及装置 |
CN106849707A (zh) * | 2016-11-28 | 2017-06-13 | 中核核电运行管理有限公司 | 一种核电站堆芯核测系统使用的高性能高压电源模块 |
JP6835676B2 (ja) | 2017-07-05 | 2021-02-24 | 株式会社ダイヘン | 電源システム、電源装置、制御方法及び制御プログラム |
CN107498769B (zh) * | 2017-08-21 | 2019-08-06 | 保定帝鹏实业有限公司 | 压延机辊筒偏斜校正电路 |
JP6894821B2 (ja) * | 2017-10-20 | 2021-06-30 | 川崎重工業株式会社 | 電源システム |
JP7000804B2 (ja) * | 2017-11-13 | 2022-01-19 | Tdk株式会社 | 電源装置 |
CN108233434A (zh) * | 2017-12-20 | 2018-06-29 | 北京千驷驭电气有限公司 | 能量可逆型牵引变电所、方法和系统 |
CN109586271B (zh) * | 2018-10-31 | 2022-08-26 | 华为数字能源技术有限公司 | 一种直流电源系统的并机控制方法、设备及系统 |
EP3913785A1 (en) | 2020-05-20 | 2021-11-24 | Goodrich Control Systems | Distributed current balancing control |
US11905029B2 (en) * | 2021-05-24 | 2024-02-20 | Hamilton Sundstrand Corporation | Passive power sharing of paralleled sources |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH531272A (de) * | 1970-08-18 | 1972-11-30 | Siemens Ag | Einrichtung zur Steuerung netzgeführter Stromrichter, insbesondere für Anlagen zur Hochspannungs-Gleichstromübertragung |
AU2296677A (en) | 1976-03-10 | 1978-09-14 | Westinghouse Electric Corp | Load balancing system for ups rectifiers |
JPS5967891A (ja) * | 1982-10-08 | 1984-04-17 | Hitachi Ltd | サイリスタレオナ−ド装置 |
NO152719C (no) | 1983-05-02 | 1985-11-06 | Standard Tel Kabelfab As | Omformeranlegg. |
DE3507298A1 (de) | 1985-03-01 | 1986-09-04 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur regelung der zwischenkreisspannung bei einem spannungszwischenkreisumrichter und vorrichtung zur durchfuehrung des verfahrens |
JPS6248255A (ja) * | 1985-08-23 | 1987-03-02 | Hitachi Ltd | サイリスタ変換器のゲ−トパルス発生方式 |
JPH0638711B2 (ja) | 1986-03-28 | 1994-05-18 | 三菱電機株式会社 | インバ−タ用直流電源装置 |
JPH0378470A (ja) * | 1989-08-18 | 1991-04-03 | Mitsubishi Electric Corp | サイリスタ変換器 |
JPH04368436A (ja) * | 1991-06-14 | 1992-12-21 | Fuji Electric Co Ltd | 無停電電源装置の保護回路 |
JPH0538047A (ja) * | 1991-07-25 | 1993-02-12 | Fuji Electric Co Ltd | 電源システム |
JP2766407B2 (ja) * | 1991-08-20 | 1998-06-18 | 株式会社東芝 | 太陽光発電用インバータの制御装置 |
JPH06292365A (ja) * | 1992-10-30 | 1994-10-18 | Fuji Electric Co Ltd | Pwmインバータの制御方法および制御装置 |
-
1996
- 1996-01-09 JP JP00172296A patent/JP3373349B2/ja not_active Expired - Lifetime
- 1996-04-22 CA CA002174684A patent/CA2174684C/en not_active Expired - Lifetime
- 1996-04-29 US US08/639,888 patent/US5796601A/en not_active Expired - Lifetime
- 1996-05-21 DE DE19620444.5A patent/DE19620444B4/de not_active Expired - Lifetime
- 1996-06-06 FR FR9607001A patent/FR2736766B1/fr not_active Expired - Lifetime
- 1996-06-07 CN CN96106683A patent/CN1042991C/zh not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102281013A (zh) * | 2011-08-25 | 2011-12-14 | 华南理工大学 | 多模块并联电源装置及其协同控制方法 |
JP2017022816A (ja) * | 2015-07-08 | 2017-01-26 | 東芝三菱電機産業システム株式会社 | 電力変換システム |
WO2019012725A1 (ja) * | 2017-07-13 | 2019-01-17 | 三菱電機株式会社 | 電力変換装置、電力変換システム、および電力変換装置の運転方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1042991C (zh) | 1999-04-14 |
FR2736766A1 (fr) | 1997-01-17 |
FR2736766B1 (fr) | 2006-09-15 |
CA2174684C (en) | 1999-07-27 |
US5796601A (en) | 1998-08-18 |
CN1139308A (zh) | 1997-01-01 |
JP3373349B2 (ja) | 2003-02-04 |
DE19620444A1 (de) | 1996-12-12 |
CA2174684A1 (en) | 1996-12-10 |
DE19620444B4 (de) | 2019-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3373349B2 (ja) | 整流器制御装置 | |
US5381328A (en) | PWM inverter control system and method | |
JP5097453B2 (ja) | 電力変換装置 | |
US10153710B1 (en) | Power supply and control method thereof | |
JP2708648B2 (ja) | 並列運転制御装置 | |
JP5115730B2 (ja) | Pwmコンバータ装置 | |
JP6829107B2 (ja) | 鉄道用電力補償装置 | |
JP3316860B2 (ja) | 電力変換装置 | |
JP2021151076A (ja) | 電力変換装置およびその制御方法 | |
JP2002272124A (ja) | 自励式インバータの制御装置 | |
JPH05184154A (ja) | 交流出力変換器の並列運転制御装置 | |
JP6053931B2 (ja) | 電力変換装置 | |
JPH0947040A (ja) | トランスレスインバータの直流流出補正回路 | |
JPH0923585A (ja) | 無効電力補償の制御方法 | |
JP3379130B2 (ja) | サイクロコンバータの並列運転装置 | |
JPS63296113A (ja) | 直流電源装置 | |
JP2823345B2 (ja) | 電源装置 | |
JPH0315277A (ja) | 三相インバータ装置の制御回路 | |
JP2715613B2 (ja) | インバータの定電流制御装置 | |
JPH01177872A (ja) | 電流瞬時値制御形pwmインバータ | |
JPH06178545A (ja) | 電力変換器の制御方法及びその装置 | |
RU2381608C1 (ru) | Способ управления статическими стабилизированными источниками напряжения постоянного тока, работающими параллельно на общую нагрузку | |
JPH08149824A (ja) | インバータの並列運転装置 | |
JPH0477550B2 (ja) | ||
JP2002272140A (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |