JPH0954697A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【課題】複数のレジスタセットを備えるマイクロプロセ
ッサにおいて、割り込み応答時間を改善する。 【解決手段】実行部２００，レジスタセット群２０１，
割り込み許可信号に従って割り込み要求の受付制御をす
る割り込み制御部２０２，割り込み要求を受け付けたこ
とを示す割込信号と割り込み処理から復帰したことを示
す復帰信号とにより前記レジスタセットの選択制御をす
るレジスタセット選択部２０４，割り込み処理制御部２
０３とから構成される。この割り込み処理制御部２０３
からの出力であるオーバフロー信号８と最小値信号９と
を実行部２００に入力し、これら２本の信号の論理値を
実行部２００の命令で読み込み、それらの値によって割
り込み処理プログラムの制御をする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サに関し、特に複数のレジスタセットを備えるマイクロ
プロセッサに関する。

【０００２】

【従来の技術】まず、最初に従来のマイクロプロセッサ
の割り込み応答の機能について説明する。

【０００３】一般のマイクロプロセッサにおける割り込
み処理に必要とされる機能は、第１に特定の割り込み応
答に対して対応する処理を選択して所定の処理を実行す
るために実行先番地を変更させる機構であり、第２に割
り込み処理の終了後割り込まれた処理に復帰するとき割
り込みが発生する以前の状態を完全に保証する機構であ
る。

【０００４】本発明の対象は上記の第２の機構に関す
る。この第２の機構の観点から、一般的マイクロプロセ
ッサにおける上記の割り込み処理について説明する。

【０００５】マイクロプロセッサに割り込みが発生する
と、まず、現在実行中の処理の中断を行い、次に、割り
込み要因に対応した割り込み処理を開始する。その時、
中断した処理に復帰するために、中断した処理の実行プ
ログラムの番地データとその時点の状態データ（以下Ｐ
ＳＷという）とを一時的に退避する。通常は、割り込み
処理中での別の要因の再割り込み（以下多重割り込みと
いう）に対してその機能を有効に働かせるために、一般
にメモリ内にスタック領域という領域を確保し、その中
に積み込む形で実現する。このようにする事により多重
割り込みに対して復帰に必要な情報が欠落することを回
避する。

【０００６】次に、割り込みした側のプログラムの最初
で、その割り込み処理に使用予定のレジスタ類を命令に
よって明示的に退避した後、その割り込み処理固有の処
理を行う。その理由は割り込まれた側の処理でそれらの
レジスタ類を使用中である可能性があるからである。こ
の退避も前述したメモリ内のスタック領域に行うのが一
般である。

【０００７】割り込み処理が完了すると、割り込み処理
の最初に退避したレジスタ類を再度復帰した後、割り込
まれた処理に復帰する。この時、自動的に退避された実
行先番地データとＰＳＷの状態を復帰する。これによっ
て割り込まれた処理は、中断した時点から再び再開可能
になる。上述した割り込み処理の最初に行うレジスタ類
の退避を命令により明示的に行うのは、割り込み処理側
で使用するレジスタが各割り込み処理の内容によって異
なることによる。

【０００８】上述した一般的なマイクロプロセッサの機
構は、１組の連続したスタック領域をメモリ内に確保す
るだけで多重割り込みに対しスタック領域の大きさのみ
管理すればよい事が利点である。しかしながら、一般に
メモリへの入出力は時間の消費を伴うと同時に、それら
の時間は本来の処理においては出来れば不要にしたい時
間である。特に電子機器に組み込まれる用途のマイクロ
プロセッサにおいては頻繁に発生する割り込みに対して
速やかな対応が必要とされ、しかも、それぞれの割り込
み処理自体は単純で簡単な処理が多い。そのため上述し
た一般的マイクロプロセッサの割り込み処理機構の場
合、レジスタの退避という余分の処理が無視できない性
能低下をもたらす結果になる。

【０００９】そのため、組み込み用途マイクロプロセッ
サにおいては、上述した割り込み処理でのレジスタの退
避時間を最小にとどめるためにレジスタセットを複数組
持たせ、割り込みの発生毎にレジスタセットを切り替え
る事により、レジスタの退避処理を省略する機能を有す
るものが多い。以下に、上記の複数のレジスタセットを
有する従来のマイクロプロセッサの例を２件述べる。

【００１０】図８は、従来のマイクロプロセッサの第一
例を示すブロック図である。図８を参照して説明する。

【００１１】この従来例のマイクロプロセッサは、実行
部２００，レジスタセット群２０１，割り込み制御部２
０２，レジスタセット選択部２０５とから構成され、各
割り込み要因に対して特定のレジスタセットを予め割り
当て、割り込み発生時に自動的に該当するレジスタセッ
トを選択するものである。

【００１２】実行部２００は、マイクロプロセッサの本
体でありプログラムの実行を行う。

【００１３】レジスタセット群２０１は、実行部で使用
する複数のレジスタセットの集まりであり、その時点で
選択されたレジスタセットと実行部２００との間を、複
数の信号線で構成されるレジスタ入出力信号群１１で互
いにデータのやりとりを行う。

【００１４】割り込み制御部２０２は、マイクロプロセ
ッサに対する外部からの複数の割り込み要求信号群１を
受け取り、実行部２００に対してどのような割り込み処
理を行うかを指示する複数の信号線で構成される割り込
みベクタ信号３を実行部２００に与える。実行部２００
は、割り込みベクタ信号３を受け取り、指定された割り
込み処理に実行番地を変更して割り込み処理を開始す
る。また、実行部２００からは、割り込み制御部２０２
に実行部が現在割り込みを受け付け可能かどうかを知ら
せるＩＥ信号２と、割り込み処理を受け付けた旨の信号
であるＩＮＴ信号４と、割り込み処理からの復帰を伝え
るＩＲＥＴ信号５とを出力し、割り込み制御部２０２と
実行部２００との間の整合性を取る。

【００１５】レジスタセット選択部２０５は、現在実行
中のプログラムで使用するレジスタセットを指定するた
めに、レジスタセットの数を指定するに必要な数の信号
線で構成されるレジスタセット指定信号１０をレジスタ
セット群２０１へ与える。

【００１６】そのため、本レジスタセット選択部２０５
は、内部に各割り込みベクタに対応するレジスタセット
を指定する記憶部を持ち、割り込み制御部２０２からの
割り込みベクタ信号３の値に対して適切なレジスタセッ
ト指定信号１０を出力する機能を持つ。この記憶部へは
通常実行部２００よりプログラムの実行の初期段階でレ
ジスタセット事前指定信号群１３によって予め対応表を
書き込んでおく。さらに、現在実行中の割り込み処理の
深さより浅い割り込みのベクタを記憶して実行部２００
より入力されるＩＲＥＴ信号５によって割り込まれた処
理のレジスタセットに復帰出来る機構を持っている。

【００１７】以上述べた構成および信号線以外に、通常
マイクロプロセッサは、実行の進行の単位を与えるクロ
ック信号６と最初にマイクロプロセッサの動作を初期化
するためのリセット信号７とを外部より与える必要があ
る。その理由は、実行部２００，割り込み制御部２０２
およびレジスタセット選択部２０５の間の同期のためで
ある。

【００１８】本機構は、同一要因の多重割り込みには利
用できないが、特定の割り込み要因毎にレジスタセット
を割り当てることができるので、用途が比較的簡単で割
り込み要因の数がレジスタセットの数より少ない場合に
おいては有効な機構である。この機構の例としては、特
開平３−２０９５２８号公報に示されている。

【００１９】しかしながら、本従来例の場合、割り込み
要因の数がレジスタセットの数以上の場合、各割り込み
要因に対するレジスタセットの間の割り当てに工夫が必
要になると同時にレジスタセットに割り当てられなかっ
た割り込み要因に対しては、既に述べた一般的マイクロ
プロセッサの機構を利用する以外に方法がなく、その割
り込み処理において応答時間が急増する不利点がある。

【００２０】現在の組み込み用途のマイクロプロセッサ
においては、その用途の高機能化に伴いマイクロコンピ
ュータに経済的に保有可能なレジスタセットの数に比べ
要求される割り込み要因の数は、大幅に増えつつある。

【００２１】図９は、第二の従来例のマイクロプロセッ
サを示すブロック図である。図９を参照して説明する。

【００２２】この従来例のマイクロプロセッサは、第一
の従来例の割り込みベクタ信号３によってレジスタを選
択するレジスタセット選択部２０５を割り込みが発生し
たとき自動的にレジスタセット指定信号１０の値を増加
させ割り込みからの復帰によって減数させる機構を持っ
たレジスタセット選択部２０４に置き換えたものであ
り、その他の機能は同一である。

【００２３】このレジスタセット選択部２０４は、レジ
スタセットの選択を計数手段によって得ているので、割
り込みベクタ信号３と実行部２００よりのレジスタ事前
指定信号を必要としない。この例としては、特開昭５９
−３３５５８号公報に示されている。以後、第一の従来
例のレジスタセット選択部２０５と第二の従来例のレジ
スタセット選択部２０４は符号によって区別するものと
する。

【００２４】本従来例の場合、第一の従来例に比べ割り
込み要因の数がレジスタセットの数より少ない必要性は
なく、マイクロプロセッサの実動作時の多重割り込みの
深さがレジスタセットの数より少なければ有効に機能す
る点が異なる。一般にマイクロプロセッサの実動作時に
おいて、多重割り込みの深さは割り込み要因の数より少
ないため、同じ用途の場合、本従来例の方が第一の従来
例に比べて少ないレジスタセット数で対処可能になる。
その理由を以下に説明する。

【００２５】マイクロプロセッサのある任意の状態にお
いて何らかの割り込みが発生する確率をＰとすると、ｎ
重以上の割り込みが発生する確率は、Ｐのｎ乗となる。
この確率は、割り込み要因の数には影響されない。もち
ろん割り込み要因の数が増えれば割り込みの発生する確
率Ｐは増加するが、マイクロプロセッサの一般的動作に
おいて何らかの割り込み処理が起こる確率Ｐは、最大で
も１／２以下と考えるのが妥当である。ここで、レジス
タセットの数をマイクロプロセッサで現実的に可能な値
として８個と仮定すると、８重以上の割り込みが発生す
る確率は１／１２８となる。以上説明したように、８組
のレジスタセットの場合そのレジスタセットで足りなく
なる可能性は極めて小さくなる。

【００２６】本機構の問題点は、実動作中においてマイ
クロプロセッサが保有するレジスタセットの数以上の多
重割り込みが発生した場合において何らかの保護機構が
必要な点である。一般に、割り込みの深さを計数する機
構を有し、その値をマイクロプロセッサによって検出す
る事によりレジスタセットの数以上の多重割り込みが発
生した場合、既に述べた一般的マイクロプロセッサの機
構に切り替える方法が考えられる。

【００２７】しかしながら、多重割り込みの深さがレジ
スタセットの数以上になると、全ての割り込み処理にお
いて常にメモリへの退避処理が発生し応答時間が急増す
る第一の従来例と同様な第一の問題点と、全ての割り込
み処理プログラムの先頭で割り込みの深さのオーバフロ
ーの確認処理を行わなければいけない第一の従来例に比
べて不利な第二の問題点がある。

【００２８】

【発明が解決しようとする課題】上述したように、第一
の従来例では、割り込み要因がレジスタセットの数以上
の用途では、割り込み発生時の余分の処理を有効に削減
出来ない。また、第二の従来例では、第一の従来例より
多くの割り込み要因に対して同じレジスタセットの数で
対応出来るが、実動作において割り込みの深さがレジス
タセットの数以上になった場合に割り込み発生時の余分
の処理が急増する第一の問題点と、全ての割り込み処理
プログラムの先頭で割り込みの深さを検出する処理が必
要になるという第二の問題点が有った。

【００２９】したがって、発明が解決しようとする課題
は、複数のレジスタセットを備えるマイクロプロセッサ
において、割り込み応答時間を改善することにある。

【００３０】

【課題を解決するための手段】そのため、本発明は、複
数のレジスタセットを備え、割り込み許可信号に従って
割り込み要求の受付制御をすると共に割り込み要求を受
け付けたことを示す割込信号と割り込み処理から復帰し
たことを示す復帰信号とにより前記レジスタセットの選
択制御をする割り込み処理機能を持つマイクロプロセッ
サにおいて、前記割込信号の発生により計数値を増分し
前記復帰信号の発生により前記計数値を減数する計数手
段と、前記計数値が前記レジスタセットのセット数と等
しい最大値に達したとき前記計数値の増分を抑制する増
分抑制手段と、前記計数値が最小値に達したとき前記計
数値の減数を抑制する減数抑制手段と、前記計数値が前
記最大値であるとき更に割り込み要求を受け付けたこと
を示す信号を割り込み処理の制御情報として出力するオ
ーバフロー通知手段と、前記計数値が前記最小値である
ことを示す信号を割り込み処理の制御情報として出力す
る最小値通知手段とからなる割り込み処理制御手段を備
えている。

【００３１】また、前記割込信号が発生したとき割り込
み前に実行していたプログラムの番地データおよび状態
データを割り込み前に選択されていた前記レジスタセッ
ト内の領域に保存する保存処理手段と、前記復帰信号が
発生したとき選択された前記レジスタセット内の前記領
域から前記番地データおよび前記状態データを復帰し前
記プログラムを継続実行する復帰処理手段とを備えてい
る。

【００３２】さらに、限られた用途において、割り込み
処理部内で割り込みの深さの確認処理を不要にするた
め、本発明は、複数のレジスタセットを備え、割り込み
許可信号に従って割り込み要求の受付制御をすると共に
割り込み要求を受け付けたことを示す割込信号と割り込
み処理から復帰したことを示す復帰信号とにより前記レ
ジスタセットの選択制御をする割り込み処理機能を持つ
マイクロプロセッサにおいて、前記割込信号の発生によ
り計数値を増分し前記復帰信号の発生により前記計数値
を減数する計数手段と、前記割り込み許可信号を強制的
に抑制する割り込み抑制信号として前記計数値が前記レ
ジスタセットのセット数と等しい最大値に達したことを
示す信号を出力する出力手段とからなる割り込み処理制
御手段を備えている。

【００３３】

【発明の実施の形態】次に本発明について図面を参照し
て説明する。

【００３４】図１は、本発明のマイクロプロセッサの第
一の実施形態を示すブロック図である。

【００３５】この実施形態のマイクロプロセッサは、実
行部２００，レジスタセット群２０１，割り込み許可信
号に従って割り込み要求の受付制御をする割り込み制御
部２０２，割り込み要求を受け付けたことを示す割込信
号と割り込み処理から復帰したことを示す復帰信号とに
より前記レジスタセットの選択制御をするレジスタセッ
ト選択部２０４，割り込み処理制御部２０３とから構成
されている。図９に示した第二の従来例のマイクロプロ
セッサとの相違点は、割り込み処理制御部２０３が追加
されている点である。他のブロックは図９と同じなので
説明を省略する。

【００３６】この実施形態のマイクロプロセッサは、割
り込み処理制御部２０３からの出力であるオーバフロー
信号８と最小値信号９とを実行部２００に入力し、これ
ら２本の信号線の論理値を実行部２００の命令で読み込
み、それらの値によって割り込み処理プログラムの制御
をする。

【００３７】図２は、図１の第一の実施形態における割
り込み処理制御部２０３の詳細構成を示す回路図であ
る。図２を参照して説明を続ける。

【００３８】この割り込み処理制御部２０３は、計数器
１００と、ＡＮＤ回路１０１およびＮＯＴ回路１０２か
らなる増分抑制手段と、ＡＮＤ回路１０３およびＮＯＴ
回路１０４からなる減数抑制手段と、ＪＫＦＦ１０５お
よびＡＮＤ回路１０６からなるオーバフロー通知手段と
から構成されている。

【００３９】また、この割り込み処理制御部２０３は、
マイクロプロセッサが割り込みを受け付けた旨を伝える
ＩＮＴ信号４と割り込みからの復帰を伝えるＩＲＥＴ信
号５とクロック入力信号６と回路を初期化するリセット
信号７の４本の入力信号とを持ち、割り込みがレジスタ
セットの数以上続けて発生したことを示すオーバフロー
信号８と計数器１００が最小値である事を示す最小値信
号９の２本の出力信号を持っている。ＩＮＴ信号４とＩ
ＲＥＴ信号５は、１つの事象が発生した時点で１クロッ
クの幅分の期間論理値１になる信号と仮定している。ク
ロック信号６はマイクロプロセッサの動作タイミングを
支える基本クロックから得るものとしている。

【００４０】計数器１００は、マイクロプロセッサが有
するレジスタセットの数分を計数することが可能な計数
器であり、内部の計数値が最大値のとき論理値１を出力
するＭＡＸ出力と、最小値のとき論理値１を出力するＭ
ＩＮ出力とを持っている。クロック信号６が入力された
入力ＣＫと、入力ＣＫの信号が論理値１に変化するとき
論理値１であれば計数器１００の内部の計数値を１つ増
加させる増加入力Ｕと、入力ＣＫの信号が論理値１に変
化するとき論理値１であれば計数器１００の内部の計数
値を１つ減少させる減少入力Ｄと、他の入力がどんな場
合でも論理値１が入力されると計数器１００の内部の計
数値を０に初期化させるリセット信号７が入力された入
力Ｒの４本の入力を持つ。

【００４１】また、この計数器１００は、前述した入力
Ｕおよび入力Ｄは同時に１になることはなく、また、入
力Ｕおよび入力Ｄの両方が論理値０であれば入力ＣＫの
信号が論理値１に変化したときも内部の計数値は変化し
ない機構を持つ。この計数器は、既に単体製品としても
存在するものなので、これ以上の説明は省略する。

【００４２】次に、ＡＮＤ回路１０１およびＮＯＴ回路
１０２からなる増分抑制手段において、ＮＯＴ回路１０
２の入力は、計数器１００のＭＡＸ出力から入力してい
る。ＡＮＤ回路１０１は、ＮＯＴ回路１０２の出力およ
びＩＮＴ信号４を入力とし、出力を計数器１００の入力
Ｕに出力している。

【００４３】同様に、ＡＮＤ回路１０３およびＮＯＴ回
路１０４からなる減数抑制手段において、ＮＯＴ回路１
０４の入力は、計数器１００のＭＩＮ出力から入力して
いる。ＡＮＤ回路１０３は、ＮＯＴ回路１０４の出力お
よびＩＲＥＴ信号５を入力とし、出力を計数器１００の
入力Ｄに出力している。

【００４４】また、ＪＫＦＦ１０５およびＡＮＤ回路１
０６からなるオーバフロー通知手段において、ＡＮＤ回
路１０６は、計数器１００のＭＡＸ出力およびＩＮＴ信
号４を入力とし、ＪＫＦＦ１０５の入力Ｊに出力してい
る。また、ＪＫＦＦ１０５の入力ＫにはＩＲＥＴ信号５
が入力され、その入力Ｒにはリセット信号７が加えられ
ている。ＪＫ型フリップフロップであるＪＫＦＦ１０５
は、入力ＣＫが論理値１に変化したとき、入力Ｊが論理
値１ならば論理値１を出力し、入力Ｋが論理値１ならば
論理値０を出力し、入力Ｊおよび入力Ｋがともに論理値
０ならば出力変化しない。このＪＫＦＦ１０５の出力Ｑ
によって、オーバフロー信号８を生成している。

【００４５】さらに、計数器１００のＭＩＮ出力を最小
値信号９として出力することにより最小値通知手段を構
成している。

【００４６】次に、本マイクロプロセッサにおける割り
込み処理の動作の詳細を、図面を参照して説明する。

【００４７】図３は、本実施形態における本発明の効果
を実現するための割り込み処理プログラムの典型例を示
す流れ図である。また、図４は、説明をわかりやすくす
るために用意した、割り込みの深さを縦軸にして、プロ
グラムの実際の実行における割り込みの深さの変化例を
時系列で示したグラフである。説明を分かり易くするた
め、割り込みの深さを縦軸にし、時間を横軸にしてい
る。以下、図４に沿って説明する。

【００４８】図４のグラフの左下が、マイクロプロセッ
サの実行の開始である。このグラフの横線が上向きの縦
線に変化した時点が割り込みが発生であり、横線が下向
きの縦線に変化した時点が割り込みからの復帰を意味し
ている。

【００４９】時点ａが１重の割り込みの発生である。時
点ｂは一度全ての割り込み処理が完了した後の一重の割
り込みの発生である。割り込み処理は全てが図３の形式
の構成である。

【００５０】時点ａから時点ｂおよび時点ｃの１つ前の
割り込み処理までは、図３の割り込み処理の最初で、オ
ーバフロー信号８がオーバフロー状態かどうか評価して
いるステップ３０１においてオーバフローしてないた
め、ステップ３０２を実行せずステップ３０３の実行に
移る。また、割り込み処理からの復帰時にも、最小値信
号９が最小値でないため、ステップ３０７を実行せずに
ステップ３０８の割り込み復帰命令を実行する。この期
間、全ての割り込み処理の間でレジスタセットは、順次
切り替わって使用されている。

【００５１】時点ｃにおいては、レジスタセットを使い
きっているため割り込み処理の最初の時点でオーバフロ
ー信号８が有効になっているため図３のステップ３０２
が実行される。

【００５２】同様に、時点ｄおよび時点ｅでの割り込み
処理でもオーバフロー信号８が有効なためレジスタの退
避が行われる。

【００５３】しかしながら、本発明の特徴として、時点
ｃで発生した割り込み処理の復帰時点ｊ，それ以後発生
した時点ｄおよびｅの割り込み処理の復帰の時点ｇおよ
びｆでは、最小値信号は有効になってないため図３のス
テップ３０７のレジスタセットの復帰処理は行われな
い。

【００５４】さらに、特徴的な点は、時点ｈにおける割
り込み処理では、一度時点ｄにおいて使用されたレジス
タセットが使用されるように回路が動作するため、レジ
スタの退避およびレジスタの復帰も行わないですむ点で
ある。時点ｃ，時点ｄおよび時点ｅにおいて退避された
レジスタセットの内容は、時点ｍ，時点ｌおよび時点ｋ
で復帰される。この動作は本発明の特徴であり、その理
由は、図１の回路と図３の流れ図とから容易に理解でき
る。このため、本発明の場合のレジスタセットの内容の
退避と復帰処理は、実際の一連の多重割り込み動作にお
いて最小の回数に最適化される。

【００５５】以上説明したように、本発明は、割り込み
処理におけるレジスタセットの内容の退避処理によって
発生する余分の処理を最小に出来る効果がある。

【００５６】本発明と異なる単に多重割り込みの深さを
検出する機構の場合を図４の例で説明すると、レジスタ
セットの退避処理は時点ｃ，時点ｄ，時点ｅおよび時点
ｈとなり、レジスタセットの復帰処理は時点ｆ，時点
ｇ，時点ｉおよび時点ｊとなる。したがって、この場合
の退避処理および復帰処理は計８回となり本発明の例の
６回と比べ必ず多くなる。

【００５７】本発明の特徴は、連続した割り込み発生ま
たは連続した割り込みからの復帰がレジスタセットの数
以上続く場合以外では，レジスタセットの退避およびレ
ジスタセットの復帰処理が不要である点であり、割り込
みの発生と復帰が少ない幅で上下している間はレジスタ
セットの退避処理および復帰処理が不要になることが特
徴である。

【００５８】また、従来の技術で説明した単に割り込み
の深さを検出する手法を実現する回路は、実際に発生す
る割り込みの深さ分の計数器を内蔵しなければならな
く、現実には対象のマイクロプロセッサのアドレス値に
近い計数器が必要になる不利点があった。

【００５９】次に、第一の実施形態における図３のステ
ップ３０２が実行される割り込み処理は、割り込みの深
さがレジスタセットの数以上に達した後の割り込み処理
であり、ステップ３０７が実行される割り込み処理は、
通常、割り込みの深さが浅い割り込み処理の復帰時に行
われる。

【００６０】一方、通常のマイクロプロセッサは、一組
のスタックポインタによって割り込みからの復帰番地デ
ータおよびＰＳＷの退避先と、図３のステップ３０２お
よびステップ３０７のレジスタセットの退避および復帰
先を一元管理している。さらに、通常のサブルーチンの
呼び出しとサブルーチンからの復帰もこのスタックポイ
ンタを使用している。この理由は従来の技術で述べたよ
うに１つの連続したスタック領域をメモリ内に確保する
だけでよい利点から来ている。

【００６１】そのため、第一の実施形態を適用した場
合、割り込みからの復帰番地データおよびＰＳＷを退避
するスタック領域と同一のスタック領域にレジスタセッ
トの退避領域を確保すると、退避と復帰の順番が狂い、
整合性が取れなくなる問題が発生することがある。これ
を回避する方法は、上記の復帰時の実行先番地データお
よびＰＳＷの退避領域と独立にレジスタセットの退避領
域を確保すればよいが、それぞれに必要な大きさの領域
を独立に確保するのはメモリ活用の効率上望ましくな
い。

【００６２】さらに、第一の実施形態においては、図３
におけるステップ３０７においてどのレジスタが退避さ
れていたのかが判断出来ない点がある。全てのレジスタ
セットの退避時に全てのレジスタセットを退避すれば、
復帰時点で無条件でレジスタセットを全て復帰すること
で可能であるが、不要なレジスタの退避はそのまま実行
時間の低下の要因になる。この解決策として、レジスタ
セットの退避時に最後にどのレジスタを退避したかの情
報を追加して書き込むことで、復帰時に最初にその内容
を読み出してそれに基づいて復帰を行なう手法により可
能にできる。さらに前述した処理を行う専用命令をマイ
クロプロセッサに追加すれば、プログラムの容量および
実行速度の向上が可能になる。これらの第一の実施形態
における問題点に関する解決策として、第二の実施形態
を次に説明する。

【００６３】図５は、本発明のマイクロプロセッサの第
二の実施形態を示すブロック図である。

【００６４】この第二の実施形態のマイクロプロセッサ
は、上述した第一の実施形態における問題点を解決する
ための機構を備えている。図５を参照して説明すると、
レジスタセット群２０１内部に割り込みからの復帰時の
実行プログラムの番地データを保存するＰＣ保存部５０
５と割り込み時のＰＳＷを保存するＰＳＷ保存部５０６
とを有し、新たに保存処理部５０３と復帰処理部５０４
とが追加されている。

【００６５】次に、本実施形態のマイクロプロセッサの
動作について説明する。

【００６６】保存処理部５０３は、実行部２００からの
ＩＮＴ信号４を受け取り、割り込み発生時点での実行プ
ログラムの復帰情報として実行部２００内のプログラム
カウンタであるＰＣ５０１とＰＳＷ制御レジスタである
ＰＳＷ５０２とからデータをそれぞれ読み出し、現在指
定されているレジスタセット内のＰＣ保存部５０５およ
びＰＳＷ保存部５０６にそれぞれ書き込む。

【００６７】書き込みが終了すると、割り込み制御部２
０２およびレジスタセット選択部２０４および割り込み
処理制御部２０３に対して図２におけるＩＮＴ信号１の
代わりの遅延ＩＮＴ信号１４を出力する。この理由は、
現在のレジスタセットの切り替え前にレジスタセットに
ＰＣ５０１およびＰＳＷ５０２のデータを書き込む必要
があるからである。

【００６８】さらに、割り込み処理からの復帰時に復帰
処理部５０４はＩＲＥＴ信号５を受け取ると、レジスタ
セット選択部２０４によってレジスタセットの切り替え
が完了するのを待って、ＰＣ保存部５０５とＰＳＷ保存
部５０６とからデータを読み出して実行部２００内のＰ
Ｃ５０１およびＰＳＷ５０２に復帰させる。復帰が完了
すると、実行部２００は、割り込まれた処理の再開を開
始する。

【００６９】本発明の効果のためには、上述したＰＣ保
存部５０５およびＰＳＷ保存部５０６は、必ずしも専用
のレジスタとして確保する必要はなく、通常のレジスタ
の一部を使用することでも可能である。

【００７０】すなわち、再割り込みを許す割り込み処理
プログラムおよび主プログラム内で割り込まれる可能性
がある処理部において、予めＰＣ保存部５０５およびＰ
ＳＷ保存部５０６として使用することに決められたレジ
スタを使用しないようにさえすればよい。それ以外のと
きは、前記ＰＣ保存部５０５およびＰＳＷ保存部５０６
は通常のレジスタとして利用可能である。

【００７１】ここで、本実施形態によって第一の実施形
態における問題点が解決される理由を追加説明する。

【００７２】本実施形態においては、割り込み発生時の
処理において割り込みからの復帰のための再実行番地お
よびＰＳＷをスタックに積まずにレジスタセットの中に
保存する点が異なる。そのため、多重の割り込みの処理
の間サブプログラムの呼び出し等のスタックを使用する
命令を実行しなければ割り込み処理にいっさいの明示的
スタックの使用がないことが特徴である。そのため、ス
タックは図３の使用するレジスタの退避処理であるステ
ップ３０２と退避したレジスタの復帰処理であるステッ
プ３０７が別々の割り込み処理プログラムで実行されて
もスタック上に退避する順序と復帰する順序は常に逆の
関係になるため矛盾は生じない。

【００７３】以上説明したように、新たなる構成を追加
することによって第一の実施形態における問題点が解決
出来る。

【００７４】図６は、本発明のマイクロプロセッサの第
三の実施形態を示すブロック図である。

【００７５】図６を参照すると、この第三の実施形態の
マイクロプロセッサは、実行部２００，レジスタセット
群２０１，割り込み制御部２０２，レジスタセット選択
部２０４，割り込み処理制御部２０６，ＮＯＴ回路７０
１，ＡＮＤ回路７０２とから構成されている。マイクロ
プロセッサの用途を限定した範囲で本発明の目的を達成
するため、図１の割り込み処理制御部２０３の機能を簡
略化し割り込み処理制御部２０６とし、ＮＯＴ回路７０
１およびＡＮＤ回路７０２が追加されている点が相違し
ている。他のブロックは図１と同じなので説明を省略す
る。

【００７６】この第三の実施形態のマイクロプロセッサ
は、図１の実行部２００に対して入力されていたオーバ
フロー信号８と最小値信号９が除かれ、代わりに、割り
込み処理制御部２０６から割り込み抑制信号１２が出力
されている。この割り込み抑制信号１２が、ＮＯＴ回路
７０１とＡＮＤ回路７０２とにより実行部２００からの
ＩＥ信号２を抑制し、ＡＮＤ回路７０２の出力が割り込
み制御回路２０２に入力されている。このＩＥ信号２
は、論理値１の場合において、割り込み制御部２０２が
割り込みの要求に対応した割り込みベクタ信号３を実行
部２００へ出力することを可能にする割り込み許可信号
である。割り込み抑制信号１２が論理値１になると、Ａ
ＮＤ回路７０２の出力は論理値０となり、割り込み制御
部２０２は割り込みを不許可とする。

【００７７】図７は、図６に示した割り込み処理制御部
２０６の詳細構成を示す回路図である。

【００７８】図７を参照すると、この割り込み処理制御
部２０６は、図２に示した割り込み処理制御部２０３を
大幅に簡略化して、計数器１００のＭＡＸ出力を割り込
み抑制信号１２として出力している点だけである。

【００７９】次に、この第三の実施形態の効果について
説明する。

【００８０】本実施形態の動作は、その構成から容易に
推測できるように割り込みの深さがレジスタセットの数
より１少なくなった以降の割り込みの要求を受け付けさ
せない点である。第三の実施形態の用途は、動作時の割
り込みの深さがレジスタセットの数以上になる可能性が
低い用途のプログラムの場合において有効となる。前述
したように、通常の用途においては割り込みの要因の数
はレジスタセット以上の場合でも現実の割り込みにおい
て多重の割り込みの深さがレジスタセットの数以上にな
る場合が少ない点に着目したものである。

【００８１】第三の実施形態の利点は、このような用途
において多重割り込みがレジスタセットの数より少なく
なるように強制することで、レジスタセットの数以上に
なった場合の対応処理を不要に出来る点である。そのた
め、図３で示したステップ３０１ステップ３０２ステッ
プ３０６ステップ３０７を全ての割り込み処理プログラ
ムから削除可能になる効果がある。

【００８２】

【発明の効果】以上説明したように、本発明は、複数の
レジスタセットを備えるマイクロプロセッサにおいて、
多重割り込みの深さがレジスタセットの数以上になった
ことを示す信号と多重割り込みの深さが最小値であるこ
とを示す信号とを割り込み処理の制御情報として出力す
る割り込み処理制御手段を備えることにより、多重割り
込みの深さがレジスタセットの数より少ない場合におい
ての割り込み応答時間を従来例と同等にした上で、多重
割り込みの深さがレジスタセットの数以上になった場合
にレジスタセットの退避および復帰の処理を最小にし、
割り込み応答時間を最小に出来る効果がある。

【００８３】さらに、割り込みの深さがレジスタセット
の数以上になる可能性が低い用途の場合、割り込みの深
さが前記レジスタセットのセット数と等しくなったとき
割り込み許可信号を強制的に抑制する割り込み抑制信号
を出力する割り込み処理制御手段を備えることにより、
割り込みの深さがレジスタセットの数以上になった場合
の対応処理を不要にでき、割り込み応答時間を最小に出
来る効果がある。

【図面の簡単な説明】

【図１】本発明のマイクロプロセッサの第一実施形態を
示すブロック図である。

【図２】図１の第一実施形態における割り込み処理制御
部の構成を示す回路図である。

【図３】割り込み処理プログラムの典型例を示す流れ図
である。

【図４】割り込みの深さの変化例を時系列で示したグラ
フである。

【図５】本発明のマイクロプロセッサの第二実施形態を
示すブロック図である。

【図６】本発明のマイクロプロセッサの第三実施形態の
全体を示すブロック図である。

【図７】図６の第三実施形態における割り込み処理制御
部の構成を示す回路図である。

【図８】従来のマイクロプロセッサの第一例を示すブロ
ック図である。

【図９】従来のマイクロプロセッサの第二例を示すブロ
ック図である。

【符号の説明】

１ 割り込み要求信号群 ２ ＩＥ信号（割り込み許可信号） ３ 割り込みベクタ信号 ４ ＩＮＴ信号（割込信号） ５ ＩＲＥＴ信号（復帰信号） ６ クロック信号 ７ リセット信号 ８ オーバフロー信号 ９ 最小値信号 １０ レジスタセット指定信号 １１ レジスタ入出力信号群 １２ 割り込み抑制信号 １３ レジスタセット事前指定信号 １４ 遅延ＩＮＴ信号 １００ 計数器 １０１，１０３，１０６，７０２ ＡＮＤ回路 １０２，１０４，７０１ ＮＯＴ回路 １０５ ＪＫＦＦ（ＪＫ型フリップフロップ） ２００ 実行部 ２０１ レジスタセット群 ２０２ 割り込み制御部 ２０３，２０６ 割り込み処理制御部 ２０４，２０５ レジスタセット選択部 ３００ 割り込み処理の開始ステップ ３０１ オーバフロー信号の検出ステップ ３０２ 割り込み処理部内で使用するレジスタの退避
ステップ ３０３ 割り込み処理部内で割り込みを再許可するス
テップ ３０４ 割り込み処理の本体ステップ ３０５ 割り込みの禁止ステップ ３０６ 最小値信号の検出ステップ ３０７ 退避したレジスタの復帰ステップ ３０８ ＩＲＥＴ（割り込みからの復帰命令）ステッ
プ ５０１ ＰＣ（実行部２００内のプログラムカウン
タ） ５０２ ＰＳＷ（実行部２００内のＰＳＷ制御レジス
タ） ５０３ 保存処理部 ５０４ 復帰処理部 ａ 最初の割り込み位置 ｂ レジスタセットの数以上の深さの割り込みになる
割り込みの開始位置 ｃ レジスタセットの数以上の深さになった割り込み
の開始位置 ｄ ｃ以後の再割り込み位置 ｅ ｄ以後の再割り込み位置 ｆ ｅの割り込みからの復帰位置 ｇ ｄの割り込みからの復帰位置 ｈ レジスタセットの数以上の深さでの再割り込みの
開始位置 ｉ ｈの割り込みからの復帰位置 ｊ ｃの割り込みからの復帰位置 ｋ ｅの割り込み時に退避したレジスタの復帰を行う
割り込みからの復帰位置 ｌ ｄの割り込み時に退避したレジスタの復帰を行う
割り込みからの復帰位置 ｍ ｃの割り込み時に退避したレジスタの復帰を行う
割り込みからの復帰位置

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のレジスタセットを備え、割り込み
   許可信号に従って割り込み要求の受付制御をすると共に
   割り込み要求を受け付けたことを示す割込信号と割り込
   み処理から復帰したことを示す復帰信号とにより前記レ
   ジスタセットの選択制御をする割り込み処理機能を持つ
   マイクロプロセッサにおいて、 前記割込信号の発生により計数値を増分し前記復帰信号
   の発生により前記計数値を減数する計数手段と、前記計
   数値が前記レジスタセットのセット数と等しい最大値に
   達したとき前記計数値の増分を抑制する増分抑制手段
   と、前記計数値が最小値に達したとき前記計数値の減数
   を抑制する減数抑制手段と、前記計数値が前記最大値で
   あるとき更に割り込み要求を受け付けたことを示す信号
   を割り込み処理の制御情報として出力するオーバフロー
   通知手段と、前記計数値が前記最小値であることを示す
   信号を割り込み処理の制御情報として出力する最小値通
   知手段とからなる割り込み処理制御手段を備えることを
   特徴とするマイクロプロセッサ。
2. 【請求項２】 前記割込信号が発生したとき割り込み前
   に実行していたプログラムの番地データおよび状態デー
   タを割り込み前に選択されていた前記レジスタセット内
   の領域に保存する保存処理手段と、前記復帰信号が発生
   したとき選択された前記レジスタセット内の前記領域か
   ら前記番地データおよび前記状態データを復帰し前記プ
   ログラムを継続実行する復帰処理手段とを備える、請求
   項１記載のマイクロプロセッサ。
3. 【請求項３】 複数のレジスタセットを備え、割り込み
   許可信号に従って割り込み要求の受付制御をすると共に
   割り込み要求を受け付けたことを示す割込信号と割り込
   み処理から復帰したことを示す復帰信号とにより前記レ
   ジスタセットの選択制御をする割り込み処理機能を持つ
   マイクロプロセッサにおいて、 前記割込信号の発生により計数値を増分し前記復帰信号
   の発生により前記計数値を減数する計数手段と、前記割
   り込み許可信号を強制的に抑制する割り込み抑制信号と
   して前記計数値が前記レジスタセットのセット数と等し
   い最大値に達したことを示す信号を出力する出力手段と
   からなる割り込み処理制御手段を備えることを特徴とす
   るマイクロプロセッサ。