JPH04256027A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
に関し、特に単一半導体基板上にＣＰＵを２つ内蔵した
マイクロコンピュータに関する。

【０００２】

【従来の技術】従来のマイクロコンピュータは、１つの
ＣＰＵを内蔵し、複数のレジスタから構成されるレジス
タセットを１セット具備し、通常のプログラム実行、割
込み処理実行などの全てのプログラム実行は、１つのＣ
ＰＵと１つのレジスタセットだけで処理するのが一般的
である。

【０００３】マイクロコンピュータの制御分野における
応用では、マイクロコンピュータに内蔵されている周辺
装置や、マイクロコンピュータ外部からの割込みの発生
が多く、プログラム実行のかなりの部分が割込み処理に
占められることが多い。

【０００４】また、割込みの発生によって割込み処理プ
ログラムを実行した後、システムの動作状態が急変し、
その結果、プログラムの実行状態を変更させる必要がで
てくることも多い。このような場合、従来のマイクロコ
ンピュータではプログラムのアルゴリズムの工夫によっ
て対処している。以下、図６、図７を参照しながらこの
アルゴリズムの工夫に関して説明する。

【０００５】図６は、プログラムＡの実行中（処理Ａ）
に割込みが発生して（ＩＮＴ）、割込み処理Ｃへ制御が
遷移し、割込み処理Ｃの実行終了でプログラムＢへ制御
を移し、プログラムＢの処理の実行終了で、プログラム
Ａの、割込みが発生した時点へ制御を戻すというフロー
の例である。

【０００６】まず、処理Ａの実行中、割込みが発生する
と、通常、プログラムのどのアドレスを実行中であるか
を指し示すプログラム・カウンタ（以下、ＰＣと称す）
と、プログラムの実行状態を表すプログラム・ステータ
ス・ワード（以下、ＰＳＷ称す）などをスタック・ポイ
ンタ（以下、ＳＰと称す）で指し示すスタック空間に退
避する。これらＰＣ、ＰＳＷなどプログラムの実行状態
に係わる情報を総称してコンテキストと呼ぶ。

【０００７】その後、その割込みソースに対応するベク
タテーブルから、割込み処理プログラムの先頭アドレス
を読み出しそのアドレスへ分岐することで割込み処理Ｃ
の実行を開始する。

【０００８】割込み処理Ｃの先頭では、割込み処理プロ
グラム中で使用するレジスタ類をスタック空間に退避し
た後、処理Ｃを実行する。処理Ｃ実行後、システムの状
態判別を行ない、プログラムの実行状態を変更させる必
要が発生した場合には、スタック上に退避されたプログ
ラムＡのコンテキストを読み出し、予め定められた領域
（通常メモリ空間の所定の領域）にこのコンテキストを
格納した後、分岐すべきプログラムＢのコンテキストを
スタック空間に設定する。その後、割込み処理Ｃの先頭
で退避したレジスタ類を復帰し、割込み処理終了する命
令ＲＥＴＩ命令を実行することで制御をプログラムＢに
移行する。

【０００９】プログラムＢは、プログラム中で使用する
レジスタ類をスタック空間に退避した後、処理Ｂを実行
する。次に、メモリ空間の所定の領域に退避されたプロ
グラムＡのコンテキストを読み出し、スタック空間に設
定する。その後、プログラムＢの先頭で退避したレジス
タ類を復帰し、処理を終了する命令ＲＥＴＩ命令を実行
することで制御をプログラムＡに戻す。

【００１０】図７の例も図６同様であり、プログラムＡ
の実行中（処理Ａ）に割込みが発生して（ＩＮＴ）、割
込み処理Ｃへ制御遷移する。割込み処理Ｃでソフトウェ
アフラグをオンにして処理を終了し、プログラムＡへ制
御を戻す。プログラムＡではフラグをポーリングし、フ
ラグがオフであれば処理Ａを繰り返し実行する。オンで
あればプログラムＢをプロシージャ・コールすることに
よって、プログラムの実行状態を変更させる。

【００１１】まず、プログラムＡの最初に、ソフトウェ
アフラグをオフにして処理Ａを実行する。次にフラグを
判定し、オフ状態であれば処理Ａを繰り返し実行する。

【００１２】処理Ａの実行中、割込みが発生すると、コ
ンテキストをスタック空間に退避した後、割込み処理Ｃ
の実行を開始する。

【００１３】割込み処理Ｃの先頭では、割込み処理プロ
グラム中で使用するレジスタ類をスタック空間に退避し
た後、処理Ｃを実行する。処理Ｃ実行後、システムの状
態判別を行い、プログラムの実行状態を変更させる必要
が発生した場合にはフラグをオンにする。その後、割込
み処理Ｃの先頭で退避したレジスタ類を復帰し、割込み
処理を終了する命令ＲＥＴＩ命令を実行することで制御
をプログラムＡに戻す。

【００１４】次に、プログラムＡでフラグを判定した時
には、フラグはオン状態であるため、プログラムＢをプ
ロシージャ・コールすることでプログラム実行状態を変
化させる。

【００１５】プログラムＢでは、プログラム中で使用す
るレジスタ類をスタック空間に退避した後、処理Ｂを状
態する。その後、プログラムＢの先頭で退避したレジス
タ類を復帰し、プロシージャから復帰するＲＥＴ命令を
実行することで制御をプログラムＡに戻す。プログラム
Ａでは、フラグをオフにして処理を再開する。

【００１６】割込みの発生をイベントとするプログラム
の構成には上述の例以外にも多数のアルゴリズムが考え
られるが、プログラム構成において共通して言えること
は、割込みが発生した時や、プログラム処理を切り換え
る場合には必ずコンテキストの退避、復帰などの処理が
挿入される。この処理は、本来プログラムで行いたい処
理とは無関係で無用な処理であるためオーバヘッドと呼
ばれる。割込み、プログラム切り換えが多く発生するほ
ど、オーバヘッドが多く発生し、システム全体のパフォ
ーマンスを低下させることになる。

【００１７】上記問題点を改善するために、いくつかの
方法が提案されているが、その１つにレジスタバンク方
式がある。図８は、レジスタバンク方式のレジスタファ
イルを内蔵するマイクロコンピュータ構成例である。以
下、図８を参照しながら説明を加える。

【００１８】本マイクロコンピュータは、レジスタファ
イル１、ＡＬＵ２、バンクセレクタ３、命令デコーダ（
以下、ＩＤと称す）４、全体の動作を制御する制御部５
、割込み制御装置（以下、ＩＮＴＣと称す）６、バス７
から構成される。

【００１９】尚、マイクロコンピュータは通常、ＲＯＭ
、ＲＡＭ、周辺装置などを内蔵しているが本発明の説明
において直接関係ないので特に図示していない。

【００２０】レジスタファイル１はｎ個のレジスタバン
クから構成され、バンクセレクタ３はｎ個のレジスタバ
ンクから１つを選択する選択信号を発生する。プログラ
ム内で指定されるレジスタは、このバンクセレクタ３で
指定されたレジスタバンク内のレジスタを示すことにな
る。図示はしていないが、１つのレジスタバンクは、例
えば１６ビットレジスタＲ０からＲ７の８本から構成さ
れる。

【００２１】バス７を経由して転送される命令はＩＤ４
でデコードされる。制御部５はデコーダ結果を受け各ユ
ニットを制御するための制御信号を発生する。例えば、
算術論理演算の時にはＡＬＵ２を用いて実行される。Ｉ
ＮＴＣ６は、マイクロコンピュータに内蔵される周辺装
置やマイクロコンピュータ外部からの割込み信号を入力
して、優先順位などの判定をした後、１つを選択して制
御部５に対し割込み要求信号を発生する。

【００２２】制御部５は、１つの命令実行が終了する時
に、ＩＮＴＣ６からの割込み要求信号が発生しているか
否かの検出を行ない、割込み要求信号が発生している時
には、そのソースに対応したレジスタバンクの識別値を
バンクセレクタ３に設定し、レジスタバンクを切り換え
る。

【００２３】例えば、図６での処理の場合、プログラム
Ａの処理をレジスタバンク１で実行し、割込み処理Ｃの
実行をレジスタバンク２で実行すると仮定する。プログ
ラムＡの処理Ａで割込みが発生した時のレジスタ値はレ
ジスタバンク１に残したまま、レジスタバンク２のレジ
スタで割込み処理Ｃの実行をするので、図６のフローチ
ャートで示したような、割込み処理Ｃの先頭でのレジス
タ退避、及び終了する時のレジスタ復帰処理を省略する
ことができる。

【００２４】また、ＰＣ、ＰＳＷに関しては、例えば切
り換わり先のレジスタバンク（この場合、レジスタバン
ク２）のレジスタＲ０に予め設定されている値をＰＣに
格納し、もともとのＰＣの値をＲ０に格納する。ＰＳＷ
も同様に、切り換わり先のレジスタＲ１に退避するなど
の方法を採用する。このような方法を採用することによ
り、メモリ空間へのコンテキスト退避、復帰にかかる時
間を短縮することができる。

【００２５】

【発明が解決しようとする課題】前述したようなレジス
タバンク方式を採用し、割込みが発生した時にレジスタ
バンクを切り換えることで、プログラムの切り換えが発
生した時も、切り換え先のプログラム内で利用するレジ
スタをスタック空間に退避したり、復帰したりするオー
バヘッドが省略できる。

【００２６】しかし、上記の方式をとったとしても、レ
ジスタ全体の性能を低下させる要因が総て解決したわけ
ではない。

【００２７】問題点の１つは、割込み処理プログラムの
実行によってシステム全体の動作状態に変化が発生した
場合、割込み処理プログラムから戻った後、プログラム
ＡからプログラムＢに切り換える方法である。基本的に
は、図６で示したようにＰＣ、ＰＳＷなどのコンテキス
トを直接操作することで実現するか、図７で示したよう
にソフトウェア・フラグを操作することで実現するか、
いづれかの方法をとることになる。いづれの場合にも、
アルゴリズム管理のためのソフトウェア負担が大きい。

【００２８】２つ目の問題点は、より本質的な問題であ
るが、レジスタバンク方式を採用してコンテキスト管理
のオーバヘッドをいくら軽減しても、割込み処理そのも
のはメインのプログラム処理と同じＣＰＵを利用して実
行するわけであるから、割込み発生の頻度の多い制御シ
ステムでは、割込み処理ばかりにＣＰＵは時間を割かれ
て、メインのプログラム処理を実行する時間がなくなる
。システムが大きく複雑になればなるほど、この傾向は
顕著になる。

【００２９】本発明の目的は、システム全体の性能低下
を防止することができるマイクロコンピュータを提供す
ることにある。

【００３０】

【課題を解決するための手段】本発明によるマイクロコ
ンピュータは、単一半導体基板上にＲＯＭ、ＲＡＭ、Ｃ
ＰＵ、割込み制御装置とその他の周辺装置の集積するマ
イクロコンピュータにおいて、独立した第１のＣＰＵと
第２のＣＰＵを内蔵し、且つ該第１のＣＰＵ、第２のＣ
ＰＵはそれぞれ独立したＡＬＵ、レジスタファイル、制
御部を内蔵し、前記割込制御装置によって起動される割
込処理プログラムの実行は、前記第２のＣＰＵによって
実行され、割込み処理プログラムでない通常の処理プロ
グラムは、前記第１のＣＰＵによって実行されることを
特徴としている。

【００３１】さらに加えて、前記レジスタファイルは複
数個のレジスタバンクから構成され、前記レジスタバン
クは複数本のレジスタから構成され、プログラム動作の
ある時点においては、前記複数のレジスタバンク中、唯
一のレジスタバンクが選択され、選択されているレジス
タバンクを指し示すバンク指定手段を、前記第１のＣＰ
Ｕ、第２のＣＰＵ共に独立して具備していることを特徴
としている。

【００３２】さらに加えて、前記１のＣＰＵ、第２のＣ
ＰＵは共に、前記バンク指定手段の内容を変更すること
により、前記レジスタバンクの切り換えを実行する命令
を具備していることを特徴としている。

【００３３】さらに加えて、前記割込み制御装置は、マ
イクロコンピュータに内蔵される前記周辺装置や、マイ
クロコンピュータの外部から発生する割込み要求を受け
付け、唯一の要求を選択し、前記第２のＣＰＵに対し割
込要求信号を発生し、且つ前記第２のＣＰＵは、前記割
込み要求信号に連動し、前記バンク指定手段の内容を変
更することにより、予め定められたレジスタバンクに切
り換えた後、前記第２のＣＰＵによって割込み処理プロ
グラムを実行することを特徴としている。

【００３４】さらに加えて、前記第２のＣＰＵは、割込
み処理プログラムの実行を終了する終了命令を備え、終
了命令は、オペランドに前記第１のＣＰＵのレジスタバ
ンクを識別する識別情報を指定することができ、前記終
了命令の実行によって前記第２のＣＰＵにおける割込み
処理プログラムを終了すると共に、前記オペランドに指
定された前記識別情報を前記第１のＣＰＵに対して通知
し、前記第１のＣＰＵは前記識別情報を受け、所定のタ
イミングで、前記バンク指定手段の内容を変更すること
により、前記識別情報によって指定されたレジスタバン
クに切り換えることを特徴としている。

【００３５】

【実施例】本発明について、図１の図２を用いて説明す
る。図１は、２つのＣＰＵから構成されるマイクロコン
ピュータの概略プログラム図である。

【００３６】本マイクロコンピュータは、第１のＣＰＵ
と第２のＣＰＵから構成されている。第１のＣＰＵは、
レジスタファイル１、ＡＬＵ２、バンクセレクタ３、Ｉ
Ｄ４、全体の動作を制御する制御部５から構成される。 また、レジスタファイル１は、ｎ個のレジスタバンクか
ら構成され、１つのレジスタバンクは複数のレジスタか
ら構成されている。

【００３７】第２のＣＰＵは、レジスタセット１８、Ａ
ＬＵ１２、ＩＤ１４、全体の動作を制御する制御部１５
、ＩＮＴＣ６、バス１７から構成される。また、レジス
タセット１１は、複数のレジスタから構成される。バス
７は、第１ＣＰＵ、第２のＣＰＵ共に接続されている。

【００３８】尚、マイクロコンピュータは通常、ＲＯＭ
、ＲＡＭ、周辺装置などを内蔵しているが本発明の説明
において直接関係ないので特に図示していない。

【００３９】命令コードをデコーダが受け付けてから、
実行するまでの流れは、従来例と同じなので詳細は省略
する。第１のＣＰＵ、第２のＣＰＵそれぞれが命令コー
ドのデコード、実行を並行して行なうことができる。命
令コード体系は、第１のＣＰＵ、第２のＣＰＵで同一で
あっても、異なっていてもよい。

【００４０】ＩＮＴＣ６は、マイクロコンピュータに内
蔵される周辺装置やマイクロコンピュータ外部からの割
込み信号を入力して、優先順位などの判定をした後、１
つを選択して制御部１５に対して割込み要求信号を発生
する。

【００４１】制御部１５は、ＩＮＴＣ６からの割込み要
求信号が発生しているか否かの検出を行ない、割込み要
求信号が発生している時には、レジスタセット１８を使
用して割込み処理をスタートする。

【００４２】図２は、本発明によるマイクロコンピュー
タ上でプログラムを実行した場合のフローチャートであ
る。プログラムＡと、プログラムＢは第１のＣＰＵで動
作する。割込み処理Ｃは第２のＣＰＵで動作する。プロ
グラムＡは、レジスタファイル１内のレジスタバンク１
上で動作し、プログラムＢはレジスタバンク２上で動作
すると仮定する。処理Ａの実行中、割込みＩＮＴが発生
した場合、処理Ａはレジスタバンク１上で継続して動作
する。

【００４３】割込み処理Ｃは、第２のＣＰＵで実行され
るため、処理の先頭でレジスタバンク１のコンテキスト
を退避する必要はない。従って処理Ｃを即実行すること
ができる。

【００４４】割込み処理Ｃでは、処理Ｃの実行後、シス
テムの状態判別を実行し、プログラムの動作状態を変更
する必要がない時には、普通に割込み処理を終了するＲ
ＥＴＩ命令を実行することで処理を終了する。状態変化
が発生し、プログラムの動作状態を変更する必要が発生
した時には、第１のＣＰＵのレジスタバンクを指定する
コードをオペランドに記述したＲＥＴＩコード命令を実
行することで処理を終了する。

【００４５】ＲＥＴＩコード命令はＩＤ１４でデコード
され、制御部１５によってバス７上に出力される。本例
の場合、コードはレジスタバンク２への切り換えを示す
情報であるとする。

【００４６】第１のＣＰＵでは、バス７上に出力された
コードをデコードする。コードがレジスタバンク２を指
し示しているため、制御部５は、所定のタイミングでバ
ンクセレクタ３の内容を書き換え、レジスタバンク１か
らレジスタバンク２へ変更する。レジスタバンクを変更
することで、プログラムＡからプログラムＢへ制御を移
行する。汎用レジスタ以外のＰＣ、ＰＳＷなどに関して
は、従来例で示したように、レジスタの一部を利用した
コンテキスト管理を行なうものとする。

【００４７】プログラムＢの処理が終了した後、ＲＥＴ
ＣＳ命令はＰＣ、ＰＳＷなどのコンテキストを復帰した
後、バンクセレクタ３の内容を変更することで、レジス
タバンク２からレジスタバンク１に切り換える。切り換
えることで、プログラムＢからプログラムＡへ制御を戻
す。

【００４８】以上の様な構成をとることで、割込み処理
ＣとプログラムＡとを並行して実行すると伴に、割込み
処理Ｃの終了によって、プログラムＡから直接プログラ
ムＢへ処理を切り換えることができる。従って、プログ
ラム切り換えの際のコンテキストの退避、復帰処理がな
く、且つソフトウェアによるアルゴリズム管理も省略す
ることができる。

【００４９】次に、図３、図４を利用して本発明の第２
実施例を説明する。図３は、２つのＣＰＵから構成され
るマイクロコンピュータの概略ブロック図であり、図１
で示したブロック図におけるレジスタセット１８の代り
に、レジスタファイル１１とバンクセレクタ１３になっ
ている点を除いて図１のブロック図と同一である。レジ
スタファイル１１は、ｍ個のレジスタバンクから構成さ
れている。

【００５０】基本的な動作は、第１の実施例と同様であ
るため説明は省略する。異なる点を図７を用いて説明す
る。プログラムＡと、プログラムＢは第１のＣＰＵで動
作する。割込み処理Ｃと割込み処理Ｄは第２のＣＰＵで
動作する。また、プログラムＡは、レジスタファイル１
内のレジスタバンク１上で、プログラムＢはレジスタバ
ンク２上で動作するものとし、割込み処理Ｃは、レジス
タファイル１１内のレジスタバンク１上で、割込み処理
Ｄは、レジスタバンク２上で動作するものと仮定する。

【００５１】図４は、割込み処理がネスティングした時
の処理を示してある。処理Ａの実行中、割込みＩＮＴが
発生した場合、処理Ａはレジスタファイル１のレジスタ
バンク１上で継続して動作する。

【００５２】第１の実施例同様、割込み処理Ｃは第２の
ＣＰＵで実行されるため、処理の先頭でレジスタバンク
１のコンテキストを退避する必要はない。従って処理Ｃ
を即実行することができる。処理Ｃはレジスタファイル
１１のレジスタバンク１上で動作する。処理Ｃの実行中
、新たな割込みが発生すると、制御部１５によって、バ
ンクセレクタ１３の内容を変更することによってレジス
タファイル１１のレジスタバンク１からレジスタバンク
２に切り換え、割込み処理Ｄを実行する。

【００５３】割込み処理Ｄでは、処理Ｄの実行後、シス
テムの状態判別を状態し、プログラムの動作状態を変更
する必要がない時には、普通に割込み処理を終了するＲ
ＥＴＩ命令を実行することで処理を終了する。状態変化
が発生し、プログラムの動作状態を変更する必要が発生
した時には、第１のＣＰＵのレジスタバンクを指定する
コードをオペランドに記述したＲＥＴＩコード命令を実
行することで処理を終了する。

【００５４】ここで、第１の実施例と同様、コードはレ
ジスタファイル１のレジスタバンク２への切り換えを示
す情報であるとする。

【００５５】第１のＣＰＵでは、バス７上に出力された
コードをデコードし、コードがレジスタバンク２を指し
示しているため、バンクセレクタ３の内容を書き換える
ことで、レジスタファイル１のレジスタバンク１からレ
ジスタバンク２へ変更する。レジスタバンクを変更する
ことで、プログラムＡからプログラムＢへ制御を移行す
る。

【００５６】プログラムＢの処理が終了した後、ＲＥＴ
ＣＳ命令はＰＣ、ＰＳＷなどのコンテキストを復帰した
後、バンクセレクタ３の内容を変更することで、レジス
タバンク２からレジスタバンク１に切り換える。切り換
えることで、プログラムＢからプログラムＡへ制御を戻
す。

【００５７】以上の様な構成をとることで、割込み処理
のネスティングが発生した場合の対応をとることができ
る。

【００５８】図５を用いて、１つのＣＰＵで且つレジス
タバンク方式などのコンテキスト切り換え機能を内蔵し
ていない従来例と、本発明の第２の実施例との性能比較
について説明する。

【００５９】従来例、実施例とも、プログラムＡは５０
０処理単位、プログラムＢは２０００処理単位、割込み
処理Ｃは２０００処理単位、割込み処理Ｄは１０００処
理単位、ＣＰＵ時間を要するものと仮定する。また、従
来例においてコンテキスト切り換えに要する時間を５０
０処理単位とする。

【００６０】図５で、縦の太い実線は実処理に要するＣ
ＰＵ時間を、また点線はコンテキスト切り換えに要する
ＣＰＵ時間を表現している。また、横の実線は割込み発
生、割込み処理からの復帰、プログラムの切り換えタイ
ミングを示している。

【００６１】本発明による実施例の場合、図５（ａ）に
示すように、プログラムＡ、割込み処理Ｃ、割込み処理
Ｄを並行して、また、プログラムＢと割込み処理Ｃを並
行して実行でき、且つコンテキスト管理にＣＰＵ時間を
とられないため、システム全体を７０００処理単位で実
行することができる。

【００６２】それに対して、従来例では、図５（ｂ）に
示すように、ＣＰＵ処理がシーケンシャルであり、且つ
コンテキスト管理にＣＰＵ時間を割かれるため、トータ
ルで１３０００処理単位を要する。レジスタバンク方式
を採用して、コンテキスト管理が省略できたとしても、
１００００処理単位は要する。

【００６３】また、割込み処理を終了する時の専用命令
を用意し、レジスタバンク切り換え情報を直接出力する
ことで、ソフトウェア的プログラム切り換え管理を省略
することができ、ソフトウェアの負担を軽減することが
可能になる。尚、図５では、このプログラム切り換えに
係わるソフトウェア負担のオーバヘッドは、ＣＰＵ時間
に含めておらず、これを含めて考慮すれば、処理性能差
はより大きくなる。

【００６４】本例では、対象となるモデルを単純化して
いるが、実際のシステムはより複雑であり本説明のよう
に簡単に性能を評価することは困難である。しかし、本
発明を採用することでシステム全体の性能が格段に向上
することは明白である。

【００６５】

【発明の効果】上述したように、１つのマイクロコンピ
ュータに２つのＣＰＵを内蔵し、通常のプログラム処理
を第１のＣＰＵ、割込み処理を第２のＣＰＵで分担して
実行させる構成とし、且つそれぞれのＣＰＵをレジスタ
バンク構成とすることで、制御システムのような割込み
発生頻度の多いアプリケーションにおいて、システム全
体の性能低下を最小限に留めることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図である
。

【図２】図１の動作を説明するためのフローチャートで
ある。

【図３】本発明の第２の実施例を示すブロック図である
。

【図４】図３の動作を説明するためのフローチャートで
ある。

【図５】従来例と本実施例の性能差を示す図である。

【図６】従来例を説明するためのフローチャートである
。

【図７】従来例を説明するためのフローチャートである
。

【図８】従来例を示すブロック図である。

【符号の説明】

１，１１　　　　レジスタファイル ２，１２　　　　ＡＬＵ ３，１３　　　　バンクセレクタ ４，１４　　　　ＩＤ ５，１５　　　　制御部 ６　　　　ＩＮＴＣ ７，１７　　　　バス １８　　　　レジスタセット

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　それぞれが独立したＡＬＵ、レジスタ
   ファイル、制御部を内蔵し割込み処理プログラムでない
   通常処理プログラムを実行する第１のＣＰＵ及び割込み
   制御装置によって起動される割込み処理プログラムの実
   行する第２のＣＰＵとを備え、前記レジスタファイルは
   複数個のレジスタバンクから構成されこのレジスタバン
   クは複数本のレジスタから構成され、プログラム動作時
   のある時点においては、前記複数のレジスタバンク中、
   唯一のレジスタバンクが選択しこの選択されているレジ
   スタバンクを指し示すバンク指定手段を前記１のＣＰＵ
   、第２のＣＰＵ共に独立して具備していることを特徴と
   するマイクロコンピュータ。
2. 【請求項２】　　前記第１のＣＰＵ、第２のＣＰＵは共
   に前記バンク指定手段の内容を変更することにより前記
   レジスタバンクの切り換えを実行する手段を具備してい
   ることを特徴とする請求１項記載のマイクロコンピュー
   タ。
3. 【請求項３】　　前記割込み制御装置はマイクロコンピ
   ュータに内蔵される周辺装置や、マイクロコンピュータ
   の外部から発生する割込み要求を受け付け唯一の要求を
   選択し、前記第２のＣＰＵに対し割込み要求信号を発生
   し、前記第２のＣＰＵは前記割込み要求信号に対応して
   前記バンク指定手段の内容を変更することにより予め定
   められたレジスタバンクに切り換えた後割込み処理プロ
   グラムを実行することを特徴とする請求１項記載のマイ
   クロコンピュータ。
4. 【請求項４】　　前記第２のＣＰＵは割込み処理プログ
   ラムの実行を終了する終了命令を備え、この終了命令は
   オペランドに前記第１のＣＰＵのレジスタバンクを識別
   する識別情報を指定し、前記終了命令の実行によって前
   記第２のＣＰＵにおける割込み処理プログラムを終了す
   ると共に、前記オペランドに指定された前記識別情報を
   前記第１のＣＰＵに対して通知し前記第１のＣＰＵは所
   定のタイミングで前記バンク指定手段の内容を変更する
   ことにより前記識別情報によって指定されたレジスタバ
   ンクに切り換える手段を有することを特徴とする請求項
   １記載のマイクロコンピュータ。