JPH09511375A - (n−1)ビット情報語系列をnビット・チャネル語系列に符号化する符号化装置およびnビット・チャネル語系列を(n−1)ビット情報語系列に複号する複号装置 - Google Patents
(n−1)ビット情報語系列をnビット・チャネル語系列に符号化する符号化装置およびnビット・チャネル語系列を(n−1)ビット情報語系列に複号する複号装置Info
- Publication number
- JPH09511375A JPH09511375A JP8523377A JP52337796A JPH09511375A JP H09511375 A JPH09511375 A JP H09511375A JP 8523377 A JP8523377 A JP 8523377A JP 52337796 A JP52337796 A JP 52337796A JP H09511375 A JPH09511375 A JP H09511375A
- Authority
- JP
- Japan
- Prior art keywords
- word
- bit
- channel
- weight vector
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
(n−1)ビット情報語系列をnビット・チャネル語系列に符号化する符号化装置が開示され、情報語を受入れる入力端手段(1)、(n−1)ビット情報語をnビット・チャネル語に変換する変換器手段(2)およびチャネル語を送出する出力端手段(3)を備えている。変換器手段(2)は、iを1からnまで歩進する整数とした(n−1)ビット2進語の形のn個の荷重ベクトル係数wiを有する荷重ベクトルwを供給する荷重ベクトル供給手段(7)およびチャネル語を得るために情報語を用いた計算を行なう計算手段(5)を備えており、その計算は、つぎの各過程、(a)nに等しい歩進パラメータjを設定する過程、(b)情報語の値が荷重ベクトル係数wiより大きいか、等しいかを決定し、然る場合には、チャネル語のビット位置jにおける2進値を「0」に設定するとともに、荷重係数wiの値を情報語の値から差引いて情報語の新たな値を得、然らざる場合には、前述の2進値を「1」に設定する過程および(c)jの順次の低い値に対して過程(b)を(n−1)回繰返す過程に基づいており、wnは最大値を有する荷重ベクトル係数であり、より低い次の添字jを有する荷重ベクトルはより小さい値を有し、nは整数の定数である。本発明によれば、荷重ベクトル係数供給手段(7)は、荷重ベクトル係数wiのpビットのみを供給するのに適応し、(n−1)ビット荷重ベクトル係数語の残余のn−1−pビットは、その荷重ベクトル係数を得るためにそのpビット2進語の前もしくは後もしくは前後に付加すべき「0」であり、pはn−1より小さい整数である。
Description
【発明の詳細な説明】
(N−1)ビット情報語系列をNビット・チャネル語系列に符号化する
符号化装置およびNビット・チャネル語系列を(N−1)ビット情報語
系列に復号する復号装置
本発明は、情報語を受入れる入力端手段、(n−1)ビット情報語をnビット
・チャネル語に変換する変換器手段およびチャネル語を送出する出力端手段を備
え、前記変換器手段にiを1からnまで歩進する整数とした(n−1)ビット2
進語の形のn個の荷重ベクトル係数wiを有する荷重ベクトルwを供給する荷重
ベクトル係数供給手段、並びに、nに等しい歩進パラメータjを設定する過程(
a)、情報語の値が荷重ベクトル係数wiより大きいか等しいかを決定し、然る
場合には、チャネル語のビット位置jにおける2進値を「0」に設定するととも
に、荷重係数wjの値を情報語の値から差引いて情報語の新たな値を得、然らざ
る場合には、前記2進値を「1」に設定する過程(b)および最大値を有する荷
重ベクトル係数をwnとし、より低い次の添字jを有する荷重ベクトル係数がよ
り小さい値を有するようにしてjの順次の低い値に対し過程(b)をn−1回繰
返す過程(C)に基づき、チャネル語を得るために情報語を用いて計算を行なう
計算手段を備えて、(n−1)ビット情報語の系列をnビット・チャネル語の系
列に符号化する符号化装置、チャネル語を受入れる入力端手段、nビット・チャ
ネル語を(n−1)ビット情報語に変換する変換器手段および情報語を送出する
出力端手段を備え、前記変換器手段に、反転出力チャネル語を得るためにチャネ
ル語を反転させる反転器手段、iを1からnまで歩進する整数とし、それぞれ2
進語として表わされるn個の荷ベクトル係数wiを有する荷重ベクトルwを供給
する荷重ベクトル供給手段および情報語を得るために、反転出力チャネル語を用
いて、xiを反転出力チャネル語の第i番ビットとし、Iを計算によって得ら
算に基づいた計算を行なう計算手段を備えて、nビット・チャネル語の系列を(
n−1)ビット情報語に復号する復号装置ならびに符号化および復号の方法に関
するものである。
冒頭に定義した符号化および復号の装置は、W.H.カウツ著の論文「同期制
御用フィボナツシ符号」アイ・トリプル・イー論文誌・情報理論編、IT−II巻
、284〜292頁、1965年に記載されている。この論文に記載された符号
化方法は、チャネル語のk強制系列を得るのに用いることができ、「計数符号化
」の名称で知られている。計数復号は、受入れた2進チャネル語とn個の係数の
荷重ベクトルとの内部積を形成することによって行なわれる。この荷重ベクトル
は、チャネル強制の関数であり、通常、予め計算されている。受入れたチャネル
語が2進であるから、乗算は簡単な加算となることに留意されたい。
符号化は、通常の2の羃の代わりに、n個の係数の荷重ベクトルを用いる10
進・2進変換と同様の方法によって行なわれる。前述したカウツの方法における
荷重係数の2進表現はn−1ビットを必要とし、n個の荷重係数が存在するので
あるから、そのn個の係数の蓄積にはn(n−1)個の蓄積位置のメモリ容量を
必要とし、100ビット・チャネル語の符号化乃至復号の場合には9900個の
蓄積位置のメモリ容量を必要とすることになる。
この従来技術の第2の欠点は、2進チャネル語とn個の係数のベクトルとの間
の内部積の形成における加算が2重のキャリを必要とし、これが並列加算器の構
造を複雑にしていることであり、これが、加算器の並列形から単純な直列形への
変換を実際には不可能にしている。
これらの欠点は重大であるので、係数符号化および復号は、情報理論の実施に
限定されてしまっている。
本発明の目的は、簡単にした符号化装置および復号装置の提供にある。本発明
の符号化装置および復号装置は、荷重ベクトル係数供給手段が、荷重ベクトル係
数wiのpビットを供給するのに適応し、(n−1)ビット荷重ベクトル係数語
の残余のn−1−pビットが、当該荷重ベクトル係数を得るために、当該pビッ
ト2進語の前もしくは後もしくは前後に付加すべき「0」であり、pが、1より
大きく、n−1より小さい整数であることを特徴とする。
本発明は、荷重ベクトル係数に対してpビット語を発生させるとともに、その
pビット語の前もしくは後もしくは前後の両方に「0」を付加することによりn
個の荷重ベクトル係数を発生させることが可能である、との認識に基づいており
、そうすることにより、なお十分な量の係数を符号化の実行に使用することがで
きる。さらに、荷重ベクトル係数発生器手段が、n個の荷重係数のそれぞれに対
してpビット語を発生させるのに適応するとともに、かかるn個のpビット語が
荷重ベクトル係数発生器手段に蓄積されておれば、これは、荷重ベクトルを得る
ためにpビット語の前後に付加すべき「0」は蓄積する必要がないのであるから
、今後はn・p個のメモリ位置のメモリ容量を必要とすることを意味する。
本発明の符号化装置は、さらに、系列中で相隣る「1」の間に精々k個の「0
」が連続して起こるという特徴を有し、さらに、一方の同一端部に精々r個の「
0」が連続して起こるという要求を満足するチャネル語の系列を発生させるため
に、j≦0に対してwj=0であり、値のFL00Rがその値より小さい最大整
数値に等しく、rがkより小さいときに、荷重係数wiがつぎの式
を満足することを特徴とする。
これは、引続くチャネル語の連鎖の後においても、k強制を満足するチャネル
信号の系列の発生を可能にする。kより小さいrの値を特定することにより、チ
ャネル語の一端部、特に、前端部に精々1個の「0」を有し、チャネル語の他端
部、特に、後端部に精々r個の「0」を有するチャネル語が得られることを、1
+r=kとした場合に、自動的に満足することになる。
本発明の符号化方法は、196から197への変換符号などのような高率符号
化に対して特に有用である。
さらに、本発明の符号化装置の好適な実施例は、請求項3,4および5の主題
であり、本発明の復号装置の好適な実施例は、請求項7乃至10の主題であり、
請求項11および12は、それぞれ、対応する符号化および復号の方法を定義し
ている。
本発明のかかる目的は、以下に説明する実施例から明らかであり、実施例を参
照してさらに明らかにする。添付図面の説明はつぎのとおりである。
図1は、本発明の符号化装置の実施例を示す。
図2は、図1の符号化装置における荷重係数発生器の実施例を示す。
図3は、本発明の復号装置の実施例を示す。
本発明による符号化装置および復号装置の記載および説明は、カウツの符号化
および復号の方法の説明で始める。表1は、その動作を明らかにするための4か
ら5への符号化の例を示す。
この表は、4ビット情報語と5ビット・チャネル語との間の符号化乃至復号を
示す。結果のチャネル語は、精々2個の連続した「0」が「1」の間に存在する
、というk=2強制を満足する。
左側列は、情報語の10進表現を表わし、中央列は、対応する情報語の2進表
現を示す。右側列は、対応するチャネル語を示すが、このチャネル語は、精々1
個の「0」で始まるとともに終わっているので、次のチャネル語が連鎖した場合
にも、k=2強制は満足している。
復号過程はつぎのとおりである。まず、例えば{11,6,3,2,1}に対
して荷重ベクトル{w}を定義する。荷重係数は、説明の目的で、10進表現で
示してあるが、実際には、荷重係数を4ビット2進の形にすることは、明らかで
あろう。
復号装置は、xiを反転出力チャネル語における第i番ビットとし、Iを計算
から得られた情報語としたときに、内部積
で形成する。前掲の表における各チャネル語に対して、形成された内部積は、こ
の表に定義したようにしてチャネル語に組合わされた情報語の整数表現に等しい
。一例として、チャネル語「01010」は、1.11+0.6+1.3+0.
2+1.1=15として復号され、その結果は情報語「1111」となる。この
例から、内部積が簡単化されて単純な加算となることは明らかである。
符号化過程は、つぎのようにして情報語をチャネル語に変換する。nに等しい
歩進パラメータjを設定する過程(a)、情報語の値が荷重ベクトル係数w1よ
り大きいか等しいかを決定し、然る場合には、チャネル語のビット位置jにおけ
る2進値を「0」に設定するとともに、荷重係数wiの値を情報語の値から差引
いて情報語の新たな値を得、然らざる場合には、前記2進値を「1」に設定する
過程(b)および最大値を有する荷重ベクトル係数をwnとし、より低い次の添
字jを有する荷重ベクトル係数がより小さい値を有するようにしてjの順次の低
い値に対し過程(b)をn−1回繰返す過程(C)に基づき、チャネル語を得る
ために情報語を用いて計算が行なわれる。
カウツの方法によれば、荷重係数wiは、つぎの式
を用いて得ることができる。
以前に説明したように、カウツの方法は、荷重係数の2進値をn−1ビットで
表わした荷重ベクトルを必要とするので、nに対する値が高い場合には、大きい
メモリ容量のメモリが必要となる。
本発明によれば、荷重係数wiは、pがn−1より小さく、(n−1)ビット
荷重ベクトル係数語を得るためには、そのpビットの2進語の前もしくは後もし
くは前後の両方に「0」を付加する必要があるpビット2進後を用いて表わすこ
とができ、その荷重係数wiは、j≦0に対してwj=0であり、値のFLOOR
がその値より小さい最大整数値に等しく、rがkより小さいときに、
を用いて得ることができる。
かかる荷重ベクトル係数を用いた場合には精々r個の「0」が、チャネル語の
一方の同一端部、特に後端部に連続して起こるようにしてチャネル語が得られる
。チャネル語の後端部は、チャネル語の最低位ビットが位置する端部として定義
され、これは、2i-1に等しい係数wjの個数をr+1個の係数に制限することに
よって実現され、その結果として、引続くチャネル語の連鎖は、各nビット・チ
ャネル語が、そのチャネル語の前端部に精々k−r個の「0」をそれぞれ有して
いるのであるから、k強制の侵犯には到らないであろう。上述した第1の式2i- 1
から、荷重係数wiは、その荷重係数のあるビット位置における1ビットのみに
「1」を有し、その荷重係数の残余のビット群は、すべて「0」となることは明
らかである。
他の荷重係数は、FLOOR関数を含んだ第2および第3の式によって得られ
る。第2の式は荷重係数wr+1乃至wnを規定する。
第2の式から、引続く各係数wiは、零より小さいか零に等しい指数を有する
先行係数wiが零に設定された場合に、k個の先行係数wi-1-k乃至wi-1を総計
することによって得られることは明らかである。その結果として、荷重係数の
残余のビット群がすべて「0」である場合に、荷重係数における近隣のr+1個
のビット位置にr+1個の「1」の系列を有する荷重係数が得られる。
FLOOR関数を含め、第3の式を用いてwiを導出するためには、FLOO
R関数における総計項が2i-1の程度となることは、さらに明らかである。した
がって、2i-1-Pによる総計項の分割は、2pの程度の値に終わり、その値はpビ
ットで表わされる。FLOOR関数を取出して再び2i-1-Pを乗算することは、
pビット語を用い、そのpビット語の前もしくは後もしくは前後の両方に「0」
を付加して表わされる荷重係数に終わるであろう。
pをk+2に等しくすると、荷重係数wiに対する上述の式は、
に変化する。
196から197への符号化方法においては、得られたチャネル語の系列がk
=7およびr=4の要求を満足するので、荷重係数wiは、つぎの式
を満足することになる。
その結果、wiに対する値は、つぎの表2のようになる。
表2における荷重ベクトル係数wiは、196ビット幅2進数の形をなしてい
る。
各荷重係数wiは、最大で9ビットの2進語を発生させて、その9ビット2進
語の前もしくは後もしくは前後の両方に「0」を付加することによって得られる
ことに留意されたい。これは、荷重係数w10乃至w197が、495と308との
間の10進値に等しい項(505−i)を備えている、という理由によるもので
ある。かかる10進値は、表2の右側列に見られるように、9ビットの2進値に
よって表わすことができる。
表2からは、荷重係数w1乃至w5が、5ビットの2進値「00001」乃至「
10000」を発生させて、196ビット幅の荷重係数を得るために、かかる5
ビット2進値の前に191個の「0」を付加することによって得られることが明
らかである。最高位ビットとして「1」ビットを有するとともに、(存在するな
らば)より低位のビットに対して「0」ビットを有する、iを1乃至5に等しく
したiビット2進数を発生させることも可能である。
荷重係数w6乃至w9は、5ビット2進語「11111」である10進数「31
」を発生させて、i=6に対しその2進語の前に191個の「0」を付加し、i
=7に対しその2進語の前に190個の「0」および後に1個の「0」を付加し
、i=8に対しその2進語の前に189個の「0」および後に2個の「0」を付
加し、i=9に対しその2進語の前に188個の「0」および後に3個の「0」
を付加することによって得ることができる。
荷重係数w10乃至w197は、10進語「505−i」に相当する9ビット2進
語を上述したように発生させて、その9ビット2進語の前に197−i個の「0
」および後にi−10個の「0」を付加することにより得られる。
図1は、(n−1)ビット情報語をnビット・チャネル語に符号化する符号化
装置の実施例を示す。図1の実施例は、(n−1)ビット情報語の系列を受入れ
る入力端子1、(n−1)ビット情報語をnビット・チャネル語に変換する変換
器ユニット2およびnビット・チャネル語の系列を送出する出力端子3を備えて
いる。変換器ユニット2は、計算ユニット5および荷重係数発生器7を備えてい
る。荷重係数発生器7は、入力端9に供給された1からnまで歩進する値iに応
じて、出力端11に荷重係数wiを発生させる。その値i、この符号化装置の内
部で発生させる。
n個の荷重ベクトルwiを用いた情報語の対応したチャネル語への変換は、以
上に説明したとおりであり、さらに、従来技術で周知されているので、この変換
のさらなる説明は行なわないが、荷重係数の発生については、荷重係数発生器7
の実施例をさらに開示した図2を参照して、さらに説明する。
図2の荷重係数発生器7は、pビット2進語を蓄積するためのメモリ容量を有
するメモリ15を備えており、表2の例では、このメモリが197個の9ビット
語を蓄積し得る。アドレス入力端17に供給された値iに応じて、メモリ15は
pビット2進語をpビット出力端19に供給する。pビット2進語は、(n−1
)ビット出力端26を有する多重化器22のpビット入力端20に供給される。
入力端24に供給された値iに応じて、多重化器22は、pビット2進語をp個
の近隣出力端子26.q乃至26.p+qに多重化するとともに、出力端子26
.1乃至26.qおよび26.p+q+1乃至26.n−1を零値端子(図示せ
ず)に接続する。
表2の係数群の例においては、iが1から5まで歩進する場合に端子26iに
接続するための「1」端子を有し、メモリ15に蓄積した2進語(11111)
を有してメモリ15の出力端19における2進語(11111)を取出し得る5
個の出力端子を、6から9まで歩進するiに対する端子26.i−5乃至26.
i−1に接続し、メモリ15に蓄積した188個の9ビット語を有してかかる9
ビット語を、多重化器22を介し、10から197まで歩進するiに対する出力
端子26.i−9乃至26.i−1に供給すれば足りる。
図3は、nビット・チャネル語を(n−1)ビット情報語に復号する復号装置
の実施例を示す。図3の実施例は、nビット・チャネル語の系列を受入れる入力
端子30、nビット・チャネル語を(n−1)ビット情報語に変換する変換器ユ
ニット32および(n−1)ビット情報語の系列を送出する出力端子33を備え
ている。変換器ユニット32は、計算ユニット35および荷重係数発生器7を備
えており、荷重係数発生器7は、iが1からnまで歩進する場合に、入力端9に
供給された値iに応じて出力端11に荷重係数wiを発生させるが、その値iは
、復号装置の内部でも発生させる。荷重係数発生器7は、図2の符号化装置内の
荷重係数発生器と同一になし得るので、入力端9に供給された値iに応じて同じ
係数を発生させる。
n個の荷重ベクトルwiを用いたチャネル語の対応した情報語への変換は、以
上に説明したとおりであり、さらに、従来技術で周知されているので、この変換
のさらなる説明は行なわない。また、荷重係数の発生も以上に説明したとおりで
あるので、荷重係数発生のさらなる説明も行なわない。
荷重ベクトル係数の発生に必要なpビット語はメモリに蓄積しておき得ること
に留意すべきであるが、これは必ずしも必要ではなく、符号化や復号にベクトル
係数wiを必要とする度毎に、上述した式のような計算アルゴリズムを用いてp
ビット語を発生させることも可能である。
─────────────────────────────────────────────────────
【要約の続き】
ル係数であり、より低い次の添字jを有する荷重ベクト
ルはより小さい値を有し、nは整数の定数である。本発
明によれば、荷重ベクトル係数供給手段(7)は、荷重
ベクトル係数wiのpビットのみを供給するのに適応
し、(n−1)ビット荷重ベクトル係数語の残余のn−
1−pビットは、その荷重ベクトル係数を得るためにそ
のpビット2進語の前もしくは後もしくは前後に付加す
べき「0」であり、pはn−1より小さい整数である。
Claims (1)
- 【特許請求の範囲】 1.情報語を受入れる入力端手段、(n−1)ビット情報語をnビット・チャネ ル語に変換する変換器手段およびチャネル語を送出する出力端手段を備え、前記 変換器手段にiを1からnまで歩進する整数とした(n−1)ビット2進語の形 のn個の荷重ベクトル係数wiを有する荷重ベクトルwを供給する荷重ベクトル 係数供給手段、並びに、nに等しい歩進パラメータjを設定する過程(a)、情 報語の値が荷重ベクトル係数wjより大きいか等しいかを決定し、然る場合には 、チャネル語のビット位置jにおける2進値を「0」に設定するとともに、荷重 係数wjの値を情報語の値から差引いて情報語の新たな値を得、然らざる場合に は、前記2進値を「1」に設定する過程(b)および最大値を有する荷重ベクト ル係数をwnとし、より低い次の添字jを有する荷重ベクトル係数がより小さい 値を有するようにしてjの順次の低い値に対し過程(b)をn−1回繰返す過程 (c)に基づき、チャネル語を得るために情報語を用いて計算を行なう計算手段 を備えて、(n−1)ビット情報語の系列をnビット・チャネル語の系列に符号 化する符号化装置において、荷重ベクトル係数供給手段が、荷重ベクトル係数wi のpビットを供給するのに適応し、(n−1)ビット荷重ベクトル係数語の残 余のn−1−pビットが、当該荷重ベクトル係数を得るために、当該pビット2 進語の前もしくは後もしくは前後に付加すべき「0」であり、pが、1より大き く、n−1より小さい整数であることを特徴とする符号化装置。 2.系列中で相隣る「1」の間に精々k個の「0」が連続して起こるという特長 を有し、さらに、一方の同一端部に精々r個の「0」が連続して起こるという要 求を満足するチャネル語の系列を発生させるために、j≦0に対してwj =0で あり、値のFL00Rがその値より小さい最大整数値に等しく、rがkより小さ いときに、荷重係数wiがつぎの式 を満足することを特徴とする請求項1記載の符号化装置。 3.p=k+2であり、荷重係数wiがつぎの式 を満足することを特徴とする請求項2記載の符号化装置。 4.n=197、k=7およびr=4であり、荷重ベクトル係数wiがつぎの式 を満足することを特徴とする請求項3記載の符号化装置。 5.チャネル語が、精々r個の「0」がチャネル語の終端部に連続して起こると いう要求を満足することを特徴とする請求項2記載の符号化装置。 6.チャネル語を受入れる入力端手段、nビット・チャネル語を(n−1)ビッ ト情報語に変換する変換器手段および情報語を送出する出力端手段を備え、前記 変換器手段に、反転出力チャネル語を得るためにチャネル語を反転させる反転器 手段、iを1からnまで歩進する整数とし、それぞれ2進語として表わされるn 個の荷重ベクトル係数wiを有する荷重ベクトルwを供給する荷重ベクトル供給 手段および情報語を得るために、反転出力チャネル語を用いて、xiを反転出力 チャネル語の第i番ビットとし、Iを計算によって得られる情報語 づいた計算を行なう計算手段を備えて、nビット・チャネル語の系列を(n−1 )ビット情報語の系列に復号する復号装置において、荷重ベクトル係数供給手段 が、荷重ベクトル係数wiのpビットを供給するのに適応し、荷重ベクトル係数 語の残余のビットがpビット2進語の前もしくは後もしくは前後に付加 すべき「0」であり、pが、1より大きく、n−1より小さい整数であることを 特徴とする復号装置。 7.チャネル語の系列が、系列中で相隣る「1」の間に、精々k個の「0」が連 続して起こるという特長を有し、さらに、一方の同一端部に精々r個の「0」が 連続して起こるという要求を満足する請求項6記載の復号装置において、j≦0 に対してwi=0であり、値のFLOORがその値より小さい最大整数値に等し く、rがkより小さいときに、荷重係数wiがつぎの式 を満足することを特徴とする復号装置。 8.p=k+2であり、荷重係数wiがつぎの式 を満足することを特徴とする請求項7記載の復号装置。 9.n=197,k=7およびr=4であり、荷重係数wiがつぎの式 を満足することを特徴とする請求項8記載の復号装置。 10.チャネル語が、精々r個の「0」がチャネル語の終端部に連続して起こると いう要求を満足することを特徴とする請求項7記載の復号装置。 11.(n−1)ビット情報語の系列をnビット・チャネル語の系列に符号化する ための、請求項1乃至5のいずれかに記載の符号化装置で行ない得る符号化方法 。 12.nビット・チャネル語の系列を(n−1)ビット情報語の系列に復号するた めの、請求項6乃至10のいずれかに記載の復号装置で行ない得る復号方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
AT95200261.6 | 1995-02-03 | ||
EP95200261 | 1995-02-03 | ||
PCT/IB1996/000045 WO1996024194A1 (en) | 1995-02-03 | 1996-01-19 | Encoding arrangement for encoding a sequence of (n-1)-bit information words into a sequence of n-bit channel words, and a decoding arrangement for decoding a sequence of n-bit channel words into a sequence of (n-1) bit information words |
EP96900157A EP0754373B1 (en) | 1995-02-03 | 1996-01-19 | Encoding arrangement for encoding a sequence of (n-1)-bit information words into a sequence of n-bit channel words, and a decoding arrangement for decoding a sequence of n-bit channel words into a sequence of (n-1) bit information words |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09511375A true JPH09511375A (ja) | 1997-11-11 |
JP3425152B2 JP3425152B2 (ja) | 2003-07-07 |
Family
ID=8219991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52337796A Expired - Fee Related JP3425152B2 (ja) | 1995-02-03 | 1996-01-19 | (n−1)ビット情報語系列をnビット・チャネル語系列に符号化する符号化装置およびnビット・チャネル語系列を(n−1)ビット情報語系列に複号する複号装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5760718A (ja) |
EP (1) | EP0754373B1 (ja) |
JP (1) | JP3425152B2 (ja) |
KR (1) | KR100434207B1 (ja) |
CN (1) | CN1110903C (ja) |
AT (1) | ATE201943T1 (ja) |
DE (1) | DE69613181T2 (ja) |
TW (1) | TW290764B (ja) |
WO (1) | WO1996024194A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5943368A (en) * | 1996-07-08 | 1999-08-24 | U.S. Philips Corporation | Transmission, recording and reproduction of a digital information signal |
JP3235543B2 (ja) * | 1997-10-22 | 2001-12-04 | 松下電器産業株式会社 | 音声符号化/復号化装置 |
DE69840008D1 (de) * | 1997-10-22 | 2008-10-23 | Matsushita Electric Ind Co Ltd | Verfahren und Vorrichtung für die Erzeugung von gestreuten Vektoren |
US6700509B1 (en) * | 1999-11-12 | 2004-03-02 | Koninklijke Philips Electronics N.V. | Device and method for processing a digital information signal |
US6574773B1 (en) * | 2000-03-09 | 2003-06-03 | Stephen A. Turk | Cost-effective high-throughput enumerative ENDEC employing a plurality of segmented compare tables |
KR100879942B1 (ko) * | 2002-02-16 | 2009-01-22 | 엘지전자 주식회사 | 채널품질지시자 코딩을 위한 기저수열 생성방법 |
US7030789B1 (en) | 2004-12-01 | 2006-04-18 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for applying modulation constraints to data using periodically changing symbol mappings |
US7071851B1 (en) | 2005-01-31 | 2006-07-04 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for implementing non-uniform constraints in modulation encoded data |
US7064687B1 (en) | 2005-01-31 | 2006-06-20 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for modulating data using short block encoders |
US7142134B2 (en) * | 2005-02-01 | 2006-11-28 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for generating modulation codes using running substitutions |
US7126502B2 (en) * | 2005-02-01 | 2006-10-24 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for using interleaved encoders to obtain modulation constraints |
US7696908B2 (en) * | 2006-01-04 | 2010-04-13 | Hitachi Global Storage Technologies Netherlands, B.V. | Techniques for reducing error propagation using modulation codes having a variable span |
TW200945797A (en) * | 2007-11-07 | 2009-11-01 | Ibm | Modulation coding and decoding |
CN101431335B (zh) * | 2007-11-07 | 2011-11-16 | 国际商业机器公司 | 用于调制编码和解码的方法、装置和系统 |
US7616134B1 (en) | 2008-06-19 | 2009-11-10 | International Business Machines Corporation | Systems and methods for enumerative encoding and decoding of maximum-transition-run codes and PRML (G,I,M) codes |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU662930A1 (ru) * | 1976-07-19 | 1979-05-15 | Таганрогский радиотехнический институт им. В.Д.Калмыкова | Устройство дл приведени р-кодов фибоначчи к минимальной форме |
SU732864A1 (ru) * | 1976-12-22 | 1980-05-05 | Таганрогский радиотехнический институт им.В.Д.Калмыкова | Сумматор кодов фибоначчи |
US4818969A (en) * | 1984-08-09 | 1989-04-04 | Kronos, Inc. | Method of fixed-length binary encoding and decoding and apparatus for same |
EP0234070B1 (en) * | 1986-02-13 | 1994-12-07 | Kronos, Inc. | Apparatus for fixed-length binary encoding and decoding |
US4792793A (en) * | 1987-05-28 | 1988-12-20 | Amdahl Corporation | Converting numbers between binary and another base |
US4989211A (en) * | 1988-05-12 | 1991-01-29 | Digital Equipment Corporation | Sector mis-synchronization detection method |
-
1996
- 1996-01-19 AT AT96900157T patent/ATE201943T1/de not_active IP Right Cessation
- 1996-01-19 KR KR1019960705634A patent/KR100434207B1/ko not_active IP Right Cessation
- 1996-01-19 WO PCT/IB1996/000045 patent/WO1996024194A1/en active IP Right Grant
- 1996-01-19 CN CN96190184A patent/CN1110903C/zh not_active Expired - Fee Related
- 1996-01-19 JP JP52337796A patent/JP3425152B2/ja not_active Expired - Fee Related
- 1996-01-19 DE DE69613181T patent/DE69613181T2/de not_active Expired - Fee Related
- 1996-01-19 EP EP96900157A patent/EP0754373B1/en not_active Expired - Lifetime
- 1996-01-25 TW TW085100894A patent/TW290764B/zh active
- 1996-02-02 US US08/599,527 patent/US5760718A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0754373A1 (en) | 1997-01-22 |
EP0754373B1 (en) | 2001-06-06 |
KR100434207B1 (ko) | 2004-11-03 |
ATE201943T1 (de) | 2001-06-15 |
KR970702622A (ko) | 1997-05-13 |
TW290764B (ja) | 1996-11-11 |
DE69613181D1 (de) | 2001-07-12 |
CN1148449A (zh) | 1997-04-23 |
WO1996024194A1 (en) | 1996-08-08 |
JP3425152B2 (ja) | 2003-07-07 |
US5760718A (en) | 1998-06-02 |
DE69613181T2 (de) | 2002-01-31 |
CN1110903C (zh) | 2003-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3425152B2 (ja) | (n−1)ビット情報語系列をnビット・チャネル語系列に符号化する符号化装置およびnビット・チャネル語系列を(n−1)ビット情報語系列に複号する複号装置 | |
EP0469841A1 (en) | Data round-off device | |
KR900006666B1 (ko) | 유한체상의 승산기 | |
EP1995974B1 (en) | Method for realizing arithmetic coding | |
WO1999017221A1 (en) | Method for efficiently computing sequence correlations | |
JPH09510805A (ja) | 高速アダマール変換を行う方法およびその装置 | |
JP2007181236A (ja) | デジタル信号処理の方法および装置 | |
JPH0918346A (ja) | データ圧縮及び伸長方法 | |
JPH0969783A (ja) | オーディオデータ符号化装置 | |
EP1274172A3 (en) | Digital signal modulation method and apparatus, encoding method and apparatus, storage medium, transmission apparatus and program | |
JP2006515495A (ja) | 通信システムにおけるエラー訂正符号を復号する装置及び方法 | |
US6745219B1 (en) | Arithmetic unit using stochastic data processing | |
JPH0824311B2 (ja) | 情報伝送方法及び該方法に使用する符号化及び復号化装置 | |
US7916048B2 (en) | Encoding a gray code sequence for an odd length sequence | |
US5150321A (en) | Apparatus for performing serial binary multiplication | |
KR0182182B1 (ko) | 적응차분 펄스부호변조 압축회로 | |
KR20080053137A (ko) | 가변길이 다중비트 코딩을 이용하여 최소 부호수를 구하는방법 | |
JPS63107319A (ja) | 拡張ガロア体上の多項式除算回路 | |
EP0470793A2 (en) | Digital signal orthogonal transformer apparatus | |
US6047302A (en) | Memory storing redundant binary codes and arithmetic unit and discrete cosine transformer using such memory | |
JP2795253B2 (ja) | 除算器 | |
JP2699358B2 (ja) | デコーダ回路 | |
JP3113765B2 (ja) | 可変長符号デコード回路 | |
JP2599375B2 (ja) | ベクトル量子化方法 | |
JP3197186B2 (ja) | 半導体メモリを用いた乗算装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |