CN1110903C - 编码装置和译码装置 - Google Patents
编码装置和译码装置 Download PDFInfo
- Publication number
- CN1110903C CN1110903C CN96190184A CN96190184A CN1110903C CN 1110903 C CN1110903 C CN 1110903C CN 96190184 A CN96190184 A CN 96190184A CN 96190184 A CN96190184 A CN 96190184A CN 1110903 C CN1110903 C CN 1110903C
- Authority
- CN
- China
- Prior art keywords
- bit
- word
- weight vector
- coefficient
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Storage Device Security (AREA)
Abstract
用于把(n-1)-比特信息字序列编码为n-比特信道字序列的编码装置,包括:用于接收信息字的输入装置(1),用于把(n-1)-比特信息字变换为n-比特信道字的变换器装置(2)以及用于给出信道字的输出装置。变换器装置(2)包括权矢量系数提供装置(7),用于提供一权矢量w,权矢量具有n个权矢量系数wi,其中i是从1到n的整数,且权矢量系数具有(n-1)比特的二进制字的形式。变换器装置还包括计算装置(5),用于通过使用信息字进行计算以便得到信道字,该计算基于以下步骤:(a)设置运行参量j等于n;(b)确定信息字值是否大于或等于权矢量系数wi,如果是,则把信道字的比特位置j处的二进制值设置为‘0’,并从信息字值中减去权系数值wi,以得到信息字的新值,如果不是,则把所述二进制值设置为“1”;(c)对于j的每下一个较低值,重复步骤(b)n-1次,wn是具有最大值的权矢量系数,而下一个较低下标j的权矢量系数则具有较小的值,且n是整数常数。按照本发明,权矢量系数提供装置(7)适合于仅提供权矢量系数wi的p个比特。(n-1)-比特的权矢量系数字的其余n-1-p个比特是‘0’,它们被加到p-比特二进制字的前面或后面,或者被加到p-比特二进制字的前面和后面,以便得出所述权矢量系数,此处p是小于n-1的整数。
Description
技术领域
本发明涉及用于把(n-1)-比特信息字序列编码为n-比特信道字序列的编码装置,本发明也涉及译码装置,用于把n-比特信道字序列译码成(n-1)-比特信息字序列。
背景技术
在开头一段中解释的编码和译码装置被阐述于已发表的文章中:W.H.Kautz:“用于同步控制的斐波纳契码”(“Fibonacci codes forsynchronization control”),IEEE Trans.Inform.Theory,Vol.IT-11,pp284-292,1965。该已发表文章中所描述的编码方法可被用来得出信道字的k-约束序列,并以“枚举编码”的名字为大家所熟知。枚举译码是藉对所接收的二进制信道字和n个系数的权矢量以构成内积来完成的。权矢量是有效的信道约束的函数,通常被预先计算。请注意,乘法实际上就是加法,因为所接收到的信道字是二进制的。
编码是藉助于类似于十进制到二进制变换的方法,其中使用了n个系数的权矢量,而不是通常的二的乘方。在Kautz方法中权系数的二进制表示需要(n-1)个比特。由于有n个权系数,所以需要n(n-1)个存储单元的存储器容量来存储n个系数。当编码/译码100比特的信道字时,将需要9.9K个存储单元的存储器容量。
现有技术的第二个缺点是,为构成在二进制信道字和n个系数的矢量的内积所用的加法需要双进位,它使并行加法器的结构复杂化。这就实际上不可能使加法器从并行变换成简单的串行形式。
这些和其它缺点是这样严重,以致枚举编码和译码在信息论的实践中一直是受限制的。
发明概述
本发明旨在提供一种简化的编码和译码装置。
该编码装置包括:—用于接收信息字的输入装置,—用于把(n-1)-比特信息字变换为n-比特信道字的变换器装置,—用于给出信道字的输出装置,变换器装置包括:—权矢量系数提供装置,用于提供一权矢量w,权矢量具有n个权矢量系数wi,其中i是从1到n的一个整数,并且权矢量系数具有(n-1)比特二进制字的形式,—计算装置,用于通过使用信息字实行计算以便得到信道字,该计算基于以下步骤:(a)设置运行参量j等于n,(b)确定信息字值是否大于或等于权矢量系数wj,如果是的话,则把信道字的比特位置j处的二进制值设置为“0”,并从信息字值中减去权系数值wj以得到信息字的新值,如果不是的话,则把所述二进制值设置为“1”,(c)对于j的每下一个较低值,重复步骤(b)n-1次,wn是具有最大值的权矢量系数,而下一个较低下标j的权矢量系数则具有较小的值。
该译码装置包括:—用于接收信道字的输入装置,—用于把n-比特信道字变换为(n-1)-比特信息字的变换器装置,—用于给出信息字的输出装置,变换器装置包括—倒置器装置,用于倒置信道字以便得出倒置的信道字,—权矢量提供装置,用于提供一权矢量w,权矢量具有n个权矢量系数wi,其中i是从1到n的一个整数,每个权矢量系数wi被表示为一个二进制字,—计算装置,用于通过使用倒置的信道字进行计算以便得到信息字,该计算是基于计算内积
其中Xi是在倒置的信道字中的第i个比特,I是通过计算得到的信息字,且n是整常数。
此编码和译码装置的特征在于,权矢量系数提供装置适合于提供权矢量系数wi的p个比特,(n-1)个比特的权矢量系数字的其余n-1-p个比特是“0”,它们被加到p-比特的二进制字的前面或后面,或者被加到p-比特的二进制字的前面和后面,以便得出所述权矢量系数,而p是大于1和小于n-1的整数。
本发明是基于这样的看法,即有可能藉助于为权矢量系数产生一个p-比特字并在p-比特二进制字之前或之后、或者同时在p-比特字之前和之后加“零”的方法来产生n个权矢量系数以便得出矢量系数。这样做之后,总有足够数量的系数可供实行编码使用。而且,如果权矢量系数产生器装置适合于为n个权系数的每个系数产生p-比特的字并且如果把n个p-比特的那些字存储在权矢量系数产生器装置中,那么这意味着这时需要n·p个存储单元的存储器容量,因为为得到权矢量而要在p-比特字之前和/或之后添加的“零”并不需要存储。
编码装置的特征还在于,为了产生具有这样优点的信道字序列,即至多有k个连续的‘0’出现在序列中随后的‘1’之间,信道字进一步还满足这样的要求,即至多r个连续的‘0’出现在信道字的同一端,则权系数wi满足以下公式:其中当j≤0时,wj=0,且其中一个数值的FLOOR等于比该数值小的最大整数值,同时其中的r小于k。
这就能产生一个信道信号序列,这些信道信号即使在把后面的信道字连在一起以后也能满足k约束。藉指定r的值,r小于k,就可自动满足这样的情况,即得出的信道字在其一端,更具体地是在其前端,具有至多1个‘0’,而在其另一端,更具体地是在其尾端,具有至多r个‘0’,其中l+r=k。
此编码法对于高速率编码,例如在196到197变换代码的编码,特别有用。
附图说明
从以上所描述的实施例以及参照这些实施例将使本发明的这些和其它目的变得很明显并将作进一步阐述。附图中说明了
图1编码装置的实施例;
图2在图1的编码装置中权系数产生器的实施例;以及
图3译码装置的实施例。
具体实施方式
对按照本发明的编码和译码装置的说明和解释将从对Kautz编码和译码方法的解释开始。表1显示一个4到5编码的例子以阐明其工作。
表1
十进制值 | 信息字 | 信道字 |
0123456789101112131415 | 0000000100100011010001010110011110001001101010111100110111101111 | 11111111101110111011110101100110111101101010110011100100111101110011010101101010 |
表中显示了4-比特信息字到5-比特信道字的编码/译码。产生的信道字满足K=2约束,即在‘1’之间至多出现两个随后的‘0’。
左端一列表示信息字的十进制表示法,中间一列给出了信息字的二进制表示法。右端一列显示了相应的信道字。信道字以至多一个‘0’起始和结束,所以在连接相继的信道字时仍能满足k约束。
译码过程为如下所述。定义权矢量{w},例如,为{11,6,3,2,1}。权矢量具有多个(5个)权系数wi的形式,其中i为从1到5。为说明起见,权系数以十进制表示,但很清楚,实际上权系数是采取4-比特二进制形式。
译码装置构成内积 其中Xi是倒置的信道字中的第i个比特,而I是由计算得到的信息字。可以证明,对于表中的每个信息字,这样构成的内积等于和表中所规定的信道字相关的信息字的整数表示I。作为一个例子,信道字‘01010’被译码为1×11+0×6+1×3+0×2+1×1=15,造成信息字‘1111’。从这个例子可以明白,内积简化为简单的加法。
编码过程以如下方式把信息字转换为信道字。利用信息字进行计算以便得出信道字,此计算是基于以下步骤:(a)设置运行参量j等于n,(b)确定信息字值是否大于或等于权矢量系数wj,如果是的话,则设置信道字的比特位置j处的二进制值为‘0’,并从信息字值中减去权系数值wj以得到信息字的新值,如果不是的话,则把所述二进制值设置为‘1’,(c)对于每下一个较低值的j,重复步骤(b)n-1次,wn是具有最大值的权矢量系数,而下一个较低的下标j的权矢量系数具有较小的值。
按照Kautz,权系数wi可利用以下公式得出:
如在上面所解释的那样,Kautz法需要一权矢量,其权系数的二进制值以n-1比特表示,因此,对于大的n值来说,需要大存储容量的存储器。
按照本发明,权系数wi是这样选择的,以使它们可利用p-比特的二进制字来表示,对于这些字,p小于n-1,且其中需要把‘0’加到p-比特二进制字之前或之后,或同时加在这些字之前和之后,以便得出(n-1)比特权矢量系数字。
权系数wi可利用以下公式得出:其中当j≤0时wj=0,且其中一个数值的FLOOR等于比该数值小的最大整数值。
当使用这些权矢量系数时,至多r个连续的‘0’出现在信道字的同一端,或更具体地是在尾端的情况下得出信道字。信道字的尾端被规定为信道字最低位所在的那一端。这是藉限定系数wi的个数等于2i-1到r+1个系数来实现的。因而,把相继的信道字连在一起将不会导致违背k-约束,因为每个所产生的n-比特信道字在信道字的前端至多有k-r个‘0’。从第一式2i-1,很清楚,权系数wi在权系数的仅仅在某一个比特位置处有一个‘1’比特,而权系数的其余比特均为‘0’。
其它权系数用第二和第三式得出,在第三式中包括了floor函数。第二式定义了系数wr+2即Wp,第三式定义了权系数wp+1到Wn。
从第二式可以明白,每个随后的系数wi可用k个前面的系数wi-1-k到wi-1相加而得出,其中那些下标号小于或等于0的前面的系数被设置为零。因而,可以得到这样一些权系数,在一个权系数的r+1个相邻的比特位置上有r+1个“1”的序列,而该权系数的其余比特全为‘0’。
还可以明白,在利用包括floor函数的第三式得出wi时,floor函数中的和项具有2i-1的量级。把和项除以2i-1-p将产生具有2p的量级的值。这样,此值可以以p-比特表示。取该floor并再次乘以2i-1-p将产生权系数,它是由利用p-比特字并在p-比特字之前或之后或者在之前和之后加‘ 0’来表示的。
如果p等于k+2,则以上的关于权系数wi的公式变为:
表2
1 | wi(十进制) | wi(二进制) |
12345678910111213194195196197 | 1248163131×231×431×8495494×2493×4492×8311×2184310×2185309×2186308×2187 | 0... ....00... ...100... ...1000... ...10000... ...100000... ...111110... ...1111100... ...11111000... ...1111110000... ...11110111010... ...111101110000.. ..111101011000.. ..111101010000000100110111.. ..000100110110.. ..00100110101.. ..0100110100.. ..0 |
表2中的权矢量系数wi具有196比特宽的二进制数的形式。
请注意,每个wi可藉产生最大q-比特的二进制字并在q-比特二进制字之前或之后或者在之前和之后加‘0’而得出。这是因为权系数w10到w197包含一项(505-i),它等于在495和308之间的十进制数。这些十进制数值可由9-比特二进制值表示,如表2中的右列所示。
从表2可以明白,权系数w1到w5甚至可藉产生5-比特的二进制数值‘00001’到‘10000’并在这些5-比特二进制数值之前加191个‘0’以得到196比特宽的权系数的方法而得到。甚至可能产生一个以i等于1到5的i-比特二进制数,它具有一个‘1’的比特为最高位而其余较低位(如果有的话)都是‘0’比特。
权系数w6到w9可用下列方法而得到,即先产生十进制数‘31’,即5比特的二进制字‘11111’,对于i=6的字,在该字前加191个“0”,对于i=7的字,在该字前加190个“0”,在该字后加1个“0”,对于i=8的字,在该字前加189个“0”,在该字后加2个“0”,对于i=9的字,在该字前加188个“0”,在该字后加3个“0”。
权系数w10到w197可如上所说明的,通过产生相应于十进制字‘505-i’的9-比特二进制字,并在9-比特二进制字前加(197-i)个“0”,在该字后加i-10个‘0’的方法而得到。
图1显示了用于把(n-1)-比特信息字编码为n-比特信道字的编码装置实施例。图1的实施例包括用于接收(n-1)-比特信息字序列的输入端1,用于把(n-1)-比特信息字变换为n-比特信道字的变换器单元2,以及用于提供n-比特信道字序列的输出端3。变换器单元2包括计算单元5和权系数产生器7。权系数产生器7根据送到输入端9的值i(其中i为从1到n)在输出端11产生权系数wi。数值i也可在装置中由内部产生。
利用n个权矢量wi把信息字变换为相应的信道字已在上面说明,而且在现有技术中是熟知的,因此将不再进一步讨论这种变换。现参照图2将进一步说明权系数的产生,图2揭示了权系数产生器7的另一个实施例。
图2的产生器7包括具有用于存储n个p-比特二进制字的存储容量的存储器15。在表2的例中,该存储器可以有197个9-比特字存储在其中。根据加到地址输入端17的数值i,存储器15提供一个p-比特二进制字到一个p-比特输出端19。p-比特二进制字被加到多路转接器22的一个p-比特输入端20,该多路转接器有一个(n-1)-比特输出端26。根据加到输入端24的数值i,多路转接器22把p-比特二进制字多路转接到p个相邻的输出端26.q到26.p+q,并把输出端26.1到26.q和26.p+q+1到26.n-1连接到一个‘0’数值端(图上未示出)。
在表2的系数的实施例中,只要按以下情况做即可:要有一个“1”端连接到端口26.i,其中i为从1到5;要有存储在存储器15中的二进制字(11111)并把可提供字(11111)的存储器15的输出端19的五个输出端口连接到端口26.i-5到26.i-1,其中i为从6到9;并且要有存储在存储器15中的188个q-比特的字并把那些q-比特字通过多路转接器22加到输出端口26.i-9到26.i-1,其中i为从10到197。
图3显示了用于把n-比特信道字译码为(n-1)-比特信息字的译码装置实施例。图3的实施例包括用于接收n-比特信道字序列的输入端30,用于把n-比特信道字变换为(n-1)-比特信息字的变换器单元32,和用于提供(n-1)-比特信息字序列的输出端33。变换器单元32包括计算单元35和权系数产生器7。权系数产生器7根据送到输入端9的值i(其中i为从1到n)而在输出端11产生权系数wi。数值i也可在装置中由内部产生。权系数产生器7可以和图2的编码装置中的权系数产生器相同,因而它根据送到其输入端9的值i产生相同的系数wi。
利用n个权矢量wi把信道字变换为相应的信息字已在上面说明,而且它在现有技术中是熟知的,因此将不再进一步讨论这种变换。权系数的产生已在上面说明,因此将不再进一步讨论权系数的产生。
应当注意,为产生权矢量系数所需要的p-比特字可被存储在存储器中。这并非绝对必要。也可能在每次当编码或译码需要权矢量系数wi时,通过利用计算算法例如以上给出的公式来产生p-比特字。
Claims (8)
1.一种用于把(n-1)-比特信息字序列编码为n-比特信道字序列的编码装置,该编码装置包括:—用于接收信息字的输入装置,—用于把(n-1)-比特信息字变换为n-比特信道字的变换器装置,—用于给出信道字的输出装置,变换器装置包括:—权矢量系数提供装置,用于提供一权矢量w,权矢量具有n个权矢量系数wi,其中i是从1到n的一个整数,且权矢量系数具有(n-1)-比特二进制字的形式,—计算装置,用于通过使用信息字实行计算以便得到信道字,其特征在于,
权矢量系数提供装置用于提供权矢量系数wi的p个比特,而(n-1)比特的权矢量系数字的其余n-1-p个比特是‘0’,它们被加到p-比特二进制字的前面或后面,或者被加到p-比特二进制字的前面和后面,以便得出所述权矢量系数,这里的p是大于1和小于n-1的整数,
编码装置产生具有这样优点的信道字序列,即在序列中随后的‘1’之间至多出现k个连续的‘0’,信道字进一步满足这样的要求,即至多r个连续的‘0’出现在信道字的同一端,且权系数wi满足以下公式:其中wj=0(当j≤0),以及其中一个数值的FLOOR等于比该数值为小的最大整数值,且其中r小于k。
2.如权利要求1所要求的编码装置,其特征在于,p=k+2以及权系数wi满足以下公式:
4.如权利要求1中所要求的编码装置,其特征在于,信道字满足这样的要求,即在信道字的尾端至多出现r个连贯的‘0’。
5.一种用于把n-比特信道字序列译码为(n-1)-比特信息字序列的译码装置,该译码装置包括-用于接收信道字的输入装置,-用于把n-比特信道字变换为(n-1)-比特信息字的变换器装置,—用于给出信息字的输出装置,变换器装置包括—倒置器装置,用于倒置信道字以便得出倒置的信道字,—权矢量提供装置,用于提供一权矢量w,权矢量具有n个权矢量系数wi,其中i是从1到n的一个整数,每个权矢量系数wi被表示为一个二进制字,—计算装置,用于通过使用倒置的信道字实行计算以便得到信息字,该计算基于计算内积 其中Xi是在倒置的信道字的第i个比特,而I是通过计算得到的信息字,n是整常数,其特征在于,
权矢量系数提供装置用于提供权矢量系数wi的p个比特,权矢量系数的其余比特是‘0’,它们被加到p-比特二进制字的前面或后面,或者被加到p-比特二进制字的前面和后面,并且p是大于1和小于n-1的整数,
6.如权利要求5中所要求的译码装置,其特征在于,p=k+2以及权系数wi满足以下公式:
7.如权利要求6中所要求的译码装置,其特征在于,n=197,k=7和r=4,以及权系数wi满足以下公式:
8.如权利要求5中所要求的译码装置,其特征在于,信道字满足这样的要求,即至多在信道字的尾端出现r个连贯的‘0’。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95200261.6 | 1995-02-03 | ||
EP95200261 | 1995-02-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1148449A CN1148449A (zh) | 1997-04-23 |
CN1110903C true CN1110903C (zh) | 2003-06-04 |
Family
ID=8219991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96190184A Expired - Fee Related CN1110903C (zh) | 1995-02-03 | 1996-01-19 | 编码装置和译码装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5760718A (zh) |
EP (1) | EP0754373B1 (zh) |
JP (1) | JP3425152B2 (zh) |
KR (1) | KR100434207B1 (zh) |
CN (1) | CN1110903C (zh) |
AT (1) | ATE201943T1 (zh) |
DE (1) | DE69613181T2 (zh) |
TW (1) | TW290764B (zh) |
WO (1) | WO1996024194A1 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5943368A (en) * | 1996-07-08 | 1999-08-24 | U.S. Philips Corporation | Transmission, recording and reproduction of a digital information signal |
JP3235543B2 (ja) * | 1997-10-22 | 2001-12-04 | 松下電器産業株式会社 | 音声符号化/復号化装置 |
EP1746583B1 (en) * | 1997-10-22 | 2008-09-17 | Matsushita Electric Industrial Co., Ltd. | Sound encoder and sound decoder |
US6700509B1 (en) * | 1999-11-12 | 2004-03-02 | Koninklijke Philips Electronics N.V. | Device and method for processing a digital information signal |
US6574773B1 (en) * | 2000-03-09 | 2003-06-03 | Stephen A. Turk | Cost-effective high-throughput enumerative ENDEC employing a plurality of segmented compare tables |
KR100879942B1 (ko) * | 2002-02-16 | 2009-01-22 | 엘지전자 주식회사 | 채널품질지시자 코딩을 위한 기저수열 생성방법 |
US7030789B1 (en) | 2004-12-01 | 2006-04-18 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for applying modulation constraints to data using periodically changing symbol mappings |
US7064687B1 (en) | 2005-01-31 | 2006-06-20 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for modulating data using short block encoders |
US7071851B1 (en) | 2005-01-31 | 2006-07-04 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for implementing non-uniform constraints in modulation encoded data |
US7142134B2 (en) * | 2005-02-01 | 2006-11-28 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for generating modulation codes using running substitutions |
US7126502B2 (en) * | 2005-02-01 | 2006-10-24 | Hitachi Global Storage Technologies Netherlands B.V. | Techniques for using interleaved encoders to obtain modulation constraints |
US7696908B2 (en) * | 2006-01-04 | 2010-04-13 | Hitachi Global Storage Technologies Netherlands, B.V. | Techniques for reducing error propagation using modulation codes having a variable span |
TW200945797A (en) * | 2007-11-07 | 2009-11-01 | Ibm | Modulation coding and decoding |
CN101431335B (zh) * | 2007-11-07 | 2011-11-16 | 国际商业机器公司 | 用于调制编码和解码的方法、装置和系统 |
US7616134B1 (en) | 2008-06-19 | 2009-11-10 | International Business Machines Corporation | Systems and methods for enumerative encoding and decoding of maximum-transition-run codes and PRML (G,I,M) codes |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4792793A (en) * | 1987-05-28 | 1988-12-20 | Amdahl Corporation | Converting numbers between binary and another base |
US4818969A (en) * | 1984-08-09 | 1989-04-04 | Kronos, Inc. | Method of fixed-length binary encoding and decoding and apparatus for same |
US4989211A (en) * | 1988-05-12 | 1991-01-29 | Digital Equipment Corporation | Sector mis-synchronization detection method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU662930A1 (ru) * | 1976-07-19 | 1979-05-15 | Таганрогский радиотехнический институт им. В.Д.Калмыкова | Устройство дл приведени р-кодов фибоначчи к минимальной форме |
SU732864A1 (ru) * | 1976-12-22 | 1980-05-05 | Таганрогский радиотехнический институт им.В.Д.Калмыкова | Сумматор кодов фибоначчи |
EP0234070B1 (en) * | 1986-02-13 | 1994-12-07 | Kronos, Inc. | Apparatus for fixed-length binary encoding and decoding |
-
1996
- 1996-01-19 AT AT96900157T patent/ATE201943T1/de not_active IP Right Cessation
- 1996-01-19 CN CN96190184A patent/CN1110903C/zh not_active Expired - Fee Related
- 1996-01-19 WO PCT/IB1996/000045 patent/WO1996024194A1/en active IP Right Grant
- 1996-01-19 KR KR1019960705634A patent/KR100434207B1/ko not_active IP Right Cessation
- 1996-01-19 EP EP96900157A patent/EP0754373B1/en not_active Expired - Lifetime
- 1996-01-19 JP JP52337796A patent/JP3425152B2/ja not_active Expired - Fee Related
- 1996-01-19 DE DE69613181T patent/DE69613181T2/de not_active Expired - Fee Related
- 1996-01-25 TW TW085100894A patent/TW290764B/zh active
- 1996-02-02 US US08/599,527 patent/US5760718A/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4818969A (en) * | 1984-08-09 | 1989-04-04 | Kronos, Inc. | Method of fixed-length binary encoding and decoding and apparatus for same |
US4792793A (en) * | 1987-05-28 | 1988-12-20 | Amdahl Corporation | Converting numbers between binary and another base |
US4989211A (en) * | 1988-05-12 | 1991-01-29 | Digital Equipment Corporation | Sector mis-synchronization detection method |
Also Published As
Publication number | Publication date |
---|---|
US5760718A (en) | 1998-06-02 |
DE69613181D1 (de) | 2001-07-12 |
WO1996024194A1 (en) | 1996-08-08 |
EP0754373A1 (en) | 1997-01-22 |
KR970702622A (ko) | 1997-05-13 |
TW290764B (zh) | 1996-11-11 |
EP0754373B1 (en) | 2001-06-06 |
KR100434207B1 (ko) | 2004-11-03 |
DE69613181T2 (de) | 2002-01-31 |
ATE201943T1 (de) | 2001-06-15 |
JPH09511375A (ja) | 1997-11-11 |
JP3425152B2 (ja) | 2003-07-07 |
CN1148449A (zh) | 1997-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1110903C (zh) | 编码装置和译码装置 | |
CN105656604A (zh) | 一种比特交织极化编码调制方法及装置 | |
US7161507B2 (en) | Fast, practically optimal entropy coding | |
CN1122371C (zh) | 用于通信系统的交织/解交织设备和方法 | |
Witsenhausen | On the Structure of Real‐Time Source Coders | |
CN101485095B (zh) | 数据压缩 | |
US6304196B1 (en) | Disparity and transition density control system and method | |
Arnavut et al. | Block sorting and compression | |
CN1226980A (zh) | 相关器方法和设备 | |
CN1555626A (zh) | 正交变量扩展因子编码系统及方法 | |
CN1136662C (zh) | 寻找卷积反馈编码器起始状态的技术 | |
CN1393054A (zh) | 用于利用单工码产生(n,3)码和(n,4)码的装置和方法 | |
Shields | Cutting and stacking: a method for constructing stationary processes | |
Chow et al. | Failure of successive refinement for symmetric Gaussian mixtures | |
CN1251451A (zh) | 高效散列方法 | |
CN116257210A (zh) | 一种基于概率计算的空间并行混合乘法器及其工作方法 | |
CN1219305A (zh) | 用于产生变换的方法和设备 | |
CN1538629A (zh) | 在移动通信系统中映射和扩展数据码元的装置 | |
US4875180A (en) | Multi-function scaler for normalization of numbers | |
Lee et al. | A parallel architecture for arithmetic coding and its VLSI implementation | |
Kieffer et al. | Ergodic behavior of graph entropy | |
CN1145267C (zh) | 一种高效卷积编码方法 | |
Verhoeff | A new data compression technique | |
CN1274498A (zh) | 移动通信系统中的准正交码掩码生成设备 | |
CN108829649B (zh) | 基于hbase键值索引的复杂类型编码序列化算法的实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1024265 Country of ref document: HK |
|
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |