JPH09507345A - 集積回路パッケージ - Google Patents

Abstract

(57)【要約】 集積回路（ＩＣ）チップを収容し、そしてこのＩＣチップと電子部品との間でデータ信号及び電圧信号を電気的に接続させるための集積回路パッケージは、基材、この基材に取り付けられたＩＣチップ、及びこの基材上の少なくとも三つの伝導層を含む。これらの三つの伝導層は、少なくとも、ＩＣチップに第一の基準電圧信号（すなわち接地）を供給するための基材に隣接した第一の電圧層、ＩＣチップに第二の基準電圧信号（すなわち電源）を供給するための第二の電圧層、そして信号層を含む。速度を最高にし且つ複雑さを最小限にするために、ＩＣチップへのデータ信号の全ては信号層を通過させる。電源層及び接地層は接近して結合され、且つ有意の減結合キャパシタンスをもたらすために誘電率が比較的高い誘電体層で分離される。信号層から電源層を切り離すために低誘電率層が設けられる。複数の電気結線が、上記伝導層の少なくとも一つを介してＩＣチップのボンディングパッドと電子部品（例えばＰＣＢ）とを相互接続する。

Description

【発明の詳細な説明】 集積回路パッケージ 発明の分野 本発明は、集積回路パッケージに関し、より詳しく言えば集積回路のための高 性能パッケージに関する。 発明の背景 集積回路パッケージの機能は、回路を保護し、電力と信号を分配し、そして熱 を逃がすことである。半導体技術における急速な進歩は、半導体パッケージング 技術における開発を追い越している。具体的に言うと、集積回路の信号及び電源 (power)結線の数の増加、より大きなチップ寸法、増加した電力消費量、及びよ り高い動作周波数は、伝統的な半導体パッケージが信頼できる原価効率的な性能 を提供するのを損ねている。パッケージング技術における一部の最近の進歩はよ り高性能の集積回路の必要性の一部に呼応し始めてはいるが、多数のＩ／Ｏカウ ントで且つ密度の増加した集積回路がそれらの設計者により意図されたレベルま で性能を発揮するのを可能にするように改良されたパッケージング技術がなおも 必要とされている。 性能の問題を処理するために、現在、シンカッド(thin quad)フラットパック （TQFP）、ボールグリッドアレー(BGA)、テープオートメ化ボンディング(TAB)、 超薄型パッケージ、ベアーチップ又はチップオンボード(COB)、フリップ−チッ プアセンブリ及びマルチチップモジュール(MCM)といったようなパッケージング 技術が開発及び改良されている。 BGAにおいては、パッケージピンの代わりに、はんだボールのアレーが基板の 底に位置する。BGAは、周囲にリード線を配したパッケージに必要とされる微細 線印刷配線板を必要とすることなくより多数のＩ／Ｏカウントを可能にする。BG Aの歩留りは、微細ピッチのパッケージについてのそれらより一般的に高い。と 言うのは、それらには接点間により多くの空間があるからである。更に、BGAパ ッケージはリード線を損傷することなしにある程度の手荒な取扱いに耐えるのに 対し、微細なリード線部分ははんだ付けする前にリード線が曲がりあるいは破壊 しないように注意して取扱わなくてはならない。このように、BGAはピン当たり の値段を、QFPより良好でなければ同じ程度に良好にする。BGAのこのほかの利益 は、それらがパッケージと印刷回路板(PCB)との間の長さを短くわずかなものに し、これが信号のインダクタンスを低下させること、またそれらがQFPより低い プロファイルと小さなパッケージを持ち、これがより多くの部品を板上に配置す るのを可能にすることである。小さな寸法はまた、部品間の距離がより短いこと も意味し、やはり信号の遅れを軽減する。更に、BGAにはパッド間に大きなチャ ネルがあるので、より多くの信号が回路板を通過することができる。 殊に集積回路デバイスは今では空気流がほとんどあるいは少しもない場所でし ばしば使用されるので、半導体パッケージを設計するには電気的な必要条件のほ かに熱の放散が重要な要素になる。典型的に、熱の放散は増加させた空気の流動 （例えば送風機）により、また冷却装置を使用することによりなされている。熱 放散のための技術には、液体冷却技術、冷凍、及び浸漬が含まれる。ところが、 これらの技術は往々にして費用がかかり、ＩＣパッケージのためには実際的でな い。セラミックパッケージはプラスチックパッケージより高いワット数を取扱う ことができるが、セラミックは一般にプ ラスチックより高価でもあり脆くもある。プラスチックパッケージにおける熱の 放散を増加させるために、一部のパッケージはパッド間にサーマルビア（熱の通 り道（thermal vias））とヒートスプレダーを設ける。BGAにおけるパッド間の 空間は比較的大きいので、熱の通り道はチップの直ぐ下に配置することができる 。 パッケージの性能は、集積回路にどれだけたくさんのＩ／Ｏを提供することが できるか、信号分配路と電源分配路のインダクタンスをどれだけ低くするか、そ してパッケージがどれだけうまく熱を除去するかに関連して変化する。パッケー ジングの解決策の費用は、パッケージの費用、組み立てプロセス、そして組み立 てのタイプのために集積回路を用意する費用に関係して変化する。 BGAパッケージは、プラスチック、セラミック、そしてプラスチックとセラミ ックの上に薄膜を再分配することを利用して構成されている。最も普通の場合に は、集積回路はプラスチック又はセラミック基板にワイヤボンディングされる。 ダイを上に向け、その裏側を基板に結合させる。基板の反対側にははんだボール がある。次に、ダイの上部からワイヤボンディングを行い、基板へ扇形に広げる 。薄膜の再分配を使用する場合には、薄膜において上記の扇形に広げることがな されるので、ワイヤボンドの数をより多くしそして長さをいくらか短くすること ができる。Ｉ／Ｏの数の増加とワイヤボンドの長さの減少が有益であるとは言う ものの、ダイボンディングの面は基板より２５ミルほど高いので、ワイヤボンド は望ましいものよりなお長い。これは、およそ50ミルの最小ワイヤボンド長さを もたらし、電源部と接地部との距離は薄膜中を進んで電源／接地ビアに至る進路 のためにまだ遠い。その上、熱の通路はこの構成にあっては基板を通っており、 高性能の集積回路のためには不十分である。基板にサーマルビアを追加して伝熱 をいくらか向上させること ができるが、熱の流れはプリント配線板によってなおも制限される。薄膜再分配 を使用することはまた、パッケージに有意の費用を追加する。 ヒートスラグを備えたプラスチックパッケージと、セラミックパッケージは、 キャビティーとともに使用されていて、ダイはこのキャビティーに結合され、そ してパッケージはキャビティーを掘り下げた(cavity down)構成にされる。この 構成でもって中くらい〜多数のＩ／Ｏカウントを取扱うためには、パッケージに 多数の信号ボンディング棚部を組み込む。これらのパッケージは上記のもの以上 に熱的な性能の向上をもたらすとは言うものの、多数のボンディングの列が必要 なことはワイヤボンドの長さを有意に増加させる。150ミルの長さが普通である 。この配線長さは信号及び電源分配のインダクタンスを増加させて、動作周波数 、集積回路で同時に切り換えることができるＩ／Ｏの数を制限し、それゆえに集 積回路の性能を制限する。 フリップチップダイの付着（attach）は、上記の薄膜再分配パッケージととも に使用されており、Ｉ／Ｏ接続の数を大いに向上させている。とは言え、集積回 路での追加の金属処理(metalurgy)、集積回路のための下部構造の欠如あるいは このタイプの組み立てのための費用、そしてパッケージに金属のふたを加えるこ とが必要なことが、現在のところこの方法を法外に費用のかかるものにしている 。 セラミックパッケージのもう一つの欠点は、セラミックの熱膨張率(CTE)が印 刷回路板(PCB)、例えば代表的なFR-4回路板のようなもののCTEと非常に異なるこ とである。CTEの不整合ははんだ接合部とワイヤボンドに応力を生じさせかねず 、不十分な信頼性をもたらす。 半導体パッケージは、処理加工、試験及びはんだ付けの際に高温にさらされる 。それゆえに、パッケージは電気的性能を抑制あるいは劣化させることなく高温 に耐えることができることが重要である。パッケージ内の水又は湿分はパッケー ジの電気的性能低下の原因になりかねない。従って、処理加工中の湿分の吸収を 防ぐため処理加工中は注意を払わなくてはならない。 集積回路が回路設計者の意図する性能レベルで動作するのを可能にする集積回 路パッケージを提供することが、望ましいことであろ。更に、非常に信頼できて 取扱いが容易でもあり、高周波数で動作する集積回路により発生する熱エネルギ ーを放散することもできる上記のようなパッケージを提供することが望ましかろ う。更に、金属処理の変更又は標準的な半導体に金属層を追加することを必要と しないパッケージを提供することが望ましかろう。更に、既存のワイヤボンド組 み立ての下部構造を利用することができるパッケージを提供することが望ましか ろう。製作中に湿分をより少なく吸収する上記のような集積回路パッケージを提 供することも望ましかろう。 発明の概要 簡単に言えば、本発明は、現在入手可能なパッケージに優る多数の向上した動 作特性を提供する集積回路チップのためのパッケージを目的としている。本発明 のパッケージは、高密度の配線及びビアの形成、接近して結合された電源層(pow er layer)と接地層(ground layer)、全てのデータ信号が通過する単一の伝導層 、短いワイヤボンド長さ、ほとんどない湿分の吸収、そして良好な熱放散特性を 提供する。本発明の特性は、材料と層関係の構造との独特な組み合わせを使用す ることで得られる。 基本的形態において、本発明の集積回路パッケージは集積回路チップを収容し 、そしてその集積回路チップと電子部品、例として印刷回路板といったものとの 間でのデータ信号及び電圧信号の電気的接続性を提供する。このパッケージは、 ダイ付着領域と信号層領域を含む第一の面を持つ支持基材(carrier substrate) を含む。複数のボンディングパッドを有する集積回路チップは、基材のダイ付着 領域に取り付けられている。パッケージは、電気信号を伝えるため基材の信号層 領域に少なくとも三つの伝導層を有する。これらの伝導層は、データ信号の全て を送るための信号層と、そして少なくとも、第一の基準電圧信号を集積回路チッ プに供給するための第一の電圧層及び第二の基準電圧信号を集積回路チップに供 給するための第二の電圧層とを含む。複数の誘電体層がこれらの伝導層を互いに 切り離し、そして複数の電気結線がこれらの伝導層の少なくとも一つを介してチ ップボンディングパッドと電子部品とをそれらの間で電気信号を伝送するために 相互に接続する。 好ましい態様においては、本発明の集積回路パッケージはダイ付着領域、信号 層領域及び外周部を含む第一の面を有する支持基材を含む。複数のボンディング パッドを持つ集積回路チップを、基材のダイ付着領域に取り付ける。同様に、少 なくとも三つの伝導層を、電気信号を伝送するため基材の信号層領域に互いに重 ねて取り付ける。これらの伝導層は、信号層と、そして少なくとも、第一の基準 電圧信号を集積回路チップに供給するための第一の電圧層及び第二の基準電圧信 号を集積回路チップに供給するための第二の電圧層とを含み、データ信号の全て は信号層を通る。第一及び第二の電圧層は電源層と接地層を含む。電源層と接地 層は、分配インピーダンスに対し低電力を供給するため接近して結合される。伝 導層を互いに切り離すための複数の誘電体層が設けられ、また複数のワイヤボン ドがチップボンディングパッドと信号層とをそれらの間で電気信号を伝送するた めに相互接続する。カプセル封じ材を集積回路チップ及びワイヤボンドのまわり に形成することができて、集積回路チップ及びワイヤボンドをカプセルで封じる 。信号層と電圧層との間の第一の複数の相互接続ビアは、電圧層と集積回路チッ プに隣接して位置する信号層との間を電気的に接続し、そしてこの信号層に電気 的に接続された複数のパッケージリード線が電子部品とパッケージとの間を電気 的に接続する。信号層と電圧層との間の第二の複数の相互接続ビアは、パッケー ジリード線と第一及び第二の電圧層との間を電気的に接続し、基材の外周部の直 ぐ近くに位置する。 本発明のもう一つの好ましい態様では、集積回路パッケージは、ダイ付着領域 と信号層領域を含む第一の面を有する支持基材を含む。集積回路チップはダイ付 着領域に取り付けられ、集積回路チップは複数のボンディングパッドを含む。基 材の信号層領域には電気信号を伝送するために少なくとも三つの伝導層が設けら れ、これらの伝導層は少なくとも、集積回路チップに第一の基準電圧信号を供給 するための基材に隣接した第一の電圧層、集積回路チップに第二の基準電圧信号 を供給するための第二の電圧層、及び信号層を含み、データ信号の全ては信号層 を通る。これらの伝導層を互いに切り離すために複数の誘電体層が設けられ、第 二の電圧層と信号層とを切り離す誘電体層はシアネートエステルを含浸した延伸 膨張ポリテトラフルオロエチレンを含む。チップボンディングパッドと電子部品 とをそれらの間で電気信号を伝送するため伝導層のうちの少なくとも一つを介し て相互接続するために、複数の電気結線が施される。 図面の簡単な説明 上記の概要も、下記に示す本発明の好ましい態様の詳しい説明も 、添付の図面と関連して読めばよりよく理解されよう。本発明を例示する目的で 、それらの図面には現在において好ましい態様が示されている。とは言え、本発 明は示されたそのままの構成や手段に限定されないことを理解すべきである。こ れらの図面において、 第１図は本発明による集積回路パッケージの拡大断面図であり、 第２図は本発明による三つの伝導層を持つ集積回路パッケージの一部分を大き く拡大した断面図であり、 第３図は本発明による三つの伝導層を持つ第１図の集積回路パッケージの一部 分を大きく拡大した断面図であり、 第４図は本発明による補強体(stiffener)リングを含む集積回路パッケージの 拡大断面図であり、 第５図は三つの伝導層を有する第４図の集積回路パッケージの一部分を大きく 拡大した断面図であり、 第６図は四つの伝導層を有する第４図の集積回路パッケージの一部分を大きく 拡大した断面図であり、 第７図は本発明による第１図の集積回路パッケージの一部分を大きく拡大した 断面図であり、 第８図はランドグリッドアレー支持体の拡大断面図であり、 第９図は回路領域より大きい基材の断面図である。 発明の詳しい説明 以下の説明では、便宜のためのみに、一定の用語を使用するが、これは限定し ようとするものではない。「内側に」及び「外側に」という語は、集積回路パッ ケージの幾何学的中央及びその指定された部分に向かう方向及びそれらから遠ざ かる方向をそれぞれ指している。「上方」及び「下方」という語は、パッケージ 及びその指定された部分の反対側の方向を指す。ここでの用語は、具体的に述べ られた語、それらの派生語、及び同様の意味の語を包含する。 同様に、簡潔と明解のために、図に示された構成要素（エレメント）は必ずし も一定の縮尺で描かれていないことに注目されたい。例えば、構成要素のうちの 一部のものの寸法は明解にするため互いに関して誇張されている。 集積回路パッケージは知られており、何年もの間使用されているとは言うもの の、既知の集積回路パッケージは本発明において使用される材料と構成(feature )との独特の組み合わせを使用していない。本発明の好ましい態様は、ポリテト ラフルオロエチレン(PTFE)複合誘電体層を導電性の電源、接地及び信号層と組み 合わせる。この組み合わせは、水の吸収がより少なく、接近して結合された電源 層と接地層を可能にし、高密度の配線とビアの形成の実施を可能にする集積回路 パッケージを提供するために驚くべきほど良好な結果をもたらす。更に、全ての データ信号の伝送を信号層に限定し且つ電源と接地のために別個の層を設けるこ とによって、パッケージは優れた電気的特性を示す。熱の放散は、パッケージの 基材に取り付けたサーマルスプレダーを設けることによりなされる。既知の半導 体パッケージに優るこのほかの改良点も、以下に提示する本発明の説明から明ら かになろう。 図面を詳細に参照すれば、同様の数字は全図を通して同様の構成要素を指示し ており、10で一般的に指示された、集積回路パッケージの現在好ましい態様が示 されている。パッケージ10は、集積回路チップ22を収容し、そしてチップ22と電 子部品との間のデータ信号及び電圧信号の電気的な接続性をもたらす。電子部品 は、典型的には印刷回路板(PCB)であり、これは複数のそのほかの電子デバイス とともにある。 パッケージ10は、ダイ付着領域18と信号層領域20とを含む第一の 面16を有する支持基材14を含む。好適な基材材料は、標準的に使用されておりそ して当業者に知られているように、硬質の基材又は可撓性のフィルムでよい。例 えば、セラミック、シリコン、二酸化シリコン、金属、あるいはサーマルビアを 備えた強化プラスチック（例として、ガラス強化エポキシ、ガラス強化ポリイミ ド、ガラス強化ポリエステル、ガラス強化PTFE、単独であるいはガラスもしくは 他の強化用材料又は金属クラッドと組み合わせての、ポリイミド、ポリエステル 、及びこのほかの耐熱性熱可塑性プラスチック）といったような好適な材料を使 用することができる。基材14についてのこのほかの材料特性は下記においてより 詳しく検討される。 集積回路チップ22は、基材14のダイ付着領域18に取り付けられる。種々のＩＣ チップ22を本発明のパッケージ10とともに使用することができるが、とは言えパ ッケージ10はより具体的には、チップ22をパッケージ10に電気的に接続するため の複数のボンディングパッド24を含む高性能ＩＣチップ、例えばフルカスタムの 特定用途向け集積回路（ASIC）、セミカスタムASIC、及びその他の高性能ＩＣチ ップの如きもの、とともに使用することを目標とする。ＩＣチップ22のタイプは 、一般には、シリコンウェーハから切断されたダイを含むタイプである。このタ イプのＩＣチップ22は、当業者に一般的によく知られている。 一般に、ダイ付着領域18は基材14の第一の面16の中央に位置し、信号層領域20 で取り囲まれる。第１図に示したように、本発明の好ましい態様では、ダイ付着 領域18は基材14の第一の面16にくぼめて設けたキャビティーを含む。このキャビ ティーは、型での成形、ホトエッチング、又はルーチング(routing)によって、 基材14に非常に精密に切削あるいは形成され、そして、チップ22のボンディング パッド24と信号層領域20との電気的な相互接続が最小長さとなるよ うにチップ22よりもごくわずかだけ（20〜50ミル）大きくされる。キャビティー を形成する別法は、それを補強体リング54内にホトエッチング、ルーチング又は パンチングによって形成し、次いでこのリングを基材14に結合させてキャビティ ーを作ることである。チップ22は、キャビティー内にやはり非常に精密に整合さ せて配置されてから、ダイ付着領域18に取り付けられる。パッケージ10はどのよ うな特定の寸法のチップ22にも限定されず、寸法が例えば５〜20mm四方の範囲に わたるチップを収容するように構成することができる。多くのチップは正方形で あるとは言うものの、異なる形状のチップも本発明のパッケージ10に収容するこ とができることは当業者に明らかであろう。 チップ22は、チップ22が機械的に固定され、そしてチップ22とパッケージ10と の電気的接続に損傷を生じさせることがあろう動きを生じたりあるいは緩んだり することがないように、ダイ付着領域19に取り付けられる。当業者に知られてい るように、ダイ付着接着剤26、例えば伝導性液体エポキシといったものを使って チップ22をダイ付着領域18に取り付けることができ、あるいは他のダイボンド法 を使用してチップ22を基材14に取り付けることができる。とは言え、本発明の現 在好ましい態様では、ダイ付着接着剤26は熱的及び電気的に伝導性の熱可塑性接 着剤、例としてニュージャージー州JerseyCityのAlpha Metals Co.から入手でき るStaystik（登録商標）といったものである。伝導性接着剤は接着剤に懸濁され た伝導性粒子を有する。熱可塑性接着剤は、接着剤が溶融する際に粘稠になり、 従ってそれがチップ22の周囲に流れ出ずチップボンドパッド24を覆わないので使 用される。チップ22を基材14に固定するのに使用することができるこのほかの熱 可塑性接着剤は、1994年２月14日出願の米国特許出願第08/196,048号明細書に開 示されており、その明細書 は参照してここに組み入れられる。このように、チップ22を基材14の精密に大き さを合わせて形成されたキャビティー内に取り付けることにより、チップボンド パッド24とパッケージ10との相互接続の長さは最小限にされる。 次に、第２、３、７図を参照すれば、パッケージ10は更に、電気信号を伝送す るため、基材14の信号層領域20に少なくとも三つの伝導層を含む。これらの伝導 層は少なくとも、第一の基準電圧信号をチップ22に供給するための第一の電圧層 28と第二の基準電圧信号をチップ22に供給するための第二の電圧層30、そしてチ ップ22にデータ信号接続性を提供するための信号層32を含む。現在好ましい態様 では、第一の基準電圧層28は、接地信号をチップ22に供給するため基材14の信号 層領域20に隣接して取り付けられた基準接地層又は平面(plane)である。第一の 電圧層28は、電気伝導性の熱可塑性プラスチック、例えばチップ22を基材14に取 り付けるのに用いられる熱可塑性接着剤26の如きもので、基材14に取り付けられ る。実際、第２図に示したように、同じ接着剤26を使って第一の電圧層28を基材 14に取り付け、且つチップ22を基材14に取り付ける。あるいはまた、第一の電圧 層28は、接着剤で取り付ける代わりに基材14と一体に形成することもできる（第 ３図）。第一の電圧層28は伝導性材料、金属又は金属合金から構成され、好まし い態様ではそれは好ましくは金属、例えば銅、金、銀、ニッケル、アルミニウム 又はそれらの合金であるが、これらに限定はされず、そしてリングの厚さについ て言えばおよそ25〜500ミクロンの厚さである。これらの金属は、それらの熱的 及び電気的な伝導特性が優れているために選ばれるものである。とは言え、当業 者に知られているこのほかの伝導性材料、金属及び金属合金も、例えば銅−イン バー−銅(Copper Invar Copper)といったものも、使用することができる。 第二の電圧層30は、第一の電圧層28に平行な平面を構成し、好ましい態様では 、チップ22の如き集積回路で普通に使用される3.3〜５Ｖの電源信号のような基 準電圧レベルをチップ22に供給し、そして伝導性材料、金属又は金属合金から構 成され、これは好ましい態様では好ましくは金属、例えば銅、金、銀、ニッケル 、アルミニウム又はそれらの合金であるが、これらに限定はされず、厚さはおよ そ１〜25ミクロンである。第二の電圧層30（電源）は、有意のレベルの減結合（ decoupling）キャパシタンスを提供するために第一の電圧層28（接地）に接近し て結合される。減結合キャパシタンスが増加することの一つの利益は、データ信 号の個々の信号の完全性を損なうことなく、あるいは信号層32の信号線を同時に 切り換える影響を防ぐためデータ信号を特別に伝送する必要なしに、信号層32の データ信号を一層同時に切り換えるのを可能にすることである。 信号層32は、第一及び第二の電圧層28、30と平行な平面にある伝導性材料の層 を含む。信号層32は、パッケージ10内のチップ22へ及びチップ22からのデータ信 号の全てを伝送するための伝導層を提供する。他の伝導層28、30と同様に、信号 層32は伝導性材料、金属又は金属合金から構成され、それは好ましい態様では銅 又は銅−ニッケル−金であり、厚さがおよそ１〜25ミクロンである。データ信号 は、任意の適当な技術により、例えば削減(subtractive)、追加（additive）、 半追加（semiadditive）、又はリフトオフ技術により、信号層32でパターン化さ れる。このように、手短に言えば、第一の伝導層28は接地層であり、第二の伝導 層30は供給電圧層であり、そして第三の伝導層32は信号層である。 別の好ましい態様では、パッケージ10は、第６図に示したように、信号層32と 第一の電圧層28との間に位置する第四の伝導層36を含む。この第四の伝導層36は 、第三の電圧層として使用され、第一及 び第二の電圧層28、30に平行な平面を構成し、そしてチップ22に基準電圧レベル 、例えば3.3〜５Ｖの電源信号といったもの、を供給するために使用される。パ ッケージ10のこの態様は、接地のほかに二つの異なる電圧信号を使用することを 必要としあるいはそれらを使って動作するＩＣチップに二つの異なる電圧（例え ば3.3Ｖと５Ｖ）を供給するために使用される。第四の伝導層36は伝導性材料、 金属又は金属合金から構成され、それは好ましい態様では金属であり、例えば銅 、金、銀、ニッケル、アルミニウム又はそれらの合金といったものであるが、そ れらに限定はされず、そして厚さがおよそ１〜25ミクロンである。 本発明の残りの説明は一般的に、伝導層が三つのパッケージを参照して記載さ れているとは言うものの、第二の電源信号をＩＣチップ又は他の層に供給するた めの第四の伝導層36を任意の通常の方法により設けそして構成してもよいことを 理解すべきである。このように、本発明によるパッケージ10は四つの伝導層を持 つことができ、それらにおいて一つの層28は第一の基準電圧層、例えば接地平面 といったものを構成し、一つの層30は第二の基準電圧層を構成し、一つの層36は 第三の基準電圧層を構成し、そして一つの層32は信号伝送層を構成する。そのよ うなパッケージ10は、例えば3.3Ｖと５Ｖの両方の信号を使用するＩＣチップ22 を支持し、そして５Ｖの信号の劣化するのを制限する。現在の混合電圧部品は一 般に3.3Ｖと５Ｖの両方の信号を使って動作するとは言え、このほかの電圧レベ ルの信号を混ぜることができること、そして本発明は異なる混合電圧レベルを使 用して動作するＩＣチップを収容するのに使用することができることは、当業者 に明らかであろう。 パッケージ10は更に、伝導層を互いに切り離すための複数の誘電体層を含む。 第一の誘電体層38は、第一の電圧層28（接地）を第二 の電圧層30（電源）から切り離す。現在好ましい態様では、第一及び第二の電圧 層28、30間の第一の誘電体層38は一般に高い誘電率を持ち、この誘電率は、第一 及び第二の電圧層28、30間の減結合キャパシタンスを上昇させるため８〜25の範 囲にある。多くの材料が、第一及び第二の電圧層28、30を分離する誘電体層38の ために十分な電気的特性と材料強度を提供する。現在好ましい態様では、第一の 誘電体層38はフルオロポリマーを基にした材料、例えばシアネートエステル、チ タン酸バリウム、又は二酸化チタンを充填した、厚さがおよそ12〜75ミクロンの 範囲の延伸膨張ポリテトラフルオロエチレン（PTFE）膜といったものである。延 伸膨張PTFEはGoreの米国特許第3,953,566号明細書に記載されており、それは参 照によりここに取り入れられる。 第二の誘電体層40は、第二の電圧層30（電源）を信号層32から切り離す。現在 好ましい態様では、第二の誘電体層40は一般に低い誘電率を有し、この誘電率は 、信号層32を通過する時間を減らすため2.5〜3.2の範囲にある。多くの材料、例 えばエポキシ／ガラス、ポリイミド／ガラス、及び光で像を描くことのできるエ ポキシ類といったものが、第二の電圧層30と信号層32とを分離する誘電体層40の ために十分な電気的特性と材料強度を提供する。新しく利用できるポリイミド誘 電体は、シリコン又はアルミナ基材材料に合わせるために低い熱膨張率を持ち且 つ密閉シールしたパッケージで使用するのを可能にするため低いガス発生特性と 高い熱安定特性を持つとは言うものの、これらの材料の誘電率はなおも一般に3. 2より高い。現在好ましい態様では、第二の誘電体層40はフルオロポリマーを基 にした材料であり、好ましくは、誘電率がおよそ2.6の、シアネートエステルを 充填した延伸膨張ポリテトラフルオロエチレン（PTFE）、又は誘電率がおよそ2. 9の、二酸化ケイ素を充填した延伸膨 張PTFE膜から構成される。好ましくは、第二の誘電体層40は厚さがおよそ12〜50 ミクロンの範囲にある。 PTFEは非常に薄い層（５ミクロン未満）にすることができるので、PTFEの誘電 体層を使用することは電源層28と接地層30を非常に接近して結合するのを可能に し、それにより現在の周縁でボンディングしたチップパッケージに比べて有意に 低いインダクタンスのボンド経路を提供する。このより低いインダクタンスは、 ＩＣチップ22を非常に高い周波数で動作させるのを可能にする。先に検討したよ うに、プラスチックパッケージは湿分を吸収する問題にさらされる。その上、一 部の誘電体材料は親水性であり、脱水処理と、長期の製品安定性を保証するため のこのほかの方策を必要とする。PTFEは吸水が少ないので、水の吸収と保持によ って引き起こされる信頼性の問題は最小限にされる。更に、フルオロポリマーを 基にした材料の誘電体層38、40の弾性は、パッケージ10が基材14とチップ22との 間の機械的応力、例えばソケットに差し込む際にチップ22にかかる圧力といった ものを調節するのを可能にする。これは、チップ22（例えばシリコン）と電子部 品（例えばFR-4印刷回路板）とのCTEの差による応力の一部を軽減する助けとな る。第一及び第二の誘電体層38、40は、パッケージ10の製作中に、積層され、あ るいはそれぞれ第一の電圧層28と第二の電圧層30とに同じようにくっつけられる 。 パッケージ10は更に、ＩＣチップ22のボンディングパッド24と電子部品との間 で電気信号を伝送するため伝導層28、30、32、36のうちの少なくとも一つを介し てそれらを相互接続するための複数の電気結線を含む。現在好ましい態様では、 チップのボンディングパッド24はそれぞれ、ボンドワイヤ44により信号層32の信 号層ボンディングパッド42に電気的に接続される。もちろん、当業者には、ＩＣ チップのパッドの一部は使用されないのが普通であるので、あるいはＩＣチップ のパッドの一部は、チップ22をパッケージに、例えば本発明のパッケージ10の如 きものに組み込む前に、良好なダイを選ぶためチップがなおウェーハ上にある間 にそれを試験する場合に試験ポイントとして使用されるだけであるので、あらゆ るチップボンディングパッド24を使用しなくてもよいことが理解されよう。ボン ドワイヤ44は高伝導性の材料、例として金あるいはアルミニウムといったものか ら構成される。ワイヤの長さを非常に短くすることにより、パッケージ10は寄生 キャパシタンス及びインダクタンスを低下させ、それにより信号の帯域幅を増大 させる。チップのパッドから信号層のパッドまでをどのようにワイヤボンドする かは当業者によく知られており、それゆえにこの方法はここで更に詳しく説明は しない。 信号層32の信号層ボンディングパッド42は、信号層32の信号トレースに接続さ れ、あるいは電源信号と接地信号について言えば、信号層ボンディングパッド42 は第二の電圧層30かあるいは第一の電圧層28に、それぞれ、信号層28と第二の電 圧層30との間に延在するビア46及び第二の電圧層30と第一の電圧層28との間のビ ア48によって接続される。伝導層28、30、32を相互接続するのに使用されるビア 46、48は、直径がおよそ25ミクロンである。そのような直径のビア46、48を設け ることにより、信号層32で非常に高密度の信号の伝送が可能になる。パッケージ 10は非常に短いボンドワイヤ44を備えるので、パッケージ10は有意の性能の利点 、例えば低下した信号インダクタンスといったものをもたらす。その上、ＩＣチ ップ22への及びそれからのデータ信号の全てを伝送するために別個の層32を設け ることにより、信号層32はデータ信号の高密度の伝送／トレーシングを可能にし 且つ利用する。信号層32での個々の信号のトレースは 幅がおよそ25ミクロンであり、隣接する信号線からおよそ25ミクロンの間隔があ いている。信号層32に高密度の配線を備えることにより、信号層ボンディングパ ッド42は比較的つまった間隔をあけ、且つチップボンディングパッド24に隣接す る。従って、ＩＣチップ22のパッド24のピッチと信号層32のパッド42のピッチと の間には差がほとんどない。これは、ボンドワイヤ44の長さを最小限にするのに 重要な要素であり、そしてこのことは先に検討したように信号伝播の遅れを低減 する。伝導層は、通常の方法によりビアで相互接続してもよい。 現在好ましい態様では、パッケージ10は更に、ＩＣチップ22とボンドワイヤ44 をカプセル封じするため好ましくはＩＣチップ22、ボンドワイヤ44及び信号層32 の少なくとも一部分の上に形成された、カプセル封じ材50を含む。カプセル封じ 材50は、ＩＣチップ22と繊細なボンドワイヤ44を物理的及び環境的な損傷から保 護する。カプセル封じ材５０は、好ましくは、ＩＣチップ22とボンドワイヤ44を 覆ってオーバーモールディングされる低モジュラスのプラスチックである。シリ コーン、エポキシ、シリコーン−エポキシ樹脂や同様の材料を使用することがで き、それらは当業者に知られている。 複数のパッケージリード線52を電気的に接続するため第一及び第二の電圧層28 、30を信号層32に電気的に接続するために、第一の複数の相互接続ビア46、48と 同様の、第二の複数の相互接続ビアを設ける。現在好ましい態様では、これらの 第二の複数の相互接続ビアは、基材14の外周部に隣接して且つパッケージリード 線52の直ぐ近くに位置する。第二の複数のビアは、パッケージリード線52とＩＣ チップ22とを電気的に接続するため、選ばれた前もって決められた複数のパッケ ージリード線52を第一及び第二の電圧層28、30に電気的に接続するために設けら れる。第二の複数のビアは、第一の複数 のビア46、48と同じような大きさ、形状にして形成され、直径がおよそ25ミクロ ンである。好ましい態様では、パッケージ10は電源層30及び接地層28に接続する ためだけにビアを使用し、そして信号層32自体への信号の伝送を制限することに よって信号ビアの使用を完全になくす。 パッケージリード線52は、パッケージ10と一般には印刷回路板である電子部品 とを電気的に接続する。本発明の現在好ましい第一の態様では、第１図と第４図 に示したように、パッケージリード線52はボールグリッドアレー(BGA)を含み、 これにおいてははんだボールが、好ましくは信号層32とパッケージ10の外周部の 直ぐ近くで、信号層32の上にエリアアレーの構成でもって取り付けられる。BGA は、小規模のフットプリント(footprint)でピン数の多いデバイスをより良好に 製造するのを可能にすることが知られている。例えば、Ｉ／Ｏカウント数が100 以下から500以上の範囲に及ぶ0.5ミクロンのCMOS ASICを収容するのにパッケー ジ10を使用することができる。このように、様々なＩＣチップ22をパッケージ10 に収容することができ、パッケージ10は何らかの特定の回路タイプ、例えばCMOS あるいはガリウムひ素回路といったものを収容することに限定されないことを、 当業者は理解するはずである。はんだボールは、90％Pb−10％Snはんだ合金、63 ％Pb−37％Sn、すず−ビスマス、あるいはこのほかの典型的な相互接続用金属材 料から構成することができる。BGA用に使用される90％Pb−10％Snはんだ合金は 、典型的な表面実装組み立ての間に溶融及び崩壊せず、良好な取り付け信頼性を 提供する。更に、90％Pb−10％Snはんだは共融はんだや疑似共融はんだ（例えば 62％Sn−36％Pb−２％Ag）よりも耐疲労性である。はんだボールは、通常の表面 実装法を使用して任意の基材へ直接リフローではんだ付けすることができる。BG Aで使用されるはんだパ ッドのはんだ付け可能な表面の公称の直径は、プラスチックBGAについては23〜2 5ミル以上、セラミックBGAについては28.5ミルである。この直径の違いは、セラ ミックBGAはボードに実装した接合部の孤立高さを増加させるのにより大きな直 径のはんだボール（典型的に、プラスチックBGAについての30ミルと比べて、セ ラミックBGAについては35ミル）を使用する傾向があるためである。パッケージ1 0は、低プロファイル（150ミクロン）のはんだバンプ又は他の通常のBGAはんだ ボールを使用することもできる。バンプのピッチ（すなわちバンプからバンプま での最小距離）は0.5〜1.5mmの範囲にある。はんだバンプは、標準的な引上げ− 載置（pick-and-place）組み立て装置と赤外エネルギー、気相、又は高温ガスは んだ付け技術を使用して、通常のFR-4印刷回路板にリフローではんだ付けするこ とができる。 プラスチックBGAのはんだ接合部は、固相線(solidus)（融解温度）が179〜183 ℃であり、リフローする間におよそ10ミルつぶれる。つぶれるボールは、表面実 装組み立てのためにパッケージ10を配置する前に電子部品(すなわちPCB)に適用 されたはんだペーストとともに、PBGAにつきまとうパッケージのいくらかの反り を調節する。現在のJedec標準規格は、BGAの同一平面性(coplanarity)がセラミ ック又はプラスチックのBGAについての記載において0.15mm（5.91ミル）又はそ れより良好であることを規定している。セラミック体の平坦性がJedecのガイド ライン内で通常申し分がないCBGAの場合には、つぶれる接合部の免除は必要ない 。その上に電子部品に電気結線を施せば、BGAはんだ接合部は機械的な取り付け の完璧な手段となる。BGAパッケージ10のボールのアレーは、熱サイクル温度行 程の適用中におけるパッケージ10と電子部品との異なる熱膨張を最終的に全て吸 収する。この異なる膨張は、パッケージ10及び 電子部品(PCB)の熱膨張率が同じでないことと、パッケージ10内での温度勾配の 結果である。プラスチックBGAについて言えば、不整合の主要な原因である材料 はシリコンＩＣ22自体であり、これはパッケージを構成するその他の材料、例と してBT／ガラス、PBGA基材、モールドコンパウンド、FR-4／ガラス、銅及びはん だといったものの大部分よりも熱膨張率がほとんど１オーダー小さい。そのため に、ダイ又は回路の下のはんだ接合部が最大のひずみを示し、そして熱サイクル において最初に破壊することが示されている。はんだ接合部の信頼性はまた、ダ イの大きさに比例する。セラミックBGAの場合の膨張不整合の原因はセラミック 体自体であり、これはそれが搭載される典型的な印刷回路板の約１／４から半分 の膨張率を持つ。セラミックBGAでは、はんだ接合部の破壊はパッケージの中央 から一番遠い接合部で最初に起こる。 本発明は、はんだバンプの孤立高さを増加させずに、通常のプラスチックBGA パッケージにおけるシリコンの不整合の影響を減らし且つセラミックBGAパッケ ージにおけるはんだ接合部の疲労を軽減するパッケージの改良をもたらす。掘り 下げ(cavity down)の設計は、ダイの下のはんだボールの可能性を除去する。特 別な高いリードはんだのバンプ又はカラムは、CTEの不整合の応力がCTEが印刷回 路板により近い基材材料を選ぶことにより緩和されるので必要ない。これは、回 路板との界面に対し応力の少ないパッケージを可能とし、そして、基材14と印刷 回路板とのCTEの不整合により引き起こされる典型的な問題であるはんだ取り付 けの割れ破壊の可能性を実質的に除去する。これは、パッケージ10を従来のプラ スチックのBGAパッケージよりも大きいダイのために、またセラミックより大き いパッケージ寸法のために使用するのを可能にする。 第二の好ましい態様では、パッケージリード線52はランドグリッ ドアレーを構成する。第８図に示したように、ランドグリッドアレーは、パッケ ージ10と電子部品との相互接続がリフローしたはんだボールによる代わりにソケ ット、エラストマーのコネクタ、又は他の方法によりなされることを除いて、ボ ールグリッドアレーと同様である。 パッケージリード線52の配置は本発明のパッケージ10によって抑制されず、信 頼できる性能と組み立て収率のために最適に配置することができる。例えば、コ ンタクトパッドを50ミル（1.27mm）離しあるいはもっと近くすることができる。 パッケージ用の材料は、熱の放散にやはり重要な要素である。高性能ＩＣはか なりの量の電力を浪費するので、パッケージは発生する熱を除くために良好な熱 の通り道を供給しなくてはならない。ＩＣの過度の温度は回路の電気的性能を劣 化させかねず、あるいはＩＣもしくはパッケージの早い時期の故障の原因となり かねない。大抵のプラスチックの不十分な伝熱特性は熱の放散を制限する。セラ ミックは伝熱がプラスチックパッケージより良好であるが、パッケージ10にとっ て利用可能な基材の選択のうちの多くのものほど伝導性ではない。本発明のパッ ケージ10は、例えば銅、銅（20％）−インバー（60％）−銅（20％）、銅（20％ ）−モリブデン（60％）−銅（20％）、アルミニウム、アルミナ、窒化アルミニ ウム、炭化ケイ素、ムライト、コージーライト、インバー（100％）、モリブデ ン、シリコン、又は同様の材料といったような、熱を伝える基材14のための材料 を使用することにより、有意の熱の放散を可能にする。ヒートシンクのために表 面積を追加することが必要とされる場合には、基材14は信号領域の面積を超える ことができる。この構成の例を第９図に示す。 好ましい態様では、基材14はサーマルスプレダーを含み、そして ＩＣチップ22が基材14へ直接、好ましくは熱伝導性の薄い熱可塑性接着剤24によ り、取り付けられることから、ＩＣチップ22で発生した熱は基材14を通ってチッ プ22から去ってゆく。現在好ましい態様では、サーマルスプレダーは銅から構成 される。と言うのは、銅はCTEが印刷回路板に匹敵すると同時に優れた熱の放散 をもたらすからである。更に、熱の放散を増進するためパッケージ10にヒートシ ンクを取り付けることができよう。 あるいはまた、ＩＣチップ22と基材14とのCTEの差がダイの割れを招く莫大な 剪断力のもとになりかねないので、基材14の材料、例えば窒化アルミニウム、炭 化ケイ素、ムライト、コージーライト、シリコン、又は同様の材料といったもの は、基材14のCTEがＩＣチップ22のCTEに接近するように選ぶことができる。ある いはまた、基材14の材料は、基材14のCTEが電子部品のCTEとＩＣチップ22のCTE の値の中間になるように選ぶことができる（例えば、銅（20％）−インバー（60 ％）−銅（20％）、銅（20％）−モリブデン（60％）−銅（20％）、あるいは同 様の材料）。更に、熱の放散をもたらすほかに、金属基材はEMIノイズを抑制す るための有効接地面(ac-tive ground plane)として使用することができる。 積層パッケージにあっての問題の一つは、それらが熱にさらされると反りやす いことである。反りを防ぐためには、第４〜６図に示したように、伝導層28、30 、32を基材14へ取り付ける前に補強体リング54に作りつけることができる。補強 体リング54は、屈曲モジュラスが高い材料、例えば銅、銅（20％）−インバー（ 60％）−銅（20％）、銅（20％）−モリブデン（60％）−銅（20％）、アルミニ ウム、アルミナ、窒化アルミニウム、炭化ケイ素、ムライト、コージーライト、 インバー（100％）、モリブデン、シリコン、又は同様の材料といったようなも のから構成することができ、そして好ま しくは基材14の組成と同じである。 上述の説明から、本発明の好ましい態様は優れた電気的性能特性を示す集積回 路パッケージ10を含むことが分かる。この集積回路パッケージ10は、高周波数で 動作するＩ／Ｏカウント数の多いＩＣチップを収容するのに理想的に適している 。パッケージ10はリード線と全パッケージインダクタンスを最小限にし、有意の 減結合キャパシタンスを提供する。その上、パッケージ10は優れた熱の放散をも たらす。パッケージ10の信頼性は、パッケージ10のCTEをＩＣチップ22のCTEに合 わせることができることから非常に良好である。更に、本発明によるパッケージ 10は様々なＩ／Ｏ方法論（例えばボールグリッドアレー、ランドグリッドアレー ）を使って製作することができ、従って本発明はどのような特定のＩ／Ｏタイプ のパッケージにも特に限定されるべきでない、ということは明らかである。 本発明の発明概念から逸脱することなく、上記の態様に対して変更や改変を行 うことができることが認められよう。従って、本発明は開示された特定の態様に 限定されず、請求の範囲により明らかにされる本発明の範囲と精神内にある全て の改変や変更を含めようとするものであることが理解される。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＡＭ，ＡＴ，ＡＵ，ＢＢ，Ｂ Ｇ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＭＸ，ＮＬ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＩ，ＳＫ， ＴＪ，ＴＴ，ＵＡ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．集積回路チップを収容し、そしてデータ信号及び電圧信号を当該集積回路 チップと電子部品との間で電気的に接続させるための集積回路パッケージであっ て、 ダイ付着領域と信号層領域とを含む第一の面を有する支持基材、 複数のボンディングパッドを含み、上記ダイ付着領域に取り付けられた集積回 路チップ、 電気信号を伝えるため上記基材の信号層領域にある少なくとも三つの伝導層で あって、信号層と、そして少なくとも、上記集積回路チップに第一の基準電圧信 号を供給するための第一の電圧層及び上記の集積回路チップに第二の基準電圧信 号を供給するための第二の電圧層とを含み、データ信号の全てが当該信号層によ り伝送される、少なくとも三つの伝導層、 これらの伝導層を互いに切り離すための複数の誘電体層、 上記チップボンディングパッドと上記電子部品とをそれらの間で電気信号を伝 送するため上記伝導層の少なくとも一つを介して相互接続するための複数の電気 結線、 を含む集積回路パッケージ。 ２．前記第一の電圧層が前記集積回路チップに接地信号を供給するため前記基 材に隣接した基準接地層を構成し、前記第二の電圧層がこの基準接地層に接近し て結合した基準電圧層を構成している、請求の範囲第１項記載のパッケージ。 ３．前記少なくとも三つの伝導層が四つの伝導層を含み、当該四つの層が、前 記集積回路チップに接地信号を供給するための前記基材に隣接した基準接地層、 当該集積回路チップに第一の電圧信号を供給するための当該基準接地層に接近し て結合した第一の基準電圧 層、当該集積回路チップに第二の基準電圧を供給するための第二の基準電圧層、 及び信号層を含む、請求の範囲第１項記載のパッケージ。 ４．前記第一の電圧層が電気伝導性の熱可塑性プラスチックで前記支持基材に 取り付けられる接地平面を構成している、請求の範囲第１項記載のパッケージ。 ５．前記第一の電圧層が前記支持基材と一体である接地平面を構成している、 請求の範囲第１項記載のパッケージ。 ６．前記第一の電圧層が前記支持基材に隣接した接地平面を構成し、前記第二 の電圧層が当該第一の電圧層に平行な平面を構成し、前記信号層が当該第二の電 圧層に平行な平面を構成しており、当該信号層と当該第二の電圧層との間の前記 誘電体層が低い誘電率を有する、請求の範囲第１項記載のパッケージ。 ７．前記低誘電率の層がフルオロポリマーを基にした材料の層を含む、請求の 範囲第６項記載のパッケージ。 ８．前記フルオロポリマーを基にした材料の層がシアネートエステルを充填し たPTFEを含む、請求の範囲第７項記載のパッケージ。 ９．回路層が周辺を含み、前記基材がこの回路層の周辺を越えて延在している 、請求の範囲第１項記載のパッケージ。 10．前記第一の電圧層が前記支持基板に隣接した接地平面を構成し、前記第二 の電圧層が当該第一の電圧層に平行な平面を構成し、前記信号層が当該第二の電 圧層に平行な平面を構成しており、当該第一及び第二の電圧層の間の誘電体層が 高誘電率を有する、請求の範囲第１項記載のパッケージ。 11．前記ダイ付着領域が前記支持基材の第一の面にくぼめて設けたキャビティ ーを含む、請求の範囲第１項記載のパッケージ。 12．前記集積回路チップが熱可塑性の伝導性接着剤で前記ダイ付 着領域に取り付けられている、請求の範囲第11項記載のパッケージ。 13．前記支持基材がサーマルスプレダーを含む、請求の範囲第１項記載のパッ ケージ。 14．前記集積回路チップが熱可塑性接着剤で前記サーマルスプレダーに取り付 けられている、請求の範囲第13項記載のパッケージ。 15．前記サーマルスプレダーが金属を含む、請求の範囲第13項記載のパッケー ジ。 16．前記金属が前記電子部品の熱膨張率に匹敵する熱膨張率を有する、請求の 範囲第15項記載のパッケージ。 17．前記支持基材が前記集積回路チップの熱膨張率に匹敵する熱膨張率を有す る、請求の範囲第１項記載のパッケージ。 18．前記支持基材が前記集積回路チップの熱膨張率と前記電子部品の熱膨張率 の中間の熱膨張率を有する、請求の範囲第１項記載のパッケージ。 19．前記チップボンディングパッドと前記電子部品とを相互接続するための前 記複数の電気結線が、 当該パッケージと当該電子部品とを電気的に接続するため前記伝導層の少なく とも一つに電気的に接続された複数のパッケージリード線、 前記集積回路チップボンディングパッドと前記伝導層の少なくとも一つとの間 の複数の電気結線、 前記第一及び第二の電圧層へ複数のチップボンディングパッドを電気的に接続 するための、おのおのが前記伝導層を前記第一及び第二の電圧層の一つへ接続す る、前記チップボンディングパッドが接続される伝導層から少なくとも第一及び 第二の電圧層に至る第一の複数の相互接続ビア、 前記第一及び第二の電圧層へ複数のパッケージリード線を電気的に接続するた めの、おのおのが前記伝導層を前記第一及び第二の電圧層の一つへ接続する、前 記パッケージリード線が接続される伝導層から少なくとも第一及び第二の電圧層 に至る第二の複数の相互接続ビア、 を含む、請求の範囲第１項記載のパッケージ。 20．前記チップボンディングパッドと前記伝導層の前記少なくとも一つとの間 の電気結線がワイヤボンドを含む、請求の範囲第19項記載のパッケージ。 21．前記集積回路チップと前記ワイヤボンドとをカプセル封じするため当該集 積回路チップと当該ワイヤボンドの周りに形成されたカプセル封じ材を更に含む 、請求の範囲第20項記載のパッケージ。 22．前記第一及び第二の電圧層を前記チップボンディングパッドに接続するた めの前記第一の複数の相互接続ビアが、当該チップボンディングパッドと当該第 一及び第二の電圧層との間の相互接続の距離が最小限になるよう前記ダイ付着領 域に隣接している、請求の範囲第19項記載のパッケージ。 23．前記パッケージリード線を前記第一及び第二の電圧層に接続するための前 記第二の複数の相互接続ビアが前記支持基材の外周部に隣接している、請求の範 囲第22項記載のパッケージ。 24．前記パッケージリード線がボールグリッドアレーを構成している、請求の 範囲第19項記載のパッケージ。 25．前記パッケージリード線がランドグリッドアレーを構成している、請求の 範囲第19項記載のパッケージ。 26．集積回路チップを収容し、そしてデータ信号及び電圧信号を当該集積回路 チップと電子部品との間で電気的に接続させるための集積回路パッケージであっ て、 ダイ付着領域、信号層領域及び外周部を含む第一の面を有する支持基材、 複数のボンディングパッドを含み、上記ダイ付着領域に取り付けられた集積回 路チップ、 電気信号を伝えるため上記基材の信号層領域にある少なくとも三つの伝導層で あって、信号層と、そして少なくとも、上記集積回路チップに第一の基準電圧信 号を供給するための第一の電圧層及び上記集積回路チップに第二の基準電圧信号 を供給するための第二の電圧層とを含み、データ信号の全てが当該信号層により 伝送され、且つ前記第一及び第二の電圧層が電源層及び接地層を構成しており、 当該電源層及び接地層が接地インダクタンスに低電力を供給するため接近して結 合されている、少なくとも三つの伝導層、 これらの伝導層を互いに切り離すための複数の誘電体層、 上記チップボンディングパッドと上記信号層とをそれらの間で電気信号を伝送 するため相互接続するための複数のワイヤボンド、 上記集積回路チップと上記ワイヤボンドとをカプセル封じするため当該集積回 路チップと当該ワイヤボンドの周りに形成されたカプセル封じ材、 上記電圧層と上記集積回路チップに隣接して位置する上記信号層とを電気的に 接続するための、当該信号層と当該電圧層との間の第一の複数の相互接続ビア、 上記電子部品と当該パッケージとを電気的に接続するための、上記信号層に電 気的に接続された複数のパッケージリード線、 上記基材の外周部の直ぐ近くに位置しており、上記パッケージリード線と上記 第一及び第二の電圧層とを電気的に接続するための、上記信号層と当該電圧層と の間の第二の複数の相互接続ビア、 を含む集積回路パッケージ。 27．集積回路チップを収容し、そしてデータ信号及び電圧信号を当該集積回路 チップと電子部品との間で電気的に接続させるための集積回路パッケージであっ て、 ダイ付着領域と信号層領域とを含む第一の面を有する支持基材、 複数のボンディングパッドを含み、上記ダイ付着領域に取り付けられた集積回 路チップ、 電気信号を伝えるため上記基材の信号層領域にある少なくとも三つの伝導層で あって、少なくとも、上記集積回路チップに第一の基準電圧信号を供給するため の上記基材に隣接した第一の電圧層、上記集積回路チップに第二の基準電圧信号 を供給するための第二の電圧層、及び信号層を含み、データ信号の全てが当該信 号層により伝送される、少なくとも三つの伝導層、 これらの伝導層を互いに切り離すための複数の誘電体層であって、上記第二の 電圧層と上記信号層とを切り離している誘電体層がシアネートエステルを充填し た延伸膨張ポリテトラフルオロエチレンを含んでいるもの、 上記チップボンディングパッドと上記電子部品とをそれらの間で電気信号を伝 送するため上記伝導層の少なくとも一つを介して相互接続するための複数の電気 結線、 を含む集積回路パッケージ。