JPH09503116A - ブートストラップダイオードエミュレータを用いるブリッジ回路用ドライバ回路 - Google Patents
ブートストラップダイオードエミュレータを用いるブリッジ回路用ドライバ回路Info
- Publication number
- JPH09503116A JPH09503116A JP8504854A JP50485496A JPH09503116A JP H09503116 A JPH09503116 A JP H09503116A JP 8504854 A JP8504854 A JP 8504854A JP 50485496 A JP50485496 A JP 50485496A JP H09503116 A JPH09503116 A JP H09503116A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- driver circuit
- voltage
- electrode
- bootstrap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/31—Indexing scheme relating to amplifiers the switching power stage comprising circuitry for emulating the behaviour of a bootstrap diode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
高電圧半ブリッジ回路の外部下側及び上側パワートランジスタをそれぞれ駆動する下側駆動モジュール及び上側駆動モジュールを有する半ブリッジドライバ回路が、上側駆動モジュールを附勢する外部ブートストラップキャパシタを充電する、チップ上のブートストラップダイオードエミュレータを有している集積回路チップ内に設けられている。上側駆動モジュールは絶縁されたウェル内に設けられ、ダイオードエミュレータは、その主電流を流す素子としてウェルの周縁に沿って形成されたLDMOSトランジスタを有している。このLDMOSトランジスタは、下側パワートランジスタが導通状態に駆動されるのと同時に導通状態に駆動される。クランピング手段及び電流源が、LDMOSトランジスタのバックゲートを確実にバイアスするとともにLDMOSトランジスタの起動中にバックゲートに形成される寄生トランジスタにより引かれる電流を制限する。
Description
【発明の詳細な説明】
ブートストラップダイオードエミュレータを用いるブリッジ
回路用ドライバ回路
本発明は出力端子と高電圧直流電源の下側電圧ライン及び上側電圧ラインとの
間にそれぞれ接続された下側パワートランジスタ及び上側パワートランジスタを
有するブリッジ回路を駆動するとともに、第1端が前記出力端子に結合されてい
る当該第1端と第2端とを有するブートストラップキャパシタを充電するドライ
バ回路であって、このドライバ回路が
電源出力端に前記下側電圧ラインに対する制御電圧を発生する電源手段と、
前記電源出力端に結合され、前記制御電圧により附勢される下側駆動モジュー
ルであって、下側駆動制御信号を下側パワートランジスタの制御電極に供給して
下側パワートランジスタを交互に導通及び非導通とする手段を有する当該下側駆
動モジュールと、
前記ブートストラップキャパシタの両端間のブートストラップ電圧によって附
勢するためにこのブートストラップキャパシタに結合されるようになっている上
側駆動モジュールであって、上側駆動制御信号を上側パワートランジスタの制御
電極に供給して上側パワートランジスタを交互に導通及び非導通とする手段を有
する当該上側駆動モジュールと、
LDMOSトランジスタを有し、前記ブートストラップキャパシタを前記ブー
トストラップ電圧まで充電させるブートストラップダイオードエミュレータ手段
であって、前記LDMOSトランジスタは、前記電源出力端に結合されたソース
電極と、前記ブートストラップキャパシタの前記第2端に結合されるようになっ
ているドレイン電極と、下側パワートランジスタが導通状態に駆動された際に前
記LDMOSトランジスタを導通状態に駆動するための負荷制御回路を経て前記
下側駆動モジュールに結合されたゲート電極と、バックゲート電極とを有するド
ライバ回路に関するものである。
このようなドライバ回路は本出願の優先日後に発行された米国特許第5,37
3,435号明細書から既知である。ブリッジ回路は、放電ランプ用の電子安定
器、切換モード電源、モータ駆動及びDC−AC変換器に用いうる。上側駆動モ
ジュールはモノリシック集積回路中に形成された絶縁されているウェル内に設け
られており、LDMOSトランジスタはこのウェルの周縁の一部に沿って形成さ
れている。LDMOSトランジスタを通る電流はウエルの周縁に対し垂直に流れ
、所要の電流を流す容量はウェルの周縁に沿うLDMOSトランジスタを充分な
長さに選択することにより得られるようにしている。LDMOSトランジスタの
降伏電圧はウェルの周縁の絶縁特性によって決まる。その理由は、LDMOSト
ランジスタを形成するのに用いられる構造に等価の構造がウェルの周縁に浮動ウ
ェルを形成する為である。
ブートストラップダイオードエミュレータを用いることにより、単一チップ上
のドライバ回路以外の素子と一緒にこのエミュレータを実現しうるという重要な
利点が得られる。この場合、個々の素子を用いる場合よりも廉価で信頼的な方法
でダイオード機能を実現しうる。
上述したダイオードエミュレータ手段と関連する欠点は、LDMOS装置に固
有の寄生トランジスタがあるということであり、これら寄生トランジスタの1つ
は寄生PNPトランジスタであり、そのエミッタ及びベースはそれぞれLDMO
Sトランジスタのバックゲート及びドレインであり、そのコレクタはICの基板
である。充電サイクル中のLDMOSトランジスタの起動に当って、寄生PNP
トランジスタがある程度の電流をバックゲートから基板に分路し、ブートストラ
ップキャパシタを充電するために得られる電流を減少させるということを確かめ
た。
本発明の目的は、ブートストラップダイオードエミュレータがより一層有効に
ブートストラップキャパシタを充電するドライバ回路を提供せんとするにある。
本発明は、出力端子と高電圧直流電源の下側電圧ライン及び上側電圧ラインと
の間にそれぞれ接続された下側パワートランジスタ及び上側パワートランジスタ
を有するブリッジ回路を駆動するとともに、第1端が前記出力端子に結合されて
いる当該第1端と第2端とを有するブートストラップキャパシタを充電するドラ
イバ回路であって、このドライバ回路が
電源出力端に前記下側電圧ラインに対する制御電圧を発生する電源手段と、
前記電源出力端に結合され、前記制御電圧により附勢される下側駆動モジュー
ルであって、下側駆動制御信号を下側パワートランジスタの制御電極に供給して
下側パワートランジスタを交互に導通及び非導通とする手段を有する当該下側駆
動モジュールと、
前記ブートストラップキャパシタの両端間のブートストラップ電圧によって附
勢するためにこのブートストラップキャパシタに結合されるようになっている上
側駆動モジュールであって、上側駆動制御信号を上側パワートランジスタの制御
電極に供給して上側パワートランジスタを交互に導通及び非導通とする手段を有
する当該上側駆動モジュールと、
LDMOSトランジスタを有し、前記ブートストラップキャパシタを前記ブー
トストラップ電圧まで充電させるブートストラップダイオードエミュレータ手段
であって、前記LDMOSトランジスタは、前記電源出力端に結合されたソース
電極と、前記ブートストラップキャパシタの前記第2端に結合されるようになっ
ているドレイン電極と、下側パワートランジスタが導通状態に駆動された際に前
記LDMOSトランジスタを導通状態に駆動するための負荷制御回路を経て前記
下側駆動モジュールに結合されたゲート電極と、バックゲート電極とを有し、こ
のバックゲート(及び前記ドレイン電極)に寄生トランジスタが接続されている
当該ブートストラップダイオードエミュレータ手段と
を具えている当該ドライバ回路において、
前記バックゲート電極をバイアスするとともに前記寄生トランジスタが前記ブ
ートストラップキャパシタから分路除去するおそれのある電流を制限するバイア
ス兼制限手段が前記バックゲートに結合されていることを特徴とする。
これらのバイアス兼制限手段を用いることにより、バックゲート電極からLD
MOSトランジスタに流れる電流を可成り抑圧しうるということを確かめた。
前記バイアス兼制限手段が前記バックゲート電極に接続されたクランピングト
ランジスタ及び電流源を有する場合には、LDMOSトランジスタのバックゲー
ト電極から寄生トランジスタを経て流れる電流の量の極めて有効な抑圧を達成し
うる。前記電流源は電流ミラー回路を有するようにするのが好ましい。
前記負荷制御回路は、前記下側電圧ラインと前記制御電圧との間の電圧範囲を
有するバッファ出力信号を生じるバッファ増幅器と、このバッファ増幅器の電圧
範囲を前記のゲート電極に結合された点と前記のソース電極との間の電圧差の範
囲に変換する変換手段とにより、比較的簡単且つ信頼的に実現しうる。前記変換
手段は容量性手段を有するのが好ましい。
ドレイン及びゲート電極間に結合された前記LDMOSトランジスタのミラー
キャパシタンスを流れる変位電流に応答してこのLDMOSトランジスタのゲー
ト電極をそのソース電極にクランプする手段を前記負荷制御回路に設けることに
より、下側パワートランジスタがターン・オフする際に生じるスパイク電圧に応
答してLDMOSトランジスタが導通状態に擬似駆動されるのを阻止することが
できる。クランプするためのこれらの手段はPNPトランジスタを用いて実現す
るのが好ましい。
ドレインにおける電圧過渡状態中にバックゲートが注入する電荷を収集するた
めに、前記LDMOSトランジスタのバックゲート及びソース電極間に容量性手
段を設けることができる。
以下、図面を用いて本発明の実施例を説明する。図中、
図1は、集積回路チップ中に設けられている素子をICで示す破線ブロックで
囲んでいる本発明のドライバ回路を示す回路図であり、
図2は、高電圧LDMOSトランジスタT3を形成する細長領域を有する図1
の破線ブロックICに相当する集積回路チップを示す平面図である。
図1を参照するに、この図1には、高電圧モノリシック集積回路ICに含まれ
る本発明によるドライバ回路が示されており、高電圧(約500ボルトまで)直
流電源の両端間に直列に接続されたパワーMOSFET T1及びT2より成る外
部の半ブリッジ回路を駆動するように接続されている。この半ブリッジ回路とド
ライバ回路との一般的な回路構成は前記の米国特許第4,989,127号明細
書に開示されているのと同じであり、本発明によれば、チップ上(オンチップ)
のブートストラップダイオードエミュレータBDEを設けるという点でこの米国
特許の構成と相違する。
半ブリッジ回路では、パワートランジスタT1を上側トランジスタと称する。
その理由は、そのドレイン電極が図1に電位Vccで示す直流電源の高電位側すな
わち上側電圧ラインに接続されている為である。又、パワートランジスタT2は
下側トランジスタと称する。その理由は、そのソース電極が図1に接地電位とし
て示す直流電源の低電位側すなわち下側電圧ラインに接続されている為である。
上側トランジスタT1のソース電極と下側トランジスタT2のドレイン電極とは半
ブリッジ回路の出力端子OUTに結合され、この出力端子は負荷LDの一端にも
接続されている。ガス入放電ランプに電力を与える場合のような電力供給分野で
は、負荷の他端を、直流電源の両端間の容量性分圧器(図示せず)の中間点に接
続することにより電源電圧の半分の電位に維持することができる。周知のように
、トランジスタT1及びT2は(20KHzより高い)高周波の繰返しサイクルに
対し、例えば100KHz程度で切換えモードで動作し、約50ナノ秒程度の比
較的短かい不感帯間隔だけ互いに分離されている、1サイクル中の2つの期間す
なわち位相のうちの異なる1つの間に各トランジスタがターン・オン(すなわち
導通状態に駆動)される。多くの分野では負荷LDが幾分誘導性のインピーダン
スを有している為に電流の遮断時に生じるスイッチング過渡電圧がトランジスタ
T1及びT2のそれぞれの固有の基板ダイオードD1及びD2により制限される。ダ
イオードD1は、下側のパワートランジスタT2がターン・オフした際に出力端子
OUTに生じる正の過渡電圧を制限するためのものであり、ダイオードD2は上
側のパワートランジスタT1がターン・オフした際に出力端子に生じる負の過渡
電圧を制限するためのものである。
これらのサイクルは制御器CONにより確立され、この制御器CONは外部入
力信号INに応答して、下側トランジスタT2の導通状態を制御する本来2進の
命令信号INL及びその反転信号INNLを生じるとともに、レベルシフタLSを
介して上側トランジスタT1の導通状態を制御するパルス命令信号TON及びTOFF
を生じる。命令信号INLは、下側トランジスタT2を導通状態に駆動する必要が
ある場合の時間間隔すなわち位相中のみ1つの2進状態を有する。命令信号TON
及びTOFFは雑音及び過渡状態を無くす目的でパルスの形態で生ぜしめられる。
これら命令信号TON及びTOFFは上側トランジスタT1をターン・オン及びターン
・オフすべき瞬時をそれぞれ表わす。下側トランジスタ命令信号INL
及びINNLは下側駆動モジュールDLに供給され、このモジュールDLはこれ
ら信号に応答して、これら信号により規定される位相中のみ下側トランジスタT2
をターン・オンさせるようにこの下側トランジスタのゲートGLを駆動する。同
様に、上側トランジスタ命令信号TON及びTOFFが上側駆動モジュールDUに供
給され、このモジュールはこれら信号に応答して、これら信号により規定される
位相中上側トランジスタT1をターン・オンさせるようにこの上側トランジスタ
のゲートGUを駆動する。上側駆動モジュールDU内のR/Sフリップフロップ
(図示せず)が命令信号TON及びTOFFをINL及びINNLに類似する2進形態
に変換し、上側駆動モジュールのバランスが下側駆動モジュールDLと同じ設計
となるようにしうる。
下側駆動モジュールDLは比較的低い電源電圧Vdd、例えば12ボルトで附勢
され、上側駆動モジュールは、可成りの面積を犠牲にして集積回路IC中に製造
するにはあまりにも大きすぎる70nFの程度のキャパシタンスを有する外部の
ブートストラップキャパシタC1の両端間の電圧V1により附勢される。ブートス
トラップキャパシタC1の一端はチップ上のブートストラップダイオードエミュ
レータBDEを経て電源電圧Vddに結合され、下側トランジスタT2が導通状態
にある際に出力端子OUTがほぼ接地電位に維持された場合に充電電流をキャパ
シタC1に流し、電圧V1をVddよりもBDE及びT2の両端間のほんのわずかの
電圧降下だけ小さい電圧にする。
次に図2をも参照するに、既知のように、上側駆動モジュールDUは、集積回
路チップIC内の絶縁ウェルWL内に、例えばP側分離領域により囲まれたN側
ウェル内に形成されたCMOS回路を有する。従って、ウェルWLはLDMOS
トランジスタを得るのに用いるのと同様な構造により集積回路のバランスから絶
縁される。高電圧ダイオードは、基板電流を大きくする為に接合分離技術で集積
化することができない。これにより他の回路の動作を不能にするおそれがある。
本発明の原理によれば、チップ上に設けたブートストラップダイオードエミュレ
ータがウェルWLの周縁に沿って形成されたLDMOSトランジスタT3を有す
る。LDMOSトランジスタT3は(500ボルトを越える)ウェルの分離電圧
と同程度の降伏電圧を固有的に有しており、電流はウェルの周縁に対し直角に流
れる為に、ウェルの周縁の大きさを選択してこの周縁に沿ってLDMOSトラン
ジスタT3を形成することにより、流れる電流容量を適切に得ることができる。
更に、LDMOSトランジスタT3の形成には追加面積の犠牲を必要としない。
しかし、このトランジスタT3を駆動する回路に対し、集積回路上にわずかな追
加の面積を必要とする為、下側トランジスタT2が導通状態に駆動された場合の
みこのLDMOSトランジスタT3を導通状態にする。
図1に示すように、LDMOSトランジスタT3は種々の固有の又は寄生の素
子を有する理想的な装置として示してある。寄生のPNPトランジスタT5があ
り、そのエミッタ及びベース電極はLDMOSトランジスタT3のバックゲート
電極B及びドレイン電極Dであり、トランジスタT5のコレクタ電極は接地され
ている。このコレクタ電極が接地されている理由は、集積回路ICの基板が接地
されている為である。LDMOSトランジスタT3は、バックゲート及びドレイ
ン間の寄生キャパシタCBDと、ゲート及びドレイン間のCGDと、理想的なL
DMOSトランジスタのドレイン電極及びその実際のドレイン電極D′間の固有
の抵抗Rdriftとをも有する。この抵抗はLDMOSトランジスタの幅及び動作
温度により決定される。
LDMOSトランジスタの幅は適用分野に基づいて選択される。LDMOSト
ランジスタ(75μmのリフト領域)の室温での代表的なRonはこの幅の1mm
当り300Ωである。
LDMOSトランジスタT3は、そのソース電極SがVddに接続され、その実
際のドレイン電極D′がブートストラップキャパシタC1の高電圧側に接続され
てソースホロワ構造で動作する。トランジスタT3がターン・オンするのに応答
して、ブートストラップキャパシタC1が充電されてドレイン電極DがVddに上
昇する。トランジスタT3のターン・オン開始に当っては、寄生トランジスタT5
によりそのエミッタからそのコレクタに流される電流を制限する必要がある。そ
の理由は、この寄生トランジスタの導通によりブートストラップキャパシタC1
を充電するために得られる電流を分路する為である。又、充電サイクル中の常規
動作中トランジスタT3のバックゲートを適切にバイアスする必要もある。この
バイアスは常規動作中バックゲートをバイアス電圧にクランプするためのPN
PトランジスタT6を設けることにより行ない、電流源によりバックゲートに給
電して寄生トランジスタに流れる電流を制限する。クランピングトランジスタT6
のエミッタはバックゲートB(従って寄生トランジスタT5のエミッタ)と、F
ETトランジスタT8の電流を反射することにより電流源として作用するFET
トランジスタT7のドレインとに接続されている。トランジスタT6のコレクタは
接地され、そのベースはトランジスタT7,T8のゲートとトランジスタT8のド
レインと、電流源CSの一端とに接続されている。トランジスタT6のベースに
おける電圧は低オーム抵抗性として一定のクランプレベルを得るようにする必要
がある。電流源CSの他端は接地する。トランジスタT7,T8のソースはLDM
OSトランジスタT3のソースに接続されている。
更に、LDMOSトランジスタT3のバックゲート及びソース間にキャパシタ
C3が接続されている。
電流源CSの電流はトランジスタT8を流れ、電流ミラー作用の反射により同
じ電流がトランジスタT7を流れることに注意すべきである。
キャパシタC3は、トランジスタT3のドレインにおける電圧の過渡状態中にバ
ックゲートが注入する電荷を収集するものである。バックゲートBはトランジス
タT3のソースSに対して負にバイアスされた状態に維持することが重要である
。キャパシタC3の値はLDMOSトランジスタT3の幅に比例する。前述したよ
うに、この幅は実際の適用分野によって決まる。
バックゲートのバイアスの結果、LDMOSトランジスタT3をターン・オン
させるのに4Vのゲート−ソース電圧を必要とする。下側のパワートランジスタ
T2を導通状態に駆動する際にLDMOSトランジスタT3をターン・オンさせる
ために、下側駆動命令信号INLをバッファ増幅器BUFに供給し、このバッフ
ァ増幅器が、下側のパワートランジスタT2を導通状態に駆動する際に電圧Vdd
にありそれ以外で零ボルトにある信号をバッファ増幅器の出力端OBに生じるよ
うにする。この電圧は比較的小さな第2のブートストラップキャパシタC2の一
端に供給される。このキャパシタC2の他端PはダイオードD4を経て電源電圧Vdd
の点に結合されている。ブートストラップキャパシタC2はトランジスタT3の
ゲートキャパシタンスの少なくとも5倍のキャパシタンスを有する。バッ
ファ増幅器BUFは、第2のブートストラップキャパシタC2がダイオードD4を
経てVddよりも1ダイオード降下分だけ低い電圧V2に充電される程度に充分低
い出力インピーダンスを有する。このようにすることにより、バッファ増幅器の
出力端OBにおける電圧の範囲(1ダイオード降下分よりも大きい)を点PとL
DMOSトランジスタT3のソース電極Sとの間の電圧差の範囲に変える効果を
生じる。点Pは約5KΩの抵抗Rを経てトランジスタT3のゲート電極Gに接続
されている。この抵抗は、エミッタ、ベース及びコレクタがそれぞれトランジス
タT3のゲート電極、点P及びVddの点に接続されているPNPトランジスタT4
をターン・オンさせる電圧を発生させるのに用いられる。出力端OUTにおける
スイッチング過渡電圧によるLDMOSトランジスタT3の擬似ターン・オンを
阻止するために、トランジスタT4がCGDを経るミラー電流による抵抗Rの両端
間の電圧に応答してトランジスタT3のゲートをVddに積極的に降下させる。さ
もないと、出力端OUTにおける出力電圧が零からVccへ変化し、LDMOSト
ランジスタT3のドレイン電極が対応する電圧範囲に亘って変化する場合の大き
な正の電圧変化により生じるこの電流により、ゲート容量をターン・オンレベル
に充電せしめてしまう。その結果、ブートストラップダイオードエミュレータB
DEはブートストラップダイオードが導通する時にのみ導通し、ブートストラッ
プキャパシタC1を正しく充電させる。
本発明によればその目的があらゆる点で満足されること明らかである。更に、
本発明を詳細に説明したが、その原理の適用分野は更に広いものである。従って
、本発明の範囲を逸脱することなく種々の変更を加えうること勿論である。
Claims (1)
- 【特許請求の範囲】 1.出力端子と高電圧直流電源の下側電圧ライン及び上側電圧ラインとの間にそ れぞれ接続された下側パワートランジスタ及び上側パワートランジスタを有する ブリッジ回路を駆動するとともに、第1端が前記出力端子に結合されている当該 第1端と第2端とを有するブートストラップキャパシタを充電するドライバ回路 であって、このドライバ回路が 電源出力端に前記下側電圧ラインに対する制御電圧を発生する電源手段と、 前記電源出力端に結合され、前記制御電圧により附勢される下側駆動モジュ ールであって、下側駆動制御信号を下側パワートランジスタの制御電極に供給し て下側パワートランジスタを交互に導通及び非導通とする手段を有する当該下側 駆動モジュールと、 前記ブートストラップキャパシタの両端間のブートストラップ電圧によって 附勢するためにこのブートストラップキャパシタに結合されるようになっている 上側駆動モジュールであって、上側駆動制御信号を上側パワートランジスタの制 御電極に供給して上側パワートランジスタを交互に導通及び非導通とする手段を 有する当該上側駆動モジュールと、 LDMOSトランジスタを有し、前記ブートストラップキャパシタを前記ブ ートストラップ電圧まで充電させるブートストラップダイオードエミュレータ手 段であって、前記LDMOSトランジスタは、前記電源出力端に結合されたソー ス電極と、前記ブートストラップキャパシタの前記第2端に結合されるようにな っているドレイン電極と、下側パワートランジスタが導通状態に駆動された際に 前記LDMOSトランジスタを導通状態に駆動するための負荷制御回路を経て前 記下側駆動モジュールに結合されたゲート電極と、バックゲート電極とを有し、 このバックゲート(及び前記ドレイン電極)に寄生トランジスタが接続されてい る当該ブートストラップダイオードエミュレータ手段と を具えている当該ドライバ回路において、 前記バックゲート電極をバイアスするとともに前記寄生トランジスタが前記 ブートストラップキャパシタから分路除去するおそれのある電流を制限するバ イアス兼制限手段が前記バックゲートに結合されていることを特徴とするドライ バ回路。 2.請求の範囲1に記載のドライバ回路において、前記バイアス兼制限手段が、 前記バックゲートに接続されたクランピングトランジスタ及び電流源を有してい ることを特徴とするドライバ回路。 3.請求の範囲2に記載のドライバ回路において、前記電流源が電流ミラー回路 を有していることを特徴とするドライバ回路。 4.請求の範囲1〜3のいずれか一項に記載のドライバ回路において、前記負荷 制御回路は、前記下側電圧ラインと前記制御電圧との間の電圧範囲を有するバッ ファ出力信号を生じるバッファ増幅器と、このバッファ増幅器の電圧範囲を前記 のゲート電極に結合された点と前記のソース電極との間の電圧差の範囲に変換す る変換手段とを有していることを特徴とするドライバ回路。 5.請求の範囲4に記載のドライバ回路において、前記変換手段が容量性手段を 有していることを特徴とするドライバ回路。 6.請求の範囲1〜5のいずれか一項に記載のドライバ回路において、前記負荷 制御回路が更に、ドレイン及びゲート電極間に結合された前記LDMOSトラン ジスタのミラーキャパシタンスに流れる変位電流に応答して前記LDMOSトラ ンジスタの前記ソース電極に前記ゲート電極をクランプする手段を有しているこ とを特徴とするドライバ回路。 7.請求の範囲6に記載のドライバ回路において、前記ソース電極に前記ゲート 電極をクランプする前記手段が(PNP)トランジスタを有していることを特徴 とするドライバ回路。 8.請求の範囲1〜7のいずれか一項に記載のドライバ回路において、前記LD MOSトランジスタのバックゲート及びソース電極間に容量性手段が結合されて いることを特徴とするドライバ回路。 9.請求の範囲1〜8のいずれか一項に記載のドライバ回路において、このドラ イバ回路が単一チップに集積化されていることを特徴とするドライバ回路。 10.ブリッジ回路と請求の範囲1〜9のいずれか一項に記載のドライバ回路と を具えるランプ点灯用安定器回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/275,569 | 1994-07-15 | ||
US08/275,569 US5502632A (en) | 1993-05-07 | 1994-07-15 | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
PCT/IB1995/000553 WO1996002976A1 (en) | 1994-07-15 | 1995-07-12 | Driver circuit for bridge circuit employing a bootstrap diode emulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09503116A true JPH09503116A (ja) | 1997-03-25 |
JP3604148B2 JP3604148B2 (ja) | 2004-12-22 |
Family
ID=23052879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50485496A Expired - Fee Related JP3604148B2 (ja) | 1994-07-15 | 1995-07-12 | ブートストラップダイオードエミュレータを用いるブリッジ回路用ドライバ回路 |
Country Status (11)
Country | Link |
---|---|
US (1) | US5502632A (ja) |
EP (1) | EP0719475B1 (ja) |
JP (1) | JP3604148B2 (ja) |
KR (1) | KR100352317B1 (ja) |
CN (1) | CN1088290C (ja) |
CA (1) | CA2171765A1 (ja) |
DE (1) | DE69508720T2 (ja) |
ES (1) | ES2132681T3 (ja) |
MX (1) | MX9600984A (ja) |
TW (1) | TW280967B (ja) |
WO (1) | WO1996002976A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6825700B2 (en) | 2002-05-24 | 2004-11-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2006087089A (ja) * | 2004-08-24 | 2006-03-30 | Internatl Rectifier Corp | ダイナミック・バックゲート・バイアスと短絡保護を伴うブートストラップ・ダイオード・エミュレータ |
US7741695B2 (en) | 2004-02-18 | 2010-06-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2012139096A (ja) * | 2004-01-28 | 2012-07-19 | Renesas Electronics Corp | 半導体装置 |
JP2020533785A (ja) * | 2017-09-01 | 2020-11-19 | 無錫華潤上華科技有限公司Csmc Technologies Fab2 Co., Ltd. | 集積回路チップおよびその作製方法、ゲート駆動回路 |
JP2022038997A (ja) * | 2020-08-27 | 2022-03-10 | 三菱電機株式会社 | 駆動回路およびインバータ装置 |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5666280A (en) * | 1993-05-07 | 1997-09-09 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode |
JPH09219976A (ja) * | 1996-02-15 | 1997-08-19 | Mitsubishi Electric Corp | 電力変換装置の駆動方法 |
US5886563A (en) * | 1996-03-25 | 1999-03-23 | Nasila; Mikko J. | Interlocked half-bridge circuit |
SG66453A1 (en) * | 1997-04-23 | 1999-07-20 | Int Rectifier Corp | Resistor in series with bootstrap diode for monolithic gate device |
EP0887932A1 (en) * | 1997-06-24 | 1998-12-30 | STMicroelectronics S.r.l. | Control of the body voltage of a high voltage LDMOS |
US6747300B2 (en) * | 2002-03-04 | 2004-06-08 | Ternational Rectifier Corporation | H-bridge drive utilizing a pair of high and low side MOSFETs in a common insulation housing |
US6891739B2 (en) * | 2002-03-04 | 2005-05-10 | International Rectifier Corporation | H-bridge with power switches and control in a single package |
US6643145B1 (en) * | 2002-07-26 | 2003-11-04 | Intersil Americas Inc. | High resolution digital diode emulator for DC-DC converters |
US7019502B2 (en) | 2002-09-06 | 2006-03-28 | Intersil America's Inc. | Synchronization of multiphase synthetic ripple voltage regulator |
KR100894320B1 (ko) | 2003-03-24 | 2009-04-24 | 페어차일드코리아반도체 주식회사 | 고전압 집적 회로에 의해 게이트가 구동되는 스위칭소자를 포함하는 인버터 회로 |
JP3739365B2 (ja) * | 2003-04-30 | 2006-01-25 | ローム株式会社 | 半導体装置 |
EP1494354B1 (en) * | 2003-07-04 | 2010-12-01 | Dialog Semiconductor GmbH | High-voltage interface and driver control circuit |
US7215189B2 (en) * | 2003-11-12 | 2007-05-08 | International Rectifier Corporation | Bootstrap diode emulator with dynamic back-gate biasing |
US7205751B2 (en) * | 2004-03-12 | 2007-04-17 | Intersil America's Inc. | Enable and disable of diode emulation in a DC/DC converter |
US7106105B2 (en) * | 2004-07-21 | 2006-09-12 | Fairchild Semiconductor Corporation | High voltage integrated circuit driver with a high voltage PMOS bootstrap diode emulator |
JP4375198B2 (ja) * | 2004-10-26 | 2009-12-02 | 株式会社デンソー | 負荷駆動用半導体装置 |
US8373623B2 (en) * | 2006-01-31 | 2013-02-12 | International Rectifier Corporation | Automatic high voltage gate driver IC (HVIC) for PDP |
US7456658B2 (en) * | 2006-04-07 | 2008-11-25 | International Rectifier Corporation | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator |
ATE406695T1 (de) | 2006-07-04 | 2008-09-15 | Infineon Technologies Ag | Ladungspumpe und bootstrap-kondensator |
DE102006034679A1 (de) | 2006-07-24 | 2008-01-31 | Infineon Technologies Ag | Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben |
US7889002B2 (en) | 2006-10-20 | 2011-02-15 | Nxp B.V. | Power amplifier |
US20080290841A1 (en) * | 2007-05-23 | 2008-11-27 | Richtek Technology Corporation | Charging Circuit for Bootstrap Capacitor and Integrated Driver Circuit Using Same |
US7843237B2 (en) * | 2008-11-17 | 2010-11-30 | Infineon Technologies Austria Ag | Circuit arrangement for actuating a transistor |
CN102110652B (zh) * | 2009-12-24 | 2013-05-01 | 中芯国际集成电路制造(上海)有限公司 | 嵌入式半导体器件的制作方法 |
JP5488256B2 (ja) * | 2010-06-25 | 2014-05-14 | 三菱電機株式会社 | 電力用半導体装置 |
CN102064729B (zh) * | 2010-12-07 | 2013-04-03 | 清华大学 | 一种半桥驱动电路 |
WO2014199608A1 (ja) | 2013-06-14 | 2014-12-18 | 富士電機株式会社 | 半導体装置 |
US9484906B2 (en) | 2013-10-09 | 2016-11-01 | Active-Semi, Inc. | Apparatus and methods of N-type load switch using bootstrap gate drive for wireless power receiver |
US9106071B2 (en) * | 2013-10-09 | 2015-08-11 | Active-Semi, Inc. | Apparatus and methods of bootstrap and over voltage combination clamp for wireless power receiver |
US9680309B2 (en) | 2013-11-21 | 2017-06-13 | Active-Semi, Inc. | Auto load switch detection for wireless power receiver |
CN104022776B (zh) * | 2014-06-27 | 2017-01-25 | 东南大学 | 一种半桥驱动电路中的自举二极管仿真电路 |
CN105896944B (zh) | 2014-10-24 | 2019-09-03 | 意法半导体研发(深圳)有限公司 | 反相升降压型变换器驱动电路和方法 |
TWI556561B (en) * | 2015-07-13 | 2016-11-01 | Bootstrap circuit | |
CN105827223B (zh) * | 2016-02-23 | 2018-10-12 | 东南大学 | 一种集成自举的高压驱动芯片及其工艺结构 |
DE102017122881A1 (de) | 2017-10-02 | 2019-04-04 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Verstärkerschaltung |
TWI663821B (zh) * | 2018-01-11 | 2019-06-21 | 晶豪科技股份有限公司 | 自舉式電路以及使用該自舉式電路之關聯的直流轉直流轉換器 |
JP7162505B2 (ja) * | 2018-11-22 | 2022-10-28 | 三菱電機株式会社 | 半導体装置 |
US11133797B1 (en) * | 2020-11-24 | 2021-09-28 | Diodes Incorporated | Bootstrap circuit for gate driver |
CN112953227B (zh) * | 2021-05-14 | 2021-08-10 | 上海芯龙半导体技术股份有限公司 | 开关电源电路、芯片及系统 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4633381A (en) * | 1985-02-26 | 1986-12-30 | Sundstrand Corporation | Inverter shoot-through protection circuit |
JPS61277223A (ja) * | 1985-06-03 | 1986-12-08 | Mitsubishi Electric Corp | 半導体モジユ−ル |
US4685040A (en) * | 1985-12-06 | 1987-08-04 | General Electric Company | Integrated circuit for controlling power converter by frequency modulation and pulse width modulation |
US4740717A (en) * | 1986-11-25 | 1988-04-26 | North American Philips Corporation, Signetics Division | Switching device with dynamic hysteresis |
NL8702847A (nl) * | 1987-11-27 | 1989-06-16 | Philips Nv | Dc-ac brugschakeling. |
IT1228509B (it) * | 1988-10-28 | 1991-06-19 | Sgs Thomson Microelectronics | Dispositivo per generare una tensione di alimentazione flottante per un circuito bootstrap capacitivo |
US4989127A (en) * | 1989-05-09 | 1991-01-29 | North American Philips Corporation | Driver for high voltage half-bridge circuits |
US5408150A (en) * | 1992-06-04 | 1995-04-18 | Linear Technology Corporation | Circuit for driving two power mosfets in a half-bridge configuration |
US5365118A (en) * | 1992-06-04 | 1994-11-15 | Linear Technology Corp. | Circuit for driving two power mosfets in a half-bridge configuration |
US5408403A (en) * | 1992-08-25 | 1995-04-18 | General Electric Company | Power supply circuit with power factor correction |
CA2104737C (en) * | 1992-08-26 | 1997-01-28 | Minoru Maehara | Inverter device |
US5373435A (en) * | 1993-05-07 | 1994-12-13 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
-
1994
- 1994-07-15 US US08/275,569 patent/US5502632A/en not_active Expired - Fee Related
-
1995
- 1995-07-12 DE DE69508720T patent/DE69508720T2/de not_active Expired - Fee Related
- 1995-07-12 JP JP50485496A patent/JP3604148B2/ja not_active Expired - Fee Related
- 1995-07-12 WO PCT/IB1995/000553 patent/WO1996002976A1/en active IP Right Grant
- 1995-07-12 MX MX9600984A patent/MX9600984A/es not_active IP Right Cessation
- 1995-07-12 CA CA002171765A patent/CA2171765A1/en not_active Abandoned
- 1995-07-12 CN CN95190802A patent/CN1088290C/zh not_active Expired - Fee Related
- 1995-07-12 EP EP95922700A patent/EP0719475B1/en not_active Expired - Lifetime
- 1995-07-12 KR KR1019960701334A patent/KR100352317B1/ko not_active IP Right Cessation
- 1995-07-12 ES ES95922700T patent/ES2132681T3/es not_active Expired - Lifetime
- 1995-09-14 TW TW084109638A patent/TW280967B/zh active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6825700B2 (en) | 2002-05-24 | 2004-11-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2012139096A (ja) * | 2004-01-28 | 2012-07-19 | Renesas Electronics Corp | 半導体装置 |
US7741695B2 (en) | 2004-02-18 | 2010-06-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2006087089A (ja) * | 2004-08-24 | 2006-03-30 | Internatl Rectifier Corp | ダイナミック・バックゲート・バイアスと短絡保護を伴うブートストラップ・ダイオード・エミュレータ |
JP2020533785A (ja) * | 2017-09-01 | 2020-11-19 | 無錫華潤上華科技有限公司Csmc Technologies Fab2 Co., Ltd. | 集積回路チップおよびその作製方法、ゲート駆動回路 |
JP2022038997A (ja) * | 2020-08-27 | 2022-03-10 | 三菱電機株式会社 | 駆動回路およびインバータ装置 |
Also Published As
Publication number | Publication date |
---|---|
CA2171765A1 (en) | 1996-02-01 |
JP3604148B2 (ja) | 2004-12-22 |
KR960705405A (ko) | 1996-10-09 |
EP0719475A1 (en) | 1996-07-03 |
DE69508720T2 (de) | 1999-10-07 |
DE69508720D1 (de) | 1999-05-06 |
EP0719475B1 (en) | 1999-03-31 |
US5502632A (en) | 1996-03-26 |
MX9600984A (es) | 1997-06-28 |
CN1134204A (zh) | 1996-10-23 |
CN1088290C (zh) | 2002-07-24 |
WO1996002976A1 (en) | 1996-02-01 |
TW280967B (ja) | 1996-07-11 |
ES2132681T3 (es) | 1999-08-16 |
KR100352317B1 (ko) | 2003-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09503116A (ja) | ブートストラップダイオードエミュレータを用いるブリッジ回路用ドライバ回路 | |
US5373435A (en) | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator | |
US7215189B2 (en) | Bootstrap diode emulator with dynamic back-gate biasing | |
JPH11501500A (ja) | ハーフブリッジ回路のための集積化されたドライバ | |
CN106712473B (zh) | 驱动电路、对应的集成电路和器件 | |
JP3327544B2 (ja) | 切換ブリッジ回路 | |
KR960038970A (ko) | 고측부 스위치용 전하 펌프 회로 | |
KR100854146B1 (ko) | 동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩다이오드 에뮬레이터 | |
JPH08107340A (ja) | 3端子絶縁ゲート型電力電子装置 | |
JPS61170276A (ja) | 半導体直流電力制御システム | |
EP0608667B1 (en) | Driving circuit for a field effect transistor in final semibridge stage | |
JP3118424B2 (ja) | 自励式スイッチング電源 | |
TW200818986A (en) | Discharge-lamp lighting apparatus | |
WO1997012443A1 (en) | Pre-regulator with active current limiting for power transistor | |
JP2001298943A (ja) | スイッチング電源回路 | |
KR890016670A (ko) | 반도체 집적회로 장치 | |
JPH03141721A (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040928 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |