JPH0945928A

JPH0945928A - 半導体装置及びその製造方法、該装置を用いた液晶表示装置

Info

Publication number: JPH0945928A
Application number: JP21142695A
Authority: JP
Inventors: Yutaka Genji; 裕玄地
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-07-28
Filing date: 1995-07-28
Publication date: 1997-02-14

Abstract

(57)【要約】【課題】同一の単結晶半導体基板上に、アクティブマ
トリクス回路と周辺駆動回路を作り込み、表示領域のみ
透明化した液晶表示装置において、マスク不良による周
辺駆動回路領域の透明化を防止する。【解決手段】シリコンウエハ２０１の主面に周辺駆動
回路とアクティブマトリクス回路をする一方、工程初期
において、裏面にくり抜き工程でマスク材となる熱酸化
膜２０３とこれを保護する保護層２０４を形成し、くり
抜き工程においてはこれらの膜をパターニングし、マス
クとする。【効果】くり抜き工程まで保護層によって酸化膜が保
護されるため、該酸化膜が無欠陥マスクとして機能し、
周辺駆動回路領域の透明化が防止され、製造歩留が向上
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、透過型の液晶表示
装置、特に、周辺駆動回路に単結晶半導体装置を用いた
液晶表示装置、及び、該液晶表示装置に適用される半導
体装置及びその製造方法に関する。

【０００２】

【従来の技術】近年、アクティブマトリクス型の液晶表
示装置を用いた、フラットディスプレイ、プロジェクシ
ョンテレビの開発が盛んである。このようなアクティブ
マトリクス型の液晶表示装置は透過型であり、従って、
表示領域の画素スイッチである半導体素子は透明基板上
に形成されることが、周辺駆動回路には高性能な単結晶
半導体素子を用いることが要求され、さらに、両半導体
素子を同一基板上に形成することが望まれている。

【０００３】このような要望を満たす技術として、米国
特許５，２８１，８４０号、同５，２５８，３２５号、
同５，２５８，３２３号明細書に開示されたような、単
結晶ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏ
ｒ）基板を用いたものがある。しかしながら、単結晶Ｓ
ＯＩ基板は、品質面では結晶欠陥が通常のシリコン単結
晶基板に比較して１０００倍以上存在する、単結晶シリ
コン層の膜厚を均一にすることが難しいため不純物濃度
の制御が困難である、といった問題点が指摘されてい
る。

【０００４】このような問題を解決するために、Ｐ，Ｎ
の濃度差によるＳｉエッチングスピードの違いを利用
し、均一な単結晶シリコン層を形成する方法、或いは、
膜厚分布を測定し、微少領域をステップエッチングし、
膜厚を均一にする方法などが知られている。しかし、基
本的に２枚の基板を貼り合わせ、一方のウエハを薄膜化
することによりＳＯＩ層を形成しているため、コスト面
でガラス基板を用いる多結晶シリコン素子よりも安価に
半導体素子を提供することはできない。

【０００５】また、１枚の基板のみを使用し、表示領域
及び周辺回路を同時に作り込み、しかも表示領域を透明
化し、ガラス基板を用いた多結晶シリコン素子よりも安
価に、しかも高性能な液晶表示装置を実現する手段とし
て、特開平６−２２２３９１号公報に示されるような構
造が提案されている。この構造は、単結晶半導体基板を
用い、水平シフトレジスタ、バッファ部といった高速駆
動が必要な半導体素子は、結晶性の優れた半導体基板に
作り込み、比較的駆動能力が小さくても良い表示領域の
半導体素子は、半導体基板上に形成した光透過膜上に非
単結晶半導体材料により形成する構造である。この構造
においては、表示領域を透明化するため、表示領域直下
の半導体単結晶基板を裏面より除去する。一方、水平シ
フトレジスタ、垂直シフトレジスタ、バッファ部といっ
た周辺駆動回路は遮光されている必要があるため、表示
領域の基板のみを選択的にくり抜き除去する必要があ
る。そのため、上記表示領域の基板をくり抜き除去する
際には、周辺駆動回路領域の裏面をマスクにより保護す
る。

【０００６】上記マスク材としては、上記くり抜き工程
に至るまでに裏面に形成された膜をパターニングして利
用される。マスクとしてはこの他にも、裏面に形成され
た膜を一端全て除去した後に、耐酸性、耐塩基性の高い
ゴム等を被覆して用いる方法もあるが、工程数が増え、
また、マスク精度の確保が難しいため、実用的ではな
い。くり抜き工程が、単結晶半導体基板、通常は単結晶
Ｓｉの選択的エッチングにより行なわれることから、単
結晶半導体基板のエッチングに広く用いられるＴＭＡＨ
（テトラメチルアンモニウムハイドロオキサイド）溶液
への耐性が高い、熱酸化膜がマスク材として用いられ
る。

【０００７】また、マスク材としては、低圧気相堆積法
（ＬＰ−ＣＶＤ法）により形成された窒化ケイ素膜、プ
ラズマ気相堆積法により形成された窒化ケイ素膜も好適
に用いられる。

【０００８】

【発明が解決しようとする課題】しかしながら、上記し
たマスク材には次のような問題があった。

【０００９】基板裏面には、パターニング工程、エッチ
ング工程、成膜工程等、様々な工程で搬送ロボット、基
板チャックといった装置が接触するため、ゴミが付着す
ることは避けられない。このゴミは、基板裏面に膜が形
成される際に膜中に欠陥を発生させ、該膜をマスクとし
て用いる場合にはマスク不良の原因となる。マスク材が
不完全である場合、本来エッチングされてはならない周
辺駆動回路領域直下の単結晶半導体がエッチングされ、
光透過性となってしまう。その結果、該光透過性となっ
た部分では周辺駆動回路が誤動作を生じ易く、装置とし
ての信頼性に欠ける。

【００１０】本発明の目的は、上記のような問題を解決
し、液晶表示装置に限らず、単結晶半導体素子と、透明
領域に形成される半導体素子とを、同一基板上に形成し
た半導体装置を、高い信頼性、歩留で提供することにあ
り、該半導体装置を利用して、透過型の液晶表示装置を
提供することにある。さらに詳しくは、上記した単結晶
半導体基板を用いた半導体装置において、マスク不良に
よる非透明化領域の透明化を防止することにある。

【００１１】

【課題を解決するための手段】本発明の半導体装置は、
シリコン半導体基板の主面側に、能動及び受動素子を形
成した半導体装置において、上記素子形成工程におい
て、上記窒化ケイ素膜形成工程よりも前に上記基板を酸
化して形成された酸化膜が、上記主面とは反対側の裏面
に残されていることを特徴とする。

【００１２】本発明において、上記半導体装置は、裏面
の酸化膜をマスクとして所望の領域の基板の選択的エッ
チングを良好に行なうことができる。該酸化膜は、最初
の熱酸化工程で形成することが好ましい。また、該酸化
膜は、不純物の拡散工程と同時に形成しても良い。

【００１３】また本発明においては、上記酸化膜上に保
護層を設けることにより、後工程での該酸化膜の損傷が
防止される。従って、該保護層は酸化膜形成後直ちに形
成することが望ましい。保護層の材質としては、そのま
ま基板のエッチング工程に用いることができる、耐フッ
酸性を有する素材で構成することが好ましく、多結晶シ
リコン或いは窒化ケイ素で構成することが好ましい。さ
らに、窒化ケイ素層としては、膜厚が５００ｎｍ以下
で、ＬＰ−ＣＶＤ法により形成されたものが好ましく用
いられる。

【００１４】本発明の液晶表示装置は、上記半導体装置
をアクティブマトリクス基板として用い、基板裏面の酸
化膜をマスクとして、表示領域の基板を選択エッチング
により除去して得られる。従って、マスク不良による周
辺駆動回路領域の透明化がなく、信頼性の高い液晶表示
装置が得られる。

【００１５】本発明の半導体装置は、液晶表示装置に用
いる他にも、光学素子として光電変換素子を備えた光セ
ンサ装置等に好適に用いられる。

【００１６】

【発明の実施の形態】以下本発明を、実施例を挙げて詳
細に説明する。

【００１７】［実施例１］図１に本発明の半導体装置を
用いて構成した液晶表示装置の一実施例の概略断面図を
示す。基体１００には不透光性領域１と透光性領域２と
が設けられている。そして、不透光性領域１には単結晶
半導体層を活性領域として含む、半導体素子３が少なく
とも１つ以上設けられている。

【００１８】一方、透光性領域２上には、非単結晶半導
体層を活性領域として含む半導体素子４が少なくとも１
つ以上設けられている。

【００１９】ここで、本発明に用いられる半導体素子と
しては、バイポーラトランジスタ、ＭＯＳトランジスタ
等の３端子素子やダイオード等の２端子素子が好適に用
いられる。不透光性領域１には単結晶半導体が用いら
れ、その厚みを調整するか、遮光層を設ける等により、
容易に不透光性とすることができる。

【００２０】一方、透光性領域２としては、絶縁性薄膜
が好ましく用いられる。具体的には、酸化ケイ素や窒化
ケイ素の単層或いは複層である。その上に設けられる半
導体素子に用いられる非単結晶半導体としては、多結
晶、微結晶、非晶質等の結晶構造を有するものであり、
ＣＶＤ法や物理気相堆積法（ＰＶＤ）等により容易に薄
膜形成できる。

【００２１】本実施例において、半導体素子４は画素ス
イッチとして、半導体素子３は該画素スイッチを駆動す
るための駆動回路等、周辺駆動回路を構成するために用
いられる。本発明において光学素子として光電変換素子
を用いる場合には、透光領域２上に非単結晶半導体層の
光電変換部、またはスイッチングトランジスタの活性領
域とすれば良い。また、基体１００としては、単結晶半
導体からなる基板上に透光性の絶縁膜を形成した後、透
光性とすべき箇所の基板を選択的にエッチング除去でき
るものを用いる。

【００２２】基体１００の裏面には、透光性領域２を選
択的に除去する際にマスクとして用いた酸化膜９、及び
該酸化膜９を保護するための保護層１０を有している。
酸化膜９は、半導体素子形成時の熱酸化工程、不純物拡
散工程等の製造工程で容易に形成され、保護層１０とし
ては、工程途中で使用するフッ酸溶液から酸化膜９を保
護するため、耐フッ酸性が高い、多結晶、微結晶、非晶
質のシリコン、或いは窒化ケイ素膜等が用いられる。こ
れらの膜はＣＶＤ法やＰＶＤ法によって容易に形成され
る。

【００２３】基体１００主面には、透光性領域２上に配
向膜８が設けられ、その上に対向基板として、対向電極
等必要な部材を形成した透明対向基板７を配置し、中に
液晶５を充填し、周囲を封止部材６にて封止されてい
る。透光性領域２直下の基板の除去は、液晶封止後に行
なわれる。

【００２４】本発明では、保護層１０により酸化膜９が
保護されているため、ゴミの付着がなく、基板の選択エ
ッチングの際に無欠陥マスクとして機能するため、液晶
表示装置の歩留が大幅に向上する。

【００２５】次に本実施例の液晶表示装置の製造方法
を、図２に沿って説明する。

【００２６】工程−ａ主表面に（１００）面を有するシリコンウエハ２０１を
用意し、熱酸化膜２０２を７００ｎｍ厚で形成した後、
パターニングを行ない、Ｂをイオンインプランテーショ
ン（Ｉ／Ｉ）法によって打ち込む。その後、Ｎ₂、Ｏ₂雰
囲気で１１５０℃、８４０分間の熱処理を行なうことに
より、ｐ型拡散層２０６、熱酸化膜２０３（約３００ｎ
ｍ）が形成される。その後、ＬＰ−ＣＶＤ法により多結
晶シリコン層２０４，２０４’を７０ｎｍ厚で堆積させ
る。この時、多結晶シリコン層は基板の表裏両面に形成
される（図２（ａ））。

【００２７】工程−ｂ基板の主面に形成した多結晶シリコン層２０４’を異方
性ドライエッチング法により除去し、フッ酸溶液に基体
を浸すことによって、表面の熱酸化膜２０２をすべて除
去する。この時、裏面の熱酸化膜２０３は多結晶シリコ
ン層２０４に覆われているため除去されることはない
（図２（ｂ））。

【００２８】工程−ｃ選択酸化法により、ｐ−ＭＯＳ２０５、ｎ−ＭＯＳ２１
４の素子分離を行なうと同時に、表示領域となる部分を
厚さ４００ｎｍのフィールド酸化膜２０７で覆う。その
後、ＬＰ−ＣＶＤ法により、窒化ケイ素膜２０８を２７
０ｎｍ形成し、その上にＮＳＧ（Ｎｏｎｄｏｐｅｄ
ＳｉｌｉｃａｔｅＧｌａｓｓ）膜２１５をＣＶＤ法に
よって１０〜５０ｎｍ堆積させる。

【００２９】周辺駆動回路領域上の窒化ケイ素膜２０８
及びＮＳＧ膜２１５を除去した後、厚さ４０〜１００ｎ
ｍの多結晶シリコン膜２０９をＬＰ−ＣＶＤ法によって
堆積させ、フォトリソグラフィ法により多結晶シリコン
領域をドライエッチングによってエッチングし、所定の
位置にスイッチング素子となる島状多結晶シリコン２０
９を形成する。引き続き１１５０℃のパイロジェニック
酸化によって８５ｎｍ厚の熱酸化膜２１６を成長させる
（図２（ｃ））。

【００３０】工程−ｄ厚さ３００〜５００ｎｍの多結晶シリコン膜をＬＰ−Ｃ
ＶＤ法によって基板全面に堆積させ、異方性エッチング
によって、周辺駆動回路及び薄膜トランジスタのゲート
電極２１２を形成する。周辺駆動回路のｎ−ＭＯＳ２１
４、ｐ−ＭＯＳ２０５はＩ／Ｉ法によって、それぞれＰ
⁺を５×１０１５／ｃｍ²、ＢＦ₂を３×１０１５／ｃｍ²
打ち込み、ソース、ドレインを形成する。ソース及びド
レインに不純物イオンを打ち込んだ後、窒素雰囲気中で
１０００℃、１０分間の熱処理を施し、薄膜トランジス
タ、周辺駆動回路の不純物拡散領域を形成する。

【００３１】次に、ＮＳＧ膜２１０をＣＶＤ法によって
９００ｎｍ堆積させた後、トランジスタのソース，ドレ
イン領域、ゲート電極にコンタクトホールを穿ち、Ａｌ
等の電極材料をスパッタ法にて堆積させ、所定の配線形
状にドライエッチング法にて加工し、配線２１３を形成
する。プラズマＣＶＤ法によりＳｉＯ₂膜２１１を約１
μｍ厚堆積させる。

【００３２】表示領域の多結晶シリコン層２０４をドラ
イエッチングにより除去し、裏面マスクとなる熱酸化膜
２０３を露出させる。残された多結晶シリコン層２０４
表面をレジスト等で保護した後、フォトリソグラフィー
法により露出した熱酸化膜２０３をパターニングし、フ
ッ酸溶液等に浸して熱酸化膜２０３をウエットエッチン
グし、裏面マスクを形成する（図２（ｄ））。

【００３３】次に、公知の技術でＩＴＯ等の透明電極材
料により、コンデンサ部分を形成し、封止材とカバーガ
ラスを取り付け、液晶を封入する。

【００３４】最後に、ＴＭＡＨ溶液などの有機アルカリ
溶液もしくはＫＯＨ溶液によって、シリコンウエハの裏
面から熱酸化膜２０３をマスクとして該ウエハをくり抜
く。この際、ウエットエッチング溶液はＳｉＯ₂を溶解
しないため、フィールド酸化膜２０７でエッチングはス
トップする。その結果、表示領域（アクティブマトリク
ス領域）は透明となり、周辺駆動回路領域は遮光され、
透過型の液晶表示装置が得られる。

【００３５】本実施例は上記に挙げた構成の他に、次の
ような応用も可能である。

【００３６】即ち、前述のスイッチング素子である薄膜
トランジスタには、ｎチャネル型ＭＯＳＦＥＴを使用し
ているが、これをｐチャネル型ＭＯＳＦＥＴに変えるこ
とができる。また、周辺駆動回路はＣＭＯＳ回路で構成
したが、駆動能力を考慮し、バイポーラトランジスタを
含むＢｉ−ＣＭＯＳ回路で構成しても良い。

【００３７】［実施例２］本発明第２の実施例として、
実施例１の半導体装置の裏面保護層を窒化ケイ素で形成
した例を示す。

【００３８】実施例１と同様に、主表面に（１００）面
を有するシリコンウエハ２０１を用意し、熱酸化膜２０
２、ｐ型拡散層２０６、熱酸化膜２０３を形成した後、
選択酸化法により、ｎ−ＭＯＳ、ｐ−ＭＯＳの素子分離
を行ない、表示領域はフィールド酸化膜２０７で覆う。

【００３９】ＬＰ−ＣＶＤ法により窒化ケイ素膜２０８
を２７０ｎｍ形成し、その上にＮＳＧ膜２１５をＣＶＤ
法により堆積させる。この窒化ケイ素膜２０８はウエハ
裏面に形成したマスク用熱酸化膜２０３上にも成長する
ため、くり抜き時の膜を張らせる役割と、裏面マスクの
保護膜としての機能を合わせ持つ。ＬＰ−ＣＶＤ法によ
り成長させた窒化ケイ素膜は、膜自身の応力が非常に強
いため（１×１０¹⁰ｄｙｎ／ｃｍ²）、膜を厚くつける
と自己破壊してクラックが入ることがある。クラックは
裏面マスクの保護を妨げる、くり抜き時に膜が破れる、
といった問題があるため、クラックの入らない膜厚５０
０ｎｍ以下で用いることが望ましい。

【００４０】以下、実施例１と同様にして表示領域の薄
膜トランジスタ、周辺駆動回路のＣＭＯＳ回路を形成
し、アクティブマトリクス基板を構成し、対向基板と貼
り合わせて液晶を封入する。本実施例においても実施例
１と同様に、裏面マスクである熱酸化膜２０３が無欠陥
マスクであるため、表示領域のウエハのみをエッチング
除去することができ、高い歩留で液晶表示装置を提供す
ることができる。

【００４１】［実施例３］本実施例は、実施例１におけ
る裏面マスクとなる熱酸化膜２０３を最初の熱酸化工程
において形成した例である。

【００４２】先ず、実施例１と同様に、シリコンウエハ
２０１の主面に熱酸化膜２０２を形成するが、この時同
時に裏面にも熱酸化膜２０３を形成し、ＬＰ−ＣＶＤ法
により多結晶シリコン層２０４，２０４’を両面に４０
０ｎｍ堆積させ保護層とする。

【００４３】次に、ウエハの主面の多結晶シリコン層２
０４’を異方性ドライエッチング法により除去し、フォ
トリソグラフィ法によって、フッ酸溶液等を用い熱酸化
膜２０２のパターニングを行なう。この時、裏面の熱酸
化膜は多結晶シリコン２０４に覆われているため、除去
されることはない。続いて実施例１と同様にＩ／Ｉ法に
よってＢが打ち込まれ、熱処理される。この時裏面の多
結晶シリコン層２０４も表面が酸化されるが、十分に厚
いために多結晶シリコン部分が残される。

【００４４】引き続き実施例１と同様の工程により、表
示領域の薄膜トランジスタ、周辺駆動回路のＣＭＯＳ回
路を形成し、アクティブマトリクス基板を構成し、対向
基板と貼り合わせて液晶を封入する。本実施例において
も実施例１と同様に、裏面マスクである熱酸化膜２０３
が無欠陥マスクであるため、表示領域のウエハのみをエ
ッチング除去することができ、高い歩留で液晶表示装置
を提供することができる。

【００４５】［実施例４］本発明の半導体装置は、圧力
センサ装置や加速度センサ装置等にも好適に用いられ
る。本実施例はこのような装置に本発明の半導体装置を
適用した一例であり、その断面図を図３に示す。

【００４６】本実施例において、基体５００には、駆動
回路領域５１０と圧力検出素子領域５０２とが設けられ
ている。そして、駆動回路領域５０１には、単結晶半導
体層を活性領域として含む、半導体素子５０３が少なく
とも１つ以上設けられている。一方、圧力検出素子領域
５０２上には、非単結晶半導体層を活性領域として含む
半導体素子５０４が少なくとも１つ以上設けられてい
る。ここで本発明に用いられる半導体素子としては、バ
イポーラトランジスタ、ＭＯＳトランジスタ等の３端子
素子やダイオード等の２端子素子が好適に用いられる。
また、駆動回路領域５０１としては、単結晶半導体が好
適に用いられる。一方、圧力検出素子領域５０２として
は、絶縁性の薄膜が好ましく用いられる。具体的には、
酸化シリコンや窒化シリコンの単層或いは複層である。
そしてその上に設けられる半導体素子に用いられる非単
結晶半導体としては、多結晶、微結晶、非晶質等の結晶
構造を有するものであり、これらはＣＶＤ法や物理気相
堆積法（ＰＶＤ）等により容易に薄膜として形成でき
る。

【００４７】半導体素子５０４は圧力センサとして用い
られ、一方、半導体素子５０３は半導体素子５０４を駆
動するための駆動回路等の周辺回路を構成するために用
いられている。

【００４８】基体の半導体素子を形成していない裏面に
は、圧力検出素子とすべき箇所の基板を選択的に除去す
る際にマスクとなった絶縁膜５０５が形成されており、
該絶縁膜５０５上には、耐フッ酸性の高い絶縁膜保護層
５０６が設けられている。その結果、圧力検出素子領域
直下の基板を除去する際、上記絶縁膜５０５が無欠陥マ
スクとして機能し、装置の歩留が大幅に向上する。

【００４９】

【発明の効果】以上説明したように、本発明によれば、
半導体単結晶基体を部分的に除去して透明化する場合
に、簡便且つ安価に歩留良く所望の位置を透明化しうる
半導体装置が提供される。

【００５０】さらに本発明によれば、光透過領域に形成
されることが求められる半導体素子と、単結晶半導体を
活性領域に持つ半導体素子とを、同一基板上に簡易な工
程で信頼性良く作成することができる半導体装置が実現
し、透過型のアクティブマトリクス型の液晶表示装置を
歩留良く提供することができる。

【図面の簡単な説明】

【図１】本発明第１の実施例の断面図である。

【図２】本発明第１の実施例の製造工程を示す図であ
る。

【図３】本発明第４の実施例の断面図である。

【符号の説明】

１不透光性領域２透光性領域３，４半導体素子５液晶６封止部材７対向基板８配向膜９酸化膜１０保護層１００基体２０１シリコンウエハ２０２，２０３熱酸化膜２０４，２０４’ 多結晶シリコン層２０５ｐ−ＭＯＳトランジスタ２０６ｐ型拡散層２０７フィールド酸化膜２０８窒化ケイ素膜２０９多結晶シリコン層２１０ＮＳＧ膜２１１酸化ケイ素膜２１２ゲート電極２１３配線２１４ｎ−ＭＯＳトランジスタ２１５ＮＳＧ膜２１６熱酸化膜５００基体５０１駆動回路領域５０２圧力検出素子領域５０３，５０４半導体素子５０５絶縁膜５０６保護層

Claims

【特許請求の範囲】

【請求項１】シリコン半導体基板の主面側に、能動及
び受動素子を形成した半導体装置において、上記素子形
成工程において、窒化ケイ素膜形成工程よりも前に上記
基板を酸化して形成された酸化膜が、上記主面とは反対
側の基板裏面に残されている半導体装置。
【請求項２】基板裏面に残されたシリコン酸化膜上
に、さらに保護層が設けられている請求項１の半導体装
置。
【請求項３】上記裏面保護層が、耐フッ酸性の材質に
より構成されている請求項２の半導体装置。
【請求項４】上記裏面保護層が、多結晶シリコンによ
り構成されている請求項２の半導体装置。
【請求項５】上記裏面保護層が、窒化ケイ素により構
成されている請求項２の半導体装置。
【請求項６】上記窒化ケイ素層が低圧気相堆積法によ
り形成され、厚さが５００ｎｍ以下である請求項５の半
導体装置。
【請求項７】透過型の液晶表示装置であって、請求項
１〜６のいずれかに記載の半導体装置を用い、基板裏面
に設けたシリコン酸化膜をマスクとして表示領域の基板
が裏面からエッチング除去されている液晶表示装置。
【請求項８】シリコン半導体基板の主面側に、能動及
び受動素子を有し、該基板裏面側に酸化膜を有する半導
体装置の製造方法であって、基板裏面の酸化膜を、最初
の熱酸化工程によって形成する半導体装置の製造方法。
【請求項９】上記基板裏面の酸化膜を、不純物の拡散
工程と同時に形成する請求項９の半導体装置の製造方
法。
【請求項１０】上記基板裏面の酸化膜上に、該酸化膜
形成後直ちに保護層を形成する請求項８又は９の半導体
装置の製造方法。
【請求項１１】上記保護層を、低圧気相堆積法により
形成する請求項１０の半導体装置の製造方法。