JPH084126B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH084126B2
JPH084126B2 JP62233739A JP23373987A JPH084126B2 JP H084126 B2 JPH084126 B2 JP H084126B2 JP 62233739 A JP62233739 A JP 62233739A JP 23373987 A JP23373987 A JP 23373987A JP H084126 B2 JPH084126 B2 JP H084126B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
type
conductivity
insulating film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62233739A
Other languages
English (en)
Other versions
JPS6477951A (en
Inventor
寛 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62233739A priority Critical patent/JPH084126B2/ja
Publication of JPS6477951A publication Critical patent/JPS6477951A/ja
Publication of JPH084126B2 publication Critical patent/JPH084126B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板の製造方法の改良に関する。特
に、SOI基板およびその製造方法の改良に関する。
〔従来の技術〕
集積回路における素子分離を完全になすために、サフ
ァイヤ等の絶縁物上にシリコンをエピタキシャル成長さ
せたシリコンオンインシュレータ基板(以下SOI基板と
いう)が使用されている。SOI基板を使用することによ
って、例えば、MOS電界効果トランジスタのソース・ド
レイン領域におけるpn接合の静電容量を減少させること
ができ、また、ジャンクションリークによって発生する
漏れ電流の少ないダイオードを製造することができる等
の利益がある他、相補型半導体装置を容易に製造するこ
とができる等の利益もある。
ところで、従来技術に係るSOI基板を製造する方法に
は、ラテラルシーディングエピタキシー法が知られてい
る。この方法は、シリコン基板表面に部分的に開口を有
する酸化膜を形成し、その酸化膜上に、CVD法等を使用
して、多結晶シリコン層を堆積した後、レーザ照射等を
なして、前記の多結晶シリコン層を単結晶シリコン層に
転換する方法であり、前記の酸化膜上に単結晶を形成す
ることができる。
〔発明が解決しようとする問題点〕
ところで、ラテラルシーディングエピタキシー法を使
用する場合は、酸化膜上の多結晶シリコン層の全面を均
一に単結晶シリコン層に転換することが困難であり、シ
リコン基板上に小面積のSOI領域が点在して形成される
か、あるいは、細長いSOI領域が形成される結果となる
ことが多く、大面積のSOI基板を得ることは、現状にお
いては困難である。
本発明の目的は、これらの欠点を解消することにあ
り、絶縁膜を介した2層構造とされており、その2層の
半導体層が相互に接続されており、しかも、面積の大き
なSOI基板を製造する方法を提供することにある。
〔問題点を解決するための手段〕
上記目的は、一導電型の半導体基板(1)と、一導電
型もしくは反対導電型の半導体基板(2)とを、絶縁膜
(3)を介して接着し、前記一導電型の半導体基板
(1)または前記一導電型もしくは反対導電型の半導体
基板(2)を研磨して、その厚さを減少し、該厚さが減
少している前記一導電型の半導体基板(1)または前記
一導電型もしくは反対導電型の半導体基板(2)と前記
絶縁膜(3)の一部領域を除去して、島状に残留された
領域(21)または(11)を形成し、導電体層(41)を形
成した後、全面において、該導電体層(41)の厚さを均
一に減少して、前記島状に残留された領域(21)または
(11)の境界において、前記絶縁膜(3)をまたいで、
前記一導電型の半導体基板(1)と前記一導電型もしく
は反対導電型の半導体基板(2)とを導電体層(4)を
もって接続する、SOI構造の半導体基板の製造方法によ
って達成される。
〔作用〕
本発明に係る半導体基板の製造方法を使用して製造し
た半導体基板においては、絶縁膜を介して形成されたシ
リコンウェーハの一部領域と他方のシリコンウェーハと
が導電体をもって接続されているので、面積的制限の解
消に加えて、相補型半導体装置等、導電型の異なる半導
体装置を、同一の基板上に形成することが容易になり、
各種のデバイスを集積する自由度が向上したSOI基板を
提供することができる。
〔実施例〕 以下、図面を参照しつゝ、本発明の二つの実施例に係
る半導体基板の製造方法について説明する。
第1例 第2図参照 例えば600μm厚のp型シリコンウェーハ1と例えば6
00μm厚のn型シリコンウェーハ2との表面を酸化し、
それぞれのシリコンウェーハ1、2の表面に500Å厚の
二酸化シリコン膜3を形成する。
第3図参照 表面に酸化膜3が形成されたシリコンウェーハ1、2
の鏡面側を対接して重ね合わせた後、図において上下方
向に静電界を加え、静電界によって誘起される静電力を
利用し、あるいは、熱処理をなして、前記のp型シリコ
ンウェーハ1とn型シリコンウェーハ2とを絶縁膜3を
介して接着する。
第4図参照 いづれか一方のシリコンウェーハ1、2例えばp型シ
リコンウェーハ1を、研磨、ケミカルエッチング等を使
用して1〜2μm厚のp型シリコン薄膜12または22とな
す。
第5図参照 フォトリソグラフィー法を使用して、シリコン薄膜12
または22と絶縁膜3とを一部領域から除去して、1辺の
長さが1μm程度の凹部5を形成する。
第6図参照 多結晶シリコン層、タングステン・モリブデン・チタ
ン等のリフラクトリメタル層、または、リフラクトリメ
タルシリサイド層等の導電体層42を、CVD法・スパッタ
法等を使用して形成する。
第1a図参照 コントロールエッチングをなして、上記多結晶シリコ
ン層、タングステン・モリブデン・チタン等のリフラク
トリメタル層、または、リフラクトリメタルシリサイド
層等の導電体層42を、段差を有する境界領域のみに残留
して、上下半導体層1または2及び11または21の接続層
4とする。
以上の工程により、一部領域において接続している2
層の半導体層、特に相互に異なる導電型の異なる2層の
半導体層が一部領域において接続しており、相補型半導
体装置用等の基板として有用な半導体基板を製造するこ
とができる。
第2例 第7図参照 第6図を参照して説明したコントロールエッチングに
おいて、マスク6を使用することゝすれば、上下層半導
体層1または2及び11または21の接続層4の形状は第1b
図に41をもって示すようになり、接続層4の抵抗を減少
することができる。
〔発明の効果〕
以上説明せるとおり、本発明に係る半導体基板の製造
方法を使用して製造した半導体基板においては、絶縁膜
を介して形成されたシリコンウェーハの一部領域と他方
のシリコンウェーハとが導電体をもって接続されている
ので、面積的制限の解消に加えて、相補型半導体装置
等、導電型の異なる半導体装置を、同一の基板上に形成
することが容易になり、各種のデバイスを集積する自由
度が向上したSOI基板を製造することができる。
【図面の簡単な説明】
第1a図、第1b図は、本発明の実施例に係る半導体基板の
製造方法を実施して製造した半導体基板の断面図であ
る。 第2〜6図は、本発明の第1の実施例に係る半導体基板
の製造方法の主要工程の工程図である。 第7図は、本発明の第2の実施例に係る半導体基板の製
造方法の主要工程の工程図である。 1……一導電型の半導体基板、 2……一導電型または反対導電型の半導体基板、 12、22……フォトリソグラフィー法を使用して除去され
る半導体薄膜、 21、11……島状に残留された領域、 3……絶縁膜、 42……全面に形成される導電体層、 4、41……境界に残留する導電体層、 5……凹部、 6……マスク6。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】一導電型の半導体基板と、一導電型もしく
    は反対導電型の半導体基板とを、絶縁膜を介して接着
    し、 前記一導電型の半導体基板または前記一導電型もしくは
    反対導電型の半導体基板を研磨して、その厚さを減少
    し、 該厚さが減少している前記一導電型の半導体基板または
    前記一導電型もしくは反対導電型の半導体基板と前記絶
    縁膜との一部領域を除去して、島状に残留された領域を
    形成し、 導電体層を全面に形成した後、該導電体層の厚さを、全
    面において均一に減少して、 前記島状に残留された領域の境界において、前記絶縁膜
    をまたいで、前記一導電型の半導体基板と前記一導電型
    もしくは反対導電型の半導体基板とを導電体層をもって
    接続する ことを特徴とするSOI構造の半導体基板の製造方法。
JP62233739A 1987-09-19 1987-09-19 半導体装置の製造方法 Expired - Fee Related JPH084126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62233739A JPH084126B2 (ja) 1987-09-19 1987-09-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62233739A JPH084126B2 (ja) 1987-09-19 1987-09-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6477951A JPS6477951A (en) 1989-03-23
JPH084126B2 true JPH084126B2 (ja) 1996-01-17

Family

ID=16959819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62233739A Expired - Fee Related JPH084126B2 (ja) 1987-09-19 1987-09-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH084126B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360007A (ja) * 1989-07-27 1991-03-15 Fujitsu Ltd 張合わせsoi基板
JP2721265B2 (ja) * 1990-07-05 1998-03-04 株式会社東芝 半導体基板の製造方法
WO2012115269A1 (ja) * 2011-02-25 2012-08-30 京セラ株式会社 複合基板、電子部品、ならびに複合基板および電子部品の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53128285A (en) * 1977-04-14 1978-11-09 Nec Corp Semiconductor device and production of the same
JPS5893270A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体装置の製造方法
JPS61234547A (ja) * 1985-04-11 1986-10-18 Aisin Seiki Co Ltd 半導体基板の製造方法

Also Published As

Publication number Publication date
JPS6477951A (en) 1989-03-23

Similar Documents

Publication Publication Date Title
KR100641209B1 (ko) 단결정 Si 기판, SOI 기판 및 표시 장치
JP2654332B2 (ja) Soi型集積回路及びその形成方法
JPS6276645A (ja) 複合半導体結晶体構造
JPH04106932A (ja) バイポーラトランジスタの製造方法
JPS6159853A (ja) シリコン結晶体構造
JPH01179342A (ja) 複合半導体結晶体
JPH03145129A (ja) 半導体装置及びその製造方法
JP2004165600A (ja) 単結晶Si基板、半導体装置およびその製造方法
JP3944087B2 (ja) 素子形成用基板の製造方法
US5444014A (en) Method for fabricating semiconductor device
JPH084126B2 (ja) 半導体装置の製造方法
JP2763107B2 (ja) 誘電体分離半導体基板およびその製造方法
JP3458611B2 (ja) Soi型半導体装置の製造方法
JPH01259546A (ja) 半導体装置の製造方法
JPS6358817A (ja) 複合半導体結晶体構造
JP2839088B2 (ja) 半導体装置
JPS6276646A (ja) 半導体装置の製造方法
JPH06163677A (ja) 半導体装置の製造方法
JP2629313B2 (ja) 半導体集積回路及びその製造方法
JPH03177072A (ja) 半導体装置及びその製造方法
JPH0194640A (ja) 半導体装置およびその製造方法
JPH07307485A (ja) 光電変換装置
GB2309826A (en) A method of fabricating a SOI substrate
JPH03104270A (ja) 半導体装置
JP2002158357A (ja) Soi型半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees