JPH0945644A - 半導体基板を研磨する方法 - Google Patents

半導体基板を研磨する方法

Info

Publication number
JPH0945644A
JPH0945644A JP8186875A JP18687596A JPH0945644A JP H0945644 A JPH0945644 A JP H0945644A JP 8186875 A JP8186875 A JP 8186875A JP 18687596 A JP18687596 A JP 18687596A JP H0945644 A JPH0945644 A JP H0945644A
Authority
JP
Japan
Prior art keywords
polishing
wafer
substrate
major surface
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8186875A
Other languages
English (en)
Other versions
JP3447477B2 (ja
Inventor
Fernando A Bello
フェルナンド・エー・ベロ
James B Hall
ジェームス・ビー・ホール
Otto Luedke
オットー・ルーデュク
Earl W O'neal
イエール・ダブリュ・オニール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0945644A publication Critical patent/JPH0945644A/ja
Application granted granted Critical
Publication of JP3447477B2 publication Critical patent/JP3447477B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/102Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being able to rotate freely due to a frictional contact with the lapping tool
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/928Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

(57)【要約】 【課題】 より優れた平坦度を有する基板を生産する改
善された方法を提供する。 【解決手段】 半導体基板を研磨する改善された方法
は、基板19の1つの主表面24上に保護層21を形成
して被保護面を形成する段階と、基板19の保護されて
いない表面26を両面研磨装置11で研磨する段階とを
含む。研磨工程中は、保護されていない面26の材料
が、保護されている面の材料よりも速い速度で除去され
る。本方法により、平面度特性が改善された片面が研磨
された基板19が提供される。他の実施例においては、
異なる表面接触特性を有する研磨パッド13,23を用
いて、工程の自動化に対応する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般に半導体処理に関
し、さらに詳しくは、半導体基板を研磨する方法に関す
る。
【0002】
【従来の技術および発明が解決しようとする課題】半導
体産業では、ますます小型化され、より複雑な幾何学形
状を備える集積回路(IC)装置が設計されている。そ
の結果、このような装置を製造するために用いられる材
料および設備に課せられる制約は、ますます厳しくなり
つつある。たとえば、IC装置を構築するために用いら
れる半導体基板またはウェーハは、欠陥の集中度が低
く、きわめて平坦でなければならない。
【0003】半導体基板を作成する技術は周知のもので
ある。半導体材料のインゴットは成長および整形され
て、個々の基板に切り出され、その後でラップ研磨また
は研削工程を経て、より平坦で平行なものになる。次
に、エッジ研削工程を用いて、基板のエッジが丸められ
る。エッジ研削の後で、基板はエッチングを受けて、加
工上の損傷と汚染が除去される。次に、基板は片面また
は両面が研磨され、洗浄およびこすり洗いがなされ、I
C装置の製造が可能な状態の開始基板(starting subst
rate)となる。
【0004】通常、基板の平面度は、総厚変動(TTV: t
otal thickness variation)および地点焦点面偏差(SP
FD: site focal plane deviation)などのパラメータに
より決定される。基板のTTV とは、基板表面の両端で測
定した最小厚と最大厚の値の差である。SFPDは、選択さ
れた焦点面の上方または下方の最大距離で、前面基準
(front side reference)または背面基準(back side
reference )のいずれか一方を用いて測定する。通常、
基板上の多くの地点を測定して焦点面偏差を求め、指定
された焦点面偏差値(たとえば0.5ミクロン未満)を
満たす地点の数により収率(yield )が決定される。背
面基準のSPFD(前面基準SPFDよりも厳しい基準となる)
では、焦点面偏差は基板の背面に平行で、測定される地
点の中心を含む基準面に基づいて計算される。
【0005】半導体基板の片面を研磨する場合、製造業
者は、片面研磨装置または両面研磨装置のいずれか一方
を用いるが、両面研磨装置のほうが片面研磨装置と比較
して平面度特性が改善されている。しかし、より平坦な
半導体基板を達成することにおいて進歩してはいるが、
より小型でより複雑な幾何学形状をもつIC設計を対す
る半導体産業の取り組みを支援するために、より優れた
平面度をもつ基板を生産する改善された方法が依然とし
て必要とされる。また、対費用効果が優れ、再現可能な
方法でこのような基板が製造できると有利である。さら
に、この方法が、基板の直径に関わらず平面度が優れた
基板を製造できると、利点はさらに多い。
【0006】
【実施例】より小型の幾何学形状を有する装置に対する
半導体産業の取り組みに関して、半導体チップ製造業者
の中には、開始基板(すなわち研磨を終えた処理済みの
基板)が背面基準を用いて0.5ミクロン未満のSPFDに
対し100%の収率を呈することを求めるものがある。
すなわち、開始基板は、100%の被測定地点において
焦点面偏差が0.5ミクロン未満でなければならない。
将来的な仕様は、約0.35ミクロン未満に対し100
%の収率を要求すると予測される。従来技術による作成
方法では、このような厳格な要件を、再現可能に、対費
用効果の優れた方法で満足することはできない。
【0007】一般に、本発明は、両面研磨装置を用い
て、非常に平坦で、片面だけが研磨される半導体ウェー
ハを設けるための改善された方法を提供する。さらに詳
しくは、基板の1つの主表面上に保護層を形成して被保
護面を形成し、次に基板を両面研磨装置上に置く。研磨
工程の間は、保護されていない面の材料が、保護された
面の材料より高速で除去される。好適な実施例において
は、異なる表面張力特性を有する研磨パッドを用いて、
工程の自動化に対応する。
【0008】半導体基板を製造する方法は周知のもので
あり、単結晶半導体インゴットの成長,インゴットの整
形,平面形成,切り出し,ラップ研磨,エッジ丸め処
理,加工上の損傷/汚染物の除去,研磨および最終的な
洗浄の段階が含まれる。研磨工程中に、未研磨の基板の
片面は、化学的−機械的方法を用いて研磨され、反射性
が高く、傷がなく、損傷がない表面が製造される。
【0009】片面だけが研磨される基板またはウェーハ
(すなわち片面研磨)を製造する技術は、当産業では周
知である。通常、製造業者は、ウェーハの片面を一度に
1枚ずつ研磨する装置を用いて、片面が研磨されたウェ
ーハを製造する。ウェーハ・ホルダまたはチャックがウ
ェーハを把持して、回転する研磨パッドにウェーハを押
し付け、その間、研磨用スラリが研磨パッド上に滴下さ
れて、研磨が行われる。
【0010】通常、研磨用スラリは、水酸化ナトリウム
の水溶液中にシリカ(SiO2 )の微粒子を含むコロイ
ド懸濁液である。摩擦による発熱のもとで、水酸化ナト
リウムがOH- 基で半導体基板(たとえばシリコン)を
酸化する(化学的段階)。次に、スラリ内のシリカ微粒
子が酸化された半導体材料を剥す(機械的段階)。研磨
速度と表面の完成度は、圧力,パッドの特性,回転速度
およびスラリ組成の複雑な関数となる。
【0011】片面研磨装置には、処理能力が低いなど欠
点がいくつかあり、単ウェーハ処理装置では毎時10枚
のウェーハ生産が普通である。また、片面研磨装置で
は、通常、IC製造業者が必要とする平面度を示すウェ
ーハができない。
【0012】両面研磨装置は、片面研磨装置よりはるか
に高い処理能力(毎時約80枚のウェーハ)をもち、ま
た、片面研磨装置で研磨されたウェーハと比較して優れ
た平面度を有するウェーハが生産される。しかし、両面
研磨装置は、ウェーハの両面を平行して研磨するよう設
計されている。ここに1つの試みがなされる。すなわ
ち、両面研磨装置を備えて、ウェーハの片面だけを研磨
しながら、高い処理能力と優れたウェーハ平面度を達成
する方法を提供することである。さらに、欠陥や半導体
装置の性能の阻害を招くウェーハの固有の材料特性に対
する影響を避けることも課題とする。さらに、最終的な
ウェーハの平面度に影響を与えずにこれを行うことも課
題とする。さらに、これを対費用効果の良い方法で行う
ことも課題とする。
【0013】図1は、本発明に用いられる典型的な両面
研磨装置の一部分の上面図である。本発明に用いるのに
適した両面研磨装置の例としては、P.R.Hoffman 社製
(たとえば4800シリーズ),Peter Wolters 社製(たと
えばモデル番号AC1400)およびSpeedfam社製の装置があ
る。両面研磨装置の部分11は、下研磨パッド13を有
する底面12(図2に図示),内側または太陽歯車1
4,外側歯車16およびウェーハ・キャリア17を備え
る。ウェーハ・キャリア17には、半導体基板,基板ま
たはウェーハ19を把持または保持する穴または開口部
18がある。用いられるウェーハの数は、これより多く
ても少なくても構わない。
【0014】ウェーハ19の各々には、主表面または主
面24上の保護層21(図2に図示)が含まれ、被保護
面を形成する。保護層21は、特に、主表面24が研磨
工程中に研磨されることを防ぐ役割を果たす。各ウェー
ハ19の主表面または主面26は、保護されない状態の
ままになる(すなわち主表面26は、未保護主表面とな
る)ので、主表面26が研磨工程中に研磨されることに
なる。好ましくは、主表面26は、下研磨パッド13に
隣接する。任意で、主表面26または研磨される表面
は、上研磨パッドに隣接することもある。
【0015】好ましくは、保護層21は、付着された誘
電体層(たとえば酸化シリコン,窒化シリコンなど)の
付着された保護層により構成される。付着酸化物などの
付着誘電体層などの薄膜は、低温(約摂氏450度ない
し約650度)で形成され、これがウェーハ19内の欠
陥形成を抑えるので、このような誘電体層が好ましい。
二酸化シリコンなどの熱成長薄膜は、ウェーハ19の固
有特性に影響を与えやすく、このために半導体装置の性
能および信頼性を損なうことがある。
【0016】図2は、装置11を図1の基準線2−2で
切断した断面図で、上面22,上研磨パッド23および
スラリ33が追加されている。動作中、スラリ33は上
研磨パッド23と保護層21との間と、下研磨パッド1
3と各ウェーハ19の主表面26との間に供給される。
内側歯車14および外側歯車16が、上研磨パッド23
と下研磨パッド13との間でウェーハ・キャリア17を
駆動し、ウェーハ19は、ヘビ状パターンを描いて移動
する。研磨パッドは、スラリを保持および分配して、主
表面26および保護層21から材料を除去するための媒
体とする。
【0017】通常、上面22は、矢印31により示され
る第1方向に回転し、底面12は固定されるか、あるい
は矢印32で示される方向に回転し、内側歯車14と外
側歯車16は上面22と同じ方向に回転する。従来の技
術においては、上面22,内側歯車14,外側歯車16
および底面12(回転する場合)が回転する速度は、ウ
ェーハの両面から材料が同じ速度で除去されるようにな
っていた。これは、ウェーハの両面を等しく研磨するた
めに両面研磨装置が用いられるのが普通であったからで
ある。
【0018】反射度が高く、傷や損傷のない表面を設け
るために、一次研磨工程中に約25ミクロンの材料が主
表面26から除去されるのが普通である。主表面24が
研磨されないようにするために、保護層21が付着酸化
シリコンなどの付着誘電体により構成される場合、保護
層21は約1.1ミクロン超の厚みとしなければならな
い。保護層21は、研磨中に主表面26の基準面となる
ので、その厚みは、最終的なウェーハの平面度に影響を
与えることを避けるために、主表面24全体で実質的に
均一(たとえば、約±2.5%未満の変動)でなければ
ならない。このような均一性を得るためには、保護層2
1が付着酸化物により構成される場合、約1.0ミクロ
ン未満、好ましくは約0.5ミクロン未満の厚みでなけ
ればならない。しかし、保護層21のこの好適な厚み範
囲は、従来の両面研磨法を用いる場合には、主表面24
の研磨を回避するには充分な厚みではない。
【0019】本発明では、材料が主表面26から除去さ
れるより遅い速度で、保護層21から材料を除去するこ
とにより、この問題が解決される。言い換えると、主表
面26の研磨中に除去選択性が用いられる。たとえば、
主表面26の材料は、保護層21から材料が除去される
速度より約10ないし40倍速い範囲の速度で除去され
る。好ましくは、主表面26の材料は、保護層21から
材料が除去される速度より約18ないし20倍速い範囲
の速度で除去される。従来の技術を用いると、主表面2
6の材料は、保護層21が除去される速度より約6倍速
い速度で除去される。
【0020】この除去選択性により、保護層21の厚み
は、1.0ミクロン未満とすることができ、均一な厚み
を持つ保護層を提供することができる。またこれにより
研磨中に、主表面26に対して平坦な基準面が提供され
る。さらに、保護層21は、依然として、主表面24が
研磨されることを防ぐ。選択的除去では、保護層21が
付着酸化シリコンにより構成される場合、保護層21
は、好ましくは約3,000ないし約5,000オング
ストロームの厚みを有する。主表面26上に、エピタキ
シャル層を実質的に成長させる場合、保護層21は、好
ましくは、約8,000オングストロームの厚みを有す
る付着酸化シリコンにより構成される。
【0021】好ましくは、選択的除去速度は、上面2
2,内側歯車14,外側歯車16および底面12(回転
する場合)が回転する速度を調節することにより得られ
る。従来の技術においては、これらの速度は、研磨中に
主表面26上の摩擦力が主表面24上の摩擦力と等しく
釣り合って、結果的にウェーハ19に応力が加わらず、
等しい材料除去速度が得られるように選択される。
【0022】ウェーハ19に過剰な応力が加わると、直
接的損傷と潜在的損傷の両方がウェーハに起こることが
ある。また、過剰な応力により、ウェーハ19がキャリ
ア17の穴18から外れて、ウェーハが壊れたり、さら
に/あるいはキャリアやパッドが損傷することがある。
従って、上面22,内側歯車14,外側歯車16および
底面に関して選択される速度は、異なる除去速度を得な
がら、結果的にウェーハ19に加わる応力を最小限に抑
えるよう選択される。
【0023】好ましくは、ウェーハ19に結果的に加え
られる応力を最小限に抑えて、18ないし20対1の除
去選択性を得るためには、上面22は毎分約11.0回
転(rpm )の速度、内側歯車14は約14.0rpm の速
度、外側歯車16は約10.0rpm の速度、底面12は
約25.0rpm の速度で回転される(すなわち、上面の
速度は、底面の速度の約45%)。底面が回転する両面
研磨装置(たとえばPeter Wolters 社製,モデル番号AC
1400)では、この設定値が適している。底面が回転しな
い装置では、上記の速度を相応に調節して所望の除去選
択製を得る。
【0024】好ましくは、除去率の高いスラリ(たとえ
ばアリゾナ州スコッツデールのRodel 社製Nalco2350 )
が用いられる。また、印加圧力は、1平方インチの半導
体材料(たとえばシリコン)あたり約1.0ポンドが好
ましい(半導体材料1平方メートル当り約703キログ
ラム)。上記の条件で、材料は主表面26から毎分約
0.43ミクロンの速さで除去される。通常、反射性が
高く、傷や損傷のない表面を得るには主表面26から約
25ミクロンの材料が除去される。その後の洗浄工程を
経て、ウェーハ19は、IC製造に備えられるか、ある
いは周知の技術を用いるエピタキシャル層形成に備えら
れる。エピタキシャル層を成長させない場合は、保護層
21は除去される。エピタキシャル層を成長させる場合
は、背面をシールするために保護層21が残される。
【0025】本発明による方法を用いると、100%の
ウェーハが0.5ミクロン未満のSFPD要件に対して、1
00%の収率を示した。比較として、従来の技術を用い
て研磨されたウェーハは、0.5ミクロン未満のSFPD要
件に対して35ないし40%のウェーハが100%の収
率を示した。さらに、本発明による方法では、0.35
ミクロン未満のSFPD要件に対してもかなりの数のウェー
ハが100%の収率を満足したのに対して、従来技術を
用いて研磨されたウェーハでこの要件を満たしたものは
ない。このように、本発明による方法は、従来の技術に
比べて優れた平面度を有するウェーハを提供する。ま
た、本発明による方法は、ウェーハの直径に依存しな
い。さらに、本方法は、付着された保護層を用いてお
り、これはウェーハの固有の材料特性に影響を与えな
い。
【0026】主表面26上にエピタキシャル層を後で成
長させる場合は、保護層21は、主表面26の研磨後に
約6,000オングストロームの最終厚を有することが
好ましい。この最終厚により、保護層21が付着酸化物
(たとえば付着酸化シリコン)により構成される場合、
エピタキシャル成長中に良好な背面シール保護が得られ
る。研磨後にこの最終厚を得るためには、保護層21が
付着酸化物により構成される場合、保護層21は好まし
くは約8,000オングストロームの開始厚を有する。
本発明による除去選択性のために、所望の保護層21の
最終厚が得られ、同時に過剰な厚みの開始保護層が避け
られるので、上記の不均一性/基準面の問題が回避され
る。従来の方法を用いると、保護層21は、1.2ミク
ロン超の開始厚を必要とすることになる。この開始厚で
は、上記の不均一性/基準面の問題を避けることはでき
ない。
【0027】図3は、主表面44全体に延在せずに、未
保護のリングまたは部分46を残す保護層41を有する
ウェーハ39の側面図である。言い換えると、ウェーハ
39は、エッジのない保護層を有する。エッジのない保
護層41は、後でエピタキシャル成長を行うウェーハに
好適である。エッジのない保護層41は、エピタキシャ
ル層成長工程中に、ウェーハ39の周縁部に多結晶性半
導体材料(たとえば多結晶シリコン)が形成されないよ
うにするために好適である。好ましくは、エッジのない
保護層41は、付着酸化物(たとえば付着酸化シリコ
ン)により構成される。好ましくは、未保護部分46
は、約5ミリメートル未満の幅47を有する。エッジの
ない保護層41を形成する方法は、当技術では周知であ
り、機械的な除去技術とフォトリソグラフィ/エッチン
グ技術とを含む。
【0028】両面研磨装置を用いる際の別の問題点は、
研磨終了後に上面22を取り出す際に、ウェーハが上研
磨パッド23に付着してしまうことである。付着が起こ
ると、製造員は上研磨パッドから手でウェーハを取り出
さねばならない。これは、工程の自動化,処理能力およ
び品質に悪影響を及ぼす。工程の自動化に対応するため
には、ウェーハは下研磨パッド13上に残って、自動ウ
ェーハ処理手段がウェーハを取り出し、ウェーハ・キャ
リアまたはカセット内に入れられるようにしなければな
らない。
【0029】本発明により、下研磨パッド13は、好ま
しくは、保護層21と上研磨パッド23との間の表面張
力に比べて、主表面26と下研磨パッド13との間に高
い表面張力を生成する材料または設計により構成され
る。たとえば、下研磨パッド13は、表面積接触の高い
パッド(たとえばRodel H2またはSUBA 550の非エンボス
研磨パッド)により構成され、上研磨パッド23は、表
面積接触の低いパッド(たとえばRodel H2E またはSUBA
550E エンボス・パッド)により構成される。エンボス
・パッドを用いると、パッド内に形成された溝のために
表面接触面積が小さくなる。
【0030】以上、両面研磨装置を用いて半導体基板の
片面を研磨する、ウェーハの直径に依存しない方法が提
供されたことが理解頂けよう。保護されていない表面か
ら材料を除去するより遅い速度で、保護されている表面
から材料を除去することにより、優れた平面度特性を有
するウェーハが実現される。これらの特性は、再現性を
持ち、ウェーハの直径に依存しない。また、異なる除去
速度を用いることにより、付着酸化物などの付着保護薄
膜を用いることができ、それにより開始基板内に欠陥が
形成されるのを避けることができる。さらに、表面接触
特性の異なる研磨パッドを用いることにより、工程の自
動化に対応できる。
【図面の簡単な説明】
【図1】本発明に用いられる両面研磨装置の一部分の上
面図である。
【図2】図1の装置の一部分を基準線2−2で切断した
断面図である。
【図3】本発明に用いられる半導体基板の好適な実施例
の断面図である。
【符号の説明】
12 底面 13,23 研磨パッド 14,16 歯車 17 ウェーハ・キャリア 19 基板 21 保護層 22 上面 24,26 主表面 31,32 回転方向 33 スラリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 オットー・ルーデュク アメリカ合衆国アリゾナ州スコッツデー ル、イースト・ゲルディング・ドライブ 5311 (72)発明者 イエール・ダブリュ・オニール アメリカ合衆国アリゾナ州スコッツデー ル、イースト・エアー・リブラー・レーン 6802

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体基板を研磨する方法であって:第1
    主表面(24)と前記第1主表面に対向する第2主表面
    (26)とを有する半導体基板(19)であって、前記
    第1主表面(24)上に付着された保護層(21)をさ
    らに有して被保護表面を形成する半導体基板(19)を
    設ける段階;および前記被保護表面を第1除去速度で、
    前記第2主表面を第2除去速度で平行して研磨する段階
    であって、前記第2除去速度は前記第1除去速度より大
    きく、前記被付着保護層(21)が、前記第1主表面が
    研磨されないだけの厚みを有する段階;によって構成さ
    れることを特徴とする方法。
  2. 【請求項2】 半導体ウェーハ(19)の片面を研磨す
    る方法であって:第1表面(24)と、前記第1表面に
    対向する第2表面(26)と、前記第1表面(24)上
    に形成された被付着誘電体層(21)とを有する半導体
    ウェーハ(19)を、上研磨パッド(23)と下研磨パ
    ッド(13)とを備える両面研磨装置上に配置する段
    階;および前記第2表面(26)と前記被付着誘電体層
    (21)との両方から、材料を除去する段階であって、
    前記第2表面(26)の材料が第1速度で除去され、前
    記被付着誘電体層(21)の材料が第2速度で除去さ
    れ、前記第1速度は前記第2速度より約10ないし約4
    0倍速い段階;によって構成されることを特徴とする方
    法。
  3. 【請求項3】 1つの主表面(24)上に付着された保
    護薄膜(21)を有して保護された主表面とする基板
    (19)であって、前記被保護主表面に対向する保護さ
    れない主表面(26)をさらに有する基板(19)を設
    ける段階;および第1研磨パッド(23)を有する第1
    面(22)と、第2研磨パッド(13)を有する第2面
    (12)とを備え、前記第1面(22)と前記第2面
    (12)が回転する両面研磨装置で、前記被保護主表面
    と前記未保護主表面の両方から平行して材料を除去する
    段階であって、前記未保護主表面(26)が前記第2研
    磨パッド(13)に隣接し、前記第1面(22)が前記
    第2面(12)よりも遅い速度で移動する段階;によっ
    て構成されることを特徴とする研磨方法。
JP18687596A 1995-07-31 1996-06-28 半導体基板を研磨する方法 Expired - Fee Related JP3447477B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US509685 1995-07-31
US08/509,685 US5643405A (en) 1995-07-31 1995-07-31 Method for polishing a semiconductor substrate

Publications (2)

Publication Number Publication Date
JPH0945644A true JPH0945644A (ja) 1997-02-14
JP3447477B2 JP3447477B2 (ja) 2003-09-16

Family

ID=24027678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18687596A Expired - Fee Related JP3447477B2 (ja) 1995-07-31 1996-06-28 半導体基板を研磨する方法

Country Status (3)

Country Link
US (1) US5643405A (ja)
JP (1) JP3447477B2 (ja)
DE (1) DE19629756A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6062954A (en) * 1998-01-09 2000-05-16 Speedfam Co., Ltd. Semiconductor wafer surface flattening apparatus
JP2004507085A (ja) * 2000-08-16 2004-03-04 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 新規な最終研磨方法を用いて半導体ウェーハを処理する方法および装置
KR100486144B1 (ko) * 2002-12-11 2005-04-29 주식회사 실트론 실리콘웨이퍼의 연마 방법
WO2012120785A1 (ja) * 2011-03-07 2012-09-13 信越半導体株式会社 シリコンウェーハの製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3169120B2 (ja) * 1995-07-21 2001-05-21 信越半導体株式会社 半導体鏡面ウェーハの製造方法
KR100241537B1 (ko) * 1996-06-21 2000-02-01 김영환 반도체 소자의 층간 절연막 평탄화 방법
JPH10135165A (ja) * 1996-10-29 1998-05-22 Komatsu Electron Metals Co Ltd 半導体ウェハの製法
DE19704546A1 (de) * 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
DE19756537A1 (de) * 1997-12-18 1999-07-01 Wacker Siltronic Halbleitermat Verfahren zum Erzielen eines möglichst linearen Verschleißverhaltens und Werkzeug mit möglichst linearem Verschleißverhalten
US6376335B1 (en) 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
WO2001082354A1 (fr) * 2000-04-24 2001-11-01 Sumitomo Mitsubishi Silicon Corporation Procédé de fabrication d'une plaquette de semi-conducteur
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP3791302B2 (ja) * 2000-05-31 2006-06-28 株式会社Sumco 両面研磨装置を用いた半導体ウェーハの研磨方法
CN1446142A (zh) * 2000-08-07 2003-10-01 Memc电子材料有限公司 用双面抛光加工半导体晶片的方法
DE10060697B4 (de) * 2000-12-07 2005-10-06 Siltronic Ag Doppelseiten-Polierverfahren mit reduzierter Kratzerrate und Vorrichtung zur Durchführung des Verfahrens
US6576501B1 (en) 2002-05-31 2003-06-10 Seh America, Inc. Double side polished wafers having external gettering sites, and method of producing same
CN104813448A (zh) * 2012-09-28 2015-07-29 圣戈本陶瓷及塑料股份有限公司 改进的微研磨工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389579A (en) * 1993-04-05 1995-02-14 Motorola, Inc. Method for single sided polishing of a semiconductor wafer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6062954A (en) * 1998-01-09 2000-05-16 Speedfam Co., Ltd. Semiconductor wafer surface flattening apparatus
JP2004507085A (ja) * 2000-08-16 2004-03-04 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 新規な最終研磨方法を用いて半導体ウェーハを処理する方法および装置
KR100486144B1 (ko) * 2002-12-11 2005-04-29 주식회사 실트론 실리콘웨이퍼의 연마 방법
WO2012120785A1 (ja) * 2011-03-07 2012-09-13 信越半導体株式会社 シリコンウェーハの製造方法
JP2012186338A (ja) * 2011-03-07 2012-09-27 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
KR20140034151A (ko) * 2011-03-07 2014-03-19 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 제조방법
TWI478228B (zh) * 2011-03-07 2015-03-21 Shinetsu Handotai Kk Silicon wafer manufacturing method
US9425056B2 (en) 2011-03-07 2016-08-23 Shin-Etsu Handotai Co., Ltd. Method for producing silicon wafer

Also Published As

Publication number Publication date
DE19629756A1 (de) 1997-02-06
US5643405A (en) 1997-07-01
JP3447477B2 (ja) 2003-09-16

Similar Documents

Publication Publication Date Title
JP3447477B2 (ja) 半導体基板を研磨する方法
EP0413547B1 (en) Process for producing semiconductor device substrate
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
US6352927B2 (en) Semiconductor wafer and method for fabrication thereof
US5800725A (en) Method of manufacturing semiconductor wafers
JP3846706B2 (ja) ウエーハ外周面取部の研磨方法及び研磨装置
EP0854500B1 (en) Method of manufacturing a bonded substrate
JP4835069B2 (ja) シリコンウェーハの製造方法
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
US6214704B1 (en) Method of processing semiconductor wafers to build in back surface damage
US5821166A (en) Method of manufacturing semiconductor wafers
KR20010033902A (ko) 반도체 웨이퍼 및 그 제조방법
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP3828176B2 (ja) 半導体ウェハの製造方法
EP1155777A1 (en) Work polishing method and work polishing device
JP2004506314A (ja) 両面研磨法を用いて半導体ウェーハを処理する方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
TW426584B (en) Method of polishing semiconductor wafers
JP3131968B2 (ja) 半導体シリコンウェーハの製造方法
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
JP3473654B2 (ja) 半導体鏡面ウェーハの製造方法
JPH0745564A (ja) 高平坦度ウェーハの製造方法
JP4154683B2 (ja) 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置
JP2002043257A (ja) ワークの研磨方法
JP3578238B2 (ja) シリコンウェーハの加工方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees