JPH0934427A - 動画のキャプチャリング方法 - Google Patents

Abstract

(57)【要約】 【課題】 動画の複数フィールド分の映像を、従来に比
べて欠落が少ない状態でキャプチャリングする。 【解決手段】 映像メモリ内を複数のフィールド領域に
分割し、複数のフィールド領域の１つを所定の順番に従
って選択して、選択されたフィールド領域に動画映像信
号を書き込む。この際、フィールド領域の選択は垂直ブ
ランキング期間に更新される。この結果、複数のフィー
ルド領域のそれぞれに動画映像信号が１フィールド分ず
つ格納される。映像メモリに格納された複数フィールド
分の映像は、表示デバイスに一度に表示される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、コンピュータシ
ステムの映像メモリに複数フィールド分の動画映像信号
を取り込む方法に関する。

【０００２】

【従来の技術】高速なＣＰＵを用いた近年のパーソナル
コンピュータでは、動画を表示したり、動画映像信号を
取得（キャプチャリング）したりすることが可能であ
る。

【０００３】

【発明が解決しようとする課題】しかし、ＣＰＵによっ
て動画のキャプチャリングを行なう場合には、１秒間に
取得できるフィールド数がかなり低い値に限定されてし
まう場合がある。例えば、３０フレーム／秒の元の動画
から、１秒間に数フレーム程度しかキャプチャできない
ことも多い。すなわち、従来は、キャプチャリング時に
おいてフレームの欠落が発生易いという問題があった。

【０００４】この発明は、従来技術における上述の課題
を解決するためになされたものであり、動画の複数フィ
ールド分の映像を、従来に比べて欠落が少ない状態でキ
ャプチャリングすることを目的とする。

【０００５】

【課題を解決するための手段およびその作用・効果】上
述の課題の少なくとも一部を解決するため、第１の発明
は、映像メモリに複数フィールド分の動画映像信号を取
り込む方法であって、（ａ）映像メモリ内を複数のフィ
ールド領域に分割する工程と、（ｂ）動画映像信号の垂
直ブランキング期間において、動画映像信号の１フィー
ルド分を書込む領域を前記複数のフィールド領域から所
定の順番に従って選択する工程と、（ｃ）前記動画映像
信号を選択されたフィールド領域に書込む工程と、
（ｄ）前記工程（ｂ）および（ｃ）を繰返すことによっ
て、前記複数のフィールド領域のそれぞれに前記動画映
像信号を１フィールド分ずつ格納する工程と、を備え
る。

【０００６】第１の発明では、映像メモリ内の複数のフ
ィールド領域を所定の順番で１つずつ選択しながら、選
択されたフィールド領域に動画映像信号を１フィールド
分ずつ書き込む。従って、複数のフィールド領域に複数
フィールド分の映像を格納することができる。また、動
画映像信号の垂直ブランキング期間において書込みのた
めのフィールド領域の選択を変更するので、フィールド
の欠落が無い状態で複数フィールド分の連続した映像を
格納できる。

【０００７】第２の発明は、映像メモリに複数フィール
ド分の動画映像信号を取り込む方法であって、映像メモ
リ内を複数のフィールド領域に分割し、前記複数のフィ
ールド領域の１つを所定の順番に従って選択し、選択さ
れたフィールド領域に動画映像信号を書き込むことによ
って、前記複数のフィールド領域のそれぞれに前記動画
映像信号を１フィールド分ずつ格納することを特徴とす
る。

【０００８】第２の発明においても、複数のフィールド
領域に複数フィールド分の映像を格納することができ
る。また、フィールド領域の選択を変更するのは短時間
で済むので、フィールドの欠落が従来に比べて少ない状
態で複数フィールド分の映像を格納できる。

【０００９】

【発明の他の態様】この発明は、以下のような他の態様
も含んでいる。第１の態様では、第１または第２の発明
においてさらに、前記映像メモリに格納された複数フィ
ールド分の映像を表示デバイスに同時に表示する工程、
を含む。

【００１０】第１の態様によれば、獲得した複数フィー
ルド分の映像を、画面上で一度に確認できる。

【００１１】第２の態様では、第１または第２の発明に
おいてさらに、前記映像メモリに格納された複数フィー
ルド分の映像を、格納された順番に１つずつ連続して表
示デバイスに表示する工程、を含む。

【００１２】第２の態様によれば、獲得した複数フィー
ルド分の映像で構成される動画を画面上で再現すること
ができる。

【００１３】

【発明の実施の形態】

Ａ．装置の全体構成：次に、本発明の実施の形態を実施
例に基づき説明する。図１は、この発明の一実施例を適
用するコンピュータシステムの構成を示すブロック図で
ある。このコンピュータシステムは、バス６１０に、Ｃ
ＰＵ６２０と、メインメモリ６３０と、周辺コントロー
ラ６４０と、複合Ｉ／０ポート６５０と、ネットワーク
インタフェイス６５６と、ビデオコントローラ６６０
と、第１のビデオＲＡＭ（ＶＲＡＭ）６７０と、映像転
送コントローラ６８０と、映像処理回路８００とが接続
されている。映像処理回路８００は、その内部に第２の
ビデオＲＡＭ３１０を有している。なお、第１のＶＲＡ
Ｍ６７０は、カラーＣＲＴ７０１の表示領域と１対１に
対応するメモリ領域を有している。

【００１４】周辺コントローラ６４０にはキーボード６
４２とマウス６４４とが接続されている。また、複合Ｉ
／Ｏポート６５０にはフロッピディスク装置６５２とハ
ードディスク装置６５４とが接続されている。

【００１５】ビデオコントローラ６６０には、表示デバ
イスとしてのカラーＣＲＴ７０１（またはカラー液晶デ
ィスプレイ）が接続されている。ビデオコントローラ６
６０は、第１のＶＲＡＭ６７０に静止画の映像データを
書き込むとともに、第１のＶＲＡＭ６７０から映像信号
を読み出して映像処理回路８００に供給する機能を有す
る。ビデオコントローラ６６０は、さらに、同期信号Ｓ
ＹＮＣ（垂直同期信号ＶＳＰＣと水平同期信号ＨＳＰ
Ｃ）を生成して、カラーＣＲＴ７０１と映像処理回路８
００に供給する機能を有している。

【００１６】映像転送コントローラ６８０には、動画映
像データ供給装置としてのＣＤ−ＲＯＭ装置６８２が接
続されている。映像転送コントローラ６８０は、ＣＤ−
ＲＯＭ装置６８２から与えられた動画映像データを、バ
ス６１０を介して第２のＶＲＡＭ３１０に転送するプロ
セッサとしての機能を有している。

【００１７】映像処理回路８００は、動画映像信号と、
ビデオコントローラ６６０から与えられた静止画映像信
号とを合成するとともに、合成後の映像を表わす映像信
号をカラーＣＲＴ７０１に供給する機能を有する。ま
た、映像処理回路８００は、合成後の映像信号をスケー
リングすることによって、映像を拡大・縮小する機能を
有する。

【００１８】Ｂ．映像処理回路８００の内部構成：図２
は、映像処理回路８００の内部構成を示すブロック図で
ある。なお、この映像処理回路８００の構成は、本出願
人により開示された特開平２−２９８１７６号公報の第
４図に記載されているものと同一である。

【００１９】この映像処理回路８００は、音声信号を取
り扱う音声部ＡＣＵと、テレビ信号などアナログ映像信
号を取り扱うアナログ部ＡＮＵと、映像メモリ部ＩＭＵ
と、映像メモリ部ＩＭＵへの映像データの書き込みを制
御する書込制御部ＷＣＵと、映像メモリ部ＩＭＵに記憶
された映像データを外部に読出す読出制御部ＲＣＵと、
映像を再生する映像再生部ＩＲＵとを有している。

【００２０】音声部ＡＣＵは、音声入力端子１０１と、
音声信号選択回路１１０と、音量制御回路１２０と、音
声出力端子１０２とを有している。音声入力端子１０１
には、ビデオプレーヤ等の動画信号供給装置から与えら
れた音声信号ＡＳＥＸが入力される。音声信号選択回路
１１０は、この音声信号ＡＳＥＸと、アナログ部ＡＮＵ
のテレビチューナ７１０から入力される音声信号ＡＳＴ
Ｖの一方を選択して出力する。なお、テレビチューナ７
１０における選局はＣＰＵ６２０から指示される。選択
された音声信号は、音量制御回路１２０によって音量が
調節され、音声出力端子１０２から出力される。音声出
力端子１０２から出力される音声信号ＡＳＭＯＮは、カ
ラーＣＲＴ７０１の音声入力端子またはスピーカに与え
られる。

【００２１】アナログ部ＡＮＵは、テレビチューナ７１
０と、テレビアンテナ７１１と、映像入力端子１０３
と、映像信号選択回路１３０と、映像信号デコーダ１４
０と、ＡＤ変換器２１０と、デジタイズ制御回路２２０
とを有している。映像入力端子１０３には、動画信号供
給装置から与えられた映像信号ＶＳＥＸが入力される。
映像信号選択回路１３０は、この映像信号ＶＳＥＸと、
ＣＰＵ６２０により選局指示されたテレビチューナ７１
０から与えられる映像信号ＶＳＴＶとの一方を選択して
出力する。選択された映像信号は、映像信号デコーダ１
４０によって映像信号ＬＳＴＶと同期信号ＳＳＴＶとに
分離される。この映像信号ＬＳＴＶは、ＲＧＢの３原色
の色信号である。ＡＤ変換器２１０は、アナログ信号で
ある映像信号ＬＳＴＶをデジタル信号に変換し、書込制
御部ＷＣＵに供給する。デジタイズ制御回路２２０は、
同期信号ＳＳＴＶに基づいてＡＤ変換器２１０を制御し
ており、また、書込制御部ＷＣＵを経由してＶＲＡＭ３
１０を制御している。

【００２２】書込制御部ＷＣＵは、映像データ選択回路
３２０と、映像メモリ制御信号選択回路３３０と、書込
制御回路３４０とを有している。映像データ選択回路３
２０は、書込制御回路３４０から出力される書込選択信
号ＣＣに応じて、映像信号ＬＳＴＶを入力とするＡＤ変
換器２１０の出力と、ＣＰＵ６２０によって外部記憶装
置などの外部装置から読出された映像信号ＬＳＷＰＣと
の一方を選択して出力する。映像メモリ制御信号選択回
路３３０は、書込選択信号ＣＣに応じて、デジタイズ制
御回路２２０が出力する映像メモリ制御信号ＷＥＴＶ
と、書込制御回路３４０が出力する映像メモリ制御信号
ＷＥＰＣとの一方を選択して出力する。書込制御回路３
４０は、ＣＰＵ６２０または映像転送コントローラ６８
０から供給された映像信号ＬＳＷＰＣを映像メモリ部Ｉ
ＭＵに書き込む動作を制御する。

【００２３】読出制御部ＲＣＵは、読出制御回路３５０
と、先入れ先出しメモリ（ＦＩＦＯメモリ）３６０と、
ＦＩＦＯ読出制御回路３７０とを有している。ＦＩＦＯ
読出制御回路３７０によって映像メモリ部ＩＭＵから読
出された映像信号ＬＳＦＩＦは、ＦＩＦＯメモリ３６０
に記憶される。ＦＩＦＯメモリ３６０に記憶された映像
信号ＬＳＦＩＦは、読出制御回路３５０によって外部に
読出される。読出制御部ＲＣＵは、映像メモリ部ＩＭＵ
に記憶された映像データを、ＣＰＵ６２０の命令に応じ
て外部装置に出力する際に使用される。

【００２４】映像メモリ部ＩＭＵは、１つの書き込みポ
ートと２つの読出しポートを有する３ポートＶＲＡＭ３
１０を有している。３ポートＶＲＡＭ３１０としては、
ソニー株式会社製のＣＸＫ１２０６または富士通株式会
社製のＭＢ８１Ｃ１５０１を使用することができる。３
ポートＶＲＡＭ３１０の構成と機能については、本出願
人により開示された特開平２−２９８１７６号公報に記
載されているので、ここでは説明を省略する。なお、こ
のＶＲＡＭ３１０は、特に３ポートに限ることはなく映
像データを記憶するメモリであればよい。

【００２５】映像再生部ＩＲＵは、ビデオコントローラ
６６０から出力された映像信号ＬＳＰＣと、ＶＲＡＭ３
１０から出力された映像信号ＬＳＭＥＭとを合成して合
成映像信号ＬＳＭＯＮを生成し、これをカラーＣＲＴ７
０１に出力する機能を有する。

【００２６】映像再生部ＩＲＵ内の各信号はそれぞれ次
の内容を表わしている。 ＬＳＰＣ：ビデオコントローラ６６０から出力された映
像信号。 ＬＳＭＥＭ：ＶＲＡＭ３１０から読出された映像信号。 ＬＳＤＡ：アナログ化された映像信号。 ＬＳＭＯＮ：カラーモニタ７０１に表示される映像を表
わす合成映像信号。

【００２７】ＣＮＴ：ビデオスイッチ５１０を切換える
切換信号。切換信号ＣＮＴがＨレベルの場合には映像信
号ＬＳＤＡが選択され、Ｌレベルの場合には映像信号Ｌ
ＳＰＣが選択される。

【００２８】ＳＥＮＢＬ：スーパーインポーズの可否を
指定する第１の許可信号。第１の許可信号ＳＥＮＢＬ
は、オペレータがキーボード６４２またはマウス６４４
を用いてスーパーインポーズを行なうモードを指定する
とＨレベルに切り換わり、スーパーインポーズを行なわ
ないモードを指定するとＬレベルに切り換わる。 ＳＳＥＮＢＬ：画面上におけるスーパーインポーズ領域
に相当するタイミングを示す第２の許可信号。第２の許
可信号ＳＳＥＮＢＬは、スパーインポーズ領域内でＨレ
ベルとなり、スーパーインポーズ領域外ではＬレベルと
なる。なお、スーパーインポーズ領域は、オペレータに
よってカラーモニタ７０１の画面上で指定される。 ＮＥＮＢＬ：多重スーパーインポーズの可否を示す第３
の許可信号。第３の許可信号ＮＥＮＢＬは、映像信号Ｌ
ＳＰＣにスーパーインポーズされた映像信号ＬＳＤＡの
一部に、さらに映像信号ＬＳＰＣをスーパーインポーズ
するか否かを示す。

【００２９】ＣＯＭＰ：多重スーパースーパーインポー
ズの領域を示す信号。この比較信号ＣＯＭＰのレベル
は、映像信号ＬＳＰＣを所定の基準電圧Ｖｒと比較する
ことによって決定され、映像信号ＬＳＤＡの一部に映像
信号ＬＳＰＣをスーパーインポーズする領域ではＨレベ
ルとなる。比較信号ＣＯＭＰは、次に述べる許可信号Ｃ
ＥＮＢＬがＨレベルの時には有効とされて、上記の第３
の許可信号ＮＥＮＢＬとなる。 ＣＥＮＢＬ：多重スーパーインポーズの可否を指定する
許可信号。許可信号ＣＥＮＢＬのレベルは、オペレータ
によって切換えられる。

【００３０】映像再生部ＩＲＵ内のＤＡ変換器４１０
は、ＶＲＡＭ３１０から読みだされた映像信号ＬＳＭＥ
Ｍをアナログ信号に変換してビデオスイッチ５１０に供
給する。ビデオスイッチ５１０は、ビデオコントローラ
６６０から出力された映像信号ＬＳＰＣと、ＤＡ変換器
４１０から出力された映像信号ＬＳＤＡの一方を選択し
て、合成映像信号ＬＳＭＯＮとしてカラーＣＲＴ７０１
に供給する。ビデオスイッチ５１０の選択信号ＣＮＴ
は、ＡＮＤ回路４５１の出力信号である。

【００３１】スーパーインポーズ制御回路４２０は、映
像処理回路８００内のＶＲＡＭ３１０に記憶されている
映像信号を読み出すとともに、その映像信号で表わされ
る映像をスケーリングする機能を有している。

【００３２】Ｂ．スーパーインポーズ制御回路４２０の
詳細構成と動作：図３は、スーパーインポーズ制御回路
４２０及びその周辺回路のブロック回路図である。又、
ここに示される３ポートＶＲＡＭ３１０は、３つの入出
力ポートのうち読出ポートが使用される。ソニー社製Ｃ
ＸＫ１２０６のデータシート番号７１２１５−ＳＴの第
２７頁〜第３１頁には、上記の読出ポートに係るタイミ
ングチャートが記載されている。使用するポートは上記
データシート第２頁のリードポート１である。

【００３３】３ポートＶＲＡＭ３１０では、メモリ駆動
クロック信号ＨＤＣＫがポート１シフト信号端子ＣＫＲ
１に、メモリ垂直／水平リセット信号ＭＲＳＴがポート
１垂直クリア端子ＶＣＬＲ１に、水平方向リセット信号
ＨＲＳＴがポート１水平クリア端子ＨＣＬＲ１に、垂直
オフセット信号ＶＲＯＦＴ又は垂直読出ラインクロック
信号ＶＲＬＣＫがポート１ラインインクリメント端子Ｉ
ＮＣ１に、ポート１出力イネーブルＲＥ１（負論理）が
ポート１出力イネーブル端子ＲＥ１（負論理）にそれぞ
れ与えられる。又、アナログＲＧＢ信号ＬＳＭＥＭ
（Ｒ，Ｇ，Ｂ中の１データがそれぞれ）がポート１デー
タ出力ＤＯ10〜ＤＯ13から読み出される。

【００３４】上記各端子に対応するポート１シフト信号
ＣＫＲ１，ポート１垂直クリアＶＣＬＲ１、ポート１水
平クリア信号ＨＣＬＲ１、ポート１ラインインクリメン
ト信号ＩＮＣ１、ポート１出力イネーブルＲＥ１（負論
理）により、読出制御されるアナログＲＧＢ信号ＬＳＭ
ＥＭは、Ｒ，Ｇ，Ｂ毎に例えば４ビットで、それぞれポ
ート１データ出力ＤＯ10〜ＤＯ13より出力される。

【００３５】ビデオスイッチ５１０は切換信号入力端子
ＣＮＴに入力される切換信号ＶＳＥＬにより、Ａ端子又
はＢ端子の入力をコモン端子Ｃから出力する。具体的に
は、切換信号ＶＳＥＬがハイレベル『Ｈ』のときにＢ端
子の入力を、ローレベル『Ｌ』のときにＡ端子の入力
を、それぞれＣ端子から出力する。ＣＰＵ６２０は、パ
ーソナルコンピュータ内のバス６１０を介して各部を制
御する。

【００３６】図３の４２１は水平基準読出ドットクロッ
ク信号ＨＢＤＣＫを出力する水平基準読出ドットクロッ
ク発生器を示し、４２２は水平読出開始信号ＨＲＳＡ及
び水平読出方向リセット信号ＨＲＳＴを出力する水平読
出開始カウンタを示し、４２３は水平基準開始信号ＨＲ
ＳＢを出力する水平６４クロックカウンタを示し、４２
４は水平読出回数信号ＨＲＴを出力する水平読出回数カ
ウンタを示し、４２５は水平読出ドットクロック信号Ｈ
ＤＤＡを出力する水平読出ドットクロック発生器を示
す。また、垂直読出オフセットカウンタ４２６は、水平
基準読出ドットクロック発生器４２１に同期したカウン
ト数で、３ポートＶＲＡＭ３１０の垂直方向の読出しラ
インのオフセットラインを決定する垂直読出オフセット
信号ＶＲＯＦＴを出力する。垂直ブランキング数カウン
タ４２７は垂直ブランキング終了信号ＶＢＥを出力し、
垂直読出開始カウンタ４２８は垂直読出開始信号ＶＲＳ
を出力し、垂直読出回数カウンタ４２９は垂直読出回数
信号ＶＲＴを出力し、垂直読出ラインクロック発生器４
３０は垂直読出ラインクロック信号ＶＲＬＣＫを出力す
る。ＡＮＤ回路４３１は２つの映像信号ＬＳＰＣ，ＬＳ
ＤＡをスーパーインポーズさせる切換信号ＶＳＥＬを出
力し、ＯＲ回路４３２は垂直読出オフセット信号ＶＲＯ
ＦＴと垂直読出ラインクロック信号ＶＲＬＣＫを、ポー
ト１ラインインクリメント信号ＩＮＣ１として出力し、
ＮＯＲ回路４３３はリードイネーブルＲＥ１信号を出力
する。また、符号４３４、４３５はトライステート回
路、４３６はインバータ回路を示す。

【００３７】色信号入力端子５０６から到来する映像信
号ＬＳＰＣの色信号はビデオスイッチ５１０のＡ端子に
与えられる。入力端子５０６の水平同期信号を成す同期
端子５０７から到来する水平同期信号ＨＳＰＣは、水平
基準読出ドットクロック発生器４２１、水平読出開始カ
ウンタ４２２、水平６４クロックカウンタ４２３、水平
読出回数カウンタ４２４、垂直ブランキング数カウンタ
４２７、垂直読出開始カウンタ４２８、垂直読出回数カ
ウンタ４２９、垂直読出ラインクロック発生器４３０に
与えられると共に、垂直同期信号ＶＳＰＣは、３ポート
ＶＲＡＭ３１０、垂直読出オフセットカウンタ４２６、
垂直ブランキング数カウンタ４２７、垂直読出開始カウ
ンタ４２８、垂直読出回数カウンタ４２９、垂直読出ラ
インクロック発生器４３０に与えられる。また、同期信
号ＨＳＰＣ，ＶＳＰＣは、同期信号端子４９０、４９１
へもそれぞれ送出される。

【００３８】ここで、水平同期信号ＨＳＰＣ及び垂直同
期信号ＶＳＰＣの入出力について、図４を用いて説明す
る。水平同期信号ＨＳＰＣ及び垂直同期信号ＶＳＰＣ
は、バッファ６２，６１を介して同期信号端子４９０，
４９１及びスーパーインポーズ制御回路４２０中の図３
に示す所要回路へ与えられる。このバッファ６１，６２
はインピーダインズ変換・波形整形等の機能を有し、画
像処理装置が縦続接続される場合でも、上記同期信号の
的確な伝送に寄与する。また、水平同期信号ＨＳＰＣは
水平基準読出ドットクロック発生器４２１内のＰＬＬ回
路６３へ与えられ、ＣＰＵ６２０により指定された水平
画面全体の水平解像度を規定する信号として水平基準読
出ドットクロックＨＢＤＣＫが発生される。

【００３９】ＰＬＬ回路６３は図５に示されるように構
成される。つまり、信号線７０から水平同期信号ＨＳＰ
Ｃが位相比較器７１へ与えられ、また、Ｎ分周器７４の
出力が位相比較器７１へ与えられ、位相比較器７１では
これらの信号の位相比較を行って位相差に対応したパル
ス幅の信号を出力する。位相比較器７１の出力はローパ
スフィルタ７２に与えられ平滑化され、電圧制御発振器
（ＶＣＯ）７３へ与えられる。ＶＣＯ７３は与えられる
電圧に応じた周波数で発振し、これが水平基準読出ドッ
トクロックＨＢＤＣＫとされて各部へ送出されるととも
に、Ｎ分周器７４へ与えられ、水平同期信号ＨＳＰＣの
周波数にまで分周されて位相比較器７１へ戻される。こ
の結果、水平同期信号ＨＳＰＣに同期した水平基準読出
ドットクロックＨＢＤＣＫが作成される。

【００４０】図３のスーパーインポーズ制御回路４２０
における水平読出開始カウンタ４２２、水平６４クロッ
クカウンタ４２３及び水平読出回数カウンタ４２４は、
水平同期信号ＨＳＰＣによりそのカウント値がそれぞれ
リセットされる。さらに、同期端子５０８から到来する
垂直同期信号ＶＳＰＣは、３ポートＶＲＡＭ３１０のポ
ート１垂直クリアＶＣＬＲ１、ＮＯＲ回路４３３、垂直
読出オフセットカウンタ４２６、垂直ブランキング数カ
ウンタ４２７、垂直読出開始カウンタ４２８、垂直読出
回数カウンタ４２９、垂直読出ラインクロック発生器４
３０及び同期信号端子４９１へそれぞれ送出される。ま
た、垂直読出オフセットカウンタ４２６、垂直ブランキ
ング数カウンタ４２７、垂直読出開始カウンタ４２８お
よび垂直読出回数カウンタ４２９は、垂直同期信号ＶＳ
ＰＣによりそのカウント値がそれぞれリセットされる。

【００４１】水平基準読出ドットクロック発生器４２１
より発生された水平基準読出ドットクロック信号ＨＢＤ
ＣＫは、水平読出開始カウンタ４２２、水平６４クロッ
クカウンタ４２３、水平読出回数カウンタ４２４、垂直
読出オフセットカウンタ４２６に与えられると共に、ト
ライステート回路４３５を介して３ポートＶＲＡＭ３１
０のクロック信号ＨＤＣＫとして、３ポートＶＲＡＭ３
１０のポート１シフト信号端子ＣＫＲ１に送出される。

【００４２】また、水平読出ドットクロック発生器４２
５は、水平６４クロックカウンタ４２３からの水平読出
基準信号ＨＲＳＢを基準とし、水平同期信号ＨＳＰＣの
周波数のＮ1 倍の周波数の信号を出力するＰＬＬ回路に
より構成されており、水平読出ドットクロック信号ＨＤ
ＤＡを出力する。この水平読出ドットクロック発生器４
２５により発生された水平読出ドットクロック信号ＨＤ
ＤＡは、トライステート回路４３４を介して３ポートＶ
ＲＡＭ３１０のクロック信号ＨＤＣＫとして３ポートＶ
ＲＡＭ３１０のポート１シフト信号端子ＣＫＲ１及びＤ
−Ａ変換器４１０へ与えられ、ディジタルＲＧＢ信号Ｌ
ＳＭＥＭの読出クロック信号及びＤ−Ａ変換器４１０の
変換クロック信号として用いられる。

【００４３】図６は、スーパーインポーズ制御回路４２
０内の各回路の設定値の機能を示す説明図である。図６
に示すように、水平基準読出ドットクロック信号ＨＢＤ
ＣＫの周波数ｆHBDCK と、水平読出ドットクロック信号
ＨＲＤＣＫの周波数ｆHDDAの比（ｆHBDCK ／ｆHDDA ）
は、ＶＲＡＭ３１０から読出される映像（図６（Ａ））
と、カラーＣＲＴ７０１に表示される映像（図６
（Ｂ））の水平方向の倍率ＫＨに等しい。従って、水平
読出ドットクロック信号ＨＤＤＡの周波数ｆHDDAを調整
することによって、カラーＣＲＴ７０１に表示される映
像を水平方向に拡大したり縮小したりすることが可能で
ある。換言すれば、水平読出ドットクロック発生器４２
５内のＰＬＬ回路の分周値Ｎ425 の値を調整することに
よって、映像を水平方向にスケーリングすることができ
る。

【００４４】垂直読出ラインクロック発生器４３０は、
垂直同期信号ＶＳＰＣに同期し、垂直同期信号ＶＳＰＣ
の周波数のＮ2 倍の周波数の信号を出力するＰＬＬ回路
により構成されており、垂直読出ラインクロック信号Ｖ
ＲＬＣＫを出力する。この垂直読出ラインクロック発生
器４３０により発生された垂直読出ラインクロック信号
ＶＲＬＣＫは、ＯＲ回路４３２を介して３ポートＶＲＡ
Ｍ３１０の垂直方向のアドレスであるラインアドレスを
進めるポート１ラインインクリメント端子ＩＮＣ１に与
えられると共に、ＯＲ回路４３２、ＮＯＲ回路４３３を
介してポート１出力イネーブルＲＥ１端子（負論理）へ
与えられる。

【００４５】図６に示すように、水平同期信号ＨＳＰＣ
の周波数ｆHSYNC と、垂直読出ラインクロック信号ＶＲ
ＬＣＫの周波数ｆVRLCK の比（ｆHSYNC ／ｆVRLCK ）
は、３ポートＶＲＡＭ３１０から読出された映像（図６
（Ａ））と、カラーＣＲＴ７０１に表示される映像（図
６（Ｂ））の垂直方向の倍率ＫＶに等しい。従って、垂
直読出ラインクロック信号ＶＲＬＣＫの周波数ｆVRLCK
を調整することによって、カラーＣＲＴ７０１に表示さ
れる映像を垂直方向に拡大・縮小することが可能であ
る。換言すれば、垂直読出ラインクロック発生器４３０
内のＰＬＬ回路の分周値Ｎ430 の値を調整することによ
って、映像を垂直方向にスケーリングすることができ
る。

【００４６】スーパーインポーズ制御回路４２０は、こ
れら水平基準読出ドットクロック信号ＨＢＤＣＫ、水平
読出ドットクロック信号ＨＤＤＡ及び垂直読出ラインク
ロック信号ＶＲＬＣＫにより、基本的な読出しタイミン
グを得ている。

【００４７】垂直読出オフセットカウンタ４２６は、３
ポートＶＲＡＭ３１０の読出ラインの開始オフセットラ
イン位置を決めるため、垂直同期信号ＶＳＰＣによりカ
ウント値がリセットされた後に、水平基準読出ドットク
ロック発生器４２１から出力される水平基準読出ドット
クロック信号ＨＢＤＣＫに同期しながら、３ポートＶＲ
ＡＭ３１０の垂直方向のラインアドレスを歩進する垂直
オフセット信号ＶＲＯＦＴをＯＲ回路４３２へ送出す
る。

【００４８】図６（Ａ）に示すように、垂直読出オフセ
ットカウンタ４２６の設定値Ｎ426は、３ポートＶＲＡ
Ｍ３１０から読出される映像部分（図中破線で囲む領
域）の垂直方向の開始位置を示している。

【００４９】垂直ブランキング数カウンタ４２７は映像
信号ＬＳＰＣの垂直バックポーチ領域を削除させるため
のカウンタ（図示せず）を含んでいる。このカウンタは
水平同期信号ＨＳＰＣのクロック数をカウントし、垂直
バックポーチ領域を過ぎると垂直ブランキング終了信号
ＶＢＥを垂直読出開始カウンタ４２８へ出力する。

【００５０】垂直読出開始カウンタ４２８は、垂直ブラ
ンキング数カウンタ４２７から送出される許可信号（垂
直ブランキング終了信号ＶＢＥ）を受けて、水平同期信
号ＨＳＰＣのクロック数をカウントし、３ポートＶＲＡ
Ｍ３１０からの垂直方向に対する読出開始許可信号（垂
直読出開始信号）ＶＲＳを垂直読出回数カウンタ４２９
へ出力する。

【００５１】図６（Ｃ）に示すように、垂直読出開始カ
ウンタ４２８の設定値Ｎ428 は、３ポートＶＲＡＭ３１
０から読出された映像がカラーＣＲＴ７０１の画面に表
示される際の、垂直方向の表示開始位置を規定する。

【００５２】垂直読出回数カウンタ４２９は、垂直読出
開始カウンタ４２８から送出される許可信号（制御信号
ＶＲＳ）を受けて、水平同期信号ＨＳＰＣのクロック数
をカウントし、３ポートＶＲＡＭ３１０からの垂直方向
に対する読出期間を示す信号、すなわち垂直読出回数信
号ＶＲＴをＡＮＤ回路４３１へ出力する。

【００５３】図６（Ｂ），（Ｃ）に示すように、垂直読
出回数カウンタ４２９の設定値Ｎ429 は、カラーＣＲＴ
７０１に表示される映像の垂直方向のライン数を規定す
る。

【００５４】以上に説明した垂直読出オフセットカウン
タ４２６、垂直ブランキング数カウンタ４２７、垂直読
出開始カウンタ４２８、垂直読出回数カウンタ４２９及
び垂直読出ラインクロック発生器４３０により、３ポー
トＶＲＡＭ３１０に対する垂直方向の読出し制御が行わ
れる。

【００５５】なお、垂直読出オフセットカウンタ４２６
がカウントする水平基準読出ドットクロック信号ＨＢＤ
ＣＫのクロック数Ｎ426 、垂直ブランキング数カウンタ
４２７がカウントする水平同期信号ＨＳＰＣのクロック
数Ｎ427 、垂直読出開始カウンタ４２８がカウントする
水平同期信号ＨＳＰＣのクロック数Ｎ428 、垂直読出回
数カウンタ４２９がカウントする水平同期信号ＨＳＰＣ
のクロック数Ｎ429 、垂直読出ラインクロック発生器４
３０内のＰＬＬ回路内のＮ分周器の値は、パーソナルコ
ンピュータ内のＣＰＵ６２０によってそれぞれ所要の値
に設定される。

【００５６】水平読出開始カウンタ４２２は、水平基準
読出ドットクロック発生器４２１から送出される水平基
準読出ドットクロック信号ＨＢＤＣＫのクロック数をカ
ウントし、３ポートＶＲＡＭ３１０の水平方向に対する
読出開始許可信号（水平読出開始信号ＨＲＳＡ）を水平
６４クロックカウンタ４２３へ送出する。

【００５７】図６（Ｃ）に示すように、水平読出開始カ
ウンタ４２２の設定値Ｎ422 は、３ポートＶＲＡＭ３１
０から読出された映像がカラーＣＲＴ７０１の画面に表
示される際の、水平方向の表示開始位置を規定する。

【００５８】水平６４クロックカウンタ４２３は水平読
出開始カウンタ４２２から送出される許可信号（水平読
出開始信号ＨＲＳＡ）を受けて、水平基準読出ドットク
ロック発生器４２１から出力される水平基準読出ドット
クロック信号ＨＢＤＣＫのクロック数をカウントする。
そして、そのカウント値が３ポートＶＲＡＭ３１０の読
出時の特性である６４クロックになると、水平読出基準
信号ＨＲＳＢを水平読出ドットクロック発生器４２５、
水平読出回数カウンタ４２４及びＡＮＤ回路４３１へ出
力する。

【００５９】水平読出回数カウンタ４２４は水平基準読
出ドットクロック発生器４２１から送出される水平基準
読出ドットクロック信号ＨＢＤＣＫのクロック数をカウ
ントし、３ポートＶＲＡＭ３１０の水平方向に対する読
出期間の許可信号（水平読出回数信号ＨＲＴ）をＡＮＤ
回路４３１へ送出する。

【００６０】図６（Ｂ），（Ｃ）に示すように、水平読
出回数カウンタ４２４の設定値Ｎ424 は、カラーＣＲＴ
７０１に表示される映像の水平方向のドット数を規定す
る。

【００６１】かくして、水平読出開始カウンタ４２２、
水平６４クロックカウンタ４２３及び水平読出回数カウ
ンタ４２４により、３ポートＶＲＡＭ３１０に対する水
平方向の読出制御が行われる。なお、水平基準読出ドッ
トクロック発生器４２１のＰＬＬ回路内の分周器の設定
値と、水平読出ドットクロック発生器４２５のＰＬＬ回
路内の分周器の設定値と、水平読出開始カウンタ４２２
がカウントする水平基準読出ドットクロック信号ＨＢＤ
ＣＫのクロック数Ｎ422 と、水平読出回数カウンタ４２
４がカウントする基準ドットクロック信号ＨＢＤＣＫの
クロック数Ｎ424 は、パーソナルコンピュータ内のＣＰ
Ｕ６２０によってそれぞれ所要の値に設定される。

【００６２】Ｃ．実施例における動画キャプチャリング
処理の内容：図７は、本発明の実施例の処理内容を示す
説明図であり、図８はその処理手順を示すフローチャー
トである。この実施例では、テレビチューナ７１０また
は映像入力端子１０３（図２）から与えられた動画映像
信号をキャプチャリングして、図７（ａ）に示すよう
に、５列３行に配列された１５フィールド分の映像を映
像メモリに格納し、カラーＣＲＴ７０１に表示する。な
お、図８の処理は、メインメモリ６３０に格納されたア
プリケーションプログラムをＣＰＵ６２０が実行するこ
とによって行なわれる。

【００６３】図８のステップＳ１では、ユーザがキーボ
ード６４２やマウス６４４などの入力手段を用いて、第
２の映像メモリ３１０内におけるフィールド領域配列の
列数Ｎ＝５［個］，行数Ｍ＝３［個］、各フィールド領
域の水平幅ＳＸ＝１００［ドット］，垂直幅ＳＹ＝８０
［ライン］を設定する。また、映像の表示倍率ＫＨ，Ｋ
Ｖや表示位置を規定する各種の分周値（図６に示す）も
同時に設定される。

【００６４】図９は、実施例における映像の位置とサイ
ズを示す説明図である。図９（Ａ）は、動画の１フィー
ルドの水平サイズＳＸ［ドット］，垂直サイズＳＹ［ラ
イン］を示している。図９（Ｂ）は、第２のＶＲＡＭ３
１０内におけるフィールド領域の配列を示している。５
列３行に配列されたフィールド領域全体のサイズは、Ｓ
Ｘ＊Ｎ［画素］，ＳＹ＊Ｍ［ライン］である。図９
（Ｃ）は、カラーＣＲＴ７０１に表示される動画表示領
域ＭＩＡを示している。動画表示領域ＭＩＡのサイズは
ＭＨ［画素］，ＭＶ［ライン］である。

【００６５】図９（Ｂ）のフィールド領域全体を基準と
した図９（Ｃ）の動画表示領域ＭＩＡの水平表示倍率Ｋ
Ｈと垂直表示倍率ＫＶは、次式で与えられる。 ＫＨ＝ＭＨ／（ＳＸ＊Ｎ） …（１ａ） ＫＶ＝ＭＶ／（ＳＹ＊Ｍ） …（１ｂ）

【００６６】従って、カラーＣＲＴ７０１の画面上にお
ける動画表示領域の表示サイズＭＨ，ＭＶは次式で与え
られる。 ＭＨ＝（ＳＸ＊Ｎ）＊ＫＨ …（２ａ） ＭＶ＝（ＳＹ＊Ｍ）＊ＫＶ …（２ｂ）

【００６７】図６において説明したように、映像の水平
表示倍率ＫＨは、水平読出ドットクロック発生器４２５
（図３）内のＰＬＬ回路の分周値Ｎ425 の値を調整する
ことによって調整できる。また、映像の垂直倍率ＫＶ
は、垂直読出ラインクロック発生器４３０内のＰＬＬ回
路の分周値Ｎ430 の値を調整することによって調整でき
る。具体的には、これらの分周値Ｎ425 ，Ｎ430 の値
は、次式で与えられる。 Ｎ425 ＝ＮH0／ＫＨ …（３ａ） Ｎ430 ＝ＮV0／ＫＶ …（３ｂ） ここで、ＮH0は水平表示倍率ＫＨが１となる時の分周値
であり、ＮV0は垂直表示倍率ＫＶが１となる時の分周値
である。

【００６８】このように、この実施例では、ＰＬＬ回路
の分周値Ｎ425 ，Ｎ430 を調整することによって、複数
のフィールド領域を同時に同じ倍率でスケーリングする
ことができる。なお、水平表示倍率ＫＨと垂直表示倍率
ＫＶとは、それぞれ異なる値に設定することが可能であ
る。

【００６９】図８のステップＳ２，Ｓ３では、ＶＲＡＭ
３１０の各フィールド領域を指定するための行方向パラ
メータＹおよび列方向パラメータＸがそれぞれ０に初期
化される。列公報パラメータＸはフィールド領域の水平
方向位置を示し、０≦Ｘ≦（Ｎ−１）の範囲で変化す
る。また、行方向パラメータＹはフィールド領域の垂直
方向位置を示し、０≦Ｙ≦（Ｍ−１）の範囲で変化す
る。

【００７０】ステップＳ４において、垂直同期信号ＶＳ
ＹＮＣの１パルスが開始されたことをＣＰＵ６２０が検
出すると、ステップＳ５において、ＣＰＵ６２０がＶＲ
ＡＭ３１０における書込開始アドレスを（Ｘ＊ＳＸ，Ｙ
＊ＳＹ）に設定する。これによって、動画映像信号が書
き込まれるフィールド領域（以下、「書込フィールド領
域」と呼ぶ）が１つ選択される。なお、ステップＳ５に
おける書込フィールド領域の選択は、図７（ｂ），
（ｃ）に示すように、垂直ブランキング期間毎に実行さ
れる。なお、垂直同期信号ＶＳＹＮＣは、図２の映像信
号デコーダ１４０によって生成される。

【００７１】ステップＳ６においては、１フィールド分
の動画映像信号がＶＲＡＭ３１０内の書込フィールド領
域に書き込まれる。ステップＳ７では列方向パラメータ
Ｘが１つインクリメントされ、ステップＳ８において列
方向パラメータＸがフィールド領域の列数Ｎと比較され
る。列方向パラメータＸが列数Ｎ未満であれば、ステッ
プＳ８からステップＳ３に戻り、次のフィールドの動画
映像信号が、同じ行の次の列のフィールド領域に書き込
まれる。一方、ステップＳ８において、列方向パラメー
タＸが列数Ｎ以上であれば、ステップＳ９において行方
向パラメータＹが１つインクリメントされ、ステップＳ
１０においてフィールド領域の行数Ｍと比較される。行
方向パラメータＹが行数Ｍ未満であれば、ステップＳ１
０からステップＳ２に戻り、次の行の先頭のフィールド
領域が書込フィールド領域として選択される。一方、ス
テップＳ１０において、行方向パラメータＹが行数Ｍ以
上であれば、ステップＳ２に戻り、先頭のフィールド領
域から動画映像信号の書込を再度開始する。

【００７２】図８の処理は、ユーザがマウス６４４等を
用いてキャプチャリングの終了を指示するまで継続され
る。この結果、ＶＲＡＭ３１０内の１５個のフィールド
領域には、常に終了直前の１５フィールド分の連続した
映像が格納されていることになる。

【００７３】なお、ステップＳ１０において、行方向パ
ラメータＹが行数Ｍに等しくなった時にキャプチャリン
グを終了するようにしてもよい。こうすれば、キャプチ
ャリングの開始から最初の１５フィールド分の映像がＶ
ＲＡＭ３１０内の１５個のフィールド領域に格納されて
いることになる。

【００７４】以上説明したように、この実施例によれ
ば、Ｎ×Ｍ個の連続したフィールドの映像を１つの映像
メモリ内に順番に格納することができる。また、書込フ
ィールド領域を変更するには、フィールド領域を示す２
つのパラメータＸ，Ｙを変更するだけでよいので、ＣＰ
Ｕ６２０がこの変更操作を垂直ブランキング期間に容易
に実行することができる。従って、フィールド間の欠落
無しで複数フィールド分の動画を連続して格納すること
ができる。さらに、こうして格納されたＮ×Ｍ個の映像
を、Ｎ列Ｍ行の配列で同時に表示することができる。従
って、ユーザは、Ｎ×Ｍ個のフィールドの映像の中から
適当なフィールドを選択して、ワードプロセッサ内に画
像として貼込む等の他の目的のために利用することが可
能である。

【００７５】なお、この発明は上記の実施例や実施形態
に限られるものではなく、その要旨を逸脱しない範囲に
おいて種々の態様において実施することが可能であり、
例えば次のような変形も可能である。

【００７６】（１）上記実施例では、アナログ動画映像
信号をキャプチャリングする例について説明したが、デ
ジタル動画映像信号を同様な方法でキャプチャリングす
ることも可能である。すなわち、動画転送コントローラ
６８０やＣＰＵ６２０等のプロセッサが、ＣＤ−ＲＯＭ
装置６８２から読み出されたデジタル動画映像信号を映
像処理回路８００に供給し、このデジタル動画映像信号
の複数フィールドをＶＲＡＭ３１０に格納することが可
能である。

【００７７】（２）上記実施例では、１つのＶＲＡＭ３
１０内のメモリ領域を、Ｎ×Ｍ配列のフィールド領域に
分割していたが、一般には、映像メモリ内を複数のフィ
ールド領域に分割すればよい。また、複数のフィールド
から１つを選択する順番は予め決定されていればよい。

【００７８】（３）上記実施例では、獲得した複数フィ
ールド分の映像を同時に表示していたが、この代わり
に、複数フィールド分の映像を、格納された順番に１つ
ずつ連続して表示デバイスに表示することも可能であ
る。こうすれば、連続した複数フィールド分の映像で構
成される動画を画面上で再現することができる。

【００７９】（４）上記実施例では、１フィールド毎に
書込フィールド領域を更新していたが、この代わりに、
複数フィールド毎に書込フィールド領域を更新するよう
にしてもよい。後者の場合には、更新直前のフィールド
の映像が各フィールド領域に格納されていくことにな
る。例えば、２：１のインターレースの動画映像信号を
キャプチャする場合に、２フィールド毎に書込フィール
ド領域を更新すれば、奇数フィールドまたは偶数フィー
ルドのみが映像メモリに格納されていくことになる。こ
のように、奇数フィールドまたは偶数フィールドのみを
格納するようにすれば、実質的にフレーム（奇数フィー
ルドと偶数フィールドで構成される映像）の欠落が無い
状態で、比較的長時間の映像を格納することが可能であ
る。

【図面の簡単な説明】

【図１】この発明の一実施例としてのコンピュータシス
テムの構成を示すブロック図。

【図２】映像処理回路８００の内部構成を示すブロック
図。

【図３】スーパーインポーズ制御回路４２０とその周辺
回路の詳細なブロック回路図。

【図４】スーパーインポーズ制御回路４２０における水
平同期信号ＨＳＰＣ及び垂直同期信号ＶＳＰＣの入出力
回路を示す説明図。

【図５】ＰＬＬ回路６３の構成を示すブロック図。

【図６】スーパーインポーズ制御回路４２０内の各回路
の設定値の機能を示す説明図。

【図７】本発明の第１実施例における処理内容を示す説
明図。

【図８】本発明の実施例における処理手順を示すフロー
チャート。

【図９】実施例における映像の位置とサイズを示す説明
図。

【符号の説明】

６１，６２…バッファ ６２，６１…バッファ ６３…ＰＬＬ回路 ７１…位相比較器 ７２…ローパスフィルタ ７３…電圧制御発振器（ＶＣＯ） ７４…Ｎ分周器 １０１…音声入力端子 １０２…音声出力端子 １０３…映像入力端子 １１０…音声信号選択回路 １２０…音量制御回路 １３０…映像信号選択回路 １４０…映像信号デコーダ ２１０…ＡＤ変換器 ２２０…デジタイズ制御回路 ３１０…ビデオＲＡＭ（第１の映像メモリ） ３２０…映像データ選択回路 ３３０…映像メモリ制御信号選択回路 ３４０…書込制御回路 ３５０…読出制御回路 ３６０…ＦＩＦＯメモリ ３７０…ＦＩＦＯ読出制御回路 ４１０…ＤＡ変換器 ４２０…スーパーインポーズ制御回路 ４２１…水平基準読出ドットクロック発生器 ４２２…水平読出開始カウンタ ４２４…水平読出回数カウンタ ４２５…水平読出ドットクロック発生器 ４２６…垂直読出オフセットカウンタ ４２７…垂直ブランキング数カウンタ ４２８…垂直読出開始カウンタ ４２９…垂直読出回数カウンタ ４３０…垂直読出ラインクロック発生器 ４３１…ＡＮＤ回路 ４３２…ＯＲ回路 ４３３…ＮＯＲ回路 ４３４…トライステート回路 ４３５…トライステート回路 ４５１…ＡＮＤ回路 ４９０，４９１…同期信号端子 ５０６…色信号入力端子 ５０７，５０８…同期端子 ５１０…ビデオスイッチ ５４０…電圧比較回路 ６１０…バス ６２０…ＣＰＵ（プロセッサ） ６３０…メインメモリ ６４０…周辺コントローラ ６４２…キーボード ６４４…マウス ６５０…複合Ｉ／Ｏポート ６５２…フロッピディスク装置 ６５４…ハードディスク装置 ６５６…ネットワークインタフェイス ６６０…ビデオコントローラ ６７０…ビデオＲＡＭ（第１の映像メモリ） ６８０…映像転送コントローラ ６８２…ＣＤ−ＲＯＭ装置 ７０１…カラーＣＲＴ ７１０…テレビチューナ ７１１…テレビアンテナ ８００…映像処理回路（映像処理部）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 映像メモリに複数フィールド分の動画映
   像信号を取り込む方法であって、（ａ）映像メモリ内を
   複数のフィールド領域に分割する工程と、（ｂ）動画映
   像信号の垂直ブランキング期間において、動画映像信号
   の１フィールド分を書込む領域を前記複数のフィールド
   領域から所定の順番に従って選択する工程と、（ｃ）前
   記動画映像信号を選択されたフィールド領域に書込む工
   程と、（ｄ）前記工程（ｂ）および（ｃ）を繰返すこと
   によって、前記複数のフィールド領域のそれぞれに前記
   動画映像信号を１フィールド分ずつ格納する工程と、を
   備える動画のキャプチャリング方法。
2. 【請求項２】 映像メモリに複数フィールド分の動画映
   像信号を取り込む方法であって、 映像メモリ内を複数のフィールド領域に分割し、 前記複数のフィールド領域の１つを所定の順番に従って
   選択し、選択されたフィールド領域に動画映像信号を書
   き込むことによって、前記複数のフィールド領域のそれ
   ぞれに前記動画映像信号を１フィールド分ずつ格納する
   ことを特徴とする動画のキャプチャリング方法。