JPH09331446A

JPH09331446A - 画像処理装置

Info

Publication number: JPH09331446A
Application number: JP8150995A
Authority: JP
Inventors: Takashi Suzuki; 隆史鈴木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-12
Filing date: 1996-06-12
Publication date: 1997-12-22

Abstract

(57)【要約】【課題】異なる解像度のそれぞれに対応した画像レー
トで装置の全ての回路を動作させる必要がある。【解決手段】複数の解像度の画像データの内、最も高
い解像度の画像データについての情報量及び最も低い解
像度の画像データについての情報量、及び、それらの第
１及び第２の画像データの基本クロックをもとに、最も
高い解像度の画像データ及び最も低い解像度の画像デー
タに対応した同期信号を生成する。そして、これらの同
期信号に基づいて最も高い解像度の画像データの画像レ
ートを最も低い解像度の画像データの画像レートに変換
し、伝送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、装置内で単一の画
像レートで画像データを伝送する画像処理装置に関する
ものである。

【０００２】

【従来の技術】従来より、異なる解像度の画像データを
回路上で伝送する場合、異なる解像度のそれぞれに対応
した画像レートで、装置の全ての回路を動作させる必要
がある。

【０００３】

【発明が解決しようとする課題】しかしながら、高い解
像度に対応した画像レートで回路を動作させようとする
と、高い周波数に対応した高速動作をする回路が回路全
体で必要となり、それが回路のみならず、装置のコスト
を上げる要因になっている。

【０００４】本発明は、上述の課題に鑑みてなされたも
ので、その目的とするところは、高い解像度に対応した
画像データを低い解像度に対応した画像データの画像レ
ートで伝送できる画像処理装置を提供することである。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、前記複数の解像度の画像データの内、最
も高い解像度の第１の画像データについての第１の情報
量及び最も低い解像度の第２の画像データについての第
２の情報量を求める手段と、前記第１及び第２の情報量
と、前記第１及び第２の画像データの基本クロックをも
とに、該第１及び第２の画像データに対応した所定の同
期信号を生成する手段と、前記所定の同期信号に基づい
て前記第１の画像データの画像レートを前記第２の画像
データの画像レートに変換する手段と、前記変換後の前
記第１の画像データの変換構造をもとに、該第１の画像
データの画像レートを該変換前の画像レートに戻す手段
とを備える。

【０００６】

【発明の実施の形態】以下、添付図面を参照して、本発
明に係る実施の形態を詳細に説明する。（全体構成の説明）図１は、本発明の実施の形態に係る
カラー画像形成装置の概略断面を示す図である。同図に
示す装置において、原稿１０９を原稿台ガラス１１０上
に載せ、露光ランプ１０１により露光走査することによ
り、原稿１０９からの反射光像を、反射ミラー１０３，
１０４を介して、レンズ１０５によりフルカラーセンサ
１０６に集光し、カラー色分解画像信号を得る。このカ
ラー色分解画像信号は、Ａ／Ｄ変換増幅ユニット１０７
を経て、画像処理ユニット１１１にて所定の処理を施さ
れ、レーザドライバ１１２に入力される。

【０００７】像但持体である感光ドラム１１９は、図
中、矢印方向に回転自在に担持され、感光ドラム１１９
の周りには、色の異なる４個の現像器１２８，１２９，
１３０，１３１が配置されている。

【０００８】レーザ露光光学系において、画像信号は、
レーザドライバ１１２が駆動するレーザ出力部１１５に
て光信号に変換される。そして、変換されたレーザ光が
ポリゴンミラー１１６で反射され、レンズ１１７及びミ
ラー１１８を通って、感光ドラム１１９の面上に投影さ
れる。

【０００９】プリンタ部画像形成時には、感光ドラム１
１９を矢印方向に回転させ、各分解色ごとに光像を感光
ドラム１１９上に照射し、潜像を形成する。次に、所定
の現像器を動作させて、感光ドラム１１９上の潜像を現
像し、感光ドラム１１９上に樹脂を基体としたトナーに
よるトナー画像を形成する。

【００１０】感光ドラム１１９上のトナー画像は、記録
材カセット１２６、または記録材カセット１２７より、
搬送系１２０及び転写ドラム１２２を介して、感光ドラ
ム１１９と対向した位置に供給された記録材に転写され
る。転写ドラム１２２を回転させるに従って、感光ドラ
ム１１９上のトナー像は、転写ドラム１２２上の担持さ
れた記録材上に転写される。なお、転写ドラム１２２に
は、画像形成タイミングの基準となる信号（ＩＴＯＰ信
号）を生成するためのＩＴＯＰセンサ１３５とＩＴＯＰ
フラグ１３６が取り付けられており、ＩＴＯＰセンサ１
３５は回転しない。

【００１１】このように記録材には、所望数の色画像が
転写され、結果として、フルカラー画像が形成される。
フルカラー画像形成の場合、上記４色のトナー像の転写
を終了すると、記録材は転写ドラム１２２から離れ、定
着ローラ１２４，１２５を有した定着器１２３を介し
て、トレイ１３２上に排紙される。

【００１２】また、本装置は、Ｉ／Ｆユニット１１３に
て外部機器１４０との通信を行なうことが可能である。
すなわち、外部機器１４０からの画像データを受け取っ
て、その画像をプリントしたり、外部機器１４０に、本
装置で読み取った画像を送ることが可能である。

【００１３】図２は、図１の画像処理ユニット１１１の
内部構成を示すブロック図である。同図において、２０
１は、原稿からの反射光を色分解して電気信号に変換す
る、３ラインＣＣＤであり、図１に示す断面図において
は、フルカラーセンサ１０６に相当するものである。２
０２は、ＣＣＤ２０１からのアナログＲＧＢ信号をデジ
タル信号に変換するＡ／Ｄ変換部であり、図１では、Ａ
／Ｄ変換増幅ユニット１０７に相当する。

【００１４】シェーディング補正部２０３は、ＣＣＤ２
０１における各画素の感度を補正し、光源の光量の傾き
を補正する。同図に示すＲ（レッド）、Ｇ（グリー
ン）、Ｂ（ブルー）の信号は、Ａ／Ｄ変換部２０２から
出力された８ビットのデジタル画像信号である。

【００１５】ＣＣＤ２０１には、Ｒ（レッド）、Ｇ（グ
リーン）、Ｂ（ブルー）用のそれぞれ３つのＣＣＤライ
ンセンサが、ある一定距離を持って配置されている。こ
のため、上記のデジタル画像信号は、この空間的ズレに
起因する時間的なズレを持った信号となる。そこで、３
ラインつなぎ部２０４において、この時間的ズレが補正
される。また、入力マスキング部２０５は、ＣＣＤ２０
１のＲＧＢの分光特性を、標準ＲＧＢ空間に補正するた
めの演算を行なう。

【００１６】ＬＯＧ変換部２０６は、例えば、ランダム
アクセスメモリ（ＲＡＭ）によって構成されたルックア
ップテーブルであり、Ｒ（レッド）、Ｇ（グリーン）、
Ｂ（ブルー）の輝度信号が、それぞれＣ（シアン）、Ｍ
（マゼンタ）、Ｙ（イエロー）の濃度信号に変換され
る。また、マスキング／ＵＣＲ部２０７は、入力された
Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）の濃度
信号から、プリント記録用に使われるトナーの色濁りを
除去する演算と、Ｂｋ（ブラック）信号を生成する。

【００１７】Ｆ値補正部２０８は、プリントする濃度指
定に合わせて濃度値（Ｆ値）を各色ごとに補正するため
の補正テーブルを有し、変倍部２０９は、画像の大きさ
を変える変倍回路である。なお、展開部２１７について
は、後で詳細に説明を行なう。また、レーザドライバ部
１１２は、図１のレーザドライバ１１２と同一のもので
ある。

【００１８】トライステートバッファ２１０は、ＥＸＴ
＊信号が‘０’のとき、その出力がハイインピーダンス
状態になり、マスキング／ＵＣＲ部２０７の出力画像信
号は、Ｉ／Ｆユニット１１３に入力され、このＩ／Ｆユ
ニット１１３から出力された画像信号は、トライステー
トバッファ２１２を通って、Ｆ値補正部２０８に入力さ
れる。また、ＥＸＴ＊信号が‘１’のときには、画像信
号は、マスキング／ＵＣＲ部２０７、トライステートバ
ッファ２１０、Ｆ値補正部２０８の順に流れる。（Ｉ／Ｆユニットの説明）図２に示すＩ／Ｆユニット１
１３について詳細に説明する。

【００１９】図３は、Ｉ／Ｆユニット１１３の内部構成
を示すブロック図である。同図において、３０１は、本
ユニットの制御を司るマイクロコンピュータ（以下、Ｃ
ＰＵという）であり、ＣＰＵの読み出し信号ＣＰＵ−Ｒ
Ｄ＊、ＣＰＵの書き込み信号ＣＰＵ−ＷＲ＊を出力す
る。また、ＣＰＵ−Ｄａｔは、ＣＰＵ３０１のデータバ
ス、ＣＰＵ−Ａｄｒは、ＣＰＵ３０１のアドレスバスで
ある。

【００２０】３０２は、ＣＰＵ３０１を動作させるプロ
グラムを格納したＲＯＭ、３０３は、各種プログラムを
実行したり、演算を行なう際のワークエリアとして用い
るＲＡＭ、３０４は、ＣＰＵ３０１に接続される入出力
ポート（以下、Ｉ／Ｏポートという）である。ＥＸＴ＊
信号、ＯＵＴ＊信号、４００／６００＊信号は、このＩ
／Ｏポート３０４から出力される信号である。また、Ｃ
ＰＵ３０１には、外部機器３１２とのシリアル通信を行
なうためのシリアル通信コントローラ３０９が接続され
ている。

【００２１】上記のＥＸＴ＊信号が‘０’のときには、
Ｉ／Ｆユニット１１３を介して、外部機器３１２と画像
信号をやり取りすることができるが、その画像の方向
は、ＯＵＴ＊信号で制御される。つまり、ＯＵＴ＊信号
が‘０’のときには、外部機器３１２に本装置で読み取
った画像を出力し、ＯＵＴ＊信号が‘１’のときには、
外部機器３１２からの画像を、本装置でプリントするこ
とができる。

【００２２】具体的には、ＯＵＴ＊信号が‘０’のとき
には、トライステートバッファ３１１は、入力信号を出
力できる状態にあるので、Ｉ／Ｆユニット１１３に入力
されたＶ−ＯＵＴ信号は、このトライステートバッファ
３１１に入力された後、ＥＸＴ−ＶＩＤＥＯ信号とし
て、外部機器３１２に出力される。しかし、ＯＵＴ＊信
号が‘１’のときには、外部機器３１２からの信号が入
力されるモードなので、トライステートバッファ３１１
はハイインピーダンス状態（出力不可状態）になり、ト
ライステートバッファ３１０が出力可能状態になってい
る。よって、外部機器３１２から出力される信号と、ト
ライステートバッファ３１１からの出力とは衝突しな
い。（圧縮部の説明）本実施の形態に係る装置は、フルカラ
ーセンサ１０６にて原稿画像を４００ｄｐｉの解像度で
読み取り、４００ｄｐｉの解像度で記録する。従って、
図２に示すブロック図にて表わされるＩ／Ｆユニットに
おける画像信号は、４００ｄｐｉの解像度に対応した画
像クロックに同期しており、ラインの周期も４００ｄｐ
ｉの解像度に対応している。

【００２３】しかし、複写機をプリンタとして用いる場
合、ビジネスの世界で多用される文字主体の文書をプリ
ントしようとするとき、より高い解像度、例えば、６０
０ｄｐｉで記録したいという要求が増えてきている。し
かも、そのときには、フルカラーの２５６階調は必要と
せず、２値で記録できれば十分である、という場合が多
い。

【００２４】そこで、例えば、外部機器３１２から送ら
れてきた６００ｄｐｉの１ｂｉｔの２値画像を本装置で
記録しようとした場合には、それが４００ｄｐｉの画像
レートとは異なるため、そのままでは、データを処理で
きないので、圧縮部３１３において、６００ｄｐｉの２
値画像を圧縮して４００ｄｐｉの画像レートに変換す
る。

【００２５】その圧縮原理を、以下に詳細に説明する。

【００２６】図８〜図１１は、本装置の圧縮部における
圧縮原理を説明するための図である。

【００２７】図８に示すように、４００ｄｐｉの２５６
階調時の画像レートでは、１ラインに５０００画素があ
り、１画素につき８ｂｉｔのデータが対応する。それに
対して、６００ｄｐｉの２値の画像レートでは、１ライ
ンに７５００画素があり、１画素につき１ｂｉｔのデー
タが対応する。言うまでもなく、６００ｄｐｉ時の基本
クロック（ＰＣＬＫ）は、４００ｄｐｉ時の基本クロッ
ク（ＶＣＬＫ）より１．５倍速いクロックとなり、それ
ぞれの基本クロックは、図５に示すようになる。

【００２８】図９の（Ａ）に示すように、４００ｄｐｉ
では、１ページに６８００のラインがあるが、６００ｄ
ｐｉでは、図９の（Ｂ）に示すように、１０２００のラ
インが存在する。そして、この６００ｄｐｉ時の情報を
４００ｄｐｉのレートに入れたのが、図９の（Ｃ）であ
る。すなわち、６００ｄｐｉ時の１ライン当たり７５０
０画素×１ｂｉｔの情報を、１ライン当たり３７５０画
素、２ｂｉｔを用いる。さらに、４ビットを使えば、２
ライン分の情報が入ることになる。

【００２９】しかし、図９の（Ｃ）において、図中、×
印が付された箇所の情報は使用しない。つまり、４００
ｄｐｉの２ラインを使って、６００ｄｐｉの３ライン分
の情報を送ることになる。よって、６００ｄｐｉの１０
２００ライン分の情報は、４００ｄｐｉのレートで、６
８００ラインを使えば送ることができる。

【００３０】そこで、図３に示すＥＸＴ−ＶＩＤＥＯ信
号として、２値（１ｂｉｔ），６００ｄｐｉの画像が送
られてきたとすると、圧縮部３１３にも、ＥＸ−ＶＩと
して、２値（１ｂｉｔ），６００ｄｐｉの画像が入力さ
れる。この際、通常は８ｂｉｔの信号ラインの最下位ｂ
ｉｔを用いて、１ビット，６００ｄｐｉの画像が伝送さ
れる。

【００３１】図１５は、圧縮部３１３の構成を示すブロ
ック図である。同図において、上記のＥＸ−ＶＩの最下
位ｂｉｔ（ｂｉｔ０）が、Ｖ１にて示されている。この
Ｖ１は、６００ｄｐｉの画像クロックであるＰＣＬＫに
同期した信号である。そして、Ｖ１信号を１クロック遅
らせた信号がＶ２である。また、ＰＣＬＫを２分周した
信号ＰＣＬＫ／２で、このＶ１信号の同期を取り直した
信号が、Ｖ３のｂｉｔ１であり、ＰＣＬＫ／２で、この
Ｖ２信号の同期を取り直した信号が、Ｖ３のｂｉｔ０で
ある。

【００３２】図１０に示すように、上記のようにして生
成された２ｂｉｔのＶ３信号は、Ｖ１信号の奇数画素と
偶数画素を分けて２分の１の画像速度にしたことにな
る。

【００３３】図１５に示すＦＩＦＯメモリ１５０４に
は、Ｖ３信号が入力される。ＦＩＦＯメモリ１５０４の
ＷＥ＊端子には、図５に示すＬＳＥＬ信号の反転信号が
入力されている。ＷＥ＊端子は、ＦＩＦＯメモリの書き
込みを制御するための端子であり、そこが‘０’のとき
に書き込みが可能となり、‘１’のときには、ＦＩＦＯ
メモリに新たなデータは書き込まれない。

【００３４】図５に示すようにＬＳＥＬ信号は、６００
ｄｐｉの画像信号の１ラインごとの同期信号であるＰＳ
ＹＮＣ信号に同期している。よって、ＦＩＦＯメモリ１
５０４は、図１１に示すタイミングチャートの（ｃ）に
おいて、‘Ｗ’と記載された期間で書き込み可能とな
り、それ以外の期間では書き込まれない。そして、ＦＩ
ＦＯメモリ１５０４から読み出されるデータ（Ｖ４−ｂ
ｉｔ２，３）は、図１１の（ｄ）のようになる。なお、
図１１の（ｄ）において、図に記載された数字は、それ
と同じ数字に対応する、図１１の（ｂ）のＶ３信号のデ
ータが、このタイミングで読み出されることを表わして
いる。

【００３５】同様にＦＩＦＯメモリ１５０３では、図１
１の（ｅ）で‘Ｗ’と記載された期間で書き込み可能と
なり、それ以外の期間には書き込まれない。そして、Ｆ
ＩＦＯメモリ１５０３から読み出されるデータ（Ｖ４−
ＬＯＷ）は、図１１の（ｆ）に示すようになり、このＶ
４−ＬＯＷ信号を、ＦＩＦＯメモリ１５０５を使って４
００ｄｐｉでの１ライン分遅延させた信号が、図１１の
（ｇ）のＶ４−ｂｉｔ０，１となる。また、このＶ４信
号は、図９の（Ｃ）に対応した信号である。

【００３６】なお、ＦＩＦＯメモリ１５０３，１５０４
のＷＲＳＴ＊端子には、図２の同期信号生成部２１６で
生成された、図５に示すようなＦＩＦＯ−ＲＳＴ＊信号
が入力される。これは、ＦＩＦＯメモリのライトアドレ
スカウンタを、１ラインの非画像区間でリセットするた
めである。

【００３７】同様に、ＦＩＦＯメモリ１５０３，１５０
４のＲＲＳＴ＊端子には、図１５に示すインバータ１５
０６で、ＬＳＹＮＣ信号を反転させたＬＳＹＮＣ＊信号
が入力されており、この信号は、ＦＩＦＯメモリのリー
ドアドレスカウンタを、１ラインの非画像区間でリセッ
トするための信号である。さらに、ＦＩＦＯメモリ１５
０３，１５０４のＷＣＫ端子には、ＰＣＬＫ信号を１／
２分周器１５０７で２分の１分周したクロックＰＣＬＫ
／２が入力される。

【００３８】このようにして生成された４ｂｉｔのＶ４
信号は、セレクタ１５０６に入力される。このセレクタ
１５０６のもう１つの入力端子には、ＥＸ−ＶＩ信号が
入力されており、４００ｄｐｉの画像が外部機器３１２
から送られてきて、それが圧縮の必要のないときには、
４００／６００＊信号が‘１’になり、セレクタ１５０
６からの出力であるＶ−ＩＮ信号は、ＥＸ−ＶＩ信号そ
のものとなる。（同期信号生成部の説明）以下、図２の同期信号生成部
２１６について詳細に説明する。

【００３９】図４は、同期信号生成部２１６の内部構成
を示すブロック図である。同図において、４０１は、画
像を処理する基本クロックＶＣＬＫを生成するための発
振器であり、その出力を分周回路４０１で４分周したも
のがＶＣＬＫ信号となる。

【００４０】ＰＳＹＮＣ信号は、図１のポリゴンミラー
１１６を回転させるための不図示のスキャナモータを、
６００ｄｐｉの解像度に対応させて４００ｄｐｉ時の
１．５倍の速度で回転させたときの１ライン毎の同期信
号である。このＰＳＹＮＣ信号をもとに、解像度が４０
０ｄｐｉ時の１ライン毎の同期信号ＬＳＹＮＣを生成す
る。さらに、この場合、図１の転写ドラム１２２に取り
付けられたＩＴＯＰセンサ１３５で生成された、画像形
成タイミングの基準となるＩＴＯＰ信号に同期してＬＳ
ＹＮＣを生成する。

【００４１】図６は、ＬＳＹＮＣ信号を生成する際の概
念を説明するための図である。

【００４２】ＬＳＹＮＣ信号は、ＰＳＹＮＣ信号の１．
５倍の周期になり、かつ、図６の（ｂ）と（ｃ）に示す
ように、図中、（Ａ）の位置で周期的に位相が合う。そ
して、図６の（ｄ）のように、この位相が合った位置で
‘０’から‘１’に立上がり、その時点からＰＳＹＮＣ
の１周期の間、‘１’になる信号がＬＳＥＬ信号であ
る。

【００４３】ＬＳＹＮＣ信号とＰＳＹＮＣ信号の位相が
最初に合うのは、ＩＴＯＰ信号が‘０’から‘１’にな
った後の最初のＰＳＹＮＣ信号のタイミングであり、そ
のようにＬＳＹＮＣ信号を生成する。

【００４４】図６の（ｅ）のように、ＩＴＯＰ信号が
‘０’から‘１’になった後の最初のＰＳＹＮＣ信号の
タイミングで、すなわち、ＰＳＹＮＣ信号とＬＳＹＮＣ
信号の位相が合わないようなタイミングでＩＴＯＰ信号
が到来した場合には、図６の（ｈ）に示すように同期を
取り直して、ＬＳＹＮＣ信号を生成する。それに伴っ
て、ＬＳＥＬ信号は、図６の（ｉ）のようになる。

【００４５】このように、各ＬＳＹＮＣ信号、ＰＳＹＮ
Ｃ信号、ＬＳＥＬ信号の位相をＩＴＯＰ信号に合わせる
のは、ＩＴＯＰごと、つまり、複数の色を重ねて記録す
る毎に位相がランダムに変化すると、画像データを圧縮
する位相が変わるため、記録時に色ズレになってしまう
からである。この色ズレを防ぐために、上述のような位
相合わせが必要となる。

【００４６】また、圧縮したデータを、後述する展開部
２１７でもとに戻すときも、圧縮の位相と展開の位相が
一致するように、ＬＳＥＬ信号にて展開部２１７も制御
する。それゆえ、ＬＳＹＮＣ信号、ＰＳＹＮＣ信号、Ｌ
ＳＥＬ信号の位相がＩＴＯＰ信号毎に合っていないと、
展開のエラーとなってしまうため、このエラーをなくす
ためにも、上述の位相合わせが必要となる。

【００４７】図４に示す同期信号生成部において、フリ
ップフロップ４０４は、入力されたＰＳＹＮＣ信号の立
ち上がりエッジをとらえ、次段のフリップフロップ４０
５のＱ出力は、ＰＣＬＫの１周期分、‘１’となる。こ
のフリップフロップ４０５のＱ出力は、フリップフロッ
プ４０６に入力され、その反転出力が、フリップフロッ
プ４０４，４０５のクリア（ＣＬ）端子に入力されるの
で、フリップフロップ４０４の出力は‘０’になり、次
にＰＳＹＮＣ信号が入力されるまでは、その出力は
‘０’のままである。

【００４８】フリップフロップ４２０は、ＩＴＯＰ信号
の立ち上がりエッジをとらえ、そのＱ出力を受けるフリ
ップフロップ４０７のＱ出力は、ＰＳＹＮＣ１周期分の
間、‘１’になる。そして、フリップフロップ４０７の
Ｑ出力とフリップフロップ４０５のＱ出力が、ＮＡＮＤ
ゲート４１３を通って得られた信号は、フリップフロッ
プ４０９のＰＲ端子（プリセット端子）と、フリップフ
ロップ４１０，４１１のＣＬ端子（クリア端子）に入力
される。その結果、フリップフロップ４０９のＱ出力は
‘１’になり、フリップフロップ４１０，４１１のＱ出
力は‘０’になる。

【００４９】その後は、図１６の同期信号生成部の動作
タイミングに示すように、ＰＳＹＮＣ信号に同期して、
フリップフロップ４０９のＱ出力（Ｑ１信号）、フリッ
プフロップ４１０のＱ出力（Ｑ２信号）、フリップフロ
ップ４１１のＱ出力（Ｑ３信号）が生成される。そし
て、Ｑ１信号とＱ２信号の排他的論理和をゲート４１４
でとり、その出力信号を、フリップフロップ４１２でＰ
ＣＬＫに同期をとった信号がＬＳＥＬ信号である。この
ＬＳＥＬ信号は、図１６の（ｇ）のようになる。また、
Ｑ２信号とＱ３信号の排他的論理和をゲート４１５でと
ったときの出力信号がＰＬ信号であり、図１６の（ｈ）
のようになる。

【００５０】ゲート４１４の出力は、ＮＡＮＤゲート４
１６にて、ＰＳＹＮＣをＰＣＬＫで同期を取り直したフ
リップフロップ４０６の出力信号とＮＡＮＤをとられ、
その信号と、ＰＬ信号とＡＮＤゲート４２０の出力信号
をＮＡＮＤゲート４１７でＮＡＮＤをとった信号とが、
次に、ＮＡＮＤゲート４１８でＮＡＮＤをとられ、得ら
れた信号が、セレクタ４１９を通って、ＬＳＹＮＣ信号
となる。

【００５１】なお、ＡＮＤゲート４２０には、ＲＢＤ信
号とＩ−ＣＬＲ＊信号が入力されている。ＲＢＤ信号
は、図４のカウンタ４０３にて、ＰＳＹＮＣ信号とＰＣ
ＬＫ信号から生成された信号であり、図１６の（ｂ）の
ように、ＰＳＹＮＣ信号と同一周期で位相が異なる信号
である。具体的には、ＲＢＤ信号は、ＰＳＹＮＣ信号の
丁度真ん中のタイミングで‘１’になる信号である。

【００５２】Ｉ−ＣＬＲ＊信号は、図１６の（ｊ）のよ
うに、ＩＴＯＰ信号が立ち上がった直後から最初のＰＳ
ＹＮＣの間まで‘０’になる信号である。これは、Ｉ−
ＣＬＲ＊信号が‘０’の間にＲＢＤ信号がきても、ＬＳ
ＹＮＣ信号が発生しないようにするためである。また、
Ｉ−ＣＬＲ＊信号は、フリップフロップ４１２のＣＬ端
子（クリア端子）にも入力されているが、これはＩ−Ｃ
ＬＲ＊信号が‘０’の間、ＬＳＥＬ信号を一旦、‘０’
にするためである。

【００５３】上述のように、ＬＳＹＮＣ信号は、ＲＢＤ
信号とＰＳＹＮＣ信号を使って生成されるが、４００ｄ
ｐｉのプリント時には、ＰＳＹＮＣ信号そのものをＬＳ
ＹＮＣ信号として用いるので、セレクタ４１９に対して
は、４００／６００＊信号を‘１’にして、このセレク
タ４１９の出力として、そのＢ端子に入力されたＰＳＹ
ＮＣ信号を選択する。また、６００ｄｐｉのプリント時
には、４００／６００＊信号を‘０’にして、セレクタ
４１９からの出力としては、そのＡ端子への入力信号を
選択する。

【００５４】ＶＳＹＮＣ信号は、外部機器３１２に送る
副走査の同期信号であり、外部機器３１２は、このＶＳ
ＹＮＣ信号に同期をとって画像データを出力する。な
お、ＶＳＹＮＣ信号はカウンタ４０３で生成され、図７
の（ｅ）のように、ＬＳＥＬ信号に同期をとった信号で
ある。また、ＦＩＦＯ−ＲＳＴ＊信号は、ＰＳＹＮＣ信
号とＰＣＬＫ信号をもとにして、カウンタ４０３で生成
される、図５に示すタイミングを有する信号である。（展開部の説明）図２に示すＩ／Ｆユニット１１３内の
圧縮部３１３（図３参照）で、４００ｄｐｉの画像レー
トに変換された６００ｄｐｉの２値データは、このＩ／
Ｆユニット１１３より出力された後、トライステートバ
ッファ２１２、Ｆ値補正部２０８、変倍部２０９を経
て、展開部２１７にて、再び、６００ｄｐｉの画像レー
トのデータに戻される。そして、レーザドライバ部１１
２に送られる。この際、Ｆ値補正部２０８、変倍部２０
８では、何ら補正や変倍もされず、入力データがそのま
ま出力されるような設定にしておく。

【００５５】図１４は、図２の展開部２１７の構成を示
すブロック図である。同図に示す展開部２１７に入力さ
れた画像データＶＩの内、その下位４ｂｉｔが６００ｄ
ｐｉの２値データなので、それら４ｂｉｔが、ＦＩＦＯ
メモリ１４０１に入力される。

【００５６】図１２は、展開部での展開方法を示すタイ
ミングチャートであり、同図の（ａ）と（ｃ）は、ＶＩ
の内の下位４ｂｉｔに、６００ｄｐｉのライン単位のデ
ータがどのように圧縮されているかを表わしている。図
中の１マスは、１ライン分の６００ｄｐｉラインデータ
を表わしており、数字は、その何ライン目のデータであ
るかを示している。例えば、図１２の（ａ）の最初のマ
ス目は、０ライン目のデータであり、次のマス目は、１
ライン目のデータである。

【００５７】図１２の（ｂ），（ｄ）は、ＦＩＦＯメモ
リ１４０１から出力される信号Ｖ４のデータ形式を表わ
しており、図１２の（ａ），（ｃ）のマス目と数字が同
じ所は同じデータであることを示している。

【００５８】図１４に示すように、Ｖ４のｂｉｔ０，２
は、セレクタ１４０２に入力され、Ｖ４のｂｉｔ１，３
は、セレクタ１４０３に入力される。そして、セレクタ
１４０２，１４０３は、ＬＳＥＬ信号で制御されるの
で、これらのセレクタの出力Ｖ５信号のデータは、図１
２の（ｆ）のようになる。これにより、ラインごとのデ
ータは、６００ｄｐｉ時のデータ列の並びに戻されたこ
とになる。

【００５９】次に、ライン内の画素ごとのデータの並び
を戻す必要がある。Ｖ５の画素ごとのデータを表わした
のが、図１３の（ｃ），（ｄ）である。同図のマス目
は、１画素分のデータを表わしている。例えば、Ｖ５の
ｂｉｔ１である、図１３の（ｃ）の１マス目は、６００
ｄｐｉの画像の０画素目のデータが入っており、次のマ
ス目には、２画素目のデータが入っている。

【００６０】Ｖ５のｂｉｔ０は、図１４に示すように、
フリップフロップ１４０４に入力され、そこで遅延させ
る。フリップフロップ１４０４のクロック入力には、Ｐ
ＣＬＫ／２＊信号が入力されており、このＰＣＬＫ／２
＊信号は、ＰＣＬＫ信号を１／２分周器１４０８で１／
２分周した信号ＰＣＬＫ／２を、インバータ１４０９で
反転した信号である。

【００６１】よって、フリップフロップ１４０４の出力
は、図１３の（ｅ）のようになる。そして、図１３の
（ｃ）の信号と（ｅ）の信号は、セレクタ１４０５に入
力されるが、このセレクタ１４０５は、ＰＣＬＫ／２で
制御されるため、その出力信号Ｖ６は、図１３の（ｆ）
のようになり、画素ごとのデータも、６００ｄｐｉ時の
データ列の並びに戻される。

【００６２】上記のＶ６信号は、フリップフロップ１４
１０を使ってクロック同期をとった後、ＶＬ信号とな
る。フリップフロップ１４１０のクロック入力には、Ｃ
Ｋ信号が入力される。なお、このＣＫ信号は、セレクタ
１４１１によって、６００ｄｐｉのときにはＰＣＬＫ信
号が選択され、４００ｄｐｉ時にはＶＣＬＫ信号が選択
される。

【００６３】図２に示す展開部２１７から出力されたＶ
Ｌ信号は、次にレーザドライバ部１１２に入力される。
そこで、レーザドライバ部について説明する。

【００６４】図１７は、レーザドライバ部１１２の構成
を示すブロック図である。同図に示すように、４００ｄ
ｐｉ時には、画像信号ＶＬは、Ｄ／Ａコンバータ１７０
９に入力され、アナログ画像信号に変換される。このア
ナログ画像信号は、次段のコンパレータ１７０７で、４
００線三角波生成部１７０８で生成された三角波と比較
され、ＰＷＭ信号となる。４００ｄｐｉ時には、このＰ
ＷＭ信号がセレクタ１７０６にて選択され、出力され
る。そして、セレクタ１７０６の出力信号が、レーザダ
イオード１７０１を駆動するドライバ１７０４の制御信
号となる。

【００６５】上記のレーザダイオード１７０１は、図１
に示すレーザ出力部１１５内に配置されており、受光素
子１７０２は、レーザダイオード１７０１からの出力光
を受け、光の強度をＡＰＣ部１７０３で測定して、それ
を、光の強度が一定になるようにドライバ部１７０４に
フィードバックする。

【００６６】以上説明したように、本実施の形態によれ
ば、４００ｄｐｉの２ラインを使用して６００ｄｐｉの
３ライン分の情報を送るよう画像データのレートを変更
する圧縮部と、ラインごと及びライン内の画素ごとにデ
ータの並びを６００ｄｐｉ時の並びに戻す展開部とを設
けることによって、４００ｄｐｉ時の回路構成と画像レ
ートを変更することなく、６００ｄｐｉの２値画像デー
タをプリンタ部（レーザドライバ部）へ送ることが可能
となり、装置のコストアップを回避できる。

【００６７】なお、本発明は、その趣旨を逸脱しない範
囲において種々変形が可能である。以下、本発明の変形
例を説明する。＜変形例＞図１８は、上記実施の形態の変形例に係る展
開部の構成を示すブロック図である。なお、本変形例に
係るカラー画像形成装置において、上記実施の形態に係
る装置と同じ構成要素には同一符号を付して、ここで
は、それらの説明を省略する。

【００６８】図１８に示す展開部では、Ｖ５信号をその
ままセレクタ１４０６に入力し、６００ｄｐｉのプリン
ト時には、Ｖ５信号がＶＭ信号そのものとなる。そし
て、ＶＭ信号は、フリップフロップ１４１０を介してク
ロック同期をとった後、ＶＬ信号となる。このフリップ
フロップ１４１０のクロック入力には、ＣＫ信号が入力
されている。ＣＫ信号は、同図に示すように、セレクタ
１８０１によって、６００ｄｐｉのプリント時にはＰＣ
ＬＫ／２信号が選択され、４００ｄｐｉ時にはＶＣＬＫ
信号が選択される。

【００６９】つまり、６００ｄｐｉのときには、出力さ
れるＶＬ信号は、ＰＣＬＫ／２信号に同期した２ｂｉｔ
の信号となる。その結果、６００ｄｐｉ時の基本クロッ
ク（ＰＣＬＫ）の１／２の画像速度で伝送可能となる。
なお、ＶＬ信号はＰＣＬＫ信号に同期している。

【００７０】図１９は、本変形例に係るレーザドライバ
部の構成を示すブロック図である。また、図２０は、本
変形例に係るＶＬ信号のｂｉｔ０，ｂｉｔ１とＰＣＬＫ
／２信号との関係を表わすタイミングチャートである。

【００７１】図２０に示すように、ＰＣＬＫ／２が
‘１’のとき、ＶＬ信号のｂｉｔ１を選択し、ＰＣＬＫ
／２が‘０’のときに、ＶＬ信号のｂｉｔ０を選択する
ように動作させることで、図２０の（ｄ）のように、画
素ごとのデータの並びを所定順にできる。よって、ＶＬ
信号のｂｉｔ１は、ＰＣＬＫ／２が‘１’のときにレー
ザを点灯するように制御し、ＶＬ信号のｂｉｔ０は、Ｐ
ＣＬＫ／２が‘０’のときにレーザを点灯するのように
制御すればいい。

【００７２】そこで、図１９に示すように、ＶＬ信号の
ｂｉｔ１とＰＣＬＫ／２をＡＮＤゲート１９０２でＡＮ
Ｄをとり、ＶＬ信号のｂｉｔ０と、ＰＣＬＫ／２をイン
バータ１９０１で反転した信号とをＡＮＤゲート１９０
３でＡＮＤをとる。さらに、ＡＮＤゲート１９０２，１
９０３の出力をＯＲゲート１９０４でＯＲした信号を、
レーザダイオードを駆動するための制御信号ＶＯＮにす
る。

【００７３】そして、セレクタ１７０６は、６００ｄｐ
ｉの記録時（４００／６００＊信号が‘０’のとき）に
端子Ａを選択して、セレクタの出力としてＶＯＮ信号を
選択する。

【００７４】このように、６００ｄｐｉ時の基本クロッ
ク（ＰＣＬＫ）の１／２の画像速度で伝送可能となるの
で、画像クロックが高速になることによって伝送や回路
基板配線に困難が発生する場合に有効となる。

【００７５】本発明は、複数の機器（例えば、ホストコ
ンピュータ，インタフェイス機器，リーダ，プリンタ
等）から構成されるシステムに適用しても、一つの機器
からなる装置（例えば、複写機，ファクシミリ装置等）
に適用してもよい。

【００７６】

【発明の効果】以上説明したように、本発明によれば、
高い解像度の画像データを圧縮変換して、低い解像度の
画像レートのまま伝送できるようにすることで、異なる
解像度で画像記録する場合でも、当該装置内の回路構成
を最小限の変更で共有でき、装置のコストアップを回避
できる。

【００７７】

【図面の簡単な説明】

【図１】本発明の実施の形態に係るカラー画像形成装置
の概略断面を示す図である。

【図２】画像処理ユニット１１１の内部構成を示すブロ
ック図である。

【図３】Ｉ／Ｆユニットの内部構成を示すブロック図で
ある。

【図４】同期信号生成部の内部構成を示すブロック図で
ある。

【図５】同期信号を説明するための図である。

【図６】ＬＳＹＮＣ信号を生成する際の概念を説明する
ための図である。

【図７】同期信号を説明するための図である。

【図８】本実施の形態に係る圧縮部における圧縮原理を
説明するための図である。

【図９】本実施の形態に係る圧縮部における圧縮原理を
説明するための図である。

【図１０】本実施の形態に係る圧縮部における圧縮原理
を説明するための図である。

【図１１】本実施の形態に係る圧縮部における圧縮原理
を説明するための図である。

【図１２】展開部での展開方法を示すタイミングチャー
トである。

【図１３】展開部での展開方法を示すタイミングチャー
トである。

【図１４】展開部の構成を示すブロック図である。

【図１５】圧縮部の構成を示すブロック図である。

【図１６】同期信号生成部の動作タイミングを示す図で
ある。

【図１７】レーザドライバ部の構成を示すブロック図で
ある。

【図１８】変形例に係る展開部の構成を示すブロック図
である。

【図１９】変形例に係るレーザドライバ部の構成を示す
ブロック図である。

【図２０】変形例に係るＶＬ信号のｂｉｔ０，ｂｉｔ１
とＰＣＬＫ／２信号との関係を表わすタイミングチャー
トである。

【符号の説明】

１１２レーザドライバ部１１３Ｉ／Ｆユニット２０１ＣＣＤ２０２Ａ／Ｄ変換部２０３シェーディング補正部２０４３ラインつなぎ部２０５入力マスキング部２０６ＬＯＧ変換部２０７マスキング／ＵＣＲ部２０８Ｆ値補正部２０９変倍部２１０，２１２トライステートバッファ２１５インバータ２１６同期信号生成部２１７展開部３１２外部機器

Claims

【特許請求の範囲】

【請求項１】複数の解像度の画像データを単一の画像
レートで伝送し、画像処理する画像処理装置において、前記複数の解像度の画像データの内、最も高い解像度の
第１の画像データについての第１の情報量及び最も低い
解像度の第２の画像データについての第２の情報量を求
める手段と、前記第１及び第２の情報量と、前記第１及び第２の画像
データの基本クロックをもとに、該第１及び第２の画像
データに対応した所定の同期信号を生成する手段と、前記所定の同期信号に基づいて前記第１の画像データの
画像レートを前記第２の画像データの画像レートに変換
する手段と、前記変換後の前記第１の画像データの変換構造をもと
に、該第１の画像データの画像レートを該変換前の画像
レートに戻す手段とを備えることを特徴とする画像処理
装置。
【請求項２】前記第１の画像データのデータ長は、前
記第２の画像データのデータ長よりも短いことを特徴と
する請求項１に記載の画像処理装置。
【請求項３】前記第１の画像データの画像レートに対
応した１ライン周期の同期信号と、前記第２の画像デー
タの画像レートに対応した１ライン周期の同期信号と
は、周期的に位相が合うことを特徴とする請求項１に記
載の画像処理装置。
【請求項４】前記第１の画像データの画像レートに対
応した１ライン周期の同期信号、及び前記第２の画像デ
ータの画像レートに対応した１ライン周期の同期信号の
少なくとも一方が、前記画像処理について副走査の画像
形成開始の同期信号に同期して発生することを特徴とす
る請求項３に記載の画像処理装置。
【請求項５】前記第１の画像データの画像レートに対
応した１ライン周期の同期信号と、前記第２の画像デー
タの画像レートに対応した１ライン周期の同期信号の位
相とが合うタイミングが、前記副走査の画像形成開始の
同期信号に同期していることを特徴とする請求項４に記
載の画像処理装置。