JPH09200462A

JPH09200462A - 画像信号分割装置

Info

Publication number: JPH09200462A
Application number: JP8007344A
Authority: JP
Inventors: Takahiko Uno; 高彦宇野
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1996-01-19
Filing date: 1996-01-19
Publication date: 1997-07-31

Abstract

(57)【要約】【課題】画像データを格納可能な領域に分割して、個
々の画像メモリに必要な設定を行い、１つの大きな画像
メモリとしての動作させる。【解決手段】ＣＰＵ(ＭＣＵ)20は、設定情報をシリア
ル信号線によりコントローラと、また画像メモリａ，
ｂ，ｃ，ｄユニットの各ＣＰＵ(ＭＣＵ)と授受を行う。
分割モジュールａ18はライン有効期間信号(／ＬＧ)を、
分割モジュールｂ19はフレーム有効期間信号(／ＦＧ)を
分割し、それぞれの分割位置はＣＰＵ(ＭＣＵ)20から設
定される。分割され組み合わされる信号／ＬＧａ，ｂ，
ｃ，ｄ，／ＦＧａ，ｂ，ｃ，ｄとＣＬＫにより、各画像
メモリａ，ｂ，ｃ，ｄユニットに画像データが分割格納
される。これにより大きな画像メモリとして動作させる
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複写機，レーザー
プリンタ，ファクシミリ等の装置で取り扱われる画像デ
ータを画像メモリに入出力する画像信号分割装置に関す
るものである。

【０００２】

【従来の技術】近年、デジタル複写機において、同一原
稿の複数枚コピーを行う場合に、スキャナで読み取った
画像データを一旦画像メモリに記憶させ、２枚目以降の
コピーはスキャナを動作させずに、画像メモリから読み
出した画像データにて画像を形成するものが実用化され
ている。

【０００３】

【発明が解決しようとする課題】しかしながら、前記従
来のデジタル複写機の画像メモリは取り扱う画像の最大
領域に合わせた回路設計が行われている。このため画像
データのより大きな領域を扱う場合に、そのままでは使
用することができず再度作り直さなければならないとい
う問題があった。

【０００４】本発明は、前記従来技術の問題を解決する
ものであり、大きな領域の画像データを画像メモリに格
納可能な領域に分割し、個々の画像メモリに必要なパラ
メータを計算して、画像メモリに対する設定を行うこと
により、１つの大きな画像メモリとしての動作を可能と
する画像信号分割装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】この目的を達成するため
に、本発明に係る画像信号分割装置は、主走査，副走査
の有効期間信号と少なくとも１つ以上の同期信号および
画素信号にて構成される１ページ分の画像データを扱う
装置であって、画素信号を画像メモリに格納する複数の
格納手段と、分割した有効期間信号と同期信号および画
素信号を出力する分割手段と、各手段を制御する制御手
段を備える。

【０００６】また、格納手段からの有効期間信号と画素
信号を結合する結合手段を備える。

【０００７】またさらに、電気的に絶縁分離された信号
の授受を行う接続手段とを備えたように構成したもので
ある。

【０００８】前記構成によれば、１ページ分の画像デー
タを分割して格納手段に格納し、読み出すことができ
る。

【０００９】また、分割手段と結合手段には少なくとも
１つ以上の格納手段を接続し、画像データを分割して各
格納手段に格納できる。

【００１０】また、分割手段，結合手段と格納手段を同
一基板上に設け、その接続ケーブルを減らしケーブルか
らの電磁波の放射を低減できる。

【００１１】また、制御手段は１ページ分の画像データ
が最初に選択される格納手段の入力領域を超えた場合、
接続されている残りの格納手段に対する入力領域の設定
が行われ、入力領域の大きな格納手段として取り扱うこ
とができる。

【００１２】また、格納手段と分割手段，結合手段との
間を接続手段により接続することで、放射ノイズを低減
し分割手段と格納手段を別の基板に構成することができ
る。

【００１３】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は本発明の実施の形態
１における画像信号分割装置を形成する分割モジュール
の構成を示すブロック図である。図１において、１は入
力された有効期間信号を分割する分割モジュール、２は
画素クロック数をカウントするカウンタ、３は画像デー
タを分割する位置(画素クロック数)を設定するレジス
タ、４はカウンタ２の出力値Ｎとレジスタ３の出力する
設定値Ｅを比較する比較器、５は信号のタイミングのず
れを吸収する遅延器、６は比較器４と遅延器５の各出力
から分割された有効期間信号を出力する論理積である。

【００１４】また、図２は本実施の形態１で扱う１ペー
ジのライン(主走査)有効期間信号，フレーム(副走査)有
効期間信号の関係を示す図である。図３はライン，フレ
ーム有効期間信号と画素クロック信号および画素信号と
の関係を詳細に示す図である。図２，図３において、／
ＬＧＡＴＥ(以下、／ＬＧという)はライン有効期間信
号、／ＦＧＡＴＥ(以下、／ＦＧという)はフレーム有効
期間信号、ＣＬＫは画素クロック信号を示している。こ
れらの各信号はＣＬＫ(画素クロック信号)に同期してお
り、ＣＬＫの１周期に１画素の画素信号が送られてく
る。また、／ＦＧ(フレーム有効期間信号)，／ＬＧ(ラ
イン有効期間信号)は１ページの画像の副走査，主走査
方向の有効期間中にＬowレベルとなる。

【００１５】図１に示した分割モジュール１の入力は、
ＣＬＫを入力するクロック入力と、／ＦＧまたは／ＬＧ
を入力するゲート入力と、画素信号を入力するデータ入
力の各端子が備わっている。また、分割モジュール１の
出力は、分割された有効期間信号を出力するゲートＡ出
力，ゲートＢ出力と、画素信号を出力するためのデータ
出力の各端子を備えている。

【００１６】いま、ゲート入力端子に／ＦＧまたは／Ｌ
ＧとしてＬowが入力されると、カウンタ２のリセットが
解除されクロック入力端子からのＣＬＫによりカウント
を開始する。次に、レジスタ３に予め設定された分割位
置を示す設定値Ｅとカウンタ２の出力値Ｎを比較器４で
比較を行う。ここで、比較器４の出力Ｃの論理をカウン
タ２の出力値Ｎとレジスタ３の設定値Ｅとの関係を示す
と(表１)にのようになる。

【００１７】

【表１】

【００１８】さらに比較器４の出力Ｃとゲート入力端子
からの遅延器５を通過した出力Ｄとを入力した論理積６
の各出力として、ゲートＡ出力端子，ゲートＢ出力端子
の出力Ｊ，Ｋの関係の論理を示すと(表２)のようにな
り、分割モジュール１のゲート入力とゲートＡ出力，ゲ
ートＢ出力の各端子の関係は図４に示すようになる。

【００１９】

【表２】

【００２０】以上説明したように、分割モジュール１を
用いることで／ＦＧまたは／ＬＧを分割し、ＣＬＫ，画
素信号と組み合わせることで画像データをリアルタイム
に分割して格納することができる。

【００２１】図５は実施の形態２における画像信号分割
装置を用いたデジタル複写機の構成例を示すブロック図
である。図５において、７は原稿等から画像情報を光学
的に読み取り電気的な画像データに変換するスキャナ、
８は記録紙に画像データの情報による画像形成を行うプ
リンタ、９は装置全体を制御するコントローラ、10は画
像データを分割して格納するためのパラメータを算出す
る分割ユニット、11，12，13，14は画像データを格納す
る画像メモリａ，ｂ，ｃ，ｄユニットである。また、図
６は本実施の形態２で扱う１ページ分の画像データをラ
イン有効期間信号をＸ１，Ｘ２の画素数で、フレーム有
効期間信号をＹ１，Ｙ２のライン数で分割した４つの領
域の関係を示す図である。

【００２２】以上のように構成されたデジタル複写機
は、通常の動作である原稿の画像情報をスキャナ７で読
み取り、プリンタ８で記録紙に画像形成を行うとき、特
に複数枚のコピー時には画像メモリａユニット11に画像
情報である画素信号を格納し、２枚目以降の画像形成で
はその格納した画素信号の読み出しにより行われる。こ
のときスキャナ７で読み込んだ１ページ分の画像データ
において、その画像の領域が画像メモリａユニット11の
入力範囲の領域を超えた場合、分割ユニット10の算出し
たパラメータによりその１ページ分の画像データは分割
(図６参照)され、各画像メモリａ，ｂ，ｃ，ｄユニット
11，12，13，14に格納される。

【００２３】図５に示す分割ユニット10と各画像メモリ
ａ，ｂ，ｃ，ｄユニット11，12，13，14の間は、画素信
号の入力およびその制御を行う信号線と、分割ユニット
10から設定を行うための情報を授受するシリアル通信線
とにより接続されている。

【００２４】さらに、前記の画像メモリユニットと分割
ユニットの動作について、図７，図８を用いて説明す
る。図７は本実施の形態２における画像入力に注目した
画像メモリユニットの構成例を示すブロック図である。
図７において、15は、画像メモリユニットの制御を行
い、さらに設定情報の授受を行うシリアル通信機能，Ｒ
ＯＭ，ＲＡＭ等を有するＣＰＵ(ＭＣＵ)、16は画素信号
を画像メモリ17へ格納を行うための制御を行うメモリコ
ントローラである。また、図８は本実施の形態２におけ
る分割ユニットの構成例を示すブロック図である。図８
において、18は前記図１に示した分割モジュール１と同
一構成の分割モジュールａ、19は分割モジュール１のデ
ータ入力，出力端子とその遅延器５を除いた分割モジュ
ールｂ、20は、コントローラ９(図５参照)や各画像メモ
リユニットのＣＰＵ(ＭＣＵ)15(図７参照)とシリアル通
信線で接続され、各制御を行うＣＰＵ(ＭＣＵ)である。

【００２５】前記図７に示すように構成される画像メモ
リユニットは、ＣＰＵ(ＭＣＵ)15のシリアル通信線のＴ
Ｘ，ＲＸ端子により授受される設定情報を画像メモリ17
の設定格納エリア等に格納する。またメモリコントロー
ラ16の内部には、画像メモリ17に格納する画素信号の領
域指定を行う主走査の始点，終点および副走査の始点，
終点等を示すレジスタを備え、画像メモリ17を二次元に
展開した任意の領域に対し、設定情報に従った画素信号
の入力領域の指定を行うことができる。そして、分割ユ
ニット10(図８参照)により分割され各画像メモリユニッ
トに入力される／ＬＧ，／ＦＧとＣＬＫにより、メモリ
コントローラ16はそれらの信号に従って画素信号を画像
メモリ17の指定領域に格納する。

【００２６】図８に示す分割ユニットのＣＰＵ(ＭＣＵ)
20は、コントローラ９(図５参照)からの設定情報をシリ
アル通信線のＲＸＣ，ＴＸＣの端子により授受し、さら
にＴＸａ〜ｄ，ＲＸａ〜ｄのシリアル通信線により各画
像メモリａ，ｂ，ｃ，ｄユニット11，12，13，14(図５
参照)のＣＰＵ(ＭＣＵ)15(図７参照)と情報の授受を行
う。

【００２７】分割モジュールａ18は／ＬＧ(ライン有効
期間信号)を分割し、分割モジュールｂ19は／ＦＧ(フレ
ーム有効期間信号)の分割を行うもので、それぞれの分
割位置はＣＰＵ(ＭＣＵ)20から設定される。分割モジュ
ールａ18で分割された／ＬＧＡ，／ＬＧＢと分割モジュ
ールｂ19で分割された／ＦＧＡ，／ＦＧＢとが出力さ
れ、その組み合わせの信号が各画像メモリユニットに入
力される。図８に示す分割ユニットの出力する各有効期
間信号の関係を図９，図10に示す。

【００２８】これにより、複数接続された画像メモリの
有限の入力領域を考慮して、分割した／ＬＧ，／ＦＧの
信号の組み合わせを入力し、画像データを分割したもの
をそれぞれ格納して、各画像メモリユニットを１つのよ
り大きな領域の画像メモリとして動作させることができ
る。

【００２９】また、図11は実施の形態３における画像信
号分割装置を用いたデジタル複写機の構成例を示すブロ
ック図である。また、前記実施の形態２の図５で説明し
た同一作用効果のものには同一の符号を付す。図11にお
いて、７はスキャナ、８はプリンタ、９はコントロー
ラ、11，12，13，14は画像メモリａ，ｂ，ｃ，ｄユニッ
ト、21は画像メモリａ，ｂ，ｃ，ｄユニット11，12，1
3，14に分割されて格納された画像データの結合をする
結合ユニットである。

【００３０】以上のように構成されたデジタル複写機に
おいて、画像メモリａ，ｂ，ｃ，ｄユニット11，12，1
3，14に分割して格納された画像データを読み出し結合
して、プリンタ８で記録紙に画像形成が行われる。図11
に示す結合ユニット21と各画像メモリａ，ｂ，ｃ，ｄユ
ニット11，12，13，14の間は、画素信号の出力およびそ
の制御を行う信号線と、結合ユニット21から設定を行う
ための情報を授受するシリアル通信線とにより接続され
ている。

【００３１】さらに、前記の画像メモリユニットと結合
ユニットの動作について、図12，図13を用いて説明す
る。図12は本実施の形態３における画像出力に注目した
画像メモリユニットの構成例を示すブロック図である。
図12の構成は、前記図７で説明したものと同様であり、
メモリコントローラ16に画素信号を画像メモリ17から読
み出す制御を行う信号線を加えたものである。

【００３２】また、図13は本実施の形態３における結合
ユニットの構成例を示すブロック図である。図13におい
て、20は図８で説明したものと同様でコントローラ９
(図11参照)や各画像メモリユニットのＣＰＵ(ＭＣＵ)15
(図12参照)とシリアル通信線で接続されるＣＰＵ(ＭＣ
Ｕ)、22は、前記図１に示す分割モジュール１と同様の
構成で、画素クロック数をカウントするカウンタやカウ
ント数を設定するレジスタおよび比較器等の論理回路か
ら構成され、任意の基準信号を発生させる基準信号発生
モジュール、23は各画像メモリユニットから出力される
／ＬＧ，／ＦＧの信号を合成する論理和、24は／ＬＧの
信号が有効な期間だけ画像メモリに格納された画素信号
を通過させて合成するゲート、25は論理和23，ゲート24
から構成される結合モジュールである。

【００３３】前記の図11，図12，図13に示す構成におい
て実施の形態２と同様に、コントローラ９とシリアル通
信線で接続された結合ユニット21のＣＰＵ(ＭＣＵ)20と
画像メモリユニットの各ＣＰＵ(ＭＣＵ)15とは設定情報
の授受が行われる。基準信号発生モジュール22では、Ｃ
ＰＵ(ＭＣＵ)20の指示により各画像メモリａ，ｂ，ｃ，
ｄユニット11，12，13，14に送られるライン基準信号
(以下、／ＬＧ−ＴＲＧという)ａ，ｂ，ｃ，ｄ，フレー
ム基準信号(以下、／ＦＧ−ＴＲＧという)ａ，ｂ，ｃ，
ｄを発生させる。その／ＬＧ−ＴＲＧ，／ＦＧ−ＴＲＧ
の入力により、画像メモリユニット(図12参照)のメモリ
コントローラ16は画像メモリ17に格納された画素信号の
読み出しを行い、画素信号を読み出している間は画素信
号と共に／ＬＧ，／ＦＧを出力する。

【００３４】さらに、結合ユニット21(図11参照)は各画
像メモリａ，ｂ，ｃ，ｄユニット11，12，13，14からの
各信号を結合モジュール25にて、／ＬＧａ，ｂ，ｃ，ｄ
と／ＦＧａ，ｂ，ｃ，ｄは論理和23により、また画素信
号はゲート24により結合され一組みの画像データとして
プリンタ８に送られ画像形成される。

【００３５】また、図14は本実施の形態３で説明した１
ページ分の画像データをＸ１，Ｘ２の画素数で、Ｙ１，
Ｙ２のライン数で分割した領域の／ＬＧ−ＴＲＧａ，
ｂ，ｃ，ｄ(ライン基準信号)，／ＦＧ−ＴＲＧａ，ｂ，
ｃ，ｄ(フレーム基準信号)により出力される／ＬＧａ，
ｂ，ｃ，ｄ(ライン有効期間信号)，／ＦＧａ，ｂ，ｃ，
ｄ(フレーム有効期間信号)の関係を示す図である。図15
は／ＬＧ−ＴＲＧ，／ＦＧ−ＴＲＧ(ライン，フレーム
基準信号)、／ＬＧ，／ＦＧ(ライン，フレーム有効期間
信号)、ＣＬＫ(画素クロック信号)および画素信号との
関係を示す図である。

【００３６】前記の実施の形態２，３の図５，図11に示
すデジタル複写機の説明では、分割ユニットと結合ユニ
ットを用いた画像メモリへの分割格納の動作と読み出し
結合の動作を別々に説明したが、より具体的な動作を説
明する。

【００３７】まず、デジタル複写機で図５に示スキャナ
７が原稿の画像情報を取り込む前に、用紙サイズ等を確
認する動作等により得られる領域を示す情報により、コ
ントローラ９から画像データの入力領域の設定を受けた
ＣＰＵ(ＭＣＵ)20は(図８参照)、画像メモリａユニット
11の画像メモリ17の最大の入力領域と比較しその領域を
超えている場合、画像メモリａユニット11に対し最大の
入力領域に入力する設定を行う。そして、画像データの
入力領域の残り領域を算出し、その残り領域を画像メモ
リｂ，ｃ，ｄユニット12，13，14に入力する設定を行う
とともに、画像データを分割する位置の設定を分割モジ
ュールａ18，分割モジュールｂ19の各レジスタ３(図１
参照)に設定する。この設定により／ＬＧ，／ＦＧを分
割して、それぞれを組み合わせた信号とＣＬＫにより各
画像メモリａ，ｂ，ｃ，ｄユニット11，12，13，14に画
素信号の格納をする。

【００３８】この分割ユニット10に入力される画像デー
タは図３に示すような信号であり、さらに図６に示すよ
うに／ＬＧをＸ１，Ｘ２の位置で、／ＦＧをＹ１，Ｙ２
の位置で分割した領域のそれぞれに対応する画像メモリ
ａ，ｂ，ｃ，ｄユニット11，12，13，14に入力される。
なお、ＣＬＫと画素信号の信号線は共通に各画像メモリ
ユニットに接続されている。図８における／ＬＧａ，／
ＦＧａは図６に示す画像メモリａユニット11へ、同様に
／ＬＧｂ，／ＦＧｂは画像メモリｂユニット12、／ＬＧ
ｃ，／ＦＧｃは画像メモリｃユニット13、／ＬＧｄ，／
ＦＧｄは画像メモリｄユニット14に接続される。各画像
メモリユニットはそれぞれに入力される／ＬＧ，／ＦＧ
がＬowのとき画素信号の入力が行われる。

【００３９】次に、各画像メモリａ，ｂ，ｃ，ｄユニッ
ト11，12，13，14に格納された画素信号の読み出しをプ
リンタ８(図11参照)に出力して画像形成を行う。コント
ローラ９からの指示により、基準信号発生モジュール22
から／ＬＧ−ＴＲＧａ，ｂ，ｃ，ｄと／ＦＧ−ＴＲＧ
ａ，ｂ，ｃ，ｄが分割格納時に図１に示すレジスタ３に
設定されたカウントのタイミングにより、各画像メモリ
ａ，ｂ，ｃ，ｄユニット11，12，13，14のメモリコント
ローラ16に送られる。メモリコントローラ16は画像メモ
リ17から読み出された画素信号と共に／ＬＧ，／ＦＧの
信号も結合ユニットに送り、結合モジュール25で一組み
の画像データに結合される。

【００４０】前記で説明したように、分割モジュールａ
18，分割モジュールｂ19と基準信号発生モジュール22は
分割モジュール１から構成でき、コントローラ９の指示
により画素信号の格納時に入力される／ＬＧ，／ＦＧを
分割し、また読み出し時には／ＬＧ−ＴＲＧ，／ＦＧ−
ＴＲＧを発生するようにし、さらに結合モジュール25を
設けることで分割ユニットと結合ユニットの動作を行う
ことが可能なユニットを構成することができる。

【００４１】また、前記のユニットと画像メモリａ，
ｂ，ｃ，ｄユニット11，12，13，14をケーブルによる接
続を行わず同一基板上に設けることにより、それらを接
続する各信号線，シリアル通信線のケーブルに発生する
電磁波の放射や故障等の不具合を減少させることができ
る。

【００４２】コントローラ９と、ＣＰＵ(ＭＣＵ)20およ
び画像メモリａ，ｂ，ｃ，ｄユニット11，12，13，14の
各ＣＰＵ(ＭＣＵ)15とがシリアル通信線により情報の授
受ができることから、ＣＰＵ(ＭＣＵ)20により各画像メ
モリ17の入力領域を判断でき、１ページ分の画像データ
が１つの画像メモリの入力領域を超えた場合にＣＰＵ
(ＭＣＵ)20は、分割モジュールａ18，分割モジュールｂ
19に分割位置と各画像メモリユニットの入力領域を算出
して個々に設定ができる。このことから本発明の画像信
号分割装置により、デジタル複写機等で１ページ分の画
像データが規格化され、入力される１ページ分の画像デ
ータが画像メモリの入力領域を超えるような場合でも、
不足分の画像メモリを複数接続して補うことができ、入
力領域の大きな画像メモリとして取り扱うことができ
る。

【００４３】次に、図16は実施の形態４における画像信
号分割装置を用いたデジタル複写機の構成例を示すブロ
ック図である。また、前記図５，図11で説明した同一作
用効果のものには同一の符号を付しその詳細な説明は省
略する。図16において、26は、図５に示す分割ユニット
に図11に示す結合モジュール25を設け、分割ユニットと
結合ユニットの動作を行うことが可能な分割／結合ユニ
ット、27は光通信モジュールである。また、図17は本実
施の形態４における光通信モジュールの構成例を示すブ
ロック図である。図17において、28は分割／結合ユニッ
ト26，各画像メモリユニットからの各信号を多重化する
信号多重化器、29は信号多重化器28の出力する電気信号
を光信号に変換(変調)する発光器、30はコネクタ部、31
は光信号を通す光ファイバーケーブル、32は光信号を電
気信号に変換(検波復調)する受光器、33は電気信号を分
割／結合ユニット26，各画像メモリユニットに入力する
各信号に分割化する信号分割化器である。

【００４４】本実施の形態４において、光通信モジュー
ル27で分割／結合ユニット26と画像メモリａ，ｂ，ｃ，
ｄユニット11，12，13，14を接続した構成にしたこと
で、その動作においては実施の形態２，３と同様であ
る。このような光通信モジュール27を用いることによ
り、分割／結合ユニット26と画像メモリａ，ｂ，ｃ，ｄ
ユニット11，12，13，14を別々の基板に設けても、電気
的に絶縁分離された光信号のため電磁波等の放射を少な
くすることが可能となる。

【００４５】よって、従来のデジタル複写機の入力領域
の固定された画像メモリに代え分割／結合ユニット26を
接続し、外部に光通信モジュール27により接続される必
要に応じた入力領域を有する画像メモリユニットを設け
ることができる。

【００４６】

【発明の効果】以上説明したように、本発明によれば、
ライン有効期間信号，フレーム有効期間信号を分割し
て、画素クロック信号と組み合わせることで画像データ
をリアルタイムに分割して格納できる。

【００４７】また、分割した信号を組み合わせて複数の
画像メモリと接続し、複数の画像メモリに分割した画像
データを格納し、さらに読み出して結合することで、大
きな画像メモリとして動作させることができる。

【００４８】また、分割／結合ユニットと画像メモリユ
ニットを同一基板上に配置することで、接続するケーブ
ルを減らしそこに発生する電磁波の放射や故障等の不具
合を減少できる。

【００４９】また、複数接続された画像メモリユニット
と情報の授受を行い、入力された設定情報により入力領
域や分割位置を算出して個々に設定を行い、分割した画
像データを格納し読み出すことで、より大きな画像メモ
リとして取り扱うことができる。

【００５０】また、光通信モジュールによる接続で放射
ノイズを低減して、分割／結合ユニットと画像メモリユ
ニットを別々の基板上に構成でき、必要に応じて画像メ
モリユニットの増減を簡単に行うことができるという効
果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の形態１における画像信号分割装
置を形成する分割モジュールの構成を示すブロック図で
ある。

【図２】本実施の形態１で扱う１ページのライン(主走
査)有効期間信号，フレーム(副走査)有効期間信号の関
係を示す図である。

【図３】ライン，フレーム有効期間信号に画素クロッ
ク，画素信号との関係を詳細に示す図である。

【図４】分割モジュールのゲート入力とゲートＡ出力，
ゲートＢ出力の各端子の関係を示す図である。

【図５】本発明の実施の形態２における画像信号分割装
置を用いたデジタル複写機の構成例を示すブロック図で
ある。

【図６】本実施の形態２で扱う１ページ分の画像データ
をライン有効期間信号をＸ１，Ｘ２の画素数で、フレー
ム有効期間信号をＹ１，Ｙ２のライン数で分割した４つ
の領域の関係を示す図である。

【図７】本実施の形態２における画像入力に注目した画
像メモリユニットの構成例を示すブロック図である。

【図８】本実施の形態２における分割ユニットの構成例
を示すブロック図である。

【図９】分割モジュールａで分割された有効期間信号の
関係を示す図である。

【図１０】分割モジュールｂで分割された有効期間信号
の関係を示す図である。

【図１１】本発明の実施の形態３における画像信号分割
装置を用いたデジタル複写機の構成例を示すブロック図
である。

【図１２】本実施の形態３における画像出力に注目した
画像メモリユニットの構成例を示すブロック図である。

【図１３】本実施の形態３における結合ユニットの構成
例を示すブロック図である。

【図１４】本実施の形態３で説明した１ページ分の画像
データをＸ１，Ｘ２の画素数で、Ｙ１，Ｙ２のライン数
で分割した領域のライン，フレーム基準信号(／ＬＧ−
ＴＲＧ，／ＦＧ−ＴＲＧ)により出力されるライン，フ
レーム有効期間信号(／ＬＧ，／ＦＧ)の関係を示す図で
ある。

【図１５】ライン，フレーム基準信号(／ＬＧ−ＴＲ
Ｇ，／ＦＧ−ＴＲＧ)、ライン，フレーム有効期間信号
(／ＬＧ，／ＦＧ)、画素クロック信号(ＣＬＫ)および画
素信号との関係を示す図である。

【図１６】本発明の実施の形態４における画像信号分割
装置を用いたデジタル複写機の構成例を示すブロック図
である。

【図１７】本実施の形態４における光通信モジュールの
構成例を示すブロック図である。

【符号の説明】

１…分割モジュール、２…カウンタ、３…レジス
タ、４…比較器、５…遅延器、６…論理積、７
…スキャナ、８…プリンタ、９…コントローラ、
10…分割ユニット、 11…画像メモリａユニット、 12
…画像メモリｂユニット、 13…画像メモリｃユニッ
ト、 14…画像メモリｄユニット、 15，20…ＣＰＵ
(ＭＣＵ)、 16…メモリコントローラ、 17…画像メモ
リ、 18…分割モジュールａ、 19…分割モジュール
ｂ、 21…結合ユニット、 22…基準信号発生モジュー
ル、 23…論理和、 24…ゲート、 25…結合モジュー
ル、 26…分割／結合モジュール、 27…光通信モジュ
ール、 28…信号多重化器、 29…発光器、 30…コネ
クタ部、 31…光ファイバーケーブル、 32…受光器、
33…信号分割化器。

Claims

【特許請求の範囲】

【請求項１】主走査，副走査の有効期間信号と少なく
とも１つ以上の同期信号および画素信号にて構成される
１ページ分の画像データを扱う装置であって、前記画素
信号を画像メモリに格納する複数の格納手段と、分割し
た前記有効期間信号と同期信号および画素信号を出力す
る分割手段と、各手段を制御する制御手段とを備え、前
記１ページ分の画像データを分割して前記格納手段に格
納することを特徴とする画像信号分割装置。
【請求項２】主走査，副走査の有効期間信号と少なく
とも１つ以上の同期信号および画素信号にて構成される
１ページ分の画像データを扱う装置であって、前記画素
信号を画像メモリに格納する複数の格納手段と、分割し
た前記有効期間信号と同期信号および画素信号を出力す
る分割手段と、前記格納手段からの有効期間信号および
画素信号を合成して出力する結合手段と、各手段を制御
する制御手段とを備え、前記１ページ分の画像データを
分割して前記格納手段に格納することを特徴とする画像
信号分割装置。
【請求項３】前記分割手段と結合手段に少なくとも１
つ以上の格納手段が接続されることを特徴とする請求項
２記載の画像信号分割装置。
【請求項４】前記分割手段と結合手段および格納手段
を同一基板上に設けたことを特徴とする請求項２または
３記載の画像信号分割装置。
【請求項５】主走査，副走査の有効期間信号と少なく
とも１つ以上の同期信号および画素信号にて構成される
１ページ分の画像データを扱う装置であって、前記画素
信号を画像メモリに格納する複数の格納手段と、分割し
た前記有効期間信号と同期信号および画素信号を出力す
る分割手段と、前記格納手段からの有効期間信号および
画素信号を合成して出力する結合手段と、各手段を制御
する制御手段とを備え、前記制御手段は、前記１ページ
分の画像データが最初に選択される格納手段の入力領域
を超えた場合、接続されている残りの格納手段に対する
入力領域の設定を行うことを特徴とする画像信号分割装
置。
【請求項６】主走査，副走査の有効期間信号と少なく
とも１つ以上の同期信号および画素信号にて構成される
１ページ分の画像データを扱う装置であって、前記画素
信号を画像メモリに格納する複数の格納手段と、分割し
た前記有効期間信号と同期信号および画素信号を出力す
る分割手段と、前記格納手段からの有効期間信号および
画素信号を合成して出力する結合手段と、各手段を制御
する制御手段と、電気的に絶縁分離された信号の授受を
行う接続手段とを備え、前記格納手段と前記分割手段，
結合手段との間を前記接続手段により接続することを特
徴とする画像信号分割装置。