JPH09321165A - 半導体装置用基板、半導体装置、カード型モジュール、及び情報記憶装置 - Google Patents

半導体装置用基板、半導体装置、カード型モジュール、及び情報記憶装置

Info

Publication number
JPH09321165A
JPH09321165A JP8131825A JP13182596A JPH09321165A JP H09321165 A JPH09321165 A JP H09321165A JP 8131825 A JP8131825 A JP 8131825A JP 13182596 A JP13182596 A JP 13182596A JP H09321165 A JPH09321165 A JP H09321165A
Authority
JP
Japan
Prior art keywords
substrate
connection terminal
chip
semiconductor chip
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8131825A
Other languages
English (en)
Inventor
Masatoshi Fukuda
昌利 福田
Jun Omori
純 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8131825A priority Critical patent/JPH09321165A/ja
Priority to US08/863,556 priority patent/US20010001507A1/en
Publication of JPH09321165A publication Critical patent/JPH09321165A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 基板にザグリ加工を施して凹部を設け、その
凹部に接着剤を用いて半導体チップを設置する場合、凹
部の表面が粗いため接着剤が十分に広がらず、見た目が
悪くなったり、半導体チップと基板との接着が不完全な
ものになったりした。 【解決手段】 平板状の基板１と、従来の凹部に相当す
る大きさの穴が開けられた基板２とを張り合わせて、凹
部４を有する基板を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置用基
板、半導体装置、カード型モジュール、情報記憶装置に
関し、特にＩＣカード等に利用される平面型の外部接続
用端子を備え、片面が樹脂モールドされた半導体装置に
おける基板に係わる。
【０００２】
【従来の技術】近年、電気機器の軽薄短小化に伴い、半
導体装置に対してもさらなる薄型化が求められている。
ＩＣカードの分野ではその要求が特に強い。図９は、Ｉ
Ｃカード等に使われている半導体装置を示す。このよう
な半導体装置において、厚さを薄くするため、例えば厚
さが０．２ｍｍないし０．３ｍｍの基板２１に凹部２５
が設けられる。半導体チップ２６は接着材料２７を介し
て基板２１の凹部２５に固定される。半導体チップ２６
上のボンディングパッドと基板２１上のチップ接続用端
子２３とが金ワイヤ２８等によって接続される。さら
に、半導体チップ２６は樹脂２９で封止される。樹脂封
止は、基板２１の半導体チップ実装面のみなされてい
る。チップ接続用端子２３は、スルーホール２４を通じ
る配線パターンにより、基板の半導体チップが実装され
ていない面に設置された平面型の外部接続用端子２２に
接続される。基板の凹部は、例えば凹部２５の底面と外
部接続用端子２２の露出面との距離が０．１３ｍｍにな
るように形成される。これを凹部の設計値と呼ぶことに
する。
【０００３】ここで、半導体チップは、少なくとも不揮
発性メモリが用いられる。不揮発性メモリは、例えばＮ
ＡＮＤ型フラッシュタイプが用いられる。図１０は、こ
のような半導体装置に用いられる凹部を有する基板を示
す。以下、同一の要素には同一の符号を付し、説明を省
略する。この基板は、平板状の樹脂製の基板２１の両面
上に銅の配線パターン２２、２３を形成し、配線パター
ンをメッキし、ザグリ加工によって基板の一部を切削し
て凹部２５を設けることにより形成される。
【０００４】
【発明が解決しようとする課題】ザグリ加工により基板
に凹部を設ける場合、次のような問題が生じる。ザグリ
加工は通常、ルータ加工装置を用いて行われる。ルータ
加工装置は、被加工物を加工台上に吸着して設置し、金
属製の回転ミルを高速回転させ、それを被加工物に当て
ることで被加工物の研削を行う装置である。ザクリ加工
では、この回転ミルを回転させながら基板の中心から外
側に向かって渦巻き状に移動させることで基板を掘り進
む。こうした加工方法では、ルータ装置の位置精度に誤
差が生じ、設計通りに加工できないことがある。また、
基板のザグリ面積が広い場合は、加工時間が長くなる。
よって、基板の歩留まりが低く、製造コストが高くなっ
てしまう。
【０００５】また、ザグリが設計通りに行われた場合で
も、回転ミルが通過する回数が場所により異なるためザ
グリ面に凹凸が生じ、あるいは基板が加工台に不完全に
吸着されていると基板が斜めに設置されザグリ面に傾き
が生じた。また、ルータ加工治具の先端は磨耗していく
ため、加工時間が経過するとともにザグリ面が粗くなっ
ていく。通常、樹脂製の接着剤を接着面上に例えば格子
状に複数滴滴下し、半導体チップと基板とを接着してい
るが、このような粗い凹状面に接着剤を滴下し、半導体
チップと基板とを接着しても、樹脂製接着剤が面上に十
分に広がらず、接着剤が粒状のまま固化したり、チップ
と基板間に空洞が生じる。その結果、外部接続用端子面
から接着面を見ると基板の凹部は薄いため、展開が不十
分な樹脂接着剤の凹凸が肉眼でも認識でき、半導体装置
の見た目が悪くなる。また、モールド後に接着面に残留
する空気が膨張し、チップが基板から剥離することがあ
った。本発明は、上記の課題に鑑みてなされたもので、
製造コストが安く、信頼性の高い半導体装置用の基板を
提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の半導体装置用基
板は、上記課題を解決するため、平面状の第１の基板
と、第１の基板の表面に接着され、第１の基板の表面を
露出させるとともに半導体チップを収容する開口部を有
する第２の基板と、第２の基板上に設けられ、半導体チ
ップが接続されるチップ接続用端子と、第１の基板の裏
面に設けられた外部接続用端子と、第１及び第２の基板
を貫通して設けられたスルーホールと、スルーホールを
通ってチップ接続用端子と外部接続用端子とを接続する
配線パターンとを具備する。
【０００７】また、本発明の半導体装置は、上記課題を
解決するため、平面状の第１の基板と、第１の基板の表
面に接着され、第１の基板の表面を露出させるとともに
半導体チップを収容する開口部を有する第２の基板と、
第２の基板上に設けられ、半導体チップが接続されるチ
ップ接続用端子と、第１の基板の裏面に設けられた外部
接続用端子と、第１及び第２の基板を貫通して設けられ
たスルーホールと、スルーホールを通ってチップ接続用
端子と外部接続用端子とを接続する配線パターンと、開
口部内に収容された半導体チップと、半導体チップを封
止する樹脂とを具備する。
【０００８】さらに、本発明のカード型モジュールは、
上記課題を解決するため、凹部を有するベースカード
と、ベースカードの凹部内に設けられた半導体装置とを
具備し、前記半導体装置は、平面状の第１の基板と、第
１の基板の表面に接着され、第１の基板の表面を露出さ
せるとともに半導体チップを収容する開口部を有する第
２の基板と、第２の基板上に設けられ、半導体チップが
接続されるチップ接続用端子と、第１の基板の裏面に設
けられた外部接続用端子と、第１及び第２の基板を貫通
して設けられたスルーホールと、スルーホールを通って
チップ接続用端子と外部接続用端子とを接続する配線パ
ターンと、開口部内に収容された半導体チップと、半導
体チップを封止する樹脂とを具備する。
【０００９】また、本発明の情報記憶装置は、上記課題
を解決するため、凹部を有するベースカードと、ベース
カードの凹部内に設けられた半導体装置とを有するカー
ド型モジュールと、カード型モジュールの外部接続用端
子と接続される第１のコネクタと、機器と接続される第
２のコネクタと、第１及び第２のコネクタと接続される
インターフェース制御回路とを具備し、前記半導体装置
は、平面状の第１の基板と、第１の基板の表面に接着さ
れ、第１の基板の表面を露出させるとともに半導体チッ
プを収容する開口部を有する第２の基板と、第２の基板
上に設けられ、半導体チップが接続されるチップ接続用
端子と、第１の基板の裏面に設けられ、ベースカードの
表面と面一に露出された外部接続用端子と、第１及び第
２の基板を貫通して設けられたスルーホールと、スルー
ホールを通ってチップ接続用端子と外部接続用端子とを
接続する配線パターンと、開口部内に収容された半導体
チップと、半導体チップを封止する樹脂とを具備する。
【００１０】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を説明する。図１、図２及び図３は本発明の
基板の第１の実施例を示す。図１、図３はそれぞれ本発
明の基板の断面図と基板の上面図を表し、図２は本発明
の基板の製造方法を説明する図である。
【００１１】本実施例において、図２に示すように配線
パターンが形成されていない平面状の基板２に金型など
を用いて穴２０をあける。その基板２と配線パターンが
形成されていない平板状の基板１とを接着材料３を用い
て貼り合わせる。これにより半導体チップが実装される
凹部４を有する基板が形成される。その後、この基板を
貫通するようにスルーホール７を形成し、銅の配線パタ
ーンを形成し、金メッキ処理を施して、配線やチップ接
続用端子５、外部接続用端子６等を形成する。
【００１２】この基板の凹部４の底面は、基板１の表面
がそのまま露出されている。そのため、従来の基板の凹
部の底面におけるＺ方向（基板と垂直な方向）の精度
は、前述の凹部の設計値に対して±３０μｍであったの
に対し、本実施例ではほぼ０μｍとなる。このように凹
部の凹凸が少なくなり、半導体チップと基板との接着を
良好にすることができ、見た目を良くすることができ
る。
【００１３】図３において、３１は、チップ接続用端子
５から延伸し、スルーホール７を通って基板の裏面に設
けられた外部接続用端子６に接続される配線パターンを
示す。また、３２は、樹脂封止される境界を示す。さら
に、３３は、樹脂封止を実施した後、樹脂封止された半
導体パッケージを切り出す切断線を示す。
【００１４】図４は、本発明の基板の第２の実施例を示
す。本実施例において、まず、樹脂製の平板状の基板１
に基板１を貫通するスルーホール７を形成する。次にこ
の基板１の両面に銅のパターンを形成し、この銅パター
ンに金メッキ処理を行って、配線パターンや、チップ接
続用端子５、平面型外部接続用端子６を形成する。ま
た、基板２に金型などを用いて穴を開ける。その後、両
面にメッキが施された基板１と穴あけ基板２とを接着材
料３を用いて張り合わせる。その結果、半導体チップが
実装される凹部４を有する基板が形成される。
【００１５】本実施例の基板においても、凹部の底面
は、基板１の表面がそのまま露出されているため、凹凸
が少なく、半導体チップと基板との良好な接着を実現で
きる。図５及び図６は、図１に示した基板を用いた半導
体パッケージを示す。図５は、半導体パッケージの断面
図を示し、図６（ａ）は、半導体パッケージの樹脂封止
面の斜視図を示し、図６（ｂ）は、半導体パッケージの
外部接続用端子面の斜視図を示す。半導体チップ８は、
基板の凹部４に接着材料１０により固定され、基板上の
チップ接続用端子５と半導体チップ８のボンディングパ
ッドとが例えば金ワイヤ９により接続され、半導体チッ
プを覆うように基板の片面が樹脂１１で封止されてい
る。外部接続用端子６は、基板の樹脂封止されていない
面上に設けられている。この外部接続用端子６は、基板
を貫通するスルーホール７を通る配線によりチップ接続
用端子５と電気的に接続される。なお、金ワイヤを用い
ずに、バンプを使用してフリップチップ接続により基板
上のチップ接続用端子と半導体チップとを接続してもよ
い。また、図１の基板に代えて図４に示した基板を用い
てもよい。なお、半導体チップは、少なくとも不揮発性
メモリが用いられる。不揮発性メモリは、例えばＮＡＮ
Ｄ型フラッシュタイプが用いられる。
【００１６】この半導体パッケージは、例えば図７に示
すようなカード型モジュールに使用される。ベースカー
ド１４は、樹脂で形成され、例えば、縦、横、及び厚さ
が３７ｍｍ×４５ｍｍ×０．７６ｍｍであり、かつ半導
体パッケージが埋設される凹部が設けられている。半導
体パッケージ１３は、その外部接続用端子６面とベース
カード１４の表面とがほぼ面一となるように、その樹脂
封止面がベースカード１４の凹部に向けて埋設、接着さ
れている。
【００１７】図７に示すカード型モジュールは、ＩＣメ
モリカード等に使用される。図８は、カード型モジュー
ルをパソコンのＰＣＭＣＩＡカードスロット等に装着す
るための情報記憶装置を示す。アダプタカード１６は、
カード型の外形をしている。このアダプタカード１６
は、カード型モジュール１５を装着するための挿入口１
６ａを有し、パソコンのＰＣＭＣＩＡスロットに標準的
に装着できるコネクタ１９を備えている。アダプタカー
ド１６の内部には、カード型モジュールの外部接続用端
子６と接触するコネクタ１７と、カード型モジュールと
パソコン等の機器との間のインターフェース機能を有す
るインターフェース回路１８が設けられている。これら
のコネクタ１７、１９とインターフェース回路１８は、
例えば図８に示すように一体化されており、その外形は
カード状である。このアダプタカード１６にカード型モ
ジュール１５を装着すると、これらは情報記憶装置とし
て機能する。また、図示していないが、アダプタは、Ｐ
ＣＭＣＩＡカードスロットに装着するようなカード型で
なくてもよく、カード型モジュールの外部接続用端子６
と接触するコネクタ１７と、インターフェース回路１８
等がパソコンあるいはカメラ等の本体に具備されていて
もよい。また、アダプタカードの内部には電気信号によ
ってカード型モジュールを制御させる駆動回路等が設け
られていてもよい。
【００１８】
【発明の効果】以上説明したように、本発明において、
穴の開いた基板と通常の基板とを貼り合わせて基板を作
製するため、ザクリ加工をせずに基板に凹部を設けるこ
とができるので、ザクリ加工の失敗による基板のロスや
穴あけ面積の増加による加工時間の増大が生じず、歩留
まりが良く製造コストが押さえられた安価な基板を作成
することができる。
【００１９】また、基板凹部は、何等加工されていない
基板表面が露出されているため、凹凸や傾きがなく、表
面粗さも常に一定である。そのため、半導体チップを確
実にボンディングすることができ、半導体チップと基板
との間の濡れ性や密着性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の基板の断面図。
【図２】本発明の基板の製造方法を示す図。
【図３】本発明の基板の上面図。
【図４】本発明の基板の断面図。
【図５】本発明の半導体パッケージの断面図。
【図６】本発明の半導体パッケージの斜視図。
【図７】本発明のカード型モジュールを示す図。
【図８】本発明の情報記憶装置を示す図。
【図９】従来の半導体パッケージの断面図。
【図１０】従来の基板の断面図。
【符号の説明】
１…第１の基板、 ２…第２の基板、 ３…接着剤、 ４…凹部、 ５…チップ接続用端子、 ６…外部接続用端子、 ７…スルーホール。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 平面状の第１の基板と、 前記第１の基板の表面上に接着され、前記第１の基板の
    表面を露出させるとともに半導体チップを収容する開口
    部を有する第２の基板と、 前記第２の基板上に設けられ、前記半導体チップが接続
    されるチップ接続用端子と、 前記第１の基板の裏面に設けられた外部接続用端子と、 前記第１及び第２の基板を貫通して設けられたスルーホ
    ールと、 前記スルーホールを通って前記チップ接続用端子と前記
    外部接続用端子とを接続する配線パターンとを具備する
    ことを特徴とする半導体装置用基板。
  2. 【請求項２】 平面状の第１の基板と、 前記第１の基板の表面に設けられ、半導体チップが接続
    されるチップ接続用端子と、 前記第１の基板の裏面に設けられた外部接続用端子と、 前記第１の基板を貫通して設けられたスルーホールと、 前記スルーホールを通って前記チップ接続用端子と前記
    外部接続用端子とを接続する配線パターンと前記第１の
    基板の表面上に接着され、前記第１の基板の表面及び前
    記チップ接続用端子を露出させるとともに前記半導体チ
    ップを収容する開口部を有する第２の基板とを具備する
    ことを特徴とする半導体装置用基板。
  3. 【請求項３】 平面状の第１の基板と、 前記第１の基板の表面に接着され、前記第１の基板の表
    面を露出させるとともに半導体チップを収容する開口部
    を有する第２の基板と、 前記第２の基板上に設けられ、前記半導体チップが接続
    されるチップ接続用端子と、 前記第１の基板の裏面に設けられた外部接続用端子と、 前記第１及び第２の基板を貫通して設けられたスルーホ
    ールと、 前記スルーホールを通って前記チップ接続用端子と前記
    外部接続用端子とを接続する配線パターンと、 前記開口部内に収容された半導体チップと、 前記半導体チップを封止する樹脂とを具備することを特
    徴とする半導体装置。
  4. 【請求項４】 平面状の第１の基板と、 前記第１の基板の表面に設けられ、半導体チップと接続
    されるチップ接続用端子と、 前記第１の基板の裏面に設けられた外部接続用端子と、 前記第１の基板を貫通して設けられたスルーホールと、 前記スルーホールを通って前記チップ接続用端子と前記
    外部接続用端子とを接続する配線パターンと、 前記第１の基板の表面上に接着され、前記第１の基板の
    表面及び前記チップ接続用端子を露出させるとともに前
    記半導体チップを収容する開口部を有する第２の基板
    と、 前記開口部内に収容された半導体チップと、 前記半導体チップを封止する樹脂とを具備することを特
    徴とする半導体装置。
  5. 【請求項５】 凹部を有するベースカードと、 前記ベースカードの凹部内に設けられた半導体装置とを
    具備し、 前記半導体装置は、 平面状の第１の基板と、 前記第１の基板の表面に接着され、前記第１の基板の表
    面を露出させるとともに半導体チップを収容する開口部
    を有する第２の基板と、 前記第２の基板上に設けられ、前記半導体チップが接続
    されるチップ接続用端子と、 前記第１の基板の裏面に設けられた外部接続用端子と、 前記第１及び第２の基板を貫通して設けられたスルーホ
    ールと、 前記スルーホールを通って前記チップ接続用端子と前記
    外部接続用端子とを接続する配線パターンと、 前記開口部内に収容された半導体チップと、 前記半導体チップを封止する樹脂とを具備することを特
    徴とするカード型モジュール。
  6. 【請求項６】 凹部を有するベースカードと、 前記ベースカードの凹部内に設けられた半導体装置とを
    具備し、 前記半導体装置は、 平面状の第１の基板と、 前記第１の基板の表面に設けられ、半導体チップが接続
    されるチップ接続用端子と、 前記第１の基板の裏面に設けられた外部接続用端子と、 前記第１の基板を貫通して設けられたスルーホールと、 前記スルーホールを通って前記チップ接続用端子と前記
    外部接続用端子とを接続する配線パターンと、 前記第１の基板の表面上に接着され、前記第１の基板の
    表面及び前記チップ接続用端子を露出させるとともに前
    記半導体チップを収容する開口部を有する第２の基板
    と、 前記開口部内に収容された半導体チップと、 前記半導体チップを封止する樹脂とを具備することを特
    徴とするカード型モジュール。
  7. 【請求項７】 凹部を有するベースカードと、前記ベー
    スカードの凹部内に設けられた半導体装置とを有するカ
    ード型モジュールと、 前記カード型モジュールの外部接続用端子と接続される
    第１のコネクタと、 機器と接続される第２のコネクタと、 前記第１及び第２のコネクタと接続されるインターフェ
    ース制御回路とを具備し、 前記半導体装置は、 平面状の第１の基板と、 前記第１の基板の表面に接着され、前記第１の基板の表
    面を露出させるとともに半導体チップを収容する開口部
    を有する第２の基板と、 前記第２の基板上に設けられ、前記半導体チップが接続
    されるチップ接続用端子と、 前記第１の基板の裏面に設けられ、前記ベースカードの
    表面と面一に露出された外部接続用端子と、 前記第１及び第２の基板を貫通して設けられたスルーホ
    ールと、 前記スルーホールを通って前記チップ接続用端子と前記
    外部接続用端子とを接続する配線パターンと、 前記開口部内に収容された半導体チップと、 前記半導体チップを封止する樹脂とを具備することを特
    徴とする情報記憶装置。
  8. 【請求項８】 凹部を有するベースカードと、前記ベー
    スカードの凹部内に設けられた半導体装置とを有するカ
    ード型モジュールと、 前記カード型モジュールの外部接続用端子と接続される
    第１のコネクタと、 機器と接続される第２のコネクタと、 前記第１及び第２のコネクタと接続されるインターフェ
    ース制御回路とを具備し、 前記半導体装置は、 平面状の第１の基板と、 前記第１の基板の表面に設けられ、半導体チップが接続
    されるチップ接続用端子と、 前記第１の基板の裏面に設けられ、前記ベースカードの
    表面と面一に露出された外部接続用端子と、 前記第１の基板を貫通して設けられたスルーホールと、 前記スルーホールを通って前記チップ接続用端子と前記
    外部接続用端子とを接続する配線パターンと、 前記第１の基板の表面上に接着され、前記第１の基板の
    表面及び前記チップ接続用端子を露出させるとともに前
    記半導体チップを収容する開口部を有する第２の基板
    と、 前記開口部内に収容された半導体チップと、 前記半導体チップを封止する樹脂とを具備することを特
    徴とする情報記憶装置。
  9. 【請求項９】 前記カード型モジュールの外部接続用端
    子と接続される第１のコネクタと、 前記機器と接続される第２のコネクタと、 前記第１及び第２のコネクタと接続されるインターフェ
    ース制御回路とは一体化されており、その外形がカード
    状となるアダプタカードであることを特徴とする請求項
    ７、８記載の情報記憶装置。
  10. 【請求項１０】 前記カード型モジュールは、前記アダ
    プタカードに装着されることを特徴とする請求項９記載
    の情報記憶装置。
JP8131825A 1996-05-27 1996-05-27 半導体装置用基板、半導体装置、カード型モジュール、及び情報記憶装置 Pending JPH09321165A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8131825A JPH09321165A (ja) 1996-05-27 1996-05-27 半導体装置用基板、半導体装置、カード型モジュール、及び情報記憶装置
US08/863,556 US20010001507A1 (en) 1996-05-27 1997-05-27 Substrate for a semiconductor device, a semiconductor device, a card type module, and a data memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8131825A JPH09321165A (ja) 1996-05-27 1996-05-27 半導体装置用基板、半導体装置、カード型モジュール、及び情報記憶装置

Publications (1)

Publication Number Publication Date
JPH09321165A true JPH09321165A (ja) 1997-12-12

Family

ID=15066988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8131825A Pending JPH09321165A (ja) 1996-05-27 1996-05-27 半導体装置用基板、半導体装置、カード型モジュール、及び情報記憶装置

Country Status (2)

Country Link
US (1) US20010001507A1 (ja)
JP (1) JPH09321165A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303972B1 (en) * 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7107378B1 (en) * 2000-09-01 2006-09-12 Sandisk Corporation Cooperative interconnection and operation of a non-volatile memory card and an input-output card
WO2003088021A2 (en) * 2002-04-08 2003-10-23 Socket Communications, Inc Wireless enabled memory module
US7367503B2 (en) 2002-11-13 2008-05-06 Sandisk Corporation Universal non-volatile memory card used with various different standard cards containing a memory controller
US8037229B2 (en) * 2002-11-21 2011-10-11 Sandisk Technologies Inc. Combination non-volatile memory and input-output card with direct memory access
US7305535B2 (en) * 2003-04-17 2007-12-04 Sandisk Corporation Memory cards including a standard security function
US7209995B2 (en) 2003-12-09 2007-04-24 Sandisk Corporation Efficient connection between modules of removable electronic circuit cards
KR20100104911A (ko) * 2009-03-19 2010-09-29 삼성전자주식회사 반도체 패키지
US10999929B2 (en) * 2019-05-29 2021-05-04 Quanta Computer Inc. Expansion card interfaces for high-frequency signals and methods of making the same

Also Published As

Publication number Publication date
US20010001507A1 (en) 2001-05-24

Similar Documents

Publication Publication Date Title
KR100280170B1 (ko) 반도체장치용 기판과 그 제조방법, 반도체장치, 카드형 모듈 및 정보기억장치
US9129862B2 (en) Microelectronic devices and microelectronic support devices, and associated assemblies and methods
JP2001015679A (ja) 半導体装置及びその製造方法
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JPS63249345A (ja) フレキシブル搭載基板
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US6617700B2 (en) Repairable multi-chip package and high-density memory card having the package
JPH09321165A (ja) 半導体装置用基板、半導体装置、カード型モジュール、及び情報記憶装置
US8232145B2 (en) Methods of promoting adhesion between transfer molded IC packages and injection molded plastics for creating over-molded memory cards
JP2893522B2 (ja) Ｂｇａ半導体パッケージ及びその製造方法
JP2001177005A (ja) 半導体装置及びその製造方法
JPH10150069A (ja) 半導体パッケージ及びその製造方法
JPH0789280A (ja) Ｉｃモジュール
KR20080051658A (ko) 인쇄회로기판 및 그 제조 방법, 상기 인쇄회로기판을 갖는반도체 패키지 및 그 제조 방법
US6420210B2 (en) Semiconductor device and method for manufacturing the same
JP3351711B2 (ja) 半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置
US6734041B2 (en) Semiconductor chip module and method for manufacturing the same
JPH118331A (ja) 半導体装置及び集積半導体装置
KR100320729B1 (ko) 반도체칩 모듈 및 그 제조방법
KR100301096B1 (ko) 반도체 디바이스 및 그 제조방법
JP4056630B2 (ja) Ｉｃカードとその製造方法
JPH0276798A (ja) 集積回路装置の製造方法
JP4207933B2 (ja) 半導体装置
JP2555916B2 (ja) フィルムキャリヤ半導体装置
EP1065718A1 (en) Semiconductor chip module and method for manufacturing the same