JPH09312759A - 画像読み取り装置 - Google Patents

Abstract

(57)【要約】 【課題】 解像度変換を行う画像読み取り装置におい
て、バッファメモリを有効に使用し、解像度によって処
理できる画像データの数に制限が生じることをなくし、
かつラインずれ補正用のラインメモリとバッファメモリ
を共用することによってメモリ数を削減することができ
る画像読み取り装置を提供すること目的とする。 【解決手段】 縮小回路２９の後にバッファメモリ３０
を設け、バッファメモリ３０から出力されたデータに対
して拡大回路３１によって拡大処理を行う。この構成
で、バッファメモリ３０にラインごとに入力されるデー
タ数が増加することがなく、拡大処理によってデータ数
の増加が発生してもデータ処理数に制限が発生すること
がなくなり、かつバッファメモリ３０をラインずれ補正
用のラインメモリとして兼用することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はスキャナ、複写機等
の画像読み取り装置に関するものである。

【０００２】

【従来の技術】近年、ワークステーションやパーソナル
コンピュータ等が高機能化され、フルカラー画像の編
集、電子ファイリングやＯＣＲ等による文字入力が高速
に処理できるようになった。これに伴い画像を簡易に入
力することができるフラットベッドタイプのイメージス
キャナ装置が普及してきている。

【０００３】以下に、従来の画像読み取り装置について
図面を参照しながら説明する。図９は従来の画像読み取
り装置の概略構成図である。図９において１は画像読み
取り装置本体である。２は原稿をセットする原稿ガラス
であり、３は原稿を走査して読み取るキャリッジであ
る。４は内部にベアリング等を有する支持部材でありキ
ャリッジ３に装着されている。５は支持部材４を介して
キャリッジ３を支持するシャフトであり、シャフト５に
よりキャリッジ３は副走査方向のみに移動が規制され
る。６は駆動力をキャリッジ３に伝達する駆動ワイヤ、
７は駆動プーリ、８は従動プーリであり、キャリッジ３
には駆動ワイヤ６が接続され、駆動ワイヤ６は駆動プー
リ７、従動プーリ８を介して係合されている。９は駆動
モータであり、駆動プーリ７は連結シャフトおよび減速
機構（共に図示せず）により駆動モータ９に接続され、
駆動モータ９を回転させることでキャリッジ３を駆動す
る。１０は従動プーリ支持部材、１１は付勢手段であ
り、従動プーリ８は従動プーリ支持部材１０を介して付
勢手段１１により付勢され駆動ワイヤ６に張力を付与す
る。１２は原稿ガラス２に原稿を密着させる原稿カバー
である。

【０００４】図１０は従来の画像読み取り装置の光学系
の概略構成図、図１１は同画像読み取り装置の電気系ブ
ロック図である。図１０において１３は原稿を照射する
光源ランプ、１４はキャリッジ３に設けられた原稿読み
取り部の副走査方向の読み取りライン幅を絞るアパーチ
ャである。１５は原稿からの反射光を反射する反射ミラ
ー、１６は光学情報を電気信号に変換するカラーイメー
ジセンサ、１７はカラーイメージセンサ１６上にイメー
ジを結像させる結像レンズである。

【０００５】以上の様に構成された画像読み取り装置に
ついて、以下にその動作を説明する。上記構成で外部機
器（図示せず）より原稿の読み取り命令が出されると、
ＣＰＵは光源ランプ１３を点灯すると共に駆動モータ９
を回動させ、駆動プーリ７及び駆動ワイヤ６にて連結さ
れたキャリッジ３を一定速度で駆動する。また、イメー
ジセンサ駆動回路（図示せず）によりカラーイメージセ
ンサ１６の読み取り動作を開始する。原稿はガラス窓２
ｂを通して光源ランプ１３により照射され、原稿からの
反射光はアパーチャ１４により副走査方向の読み取りラ
イン幅を絞られ、キャリッジ３内部に入射する。入射さ
れた原稿からの反射光は、反射ミラー１５により反射さ
れ、結像レンズ１７によりカラーイメージセンサ１６上
に結像され、電気信号に変換される。

【０００６】上記電気信号はアナログ信号処理後、デジ
タル信号に変換された画像信号１８は、一様濃度の原稿
に対して、一様出力を得るよう正規化補正するシェーデ
ィング補正回路１９、画像の拡大、縮小処理を行う解像
度変換回路２０、エッジを強調したり、ノイズ除去のた
めの平滑かを行うＭＴＦ補正回路２１、外部機器に出力
する画像データを標準的色空間へ色変換する色補正回路
２２で各種信号処理が行われ、データの転送において外
部機器との協調を図る為一旦バッファメモリ２３に蓄積
される。蓄積されたデータは、外部機器の処理速度に応
じて外部機器に転送される。

【０００７】図１２は、他の従来の画像読み取り装置の
電気系ブロック図であって、Ｒ，Ｇ，Ｂ各成分のカラー
イメージセンサを順次駆動して原稿を読み取るものであ
る。各成分のカラーイメージセンサ１６を搭載したキャ
リッジ３が副走査方向に移動するため、Ｒ，Ｇ，Ｂの各
成分で画像を読み取る位置が異なる為、各成分の画像デ
ータをライン単位に記憶するラインメモリ２４を設け、
所定の１成分の注目ラインの読み取りデータを基準と
し、他の２成分のデータに該当するｎラインとｎー１ラ
インのデータを前記ラインメモリ２４から読み出し、演
算回路２５によって加重平均演算処理を行い各成分間で
のラインずれを補正する。

【０００８】

【発明が解決しようとする課題】しかしながら、図１１
に示す従来例では、解像度変換処理されたデータをバッ
ファメモリに書き込む為、例えば３００ＤＰＩで読み取
ったデータを１２００ＤＰＩに拡大する処理においてデ
ータ数が増加する為、読み取り時間に対して、バッファ
メモリに書き込むデータ数に制限が発生する。

【０００９】また、図１２の従来例では、全ての画像処
理系の後にバッファメモリを配置した構成であり、Ｒ，
Ｇ，Ｂ各成分のラインずれを補正する為に、ラインメモ
リが追加で必要となり、装置のメモリが増加する。

【００１０】本発明は上記従来の問題を解決するもの
で、データの解像度変換によるバッファメモリに書き込
むデータ数の制限をなくすとともにバッファメモリを効
率的に使用できるようにし、かつ、ラインずれ補正によ
るメモリの増加を押さえる画像読み取り装置を提供する
ことを目的とする。

【００１１】

【課題を解決するための手段】このために本発明は、解
像度を設定する解像度設定手段と、データを縮小する縮
小手段と、データを拡大する拡大手段と、データを一時
的に格納するメモリとを備え、前記解像度設定手段によ
って設定された解像度が縮小に設定された場合、前記縮
小手段によってデータを縮小し、その縮小したデータを
前記メモリに格納し、前記解像度設定手段によって設定
された解像度が縮小以外の場合には、前記メモリから読
み出したデータを前記拡大手段によって拡大するように
した。すなわち、解像度に応じてデータ処理を切り換え
るようにしており、これによりデータ縮小の際は、縮小
手段によってデータを縮小してメモリに書き込み、デー
タ拡大の際は、メモリから読み出された信号に対して拡
大処理を行うようにした。

【００１２】またＲ，Ｇ，Ｂ各成分のＣＣＤを順次駆動
して原稿を読み取り、前記メモリから読み出した信号か
ら画像データの注目画素同志の加重平均を求める演算手
段を備えた。

【００１３】

【発明の実施の形態】請求項１の構成により、拡大処理
はメモリに書き込まれたデータに対して行うことにな
り、メモリに書き込むデータ数の制限が発生することは
なく、メモリを有効に利用することができる。

【００１４】また、請求項２の構成により、ラインずれ
補正に必要なラインメモリをメモリ共有することが可能
となる。

【００１５】以下本発明の一実施の形態について図面を
参照しながら説明する。 （実施の形態１）図１は本発明の実施の形態１の画像読
み取り装置の概略構成図で従来例と同じため説明は省略
する。図２は同画像読み取り装置の光学系の概略構成図
で従来例と同じため説明は省略する。図３は同画像読み
取り装置の電気系ブロック図である。図３において１６
はカラーイメージセンサ、２６はカラーイメージセンサ
１６からの出力を増幅するアンプ、２７は増幅されたア
ナログ出力をディジタルに変換するＡ／Ｄコンバータで
ある。２８は一様濃度の原稿に対して、一様出力を得る
よう正規化補正するシェーディング補正回路、２９は画
像の縮小処理を行う縮小回路、３０はデータを蓄積する
バッファメモリ、３１は画像の拡大を行う拡大回路、３
２はエッジを強調したり、ノイズ除去のための平滑かを
行うＭＴＦ補正回路、３３は外部機器に出力する画像デ
ータを標準的色空間へ色変換する色補正回路である。３
４はバッファメモリ上のデータを外部機器（図示せず）
へＣＰＵ３５を介さずに直接高速にデータの転送を制御
するＤＭＡである。３６は外部機器（図示せず）とのデ
ータ転送を制御するインターフェースコントローラであ
る。４３はカラーイメージセンサ１６を駆動する駆動回
路で、水晶発振器３８および水平同期信号生成回路３７
からの基準クロック信号からカラーイメージセンサ１６
へ副走査位置ライン毎のライン同期信号と画素毎の画素
クロックを生成している。

【００１６】また３９はＣＰＵ３５が出力するディジタ
ル値をアナログレベルに変換するＤ／Ａコンバータで、
モータドライバ４０を制御し、駆動モータ９の回転方向
及び回転速度を変化させることができる。４１はモータ
エンコーダで駆動モータ９の回転に伴い２相のパルスを
発生する。そのパルスはＣＰＵ３５内蔵のカウンタでカ
ウントされ読み取りの副走査絶対位置の値として処理さ
れる。また、２相のモータエンコーダパルスのうち１相
のみはプリスケーラ４２にてＣＰＵ３５で指定するべき
乗の値に分周され、基準クロックとの比較からＣＰＵ３
５により速度情報に変換される。その速度情報と目標速
度を比較しＤ／Ａコンバータ３９へのディジタル出力を
変化させることにより駆動モータ９の回転速度を制御す
ることができる。

【００１７】以上のように構成された画像読み取り装置
について以下図１、図２及び図３を用いてその動作を説
明する。原稿ガラス２に原稿を置き原稿カバー１２を閉
じた状態で、外部機器（図示せず）より原稿の読み取り
命令が出されると、ＣＰＵ３５は光源ランプ１３を点灯
すると共に、モータドライバ４０を制御し、駆動モータ
９を回動させ、駆動プーリ７及び駆動ワイヤ６にて連結
されたキャリッジ３を読み取り開始位置に読み取り指定
解像度で決まる一定速度で副走査読み取り方向へ駆動す
る。また駆動回路４３によりカラーイメージセンサ１６
の読み取り動作を開始する。

【００１８】原稿はガラス窓２ｂを通して光源ランプ１
３により照射され、原稿からの反射光はアパーチャ１４
により副走査方向の読み取りライン幅を絞られ、キャリ
ッジ３内部に入射する。入射された原稿からの反射光
は、反射ミラー１５により反射され、結像レンズ１７に
よりカラーイメージセンサ１６上に結像され、電気信号
に変換される。

【００１９】次にこの電気信号への変換について説明す
る。基準クロックである水晶発振器３８は駆動回路４３
によりライン同期信号と画素クロックに変換する。この
ライン同期信号の周期を電荷蓄積時間とし、このカラー
イメージセンサ１６の電荷蓄積部に蓄積された電荷を電
荷転送部にシフトすると共に次の周期で電荷転送部内を
順次転送させることにより１ラインのイメージデータを
読み取っている。１ライン分のデータは画素クロックに
よって１画素毎に電気信号としてＲ，Ｇ，Ｂそれぞれ同
時に転送される。

【００２０】カラーイメージセンサ１６から出力された
信号はアンプ２６で増幅し、Ａ／Ｄコンバータ２７でデ
ィジタルデータに変換される。その後、一様濃度の原稿
に対して、一様出力を得るようにシェーディング補正回
路２８によって正規化し画像データが得られる。

【００２１】その後、外部機器から縮小倍率（例えば５
０％）が指定されると、シェーディング補正回路２８か
ら出力されたデータは、縮小回路２９によって縮小処理
が行われる。

【００２２】縮小処理はデータを間引くことで実現す
る。図４は本発明の実施の形態１の縮小回路のブロック
図、図５は同拡大回路のブロック図である。図４におい
て、入力データ４７に同期した画素クロックでアドレス
カウンタ４４はデータのアドレスをカウントする。外部
装置によって指定された倍率に応じたステップ数（例え
ば４０％の時２．５）が設定されたレジスタ４５のデー
タ値を、データクロックごとに加算器４６で加算する。
加算器４６の整数値と、アドレスカウンタ４４のカウン
ト値は、セレクタ５０で比較され一致したアドレスのデ
ータと、その次のアドレスのデータが入力データ４７よ
り選択される。選択された２つのデータは演算回路５１
に入力され、２つのデータの加重平均が求められる。加
重平均を求める式の一例を（式１）に示す。

【００２３】Ｃ＝ａ×Ａ＋ｂ×Ｂ・・・・・（式１） ここで、Ｃは補正後のデータ、Ａは加算器の出力値の整
数部とカウンタの出力値が一致したアドレスのデータ、
Ｂは次のアドレスのデータ、ａは係数１、ｂは係数２で
ある。係数１，２は予め設定された係数を発生する係数
器６４から、加算器の出力の少数値によって選択され
る。例えば、少数値が５のとき係数１，２はそれぞれ１
／２となる。

【００２４】縮小回路２９によって間引き処理されたデ
ータはＣＰＵ３５の書き込み許可にしたがって、バッフ
ァメモリ３０に順次書き込こまれる。バッファメモリ３
０のデータは外部装置からの転送要求に応じて読み出さ
れ、拡大回路３１に入力されるが、縮小倍率が設定され
ているので拡大回路３１はスルー出力となる。次にその
画像データはＭＴＦ補正回路３２により文字・線画の場
合にはエッジを強調し、写真・自然画の場合にはそのま
ま出力される。ＭＴＦ補正された画像データは色補正回
路３３により標準的色空間の画像データへ色変換され
る。色変換されたデータは、インターフェースコントロ
ーラ３６を介して外部機器（図示せず）へＤＭＡ３４に
より転送する。

【００２５】次に、外部機器から拡大倍率（例えば２０
０％）、及び標準倍率（１００％）が指定された際の処
理を説明する。シェーディング補正回路２８から出力さ
れたデータは、拡大倍率が設定されている為、縮小回路
２９をスルーで出力される。縮小回路２９をスルー出力
したデータはＣＰＵ３５の書き込み許可にしたがって、
バッファメモリ３０に順次書き込こまれる。

【００２６】図５において、拡大処理はデータを補間す
ることで実現する。外部装置からの転送要求が発生する
と、外部装置によって指定された倍率に応じたステップ
数（例えば２０００％の時０．５）が設定されたレジス
タ５６のデータ値を、データクロックごとに加算器５７
で加算する。すなわちこれが、解像度設定手段になって
いる。加算器５７の加算値の整数値は、アドレス発生器
５５に入力される。アドレス発生器５５では整数値をバ
ッファメモリ３０のアドレスＡ１として発生させるとと
もに、アドレスＡ１に＋１加算したアドレスＡ２を発生
する。アドレスＡ１，Ａ２はバッファメモリ３０のアド
レスとして入力される。バッファメモリ３０から出力さ
れたアドレスＡ１，Ａ２それぞれのデータは演算回路６
３に入力され、２つのデータの加重平均が求められる。
加重平均を求める式の一例を（式２）に示す。

【００２７】Ｃ＝ａ×Ａ＋ｂ×Ｂ・・・・・（式２） ここで、Ｃは補正後のデータ、ＡはアドレスＡ１のデー
タ、ＢはアドレスＡ２のデータ、ａは係数１、ｂは係数
２である。係数１，２は予め設定された係数を発生する
係数器６５から、加算器の出力の少数値によって選択さ
れる。例えば、少数値が５のとき係数１，２はそれぞれ
１／２となる。

【００２８】拡大処理された画像データはＭＴＦ補正回
路３２により文字・線画の場合にはエッジを強調し、写
真・自然画の場合にはそのまま出力される。ＭＴＦ補正
された画像データは色補正回路３３により標準的色空間
の画像データへ色変換される。色変換されたデータは、
インターフェースコントローラ３６を介して外部機器
（図示せず）へＤＭＡ３４により転送する。なお、この
実施の形態では縮小回路と拡大回路を別々に設けたが、
回路を共用することも可能である。

【００２９】駆動モータ９は、ＣＰＵ３５より８ビット
のディジタルデータの出力値をＤ／Ａコンバータ３９よ
りアナログ出力に変換されモータドライバ４０によって
電流値となり回転する。その際にモータエンコーダ４１
より駆動モータ９の回転に伴い２相のパルスを発生す
る。そのパルスはＣＰＵ３５内蔵のカウンタでカウント
され読み取りの副走査絶対位置の値として処理される。
また、２相のモータエンコーダパルスのうち１相のみは
プリスケーラ４２にてＣＰＵ３５で指定するべき乗の値
に分周され、ＣＰＵ３５により速度情報に変換される。
その速度情報と目標速度を比較しＤ／Ａコンバータ３９
へのディジタル出力を変化させることにより駆動モータ
９の回転速度即ちキャリッジ３の副走査移動速度を制御
することができる。

【００３０】（実施の形態２）次に、本発明の実施の形
態２について説明する。図６は、本発明の実施の形態２
のカラーイメージセンサの移動を説明する図、図７は同
カラーイメージセンサにおけるＲ，Ｇ，Ｂ各成分の読み
取り位置を示す図、図８は同画像読み取り装置の電気系
ブロック図である。カラーイメージセンサ１６が、Ｒ，
Ｇ，Ｂ各成分を順次読み出す構成のとき、キャリッジ３
の移動は、図６に示すように、Ｒの成分を先頭にして進
む構成となっており、その配列はＲ，Ｇ，Ｂの順にな
る。図７は、カラーセンサでＲ，Ｇ，Ｂの実際の読み取
り位置を示す図である。このように各Ｒ，Ｇ，Ｂ成分ご
とに読み取る位置が異なる為、上記構成でバッファメモ
リ３０に順次書き込こまれたシェーディング補正回路２
８の出力データ（縮小倍率が設定された際は、縮小回路
２９出力データ）は、外部装置からの転送要求に応じ
て、読み出したＢ成分の読み取る位置と同位置のＲ成
分、Ｇ成分が順次読み出される。１ライン間隔以下のず
れを補正するために、Ｒ成分、Ｇ成分については、注目
ラインと注目ラインの１ライン前のデータを読み出す。
読み出された各データは、演算回路６８に入力され、加
重平均演算による補正を行う。演算の一例を（式３）
（式４）に示す。

【００３１】 Ｒ＝Ｋ１×Ｒｎ＋（１−Ｋ１）×Ｒｎ−１・・・（式３） Ｇ＝Ｋ２×Ｇｎ＋（１−Ｋ２）×Ｇｎ−１・・・（式４） ここで、Ｒ，Ｇは補正後のデータ、Ｒｎ，Ｇｎは注目ラ
インのデータ、Ｒｎ−１，Ｇｎ−１は注目ラインの１ラ
イン前のデータ、Ｋ１，Ｋ２は係数である。係数Ｋ１，
Ｋ２は、予め設定された係数を発生する係数器６７か
ら、キャリッジ３の移動速度に応じて係数を選択する。
補正されたデータは、拡大、ＭＴＦ補正、色補正等上記
構成による処理がおこなわれる。

【００３２】

【発明の効果】以上のように請求項１の発明では、メモ
リから読み出されたデータに対して拡大処理を行うた
め、メモリに書き込まれるデータ数が解像度によって増
加することがなく、解像度によってデータの書き込み数
に制限が発生することがなくなる。

【００３３】また請求項２の発明では、シェーディング
補正後にメモリがあるため、ラインずれ補正用のライン
メモリとしてメモリを共用することが可能となり、メモ
リ数を削減できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１の画像読み取り装置の概
略構成図

【図２】本発明の実施の形態１の画像読み取り装置の光
学系の概略構成図

【図３】本発明の実施の形態１の画像読み取り装置の電
気系ブロック図

【図４】本発明の実施の形態１の縮小回路のブロック図

【図５】本発明の実施の形態１の拡大回路のブロック図

【図６】本発明の実施の形態２のカラーイメージセンサ
の移動を説明する図

【図７】本発明の実施の形態２のカラーイメージセンサ
におけるＲ，Ｇ，Ｂ各成分の読み取り位置を示す図

【図８】本発明の実施の形態２の画像読み取り装置の電
気系ブロック図

【図９】従来の画像読み取り装置の概略構成図

【図１０】従来の画像読み取り装置の光学系の概略構成
図

【図１１】従来の画像読み取り装置の電気系ブロック図

【図１２】他の従来の画像読み取り装置の電気系ブロッ
ク図

【符号の説明】

１ 画像読み取り装置本体 ２ 原稿ガラス ２ｂ ガラス窓 ３ キャリッジ ４ 支持部材 ５ シャフト ６ 駆動ワイヤ ７ 駆動プーリ ８ 従動プーリ ９ 駆動モータ １０ 従動プーリ支持部材 １１ 付勢手段 １２ 原稿カバー １３ 光源ランプ １４ アパーチャ １５ 反射ミラー １６ カラーイメージセンサ １７ 結像レンズ １８ 画像信号 １９ シェーディング補正回路 ２０ 解像度変換回路 ２１ ＭＴＦ補正回路 ２２ 色補正回路 ２３ バッファメモリ ２４ ラインメモリ ２５ 演算回路 ２６ アンプ ２７ Ａ／Ｄ ２８ シェーディング補正回路 ２９ 縮小回路 ３０ バッファメモリ ３１ 拡大回路 ３２ ＭＴＦ補正回路 ３３ 色補正回路 ３４ ＤＭＡ ３５ ＣＰＵ ３６ インターフェースコントローラ ３８ 水晶発振器 ３９ Ｄ／Ａコンバータ ４０ モータドライバ ４１ モータエンコーダ ４２ プリスケーラ ４３ 駆動回路 ４４ アドレスカウンタ ４５ レジスタ ４６ 加算器 ５０ セレクタ ５１ 演算回路 ５５ アドレス発生器 ６４ 係数器

Claims (2)

【特許請求の範囲】
1. 【請求項１】解像度を設定する解像度設定手段と、デー
   タを縮小する縮小手段と、データを拡大する拡大手段
   と、データを一時的に格納するメモリとを備え、前記解
   像度設定手段によって設定された解像度が縮小に設定さ
   れた場合、前記縮小手段によってデータを縮小し、その
   縮小したデータを前記メモリに格納し、前記解像度設定
   手段によって設定された解像度が縮小以外の場合には、
   前記メモリから読み出したデータを前記拡大手段によっ
   て拡大することを特徴とする画像読み取り装置。
2. 【請求項２】Ｒ，Ｇ，Ｂ各成分のＣＣＤを順次駆動して
   原稿を読み取り、前記メモリから読み出した信号から画
   像データの注目画素同志の加重平均を求める演算手段を
   備えたことを特徴とする請求項１記載の画像読み取り装
   置。