JPH09306853A - ドーピング方法 - Google Patents
ドーピング方法Info
- Publication number
- JPH09306853A JPH09306853A JP12488896A JP12488896A JPH09306853A JP H09306853 A JPH09306853 A JP H09306853A JP 12488896 A JP12488896 A JP 12488896A JP 12488896 A JP12488896 A JP 12488896A JP H09306853 A JPH09306853 A JP H09306853A
- Authority
- JP
- Japan
- Prior art keywords
- film
- atoms
- layer
- gaas
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 化合物半導体に対して制御性が良いドーピン
グ処理を容易に施せるドーピング方法を提供する。 【解決手段】 その内部に１層または複数層のＩｎＡｓ
層４を有するＧａＡｓ基板１上にノンドープのＳｉＯx
膜（ｘ＜２）２とＳｉＮ膜３とをこの順に成膜した後、
熱処理を施す。温度上昇に伴って、ＧａＡｓ基板１内の
Ｇａ原子がＳｉＯx 膜２に拡散し、その拡散によってＧ
ａＡｓ基板１中に生成されるＧａ空孔へＳｉＯx 膜のＳ
ｉ原子が拡散する。Ｇａ原子とＳｉ原子との交換がＧａ
Ａｓ基板１の深さ方向に広がり、ｎ型のＳｉ拡散領域を
形成する。
グ処理を容易に施せるドーピング方法を提供する。 【解決手段】 その内部に１層または複数層のＩｎＡｓ
層４を有するＧａＡｓ基板１上にノンドープのＳｉＯx
膜（ｘ＜２）２とＳｉＮ膜３とをこの順に成膜した後、
熱処理を施す。温度上昇に伴って、ＧａＡｓ基板１内の
Ｇａ原子がＳｉＯx 膜２に拡散し、その拡散によってＧ
ａＡｓ基板１中に生成されるＧａ空孔へＳｉＯx 膜のＳ
ｉ原子が拡散する。Ｇａ原子とＳｉ原子との交換がＧａ
Ａｓ基板１の深さ方向に広がり、ｎ型のＳｉ拡散領域を
形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＧａＡｓ，ＡｌＧ
ａＡｓ等の化合物半導体に対してドーパントを拡散させ
るドーピング方法に関する。
ａＡｓ等の化合物半導体に対してドーパントを拡散させ
るドーピング方法に関する。
【０００２】
【従来の技術】半導体基板への不純物ドーピング方法と
しては、結晶成長法以外にイオン注入方法及び拡散方法
が良く知られている。特に、Ｓｉを基板として用いるＳ
ｉデバイスに対しては、Ｓｉ基板内に不純物をドーピン
グする重要な技術としてこのイオン注入方法及び拡散方
法が確立されている。
しては、結晶成長法以外にイオン注入方法及び拡散方法
が良く知られている。特に、Ｓｉを基板として用いるＳ
ｉデバイスに対しては、Ｓｉ基板内に不純物をドーピン
グする重要な技術としてこのイオン注入方法及び拡散方
法が確立されている。
【０００３】一方、ＧａＡｓ，ＧａＰ，ＩｎＰ等のIII
−Ｖ族化合物半導体基板へ不純物をドーピングする場合
には、高温処理を施すと基板結晶の化学量論的組成がず
れ易くなるという本質的な課題があり、各基板毎にそれ
ぞれに適したドーピング方法を確立しなければならず、
まだその一部しか確立されていない。例えば、ＧａＡｓ
基板を例にとると、イオン注入方法と拡散方法の一部
（Ｚｎ拡散によるｐ型不純物層の形成）とが確立されて
いるだけである。ｎ型不純物層を形成するための拡散方
法が確立されていない主な理由は、拡散温度が高い(800
℃以上）ので、Ａｓの解離によるＧａＡｓ基板結晶の化
学量論的な組成ずれが生じ易く、制御性良く拡散を行え
ないからである。
−Ｖ族化合物半導体基板へ不純物をドーピングする場合
には、高温処理を施すと基板結晶の化学量論的組成がず
れ易くなるという本質的な課題があり、各基板毎にそれ
ぞれに適したドーピング方法を確立しなければならず、
まだその一部しか確立されていない。例えば、ＧａＡｓ
基板を例にとると、イオン注入方法と拡散方法の一部
（Ｚｎ拡散によるｐ型不純物層の形成）とが確立されて
いるだけである。ｎ型不純物層を形成するための拡散方
法が確立されていない主な理由は、拡散温度が高い(800
℃以上）ので、Ａｓの解離によるＧａＡｓ基板結晶の化
学量論的な組成ずれが生じ易く、制御性良く拡散を行え
ないからである。
【０００４】このような状況にあって、本発明者等は、
III −Ｖ族化合物半導体上にノンドープのＳｉＯx 膜と
Ｖ族原子拡散防止膜との積層膜を形成した後に単に熱処
理を施すだけでＳｉをIII −Ｖ族化合物半導体中に容易
に拡散できる、従来の方法とは全く異なった新規のドー
ピング方法を提案している（特開平６−326132号公
報）。以下、このドーピング方法について簡単に説明す
る。
III −Ｖ族化合物半導体上にノンドープのＳｉＯx 膜と
Ｖ族原子拡散防止膜との積層膜を形成した後に単に熱処
理を施すだけでＳｉをIII −Ｖ族化合物半導体中に容易
に拡散できる、従来の方法とは全く異なった新規のドー
ピング方法を提案している（特開平６−326132号公
報）。以下、このドーピング方法について簡単に説明す
る。
【０００５】このドーピング方法では、III −Ｖ族化合
物半導体上にノンドープのＳｉＯx膜とＶ族原子拡散防
止膜とをこの順に形成した後、これを熱処理して、Ｓｉ
Ｏx膜の構成原子であるＳｉ原子を下方のIII −Ｖ族化
合物半導体中に拡散させる。ＳｉＯx 膜，Ｖ族原子拡散
防止膜の機能及びドーピング原理について、III −Ｖ族
化合物半導体としてエピタキシャルＧａＡｓ層、Ｖ族原
子拡散防止膜としてＳｉＮ膜を一例にとって説明する。
図７は、III −Ｖ族化合物半導体たるＧａＡｓ層１上へ
のＳｉＯx 膜２とＶ族原子拡散防止膜たるＳｉＮ膜３と
の積層膜の構造図であり、図８は、Ｓｉドーピング原理
を示す説明図である。
物半導体上にノンドープのＳｉＯx膜とＶ族原子拡散防
止膜とをこの順に形成した後、これを熱処理して、Ｓｉ
Ｏx膜の構成原子であるＳｉ原子を下方のIII −Ｖ族化
合物半導体中に拡散させる。ＳｉＯx 膜，Ｖ族原子拡散
防止膜の機能及びドーピング原理について、III −Ｖ族
化合物半導体としてエピタキシャルＧａＡｓ層、Ｖ族原
子拡散防止膜としてＳｉＮ膜を一例にとって説明する。
図７は、III −Ｖ族化合物半導体たるＧａＡｓ層１上へ
のＳｉＯx 膜２とＶ族原子拡散防止膜たるＳｉＮ膜３と
の積層膜の構造図であり、図８は、Ｓｉドーピング原理
を示す説明図である。
【０００６】ＧａＡｓ層１に接触するノンドープのＳｉ
Ｏx 膜２は、ＳｉＯx 膜２中のＳｉ原子がＧａＡｓ層１
に拡散できるように、その構成元素の比が制御されてい
る。つまり、Ｓｉ基板上の熱酸化ＳｉＯ2 膜のようにＳ
ｉとＯとの比が１：２ではなくＳｉの方が多くなる（Ｓ
ｉ／Ｏ＞１／２，即ちｘ＜２または屈折率が1.46より大
きい）ようなＳｉＯx 膜２を使用する。また、ＳｉＯx
膜２は、少なくともＧａＡｓ層１に対してはよく知られ
ているように、熱処理によってIII 族原子であるＧａ原
子のＳｉＯx 膜２内への拡散が容易に起こるようになっ
ており、この特性がこのドーピング方法では重要な役割
を果たす。また、ＳｉＮ膜３の存在は、ＧａＡｓ層１中
のＶ族原子であるＡｓの外部拡散を防止する特性を有す
る点で重要な意味がある。
Ｏx 膜２は、ＳｉＯx 膜２中のＳｉ原子がＧａＡｓ層１
に拡散できるように、その構成元素の比が制御されてい
る。つまり、Ｓｉ基板上の熱酸化ＳｉＯ2 膜のようにＳ
ｉとＯとの比が１：２ではなくＳｉの方が多くなる（Ｓ
ｉ／Ｏ＞１／２，即ちｘ＜２または屈折率が1.46より大
きい）ようなＳｉＯx 膜２を使用する。また、ＳｉＯx
膜２は、少なくともＧａＡｓ層１に対してはよく知られ
ているように、熱処理によってIII 族原子であるＧａ原
子のＳｉＯx 膜２内への拡散が容易に起こるようになっ
ており、この特性がこのドーピング方法では重要な役割
を果たす。また、ＳｉＮ膜３の存在は、ＧａＡｓ層１中
のＶ族原子であるＡｓの外部拡散を防止する特性を有す
る点で重要な意味がある。
【０００７】次に、図８を参照してドーピング原理を説
明する。図８に示すように、ＳｉＯ x 膜２／ＳｉＮ膜３
の積層膜を形成したＧａＡｓ層１に熱処理を施すと、温
度上昇に伴って、ＧａＡｓ層１内のIII 族元素であるＧ
ａ原子がＳｉＯx 膜２に拡散し、Ｇａ原子の拡散によっ
てＧａＡｓ層１中にＧａ空孔が生成される（図８(a))。
そしてそのＧａ空孔へＳｉＯx 膜２からIV族元素である
Ｓｉ原子が拡散する（図８(b))。このようなＧａ原子と
Ｓｉ原子との交換プロセスがＧａＡｓ層１の深さ方向に
広がって（図８(c))、表面から所定深さにわたってドー
ピングが実現される。そして、Ｓｉ原子が拡散された領
域はｎ型の不純物層となる。なお、通常ＳｉＯx 膜２は
ＧａＡｓ層１内の解離圧が高いＶ族元素であるＡｓ原子
の外部拡散を完全には阻止できないので、ＧａＡｓ層１
内のＶ族元素であるＡｓ原子もＳｉＯx 膜２に拡散され
るが、ＳｉＮ膜３はこのＡｓ原子の外部拡散を抑制する
ので、ＳｉＯx 膜２内においてＡｓ原子が飽和状態にな
るとそれ以上にＡｓ原子の外部拡散は起こらず、Ａｓ空
孔の生成は一定量に抑制される。従って、ＧａＡｓ層１
内にあってはＧａ空孔の生成のみが助長されることにな
り、この結果としてＳｉＯx 膜２からＧａＡｓ層１への
Ｓｉ原子の拡散も助長される。
明する。図８に示すように、ＳｉＯ x 膜２／ＳｉＮ膜３
の積層膜を形成したＧａＡｓ層１に熱処理を施すと、温
度上昇に伴って、ＧａＡｓ層１内のIII 族元素であるＧ
ａ原子がＳｉＯx 膜２に拡散し、Ｇａ原子の拡散によっ
てＧａＡｓ層１中にＧａ空孔が生成される（図８(a))。
そしてそのＧａ空孔へＳｉＯx 膜２からIV族元素である
Ｓｉ原子が拡散する（図８(b))。このようなＧａ原子と
Ｓｉ原子との交換プロセスがＧａＡｓ層１の深さ方向に
広がって（図８(c))、表面から所定深さにわたってドー
ピングが実現される。そして、Ｓｉ原子が拡散された領
域はｎ型の不純物層となる。なお、通常ＳｉＯx 膜２は
ＧａＡｓ層１内の解離圧が高いＶ族元素であるＡｓ原子
の外部拡散を完全には阻止できないので、ＧａＡｓ層１
内のＶ族元素であるＡｓ原子もＳｉＯx 膜２に拡散され
るが、ＳｉＮ膜３はこのＡｓ原子の外部拡散を抑制する
ので、ＳｉＯx 膜２内においてＡｓ原子が飽和状態にな
るとそれ以上にＡｓ原子の外部拡散は起こらず、Ａｓ空
孔の生成は一定量に抑制される。従って、ＧａＡｓ層１
内にあってはＧａ空孔の生成のみが助長されることにな
り、この結果としてＳｉＯx 膜２からＧａＡｓ層１への
Ｓｉ原子の拡散も助長される。
【０００８】
【発明が解決しようとする課題】以上のようなドーピン
グ方法では、極めて容易にIII −Ｖ族化合物半導体に対
して制御性が良いドーピング処理を施すことができ、II
I −Ｖ族化合物半導体を用いる半導体デバイスの作製時
に幅広く適用することが可能である。そして、本発明者
等がこのドーピング方法について更に研究を続けた結
果、III −Ｖ族化合物半導体（例えばＧａＡｓ）にＩｎ
を含む半導体化合物層を挿入しておくと、Ｓｉのドーピ
ングがより活発に行われる事実を知見した。
グ方法では、極めて容易にIII −Ｖ族化合物半導体に対
して制御性が良いドーピング処理を施すことができ、II
I −Ｖ族化合物半導体を用いる半導体デバイスの作製時
に幅広く適用することが可能である。そして、本発明者
等がこのドーピング方法について更に研究を続けた結
果、III −Ｖ族化合物半導体（例えばＧａＡｓ）にＩｎ
を含む半導体化合物層を挿入しておくと、Ｓｉのドーピ
ングがより活発に行われる事実を知見した。
【０００９】本発明は斯かる事情に鑑みてなされたもの
であり、上述の特開平６−326132号公報に開示したドー
ピング方法を発展させ、より高いキャリア濃度層として
の拡散層を化合物半導体に形成することができるドーピ
ング方法を提供することを目的とする。
であり、上述の特開平６−326132号公報に開示したドー
ピング方法を発展させ、より高いキャリア濃度層として
の拡散層を化合物半導体に形成することができるドーピ
ング方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本願の請求項１に係るド
ーピング方法は、化合物半導体材からなる半導体にドー
パント源となる層を積層した積層体に熱処理を施して前
記半導体中に前記ドーパント源からドーパントを拡散さ
せるドーピング方法において、前記化合物半導体材より
活性化率が高い他の化合物半導体材の１分子層または複
数分子層を、予め前記半導体内に形成しておくことを特
徴とする。
ーピング方法は、化合物半導体材からなる半導体にドー
パント源となる層を積層した積層体に熱処理を施して前
記半導体中に前記ドーパント源からドーパントを拡散さ
せるドーピング方法において、前記化合物半導体材より
活性化率が高い他の化合物半導体材の１分子層または複
数分子層を、予め前記半導体内に形成しておくことを特
徴とする。
【００１１】本願の請求項２に係るドーピング方法は、
III −Ｖ族化合物半導体上にノンドープのＳｉＯx 膜と
Ｖ族原子拡散防止膜とをこの順に形成した後、熱処理を
施して前記III −Ｖ族化合物半導体中にシリコンを拡散
させるドーピング方法において、Ｉｎを含む半導体化合
物の１分子層または複数分子層を、予め前記III −Ｖ族
化合物半導体内に形成しておくことを特徴とする。
III −Ｖ族化合物半導体上にノンドープのＳｉＯx 膜と
Ｖ族原子拡散防止膜とをこの順に形成した後、熱処理を
施して前記III −Ｖ族化合物半導体中にシリコンを拡散
させるドーピング方法において、Ｉｎを含む半導体化合
物の１分子層または複数分子層を、予め前記III −Ｖ族
化合物半導体内に形成しておくことを特徴とする。
【００１２】本願の請求項３に係るドーピング方法は、
請求項２において、Ｉｎを含む半導体化合物はＩｎＡｓ
であることを特徴とする。
請求項２において、Ｉｎを含む半導体化合物はＩｎＡｓ
であることを特徴とする。
【００１３】本発明のドーピング方法の概要を、III −
Ｖ族化合物半導体としてのＧａＡｓにＳｉ原子を拡散す
る場合を例にして説明する。予め活性化率が高い化合物
半導体（例えばＩｎを含むＩｎＡｓ）の１または複数の
分子層を内部に形成したＧａＡｓ上にノンドープのＳｉ
Ｏx 膜とＶ族原子拡散防止膜（例えばＳｉＮ膜）とをこ
の順に形成した後、これを熱処理して、ＳｉＯx 膜の構
成原子であるＳｉ原子を下方のＧａＡｓ中に拡散させ
る。なお、熱処理を施した場合、ＧａＡｓ内のIII 族元
素であるＧａ原子がＳｉＯx 膜に拡散し、Ｇａ原子の拡
散によってＧａＡｓ中にＧａ空孔が生成され、そのＧａ
空孔へＳｉＯx 膜からIV族元素であるＳｉ原子が拡散
し、このようなＧａ原子とＳｉ原子との交換プロセスが
ＧａＡｓの深さ方向に広がって、表面から所定深さにわ
たってドーピングが実現されるというドーピングの原理
は、上述した従来のドーピング方法と同様である。
Ｖ族化合物半導体としてのＧａＡｓにＳｉ原子を拡散す
る場合を例にして説明する。予め活性化率が高い化合物
半導体（例えばＩｎを含むＩｎＡｓ）の１または複数の
分子層を内部に形成したＧａＡｓ上にノンドープのＳｉ
Ｏx 膜とＶ族原子拡散防止膜（例えばＳｉＮ膜）とをこ
の順に形成した後、これを熱処理して、ＳｉＯx 膜の構
成原子であるＳｉ原子を下方のＧａＡｓ中に拡散させ
る。なお、熱処理を施した場合、ＧａＡｓ内のIII 族元
素であるＧａ原子がＳｉＯx 膜に拡散し、Ｇａ原子の拡
散によってＧａＡｓ中にＧａ空孔が生成され、そのＧａ
空孔へＳｉＯx 膜からIV族元素であるＳｉ原子が拡散
し、このようなＧａ原子とＳｉ原子との交換プロセスが
ＧａＡｓの深さ方向に広がって、表面から所定深さにわ
たってドーピングが実現されるというドーピングの原理
は、上述した従来のドーピング方法と同様である。
【００１４】ところで、ＩｎＧａＡｓはＧａＡｓに比べ
てキャリア飽和量が多く、Ｓｉ拡散においては、ＧａＡ
ｓよりもＩｎＧａＡｓの方が高いキャリア濃度層が形成
される。本発明では、例えばＩｎＡｓ層がＧａＡｓ内に
挿入されているので、Ｓｉ原子だけでなくＧａと同じII
I 族であるＩｎ原子もＧａ空孔に入り込もうとし、Ｇａ
空孔に対するＳｉ原子及びＩｎ原子の競合が発生する。
よって、Ｓｉがドーピングされた近傍にはＩｎも存在し
ている。但し、挿入するＩｎＡｓ層は高々数分子層だけ
であるので、全体に対するＩｎの割合は極めて少ない。
従って、全体としてはＧａＡｓの物性を有しながら、Ｓ
ｉのドーピング位置近傍では、局所的に見てＩｎＧａＡ
ｓ様になる。この結果、ＧａＡｓ固有の物性を維持しな
がら、従来例に比べてキャリア濃度が高くなり、Ｓｉ拡
散領域における電気的特性が向上する。
てキャリア飽和量が多く、Ｓｉ拡散においては、ＧａＡ
ｓよりもＩｎＧａＡｓの方が高いキャリア濃度層が形成
される。本発明では、例えばＩｎＡｓ層がＧａＡｓ内に
挿入されているので、Ｓｉ原子だけでなくＧａと同じII
I 族であるＩｎ原子もＧａ空孔に入り込もうとし、Ｇａ
空孔に対するＳｉ原子及びＩｎ原子の競合が発生する。
よって、Ｓｉがドーピングされた近傍にはＩｎも存在し
ている。但し、挿入するＩｎＡｓ層は高々数分子層だけ
であるので、全体に対するＩｎの割合は極めて少ない。
従って、全体としてはＧａＡｓの物性を有しながら、Ｓ
ｉのドーピング位置近傍では、局所的に見てＩｎＧａＡ
ｓ様になる。この結果、ＧａＡｓ固有の物性を維持しな
がら、従来例に比べてキャリア濃度が高くなり、Ｓｉ拡
散領域における電気的特性が向上する。
【００１５】
【発明の実施の形態】以下、本発明に係るドーピング方
法の実施の形態について具体的に説明する。以下に説明
する実施の形態では、III −Ｖ族化合物半導体としてＧ
ａＡｓを用い、Ｖ族原子拡散防止膜としてＳｉＮ膜を使
用している。
法の実施の形態について具体的に説明する。以下に説明
する実施の形態では、III −Ｖ族化合物半導体としてＧ
ａＡｓを用い、Ｖ族原子拡散防止膜としてＳｉＮ膜を使
用している。
【００１６】図１（ａ），（ｂ）は本発明のドーピング
方法の実施の形態を示す模式図であり、図中１は図示し
ないＧａＡｓ基板上に形成された厚さ8000Åのエピタキ
シャルＧａＡｓ層である。ＧａＡｓ層１の上側の表面か
ら150 Åの位置に１分子層のエピタキシャルＩｎＡｓ層
４が挿入形成されている。ＧａＡｓ層１の上側の表面に
は、ＳｉＯx 膜２（膜厚：15ｎｍ，屈折率：1.96），Ｖ
族原子拡散防止膜たるＳｉＮ膜３（膜厚：45ｎｍ，屈折
率：1.82）がこの順に積層されている。
方法の実施の形態を示す模式図であり、図中１は図示し
ないＧａＡｓ基板上に形成された厚さ8000Åのエピタキ
シャルＧａＡｓ層である。ＧａＡｓ層１の上側の表面か
ら150 Åの位置に１分子層のエピタキシャルＩｎＡｓ層
４が挿入形成されている。ＧａＡｓ層１の上側の表面に
は、ＳｉＯx 膜２（膜厚：15ｎｍ，屈折率：1.96），Ｖ
族原子拡散防止膜たるＳｉＮ膜３（膜厚：45ｎｍ，屈折
率：1.82）がこの順に積層されている。
【００１７】このような構造の作製工程について簡単に
説明する。まず、ＩｎＡｓ層４を挿入したＧａＡｓ層１
を作成する場合には、エピタキシャル成長によりＧａＡ
ｓを成長させていく工程の途中にＧａ原子の代わりにＩ
ｎ原子を１層分だけエピタキシャル成長させる工程を行
う。その後、一般的なプラズマＣＶＤ法を用いて、Ｓｉ
Ｏx 膜２／ＳｉＮ膜３の積層構造を形成する。ＳｉＯx
膜２，ＳｉＮ膜３の形成条件の一例を下記に示す。 ＳｉＯx 膜２ 原料ガス ＳｉＨ4 ：10ｓｃｃｍ，Ｎ2 Ｏ：20ｓｃｃｍ 温度： 300℃ ＲＦ： 150Ｗ ＳｉＮ膜３ 原料ガス ＳｉＨ4 ：15ｓｃｃｍ，Ｎ2 Ｏ： 200ｓｃｃｍ 温度： 300℃ ＲＦ： 250Ｗ
説明する。まず、ＩｎＡｓ層４を挿入したＧａＡｓ層１
を作成する場合には、エピタキシャル成長によりＧａＡ
ｓを成長させていく工程の途中にＧａ原子の代わりにＩ
ｎ原子を１層分だけエピタキシャル成長させる工程を行
う。その後、一般的なプラズマＣＶＤ法を用いて、Ｓｉ
Ｏx 膜２／ＳｉＮ膜３の積層構造を形成する。ＳｉＯx
膜２，ＳｉＮ膜３の形成条件の一例を下記に示す。 ＳｉＯx 膜２ 原料ガス ＳｉＨ4 ：10ｓｃｃｍ，Ｎ2 Ｏ：20ｓｃｃｍ 温度： 300℃ ＲＦ： 150Ｗ ＳｉＮ膜３ 原料ガス ＳｉＨ4 ：15ｓｃｃｍ，Ｎ2 Ｏ： 200ｓｃｃｍ 温度： 300℃ ＲＦ： 250Ｗ
【００１８】このような構造体に、 880℃，５秒の短時
間熱処理（Rapid Thermal Annealing:ＲＴＡ）を施す。
そうすると、温度上昇に伴って、ＧａＡｓ層１内のIII
族元素であるＧａ原子がＳｉＯx 膜２に拡散し、Ｇａ原
子の拡散によってＧａＡｓ層１中にＧａ空孔が生成さ
れ、そのＧａ空孔へＳｉＯx 膜２からIV族元素であるＳ
ｉ原子が拡散する。このようなＧａ原子とＳｉ原子との
交換プロセスがＧａＡｓ層１の深さ方向に広がって、表
面から所定深さ(500〜600 Å程度）にわたってドーピン
グが実現され、Ｓｉ原子が拡散された領域（図１（ｂ）
でハッチングを付したＳｉ拡散領域）はｎ型の不純物層
となる。
間熱処理（Rapid Thermal Annealing:ＲＴＡ）を施す。
そうすると、温度上昇に伴って、ＧａＡｓ層１内のIII
族元素であるＧａ原子がＳｉＯx 膜２に拡散し、Ｇａ原
子の拡散によってＧａＡｓ層１中にＧａ空孔が生成さ
れ、そのＧａ空孔へＳｉＯx 膜２からIV族元素であるＳ
ｉ原子が拡散する。このようなＧａ原子とＳｉ原子との
交換プロセスがＧａＡｓ層１の深さ方向に広がって、表
面から所定深さ(500〜600 Å程度）にわたってドーピン
グが実現され、Ｓｉ原子が拡散された領域（図１（ｂ）
でハッチングを付したＳｉ拡散領域）はｎ型の不純物層
となる。
【００１９】なお、通常ＳｉＯx 膜２はＧａＡｓ層１内
の解離圧が高いＶ族元素であるＡｓ原子の外部拡散を完
全には阻止できないので、ＧａＡｓ層１内のＶ族元素で
あるＡｓ原子もＳｉＯx 膜２に拡散されるが、ＳｉＮ膜
３はこのＡｓ原子の外部拡散を抑制するので、ＳｉＯx
膜２内においてＡｓ原子が飽和状態になるとそれ以上に
Ａｓ原子の外部拡散は起こらず、Ａｓ空孔の生成は一定
量に抑制される。従って、ＧａＡｓ層１内にあってはＧ
ａ空孔の生成のみが助長されることになり、この結果と
してＳｉＯx 膜２からＧａＡｓ層１へのＳｉ原子の拡散
も助長される。
の解離圧が高いＶ族元素であるＡｓ原子の外部拡散を完
全には阻止できないので、ＧａＡｓ層１内のＶ族元素で
あるＡｓ原子もＳｉＯx 膜２に拡散されるが、ＳｉＮ膜
３はこのＡｓ原子の外部拡散を抑制するので、ＳｉＯx
膜２内においてＡｓ原子が飽和状態になるとそれ以上に
Ａｓ原子の外部拡散は起こらず、Ａｓ空孔の生成は一定
量に抑制される。従って、ＧａＡｓ層１内にあってはＧ
ａ空孔の生成のみが助長されることになり、この結果と
してＳｉＯx 膜２からＧａＡｓ層１へのＳｉ原子の拡散
も助長される。
【００２０】以上のようなＳｉ原子の拡散処理は従来の
ドーピング方法と基本的に同じである。しかしながら、
Ｇａ空孔にはＳｉＯx 膜２からのＳｉ原子だけでなく、
ＩｎＡｓ層４のＩｎ原子も入ることが可能であり、Ｓｉ
原子とＩｎ原子とは競い合ってＧａ空孔に入ろうとす
る。従って、Ｓｉ原子が拡散して入り込んだ位置の近傍
にはＩｎ原子が存在している確率が高い。図２は、Ｓｉ
原子のドーピング位置近傍における原子の配列状態を示
す模式図である。図２に示すような領域では、ＩｎＧａ
Ａｓ様となっている。
ドーピング方法と基本的に同じである。しかしながら、
Ｇａ空孔にはＳｉＯx 膜２からのＳｉ原子だけでなく、
ＩｎＡｓ層４のＩｎ原子も入ることが可能であり、Ｓｉ
原子とＩｎ原子とは競い合ってＧａ空孔に入ろうとす
る。従って、Ｓｉ原子が拡散して入り込んだ位置の近傍
にはＩｎ原子が存在している確率が高い。図２は、Ｓｉ
原子のドーピング位置近傍における原子の配列状態を示
す模式図である。図２に示すような領域では、ＩｎＧａ
Ａｓ様となっている。
【００２１】Ｉｎ原子の供給源であるＩｎＡｓ層４は１
分子層しかないので、拡散されるＩｎ原子の量は限られ
ており、ＧａＡｓ層１は全体としてはＧａＡｓの物性
（熱処理によってＧａ原子のＳｉＯx 膜内への拡散が容
易に起こる）を維持している。よって、Ｓｉ拡散領域に
あって、全体としてはＧａＡｓの物性を有しながら、局
所的なドーピング領域ではＩｎＧａＡｓ様となる。ここ
で、ＳｉＯx 膜／ＳｉＮ膜の積層体からＳｉが拡散され
る場合、ＧａＡｓよりＩｎＧａＡｓの方がより高いｎ型
のキャリア濃度層が形成される。従って、本発明のドー
ピング法では、ＩｎＧａＡｓ様となるので、ＩｎＡｓ層
４を設けていない従来のドーピング法と比べてキャリア
濃度が上昇する。
分子層しかないので、拡散されるＩｎ原子の量は限られ
ており、ＧａＡｓ層１は全体としてはＧａＡｓの物性
（熱処理によってＧａ原子のＳｉＯx 膜内への拡散が容
易に起こる）を維持している。よって、Ｓｉ拡散領域に
あって、全体としてはＧａＡｓの物性を有しながら、局
所的なドーピング領域ではＩｎＧａＡｓ様となる。ここ
で、ＳｉＯx 膜／ＳｉＮ膜の積層体からＳｉが拡散され
る場合、ＧａＡｓよりＩｎＧａＡｓの方がより高いｎ型
のキャリア濃度層が形成される。従って、本発明のドー
ピング法では、ＩｎＧａＡｓ様となるので、ＩｎＡｓ層
４を設けていない従来のドーピング法と比べてキャリア
濃度が上昇する。
【００２２】本発明のドーピング法（本発明法）と従来
のドーピング法（従来法）とををれぞれ用いて形成した
各Ｓｉ拡散領域におけるキャリア濃度分布及び電気的特
性の差異について説明する。なお、本発明法では、上述
した実施の形態の条件でＳｉを拡散し、従来法は、Ｉｎ
Ａｓ層４を設けない以外はすべての条件（ＳｉＯx 膜
２，ＳｉＮ膜３の構成，ＲＴＡ条件等）を本発明法の条
件と同じにしてＳｉを拡散した。
のドーピング法（従来法）とををれぞれ用いて形成した
各Ｓｉ拡散領域におけるキャリア濃度分布及び電気的特
性の差異について説明する。なお、本発明法では、上述
した実施の形態の条件でＳｉを拡散し、従来法は、Ｉｎ
Ａｓ層４を設けない以外はすべての条件（ＳｉＯx 膜
２，ＳｉＮ膜３の構成，ＲＴＡ条件等）を本発明法の条
件と同じにしてＳｉを拡散した。
【００２３】図３は、本発明法と従来法とにおけるキャ
リア濃度分布を示すグラフであり、縦軸はｎ型のキャリ
ア濃度（ｃｍ-3）、横軸はＧａＡｓ層１の表面からの深
さ（ｎｍ）を示す。ＩｎＡｓ層４を設けた本発明法の場
合（実線ａ）がＩｎＡｓ層４を設けない従来法の場合
（実線ｂ）よりも、特にＧａＡｓ層１の表面側で、キャ
リア濃度が高くなっている。これは、局所的に存在する
Ｉｎの作用により本発明の方がキャリアの放出を容易に
しているためである。
リア濃度分布を示すグラフであり、縦軸はｎ型のキャリ
ア濃度（ｃｍ-3）、横軸はＧａＡｓ層１の表面からの深
さ（ｎｍ）を示す。ＩｎＡｓ層４を設けた本発明法の場
合（実線ａ）がＩｎＡｓ層４を設けない従来法の場合
（実線ｂ）よりも、特にＧａＡｓ層１の表面側で、キャ
リア濃度が高くなっている。これは、局所的に存在する
Ｉｎの作用により本発明の方がキャリアの放出を容易に
しているためである。
【００２４】図４は、本発明法と従来法とにおける電気
的特性を示すグラフであり、縦軸はシート抵抗（Ω／mm
2 ）を示す。ＩｎＡｓ層４を設けた本発明法の場合では
ＩｎＡｓ層４を設けない従来法の場合に比べて、シート
抵抗が２／３程度まで低減している。これは、キャリア
の移動度が同じであると仮定した場合、キャリア濃度が
1.5 倍程度であることを示している。
的特性を示すグラフであり、縦軸はシート抵抗（Ω／mm
2 ）を示す。ＩｎＡｓ層４を設けた本発明法の場合では
ＩｎＡｓ層４を設けない従来法の場合に比べて、シート
抵抗が２／３程度まで低減している。これは、キャリア
の移動度が同じであると仮定した場合、キャリア濃度が
1.5 倍程度であることを示している。
【００２５】次に、本発明法と従来法とにより形成した
Ｓｉ拡散領域を用いて作製したＦＥＴ素子の特性の違い
について説明する。図５，図６はそれぞれ本発明法と従
来法とに由来するＦＥＴ素子の模式的断面図であり、同
一部分には同一番号を付している。何れの例とも、Ｇａ
Ａｓ層11の表面側にｉ−ＧａＡｓ層12（膜厚： 200
Å），ｎ−ＧａＡｓ層13（膜厚：40ｎｍ，キャリア濃
度：１×1018ｃｍ-3）を有し、本発明法と従来法とによ
りＳｉを拡散させたソース領域14及びドレイン領域15を
形成し、ソース領域14及びドレイン領域15上にそれぞれ
ＡｕＧｅ／Ｎｉからなるソース電極16及びドレイン電極
17を設け、両電極16，17間にＴｉ／Ｐｄ／Ａｕからなる
ゲート電極18（ゲート長： 0.6μｍ）を設けた構成をな
す。但し、図５に示す本発明法の例では、予めｉ−Ｇａ
Ａｓ層12の深さ方向の略中央に１分子層のＩｎＡｓ層19
を挿入している。
Ｓｉ拡散領域を用いて作製したＦＥＴ素子の特性の違い
について説明する。図５，図６はそれぞれ本発明法と従
来法とに由来するＦＥＴ素子の模式的断面図であり、同
一部分には同一番号を付している。何れの例とも、Ｇａ
Ａｓ層11の表面側にｉ−ＧａＡｓ層12（膜厚： 200
Å），ｎ−ＧａＡｓ層13（膜厚：40ｎｍ，キャリア濃
度：１×1018ｃｍ-3）を有し、本発明法と従来法とによ
りＳｉを拡散させたソース領域14及びドレイン領域15を
形成し、ソース領域14及びドレイン領域15上にそれぞれ
ＡｕＧｅ／Ｎｉからなるソース電極16及びドレイン電極
17を設け、両電極16，17間にＴｉ／Ｐｄ／Ａｕからなる
ゲート電極18（ゲート長： 0.6μｍ）を設けた構成をな
す。但し、図５に示す本発明法の例では、予めｉ−Ｇａ
Ａｓ層12の深さ方向の略中央に１分子層のＩｎＡｓ層19
を挿入している。
【００２６】本発明法及び従来法を利用して作製したこ
のような構成をなすＦＥＴ素子の特性は以下のようであ
った。 （本発明法） ソース抵抗Ｒs ＝ 0.5Ω・ｍｍ，相互
コンダクタンスｇm ＝ 360ｍＳ／ｍｍ （従来法） ソース抵抗Ｒs ＝ 1.0Ω・ｍｍ，相互
コンダクタンスｇm ＝ 300ｍＳ／ｍｍ
のような構成をなすＦＥＴ素子の特性は以下のようであ
った。 （本発明法） ソース抵抗Ｒs ＝ 0.5Ω・ｍｍ，相互
コンダクタンスｇm ＝ 360ｍＳ／ｍｍ （従来法） ソース抵抗Ｒs ＝ 1.0Ω・ｍｍ，相互
コンダクタンスｇm ＝ 300ｍＳ／ｍｍ
【００２７】このようにＩｎＡｓ層を設ける本発明法を
用いてソース領域及びドレイン領域を作成したＦＥＴ素
子では、ＩｎＡｓ層を設けない従来法によるＦＥＴ素子
に比べて、ソース・ゲート間の直列の寄生抵抗が低減し
ており、相互コンダクタンスｇm の値が20％向上した。
用いてソース領域及びドレイン領域を作成したＦＥＴ素
子では、ＩｎＡｓ層を設けない従来法によるＦＥＴ素子
に比べて、ソース・ゲート間の直列の寄生抵抗が低減し
ており、相互コンダクタンスｇm の値が20％向上した。
【００２８】なお、上述した例では、１分子層のＩｎＡ
ｓ層を一層だけ、ＧａＡｓ層に設けることにしたが、数
層設けるようにしても同様の効果を得ることができる。
この場合、複数の１分子層を連続的に設けて多分子層と
しても良いし、また、複数の１分子層を離散的に設ける
ようにしても良い。また、ＩｎＡｓ層以外にも、Ｉｎを
含む他の半導体化合物の層をＧａＡｓ層内に予め挿入し
ておいても同様の効果を奏する。但し、ＩｎＡｓが最も
活性化率が高いので、ＩｎＡｓ層を設けることが最も有
効である。また、上述した例では、挿入形成する活性化
率が高い半導体層（ＩｎＡｓ層）の上側と下側との半導
体は同種の半導体材（ＧａＡｓ）から構成されている
が、その上側と下側との半導体が異種の半導体材から構
成されていても良い。また、III −Ｖ族化合物半導体と
してＧａＡｓを用いたが、ＡｌＧａＡｓ，ＩｎＡｌＡ
ｓ，ＡｌＡｓ等の他のIII −Ｖ族化合物半導体に対して
も同様に本発明を適用することができる。例えば、Ａｌ
Ａｓ層に対してＡｌＡｓよりも活性化率が高いＧａＡｓ
の分子層を設けておくことにより、同様の効果を奏す
る。また、上述の例では、Ｖ族原子拡散防止膜としてＳ
ｉＮ膜を用いたが、他の例としてＡｌＮ膜，ＷＳｉＮ膜
等を利用してもよい。更に、II−VI族化合物半導体につ
いても、本発明を適用することが可能である。
ｓ層を一層だけ、ＧａＡｓ層に設けることにしたが、数
層設けるようにしても同様の効果を得ることができる。
この場合、複数の１分子層を連続的に設けて多分子層と
しても良いし、また、複数の１分子層を離散的に設ける
ようにしても良い。また、ＩｎＡｓ層以外にも、Ｉｎを
含む他の半導体化合物の層をＧａＡｓ層内に予め挿入し
ておいても同様の効果を奏する。但し、ＩｎＡｓが最も
活性化率が高いので、ＩｎＡｓ層を設けることが最も有
効である。また、上述した例では、挿入形成する活性化
率が高い半導体層（ＩｎＡｓ層）の上側と下側との半導
体は同種の半導体材（ＧａＡｓ）から構成されている
が、その上側と下側との半導体が異種の半導体材から構
成されていても良い。また、III −Ｖ族化合物半導体と
してＧａＡｓを用いたが、ＡｌＧａＡｓ，ＩｎＡｌＡ
ｓ，ＡｌＡｓ等の他のIII −Ｖ族化合物半導体に対して
も同様に本発明を適用することができる。例えば、Ａｌ
Ａｓ層に対してＡｌＡｓよりも活性化率が高いＧａＡｓ
の分子層を設けておくことにより、同様の効果を奏す
る。また、上述の例では、Ｖ族原子拡散防止膜としてＳ
ｉＮ膜を用いたが、他の例としてＡｌＮ膜，ＷＳｉＮ膜
等を利用してもよい。更に、II−VI族化合物半導体につ
いても、本発明を適用することが可能である。
【００２９】
【発明の効果】以上のように、本発明のドーピング方法
では、極めて容易に化合物半導体に対して制御性が良い
ドーピング処理を施すことができると共に、先願の特開
平６−326132号公報に比べてキャリア濃度を高くできて
電気的特性を向上できる。よって、本発明のドーピング
方法は、化合物半導体を用いる半導体デバイスの作製時
に幅広く適用でき、半導体デバイスの作製技術の発展に
大いに寄与することが可能である。
では、極めて容易に化合物半導体に対して制御性が良い
ドーピング処理を施すことができると共に、先願の特開
平６−326132号公報に比べてキャリア濃度を高くできて
電気的特性を向上できる。よって、本発明のドーピング
方法は、化合物半導体を用いる半導体デバイスの作製時
に幅広く適用でき、半導体デバイスの作製技術の発展に
大いに寄与することが可能である。
【図面の簡単な説明】
【図１】本発明のドーピング方法の実施の形態を示す模
式図である。
式図である。
【図２】本発明のドーピング方法における原子の配列状
態を示す模式図である。
態を示す模式図である。
【図３】本発明のドーピング方法と従来のドーピング方
法とを用いて形成したＳｉ拡散領域におけるキャリア濃
度分布を示すグラフである。
法とを用いて形成したＳｉ拡散領域におけるキャリア濃
度分布を示すグラフである。
【図４】本発明のドーピング方法と従来のドーピング方
法とを用いて形成したＳｉ拡散領域における電気的特性
を示すグラフである。
法とを用いて形成したＳｉ拡散領域における電気的特性
を示すグラフである。
【図５】本発明のドーピング方法を利用して作製したＦ
ＥＴ素子の構成を示す断面図である。
ＥＴ素子の構成を示す断面図である。
【図６】従来のドーピング方法を利用して作製したＦＥ
Ｔ素子の構成を示す断面図である。
Ｔ素子の構成を示す断面図である。
【図７】本発明及び従来のドーピング方法の原理を説明
するためのＳｉＯx 膜／ＳｉＮ膜の積層膜構造を示す断
面図である。
するためのＳｉＯx 膜／ＳｉＮ膜の積層膜構造を示す断
面図である。
【図８】本発明及び従来のドーピング方法におけるＳｉ
ドーピングのメカニズムを示す模式図である。
ドーピングのメカニズムを示す模式図である。
１ ＧａＡｓ層 ２ ＳｉＯx 膜 ３ ＳｉＮ膜 ４ ＩｎＡｓ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 八十雄 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (3)
- 【請求項１】 化合物半導体材からなる半導体にドーパ
ント源となる層を積層した積層体に熱処理を施して前記
半導体中に前記ドーパント源からドーパントを拡散させ
るドーピング方法において、前記化合物半導体材より活
性化率が高い他の化合物半導体材の１分子層または複数
分子層を、予め前記半導体内に形成しておくことを特徴
とするドーピング方法。 - 【請求項２】 III −Ｖ族化合物半導体上にノンドープ
のＳｉＯx 膜とＶ族原子拡散防止膜とをこの順に形成し
た後、熱処理を施して前記III −Ｖ族化合物半導体中に
シリコンを拡散させるドーピング方法において、Ｉｎを
含む半導体化合物の１分子層または複数分子層を、予め
前記III −Ｖ族化合物半導体内に形成しておくことを特
徴とするドーピング方法。 - 【請求項３】 Ｉｎを含む半導体化合物はＩｎＡｓであ
ることを特徴とする請求項２記載のドーピング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12488896A JPH09306853A (ja) | 1996-05-20 | 1996-05-20 | ドーピング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12488896A JPH09306853A (ja) | 1996-05-20 | 1996-05-20 | ドーピング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09306853A true JPH09306853A (ja) | 1997-11-28 |
Family
ID=14896588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12488896A Pending JPH09306853A (ja) | 1996-05-20 | 1996-05-20 | ドーピング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09306853A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010017123A2 (en) * | 2008-08-06 | 2010-02-11 | Honeywell International Inc. | Methods for forming doped regions in a semiconductor material |
| JP2014212339A (ja) * | 2008-06-12 | 2014-11-13 | サンパワー コーポレイション | ポリシリコンドープ領域を有するバックコンタクト型太陽電池のトレンチプロセス及び構造 |
-
1996
- 1996-05-20 JP JP12488896A patent/JPH09306853A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014212339A (ja) * | 2008-06-12 | 2014-11-13 | サンパワー コーポレイション | ポリシリコンドープ領域を有するバックコンタクト型太陽電池のトレンチプロセス及び構造 |
| WO2010017123A2 (en) * | 2008-08-06 | 2010-02-11 | Honeywell International Inc. | Methods for forming doped regions in a semiconductor material |
| WO2010017123A3 (en) * | 2008-08-06 | 2010-05-06 | Honeywell International Inc. | Methods for forming doped regions in a semiconductor material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2872096B2 (ja) | 低抵抗ｐ型窒化ガリウム系化合物半導体の気相成長方法 | |
| JPS63276267A (ja) | 半導体装置の製造方法 | |
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| US20110169015A1 (en) | Bipolar semiconductor device and method for manufacturing same | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| JP2001308196A (ja) | 絶縁ゲート型半導体装置 | |
| JPH09306853A (ja) | ドーピング方法 | |
| JP3258835B2 (ja) | 電界効果型半導体装置 | |
| JPH08330582A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH09199425A (ja) | 化合物半導体装置の製造方法 | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP3205150B2 (ja) | 半導体装置の製造方法 | |
| US20240030071A1 (en) | Method for making elevated source-drain structure of pmos in fdsoi process | |
| JPH0883814A (ja) | 化合物半導体電界効果トランジスタ及びその製造方法 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP4989797B2 (ja) | Ｉｇｂｔの製造方法 | |
| JPH0864617A (ja) | 電界効果トランジスタ | |
| JP2659721B2 (ja) | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体装置の製造方法 | |
| JPH0373540A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH06310536A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH05283439A (ja) | 半導体装置 | |
| JPH11204777A (ja) | 半導体装置 | |
| JPH07283396A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2004228214A (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路の製造方法 | |
| JP2005064381A (ja) | 電界効果トランジスタ |