JPH09305546A - マルチプロセッサシステム及びその同期方法 - Google Patents

マルチプロセッサシステム及びその同期方法

Info

Publication number
JPH09305546A
JPH09305546A JP14835896A JP14835896A JPH09305546A JP H09305546 A JPH09305546 A JP H09305546A JP 14835896 A JP14835896 A JP 14835896A JP 14835896 A JP14835896 A JP 14835896A JP H09305546 A JPH09305546 A JP H09305546A
Authority
JP
Japan
Prior art keywords
value
storage means
synchronization
local storage
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14835896A
Other languages
English (en)
Inventor
Shoichi Sakon
彰一 左近
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14835896A priority Critical patent/JPH09305546A/ja
Publication of JPH09305546A publication Critical patent/JPH09305546A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 マルチプロセッサシステムの同期をとる場
合、特別のハードウエアを必要とし、あるいは複雑な制
御を必要としていた。 【解決手段】 同期元プロセッサ１は共通記憶ユニット
３の値Ｓを１だけインクリメントする。他方、同期先プ
ロセッサ２はローカル記憶ユニット５の値Ｌを１だけイ
ンクリメントする。さらに、同期先プロセッサ２はイン
クリメントされたローカル記憶ユニット５の値Ｌと共通
記憶ユニット３の値Ｓとを比較し、Ｓ≧Ｌのときに同期
元プロセッサ１の動作と同期をとる。Ｓ＜Ｌのときに
は、共通記憶ユニット３の値ＳがＳ≧Ｌを満足するま
で、同期待ちをする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマルチプロセッサシ
ステム及びその同期方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】複数の
プロセッサを搭載するマルチプロセッサシステムにおい
て、並列処理を行う際には、プロセッサ間の動作に同期
が不可欠である。ここで、同期とは、あるプロセッサ
（本明細書では、同期元プロセッサという）からの合図
を他のプロセッサ（本明細書では、同期先プロセッサと
いう）が待ち合わせることである。
【０００３】第１の従来の同期方法として、セマフォ命
令等の特殊なハードウエアを用いる。しかしながら、こ
の第１の従来の同期方法においては、専用ハードウエア
は同時に複数のジョブを使用できず、汎用性に乏しいと
いう課題がある。
【０００４】第２の従来の同期方法として、並列処理に
用いられる共有メモリ、共有レジスタ等の共有領域を用
いるものがある。すなわち、同期元プロセッサが共有領
域のフラグをセットし、他方、同期先プロセッサが共有
領域のフラグを監視して共有領域のフラグのセットを待
つ。しかしながら、第２の従来の同期方法においては、
プログラム中にたった一度の同期しかない場合には何ら
問題がないが、通常は、同期は何度もとられ、共有領域
のフラグはリセットされ次の同期へ再利用されるので、
次のような課題が生ずる。すなわち、共有領域のフラグ
のリセットは、同期先プロセッサの待ち動作の終了後同
期元プロセッサの次のフラグセットの前に行う必要があ
るが、同期元プロセッサと同期先プロセッサとは、通
常、非同期に動作しているので、共有領域のフラグのリ
セットのための別の同期をとる必要が生じ、制御が複雑
となるという課題がある。なお、共有メモリを用いたバ
リア同期を用いれば同期の再利用は可能であるが（参
照：特開平３−１４４８４７号公報）、同期待ちプロセ
ッサのカウントアップ及びカウントダウンにロック同期
という別の同期が必要となり、やはり、制御が複雑とな
る。
【０００５】従って、本発明の目的は、特別なハードウ
エアを必要としない、また、複雑な制御を必要としない
マルチプロセッサシステム及びその同期方法を提供する
ことにある。
【０００６】
【課題を解決するための手段】上述の課題を解決するた
めに本発明においては、同期元プロセッサは共通領域の
値を所定値たとえば１だけインクリメントもしくはディ
クリメントし、他方、同期先プロセッサはローカル領域
の値を上記所定値だけインクリメントもしくはディクリ
メントする。そして、同期先プロセッサは共通領域の値
とローカル領域の値とを比較し、共通領域の値がローカ
ル領域の値に到達したときに同期元プロセッサの動作と
同期をとるようにしたものである。このように、同期先
プロセッサは共通領域の値に対してリセット等の変更動
作を行わないので、制御は簡単となる。
【０００７】
【発明の実施の形態】図１は本発明に係るマルチプロセ
ッサシステムの実施の形態を示すブロック回路図であ
る。図１において、１は同期元プロセッサ、２は同期先
プロセッサ、３は同期元プロセッサ１及び同期先プロセ
ッサ２で共有される共有記憶ユニット、４は同期元プロ
セッサ１用のローカル記憶ユニット、５は同期先プロセ
ッサ２用のローカル記憶ユニットである。なお、同期先
プロセッサ２は複数個設けられてもよく、この場合、共
有記憶ユニット３は同期元プロセッサ１とすべて同期先
プロセッサ２とで共有される。また、共有記憶ユニット
３、ローカル記憶ユニット４、５は、１つのメモリを共
有領域、ローカル領域の分割して構成してもよく、ま
た、共有レジスタ、ローカルレジスタ等の高速レジスタ
で構成してもよい。
【０００８】図１のマルチプロセッサシステムの第１の
動作を図２、図３を参照して説明する。図２において、
同期元プロセッサ１は独立実行ルーチン２１、２３、２
５、─を実行し、これらの間で同期ルーチン２２、２
４、─を実行する。他方、図３において、同期先プロセ
ッサ２は独立実行ルーチン３１、３３、３５、─を実行
し、これらの間で同期ルーチン３２、３４、─を実行す
る。たとえば、同期元プロセッサ１が独立実行ルーチン
２１を独立に実行し、同期先プロセッサ２が独立実行ル
ーチン３１を独立に実行しているものとする。次に、同
期元プロセッサ１が同期ルーチン２２を実行し、同期先
プロセッサ２が同期ルーチン３２を実行すると、同期が
とれることになる。逆に、同期元プロセッサ１が同期ル
ーチン２２を実行する前に、同期先プロセッサ２が同期
ルーチン３２を実行すると、同期先プロセッサ２は同期
ルーチン３２において同期元プロセッサ１が同期ルーチ
ン２２の実行を完了するまで待ち合せを行うことにな
る。
【０００９】図２の同期ルーチンたとえば２２について
説明する。なお、共有記憶ユニット３の値Ｓは図２のル
ーチンの実行前あるいは最初の同期を行う前に０もしく
は特定の値に初期化されているものとする。ステップ２
２０１では、共有記憶ユニット３より値Ｓを読出してｒ
１とする。次いで、ステップ２２０２では、ｒ１を＋１
加算し、ステップ２２０３では、この加算結果を共有記
憶ユニット３に書き戻す。このようにして、共有記憶ユ
ニット３の値Ｓが１加算されたことになる。
【００１０】次に、図３の同期ルーチンたとえば３２に
ついて説明する。なお、ローカル記憶ユニット５の値Ｌ
は図３のルーチンの実行前あるいは最初の同期を行う前
に共有記憶ユニット３の初期値と同一の値に初期化され
ているものとする。ステップ３２０１では、ローカル記
憶ユニット５より値Ｓを読出してｒ２とする。次いで、
ステップ３２０２では、ｒ２を＋１加算し、ステップ３
２０３では、この加算結果をローカル記憶ユニット５に
書き戻す。このようにして、ローカル記憶ユニット５の
値Ｌが１加算されたことになる。
【００１１】次に、ステップ３２０４にて共有記憶ユニ
ット３の値Ｓを読出してｒ３とし、ステップ３２０５に
て、ｒ３≧ｒ２か否かを判別する。この結果、ｒ３＜ｒ
２のときには、同期元プロセッサ１が同期ルーチン２２
を実行していないことを意味し、ステップ３２０４に戻
る。つまり、ｒ３≧ｒ２になるまでステップ３２０４、
３２０５を繰返して実行することにより同期待ちを実現
する。逆に、同期元プロセッサ１が同期ルーチン２２を
実行すると、ｒ３≧ｒ２となり、ステップ３３の独立実
行ルーチンに進む。
【００１２】同期元プロセッサ１が独立実行ルーチン２
３を実行し、同期先プロセッサ２が独立実行ルーチン３
３を実行した後の次の同期は、共有記憶ユニット３の値
Ｓ及びローカル記憶ユニット５の値Ｌを初期化すること
なく、同期ルーチン２２、３２と全く同一の同期ルーチ
ン２４、３４を実行することにより行われる。なぜな
ら、同期ルーチン２２及び同期ルーチン３２を終了した
ときの共有記憶ユニット３の値Ｓとローカル記憶ユニッ
ト５の値Ｌとは等しいからである。
【００１３】また、同期元プロセッサ１の動作が早く進
み、同期先プロセッサ２の動作が遅れても同期ルーチン
たとえば３２の判別ステップ３２０５はｒ３≧ｒ２であ
るので同期先プロセッサ２は次の独立実行ルーチン３３
に進むので問題ない。
【００１４】図１のマルチプロセッサシステムの第２の
動作を図４、図５を参照して説明する。図４において、
同期元プロセッサ１は独立実行ルーチン２１、２３、２
５、─を実行し、これらの間で同期ルーチン２２’、２
４’、─を実行する。他方、図５において、同期先プロ
セッサ２は独立実行ルーチン３１、３３、３５、─を実
行し、これらの間で同期ルーチン３２’、３４’、─を
実行する。すなわち、図４においては、図２の同期ルー
チン２２、２４、─の代りに同期ルーチン２２’、２
４’、─を設け、図５においては、図３の同期ルーチン
３２、３４、─の代りに同期ルーチン３２’、３４’、
─を設けてある。
【００１５】図４の同期ルーチンたとえば２２’につい
て説明する。なお、共有記憶ユニット３の値Ｓは図４の
ルーチンの実行前あるいは最初の同期を行う前に最大値
もしくは特定の値に初期化されているものとする。ステ
ップ２２０１’では、共有記憶ユニット３より値Ｓを読
出してｒ１とする。次いで、ステップ２２０２’では、
ｒ１を１減算し、ステップ２２０３’では、この減算結
果を共有記憶ユニット３に書き戻す。このようにして、
共有記憶ユニット３の値Ｓが１減算されたことになる。
【００１６】次に、図５の同期ルーチンたとえば３２’
について説明する。なお、ローカル記憶ユニット５の値
Ｌは図５のルーチンの実行前あるいは最初の同期を行う
前に共有記憶ユニット３の初期値と同一の値に初期化さ
れているものとする。ステップ３２０１’では、ローカ
ル記憶ユニット５より値Ｓを読出してｒ２とする。次い
で、ステップ３２０２’では、ｒ２を１減算し、ステッ
プ３２０３’では、この減算結果をローカル記憶ユニッ
ト５に書き戻す。このようにして、ローカル記憶ユニッ
ト５の値Ｌが１減算されたことになる。
【００１７】次に、ステップ３２０４’にて共有記憶ユ
ニット３の値Ｓを読出してｒ３とし、ステップ３２０５
にて、ｒ３≦ｒ２か否かを判別する。この結果、ｒ３＞
ｒ２のときには、同期元プロセッサ１が同期ルーチン２
２’を実行していないことを意味し、ステップ３２０
４’に戻る。つまり、ｒ３≦ｒ２になるまでステップ３
２０４’、３２０５’を繰返して実行することにより同
期待ちを実現する。逆に、同期元プロセッサ１が同期ル
ーチン２２’を実行すると、ｒ３≦ｒ２となり、ステッ
プ３３の独立実行ルーチンに進む。
【００１８】この場合にも、同期元プロセッサ１が独立
実行ルーチン２３を実行し、同期先プロセッサ２が独立
実行ルーチン３３を実行した後の次の同期は、共有記憶
ユニット３の値Ｓ及びローカル記憶ユニット５の値Ｌを
初期化することなく、同期ルーチン２２’、３２’と全
く同一の同期ルーチン２４’、３４’を実行することに
より行われる。なぜなら、同期ルーチン２２’及び同期
ルーチン３２’を終了したときの共有記憶ユニット３の
値Ｓとローカル記憶ユニット５の値Ｌとは等しいからで
ある。
【００１９】また、同期元プロセッサ１の動作が早く進
み、同期先プロセッサ２の動作が遅れても同期ルーチン
たとえば３２’の判別ステップ３２０５’はｒ３≦ｒ２
であるので同期先プロセッサ２は次の独立実行ルーチン
３３に進むので問題ない。
【００２０】なお、上述の実施の形態では、何度も同期
をとると、共有記憶ユニット３の値Ｓ及びローカル記憶
ユニット５の値Ｌがオーバフローもしくはアンダフロー
して上記同期が正しく行えなくなる可能性がある。しか
しながら、共有記憶ユニット３及びローカル記憶ユニッ
ト５の領域を６４ビットの符号なし整数とし、初期値を
０あるいはＦＦ─Ｆ（１６進表示）とし、同期の間隔を
１ｎｓ毎に行うと仮定しても、オーバフローもしくはア
ンダフローが発生するのは、２64×１０-9 S＝約５８４
年後となり、実際上オーバフローもしくはアンダフロー
は発生しない。また、上述の実施の形態において、ステ
ップ２２０２、２４０２、３２０２、３４０２等におい
て１加算を行っているが、１以外の数２、３、─の加算
でもよい。同様に、ステップ２２０２’、２４０２’、
３２０２’、３４０２’等において１減算を行っている
が、１以外の数２、３、─の減算でもよい。
【００２１】
【発明の効果】以上説明したように本発明によれば、特
別なハードウエアを付加することなく、また、複雑な制
御を行うことなく、同期をとることができ、並列処理の
性能向上に役立つものである。
【図面の簡単な説明】
【図１】本発明に係るマルチプロセッサシステムの実施
の形態を示すブロック回路図である。
【図２】図１の同期元プロセッサの動作を示すフローチ
ャートである。
【図３】図１の同期先プロセッサの動作を示すフローチ
ャートである。
【図４】図１の同期元プロセッサの動作を示すフローチ
ャートである。
【図５】図１の同期先プロセッサの動作を示すフローチ
ャートである。
【符号の説明】
１─同期元プロセッサ ２─同期先プロセッサ ３─共有記憶ユニット ４、５─ローカル記憶ユニット
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年７月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 マルチプロセッサシステム及びその同
期方法

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 同期元プロセッサ（１）と、少なくとも
    １つの同期先プロセッサ（２）と、前記同期元プロセッ
    サと前記同期先プロセッサとの共通記憶手段（３）と、
    前記同期先プロセッサ専用のローカル記憶手段（５）と
    を具備するマルチプロセッサシステムにおいて、 前記同期元プロセッサは、前記共通記憶手段の値（Ｓ）
    を所定値だけインクリメントして更新する第１の更新手
    段を具備し、 前記同期先プロセッサは、 前記ローカル記憶手段の値（Ｌ）を前記所定値だけイン
    クリメントして更新する第２の更新手段と、 前記共通記憶手段の値と前記ローカル記憶手段の値とを
    比較する比較手段と、 該比較の結果に応じて前記同期元プロセッサの動作との
    同期をとる同期手段とを具備するマイクロプロセッサシ
    ステム。
  2. 【請求項２】 前記比較手段は前記共通記憶手段の値が
    前記ローカル記憶手段の値以上か否かを判別し、 前記同期手段は前記共通記憶手段の値が前記ローカル記
    憶手段の値以上のときに前記同期元プロセッサの動作と
    の同期をとる請求項１に記載のマルチプロセッサシステ
    ム。
  3. 【請求項３】 さらに、前記同期先プロセッサは前記比
    較手段が前記共通記憶手段の値が前記ローカル記憶手段
    の値未満と判別したときには該共通記憶手段の値が前記
    ローカル記憶手段の値以上となるまで前記比較手段を繰
    返し実行させる繰返手段を具備する請求項２に記載のマ
    ルチプロセッサシステム。
  4. 【請求項４】 同期元プロセッサ（１）と、少なくとも
    １つの同期先プロセッサ（２）と、前記同期元プロセッ
    サと前記同期元プロセッサとの共通記憶手段（３）と、
    前記同期先プロセッサ専用のローカル記憶手段（５）と
    を具備するマルチプロセッサシステムにおいて、 前記同期元プロセッサは、 前記共通記憶手段の値（Ｓ）を読出す第１の読出手段
    と、 該読出された共通記憶手段の値を所定値だけインクリメ
    ントする第１の加算手段と、 該インクリメントされた共通記憶手段の値を該共通記憶
    手段に書込む第１の書込手段と、 を具備し、 前記同期先プロセッサは、 前記ローカル記憶手段の値（Ｌ）を読出す第２の読出手
    段と、 該読出されたローカル記憶手段の値を前記所定値だけイ
    ンクリメントする第２の加算手段と、 該インクリメントされたローカル記憶手段の値を該ロー
    カル記憶手段に書込む第２の書込手段と、 該共通記憶手段の値が前記ローカル記憶手段の値以上か
    否かを判別する判別手段と、 前記共通記憶手段の値が前記ローカル記憶手段の値以上
    のときに前記同期元プロセッサの動作と同期をとる同期
    手段と、 を具備するマルチプロセッサシステム。
  5. 【請求項５】 さらに、前記同期先プロセッサは前記判
    別手段が前記共通記憶手段の値が前記ローカル記憶手段
    の値未満と判別したときには該共通記憶手段の値が前記
    ローカル記憶手段の値以上となるまで前記判別手段を繰
    返し実行させる繰返手段を具備する請求項４に記載のマ
    ルチプロセッサシステム。
  6. 【請求項６】 同期元プロセッサ（１）と、少なくとも
    １つの同期先プロセッサ（２）と、前記同期元プロセッ
    サと前記同期先プロセッサとの共通記憶手段（３）と、
    前記同期先プロセッサ専用のローカル記憶手段（５）と
    を具備するマルチプロセッサシステムの同期方法におい
    て、 前記同期元プロセッサの動作方法は、 該同期元プロセッサの専用ルーチン実行する複数の第１
    の独立実行ステップと、 該各複数の第１の独立実行ステップ間にて実行する第１
    の同期ステップと、 を具備し、 該第１の同期ステップは、 前記共通記憶手段の値（Ｓ）を読出すステップと、 該読出された共通記憶手段の値を所定値だけインクリメ
    ントするステップと、 該インクリメントされた共通記憶手段の値を該共通記憶
    手段に書込むステップと、 を具備し、 前記同期先プロセッサの動作方法は、 該同期先プロセッサの専用ルーチンを実行する複数の第
    ２の独立実行ステップと、 該各複数の第２の独立実行ステップ間にて実行する第２
    の同期ステップと、 を具備し、 該第２の同期ステップは、 前記ローカル記憶手段の値（Ｌ）を読出すステップと、 該読出されたローカル記憶手段の値を前記所定値だけイ
    ンクリメントするステップと、 該インクリメントされたローカル記憶手段の値を該ロー
    カル記憶手段に書込むステップと、 該共通記憶手段の値が前記ローカル記憶手段の値以上か
    否かを判別するステップと、 前記共通記憶手段の値が前記ローカル記憶手段の値以上
    のときに前記同期元プロセッサの動作と同期をとるステ
    ップと、 を具備するマルチプロセッサシステムの同期方法。
  7. 【請求項７】 さらに、前記同期先プロセッサの動作方
    法は前記判別ステップが前記共通記憶手段の値が前記ロ
    ーカル記憶手段の値未満と判別したときには該共通記憶
    手段の値が前記ローカル記憶手段の値以上となるまで前
    記判別ステップを繰返し実行させるステップを具備する
    請求項６に記載のマルチプロセッサシステムの同期方
    法。
  8. 【請求項８】 同期元プロセッサ（１）と、少なくとも
    １つの周期先プロセッサ（２）と、前記同期元プロセッ
    サと前記同期先プロセッサとの共通記憶手段（３）と、
    前記同期先プロセッサ専用のローカル記憶手段（５）と
    を具備するマルチプロセッサシステムにおいて、 前記同期元プロセッサは、前記共通記憶手段の値（Ｓ）
    を所定値だけディクリメントして更新する第１の更新手
    段を具備し、 前記同期先プロセッサは、 前記ローカル記憶手段の値（Ｌ）を前記所定値だけディ
    クリメントして更新する第２の更新手段と、 前記共通記憶手段の値と前記ローカル記憶手段の値とを
    比較する比較手段と、 該比較の結果に応じて前記同期元プロセッサの動作との
    同期をとる同期手段とを具備するマイクロプロセッサシ
    ステム。
  9. 【請求項９】 前記比較手段は前記共通記憶手段の値が
    前記ローカル記憶手段の値以下か否かを判別し、 前記同期手段は前記共通記憶手段の値が前記ローカル記
    憶手段の値以下のときに前記同期元プロセッサの動作と
    の同期をとる請求項８に記載のマルチプロセッサシステ
    ム。
  10. 【請求項１０】 さらに、前記同期先プロセッサは前記
    比較手段が前記共通記憶手段の値が前記ローカル記憶手
    段の値を越えていると判別したときには該共通記憶手段
    の値が前記ローカル記憶手段の値以下となるまで前記比
    較手段を繰返し実行させる繰返手段を具備する請求項９
    に記載のマルチプロセッサシステム。
  11. 【請求項１１】 同期元プロセッサ（１）と、少なくと
    も１つの同期先プロセッサ（２）と、前記同期元プロセ
    ッサと前記同期先プロセッサとの共通記憶手段（３）
    と、前記同期先プロセッサ専用のローカル記憶手段
    （５）とを具備するマルチプロセッサシステムにおい
    て、 前記同期元プロセッサは、 前記共通記憶手段の値（Ｓ）を読出す第１の読出手段
    と、 該読出された共通記憶手段の値を所定値だけディクリメ
    ントする第１の減算手段と、 該ディクリメントされた共通記憶手段の値を該共通記憶
    手段に書込む第１の書込手段と、 を具備し、 前記同期先プロセッサは、 前記ローカル記憶手段の値（Ｌ）を読出す第２の読出手
    段と、 該読出されたローカル記憶手段の値を前記所定値だけデ
    ィクリメントする第２の減算手段と、 該ディクリメントされたローカル記憶手段の値を該ロー
    カル記憶手段に書込む第２の書込手段と、 該共通記憶手段の値が前記ローカル記憶手段の値以上か
    否かを判別する判別手段と、 前記共通記憶手段の値が前記ローカル記憶手段の値以下
    のときに前記同期元プロセッサの動作と同期をとる同期
    手段と、 を具備するマルチプロセッサシステム。
  12. 【請求項１２】 さらに、前記同期先プロセッサは前記
    判別手段が前記共通記憶手段の値が前記ローカル記憶手
    段の値を越えていると判別したときには該共通記憶手段
    の値が前記ローカル記憶手段の値以下となるまで前記判
    別手段を繰返し実行させる繰返手段を具備する請求項１
    １に記載のマルチプロセッサシステム。
  13. 【請求項１３】 同期元プロセッサ（１）と、少なくと
    も１つの同期先プロセッサ（２）と、前記同期元プロセ
    ッサと前記同期先プロセッサとの共通記憶手段（３）
    と、前記同期先プロセッサ専用のローカル記憶手段
    （５）とを具備するマルチプロセッサシステムの同期方
    法において、 前記同期元プロセッサの動作方法は、 該同期元プロセッサの専用ルーチン実行する複数の第１
    の独立実行ステップと、 該各複数の第１の独立実行ステップ間にて実行する第１
    の同期ステップと、 を具備し、 該第１の同期ステップは、 前記共通記憶手段の値（Ｓ）を読出すステップと、 該読出された共通記憶手段の値を所定値だけディクリメ
    ントするステップと、 該ディクリメントされた共通記憶手段の値を該共通記憶
    手段に書込む第１の書込むステップと、 を具備し、 前記同期先プロセッサの動作方法は、 該同期先プロセッサの専用ルーチンを実行する複数の第
    ２の独立実行ステップと、 該各複数の第２の独立実行ステップ間にて実行する第２
    の同期ステップと、 を具備し、 該第２の同期ステップは、 前記ローカル記憶手段の値（Ｌ）を読出すステップと、 該読出されたローカル記憶手段の値を前記所定値だけデ
    ィクリメントするステップと、 該ディクリメントされたローカル記憶手段の値を該ロー
    カル記憶手段に書込む第２の書込むステップと、 該共通記憶手段の値が前記ローカル記憶手段の値以下か
    否かを判別するステップと、 前記共通記憶手段の値が前記ローカル記憶手段の値以下
    のときに前記同期元プロセッサの動作と同期をとるステ
    ップと、 を具備するマルチプロセッサシステムの同期方法。
  14. 【請求項１４】 さらに、前記同期先プロセッサの動作
    方法は前記判別ステップが前記共通記憶手段の値が前記
    ローカル記憶手段の値を越えていると判別したときには
    該共通記憶手段の値が前記ローカル記憶手段の値以下と
    なるまで前記判別ステップを繰返し実行させるステップ
    を具備する請求項１３に記載のマルチプロセッサシステ
    ムの同期方法。
JP14835896A 1996-05-17 1996-05-17 マルチプロセッサシステム及びその同期方法 Pending JPH09305546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14835896A JPH09305546A (ja) 1996-05-17 1996-05-17 マルチプロセッサシステム及びその同期方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14835896A JPH09305546A (ja) 1996-05-17 1996-05-17 マルチプロセッサシステム及びその同期方法

Publications (1)

Publication Number Publication Date
JPH09305546A true JPH09305546A (ja) 1997-11-28

Family

ID=15450978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14835896A Pending JPH09305546A (ja) 1996-05-17 1996-05-17 マルチプロセッサシステム及びその同期方法

Country Status (1)

Country Link
JP (1) JPH09305546A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7191294B2 (en) 2003-08-25 2007-03-13 Hitachi, Ltd. Method for synchronizing processors in a multiprocessor system
WO2009090964A1 (ja) * 2008-01-17 2009-07-23 Nec Corporation 同期制御方法および情報処理装置
JP2012244529A (ja) * 2011-05-23 2012-12-10 Renesas Electronics Corp データ処理システム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7191294B2 (en) 2003-08-25 2007-03-13 Hitachi, Ltd. Method for synchronizing processors in a multiprocessor system
WO2009090964A1 (ja) * 2008-01-17 2009-07-23 Nec Corporation 同期制御方法および情報処理装置
JP5246603B2 (ja) * 2008-01-17 2013-07-24 日本電気株式会社 同期制御方法および情報処理装置
US8555291B2 (en) 2008-01-17 2013-10-08 Nec Corporation Synchronization control method and information processing device
JP2012244529A (ja) * 2011-05-23 2012-12-10 Renesas Electronics Corp データ処理システム
US8923682B2 (en) 2011-05-23 2014-12-30 Renesas Electronics Corporation Data processing system
US9742966B2 (en) 2011-05-23 2017-08-22 Renesas Electronics Corporation Data processing system

Similar Documents

Publication Publication Date Title
US5375238A (en) Nesting management mechanism for use in loop control system
EP0206654A1 (en) Interrupt generation in a processor
US5410721A (en) System and method for incrementing a program counter
JPH09305546A (ja) マルチプロセッサシステム及びその同期方法
US6016541A (en) Instruction controlling system and method thereof
JP3058430B2 (ja) キースキャン装置
US5210835A (en) Data processing system having apparatus for increasing the execution speed of bit field instructions
JP2577023B2 (ja) 情報処理装置のアドレス拡張制御方式
US6092143A (en) Mechanism for synchronizing service of interrupts by a plurality of data processors
JPH0831033B2 (ja) データ処理装置
JP2894438B2 (ja) パイプライン処理装置
US3387273A (en) High speed serial processor
JPS5896345A (ja) 階層型演算方式
JPH11161490A (ja) 命令実行サイクル可変回路
JP2000020309A (ja) デジタルシグナルプロセッサ
US20050262330A1 (en) Apparatus and method for masked move to and from flags register in a processor
JP2594140B2 (ja) データ駆動型データ処理装置
US6161174A (en) Pipelined central processor incorporating indicator busy sensing and responsive pipeline timing modification
JP3139011B2 (ja) 固定小数点プロセッサ
JPH0236423A (ja) 退避／復帰レジスタアドレス生成回路
JPS6149695B2 (ja)
JP2763655B2 (ja) 半導体集積回路
JPH06282353A (ja) 時間短縮機能を有するタイマ装置
JPH0695304B2 (ja) デ−タ処理装置
JPH04137139A (ja) 退避／復帰レジスタアドレス生成回路