JPH09293056A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH09293056A JPH09293056A JP8105241A JP10524196A JPH09293056A JP H09293056 A JPH09293056 A JP H09293056A JP 8105241 A JP8105241 A JP 8105241A JP 10524196 A JP10524196 A JP 10524196A JP H09293056 A JPH09293056 A JP H09293056A
- Authority
- JP
- Japan
- Prior art keywords
- program
- data
- connection management
- management device
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
Abstract
(57)【要約】
【課題】 データ処理装置の処理速度を向上する。
【解決手段】 データを処理する複数のデバイス（７
１、７２、７３）と、これらのデバイスに少なくとも一
つづつ対応して設けられ、かつ相互接続された接続管理
装置（１、２、３、４、５、６）を設ける。接続管理装
置（１、２、３、４、５、６）は入力されたプログラム
に従って対応するデバイス上で処理を行い、かつプログ
ラムを相互接続された他の接続管理装置（１、２、３、
４、５、６）に出力する。さらに、接続管理装置（１、
２、３、４、５、６）の全てに接続されて、各接続管理
装置（１、２、３、４、５、６）でのプログラムの処理
を管理するプログラム管理装置（７４）を備える。
１、７２、７３）と、これらのデバイスに少なくとも一
つづつ対応して設けられ、かつ相互接続された接続管理
装置（１、２、３、４、５、６）を設ける。接続管理装
置（１、２、３、４、５、６）は入力されたプログラム
に従って対応するデバイス上で処理を行い、かつプログ
ラムを相互接続された他の接続管理装置（１、２、３、
４、５、６）に出力する。さらに、接続管理装置（１、
２、３、４、５、６）の全てに接続されて、各接続管理
装置（１、２、３、４、５、６）でのプログラムの処理
を管理するプログラム管理装置（７４）を備える。
Description
【０００１】
【発明の属する技術分野】この発明は、各デバイス上で
プログラムに従ったデータ処理を行うデータ処理装置に
関する。
プログラムに従ったデータ処理を行うデータ処理装置に
関する。
【０００２】
【従来の技術】図６に示した様な従来型のデータ処理装
置でのデータ処理の一例を、３を加算する場合で、以下
に例示する。 ００００ ＬＯＡＤ Ｈ，３・・・３をＣＰＵのＨレジ
スタにいれる ０００１ ＬＯＡＤ ０１００，Ｈ・・・メモリの１０
０番地にＨレジスタのデータを転送 ０００２ ＩＮ Ｌ，０２００・・・２００番地の入出
力装置からデータをＣＰＵのレジスタに転送 ０００３ ＡＤＤ Ｈ，Ｌ・・・Ｈレジスタのデータと
Ｌレジスタのデータを加算してＨレジスタに入れる ０００４ ＬＯＡＤ ０１０１，Ｈ・・・メモリの１０
１番地にＨレジスタのデータを転送 ０００５ ＯＵＴ ０２０１，Ｈ・・・２００番地の入
出力装置にＣＰＵのＨレジスタデータを転送 上記の例の様に、データは必ずＣＰＵを介して処理され
るため、如何なる処理においてもデータ処理装置の処理
速度はＣＰＵに依存すると言う問題があった。
置でのデータ処理の一例を、３を加算する場合で、以下
に例示する。 ００００ ＬＯＡＤ Ｈ，３・・・３をＣＰＵのＨレジ
スタにいれる ０００１ ＬＯＡＤ ０１００，Ｈ・・・メモリの１０
０番地にＨレジスタのデータを転送 ０００２ ＩＮ Ｌ，０２００・・・２００番地の入出
力装置からデータをＣＰＵのレジスタに転送 ０００３ ＡＤＤ Ｈ，Ｌ・・・Ｈレジスタのデータと
Ｌレジスタのデータを加算してＨレジスタに入れる ０００４ ＬＯＡＤ ０１０１，Ｈ・・・メモリの１０
１番地にＨレジスタのデータを転送 ０００５ ＯＵＴ ０２０１，Ｈ・・・２００番地の入
出力装置にＣＰＵのＨレジスタデータを転送 上記の例の様に、データは必ずＣＰＵを介して処理され
るため、如何なる処理においてもデータ処理装置の処理
速度はＣＰＵに依存すると言う問題があった。
【０００３】
【発明が解決しようとする課題】そこで、この発明は上
記の様な従来技術の問題点を解決して、ＣＰＵの処理速
度に依存せずに高速なデータ処理が可能となるデータ処
理装置を提供することを目的とする。
記の様な従来技術の問題点を解決して、ＣＰＵの処理速
度に依存せずに高速なデータ処理が可能となるデータ処
理装置を提供することを目的とする。
【０００４】
【問題を解決するための手段】この発明によるデータ処
理装置によれば、データを処理する複数のデバイスと、
上記複数のデバイスの各々に少なくとも１つづつ対応し
て設けられるとともに相互接続された接続管理装置であ
って、入力されたプログラムに従って対応するデバイス
上での処理を行い、かつ上記プログラムを相互接続され
た他の接続管理装置に伝送する接続管理装置と、上記接
続管理装置の全てに接続されるとともに、上記プログラ
ムの各接続管理装置での処理を管理するプログラム管理
装置とを備えたデータ処理装置が提供される。
理装置によれば、データを処理する複数のデバイスと、
上記複数のデバイスの各々に少なくとも１つづつ対応し
て設けられるとともに相互接続された接続管理装置であ
って、入力されたプログラムに従って対応するデバイス
上での処理を行い、かつ上記プログラムを相互接続され
た他の接続管理装置に伝送する接続管理装置と、上記接
続管理装置の全てに接続されるとともに、上記プログラ
ムの各接続管理装置での処理を管理するプログラム管理
装置とを備えたデータ処理装置が提供される。
【０００５】
【発明の実施の形態】以下、図示する本発明の一実施例
に基づいて説明する。図１は、本発明のデータ処理装置
の実施例の構成ブロックである。このデータ処理装置は
複数のデバイスである加算回路７１、入出力装置７２及
びメモリー７３を含み、それぞれのデバイスの入出力ポ
ートには各一つづつの接続管理装置１、２、３、４、
５、６が接続されている。これらの接続管理装置１、
２、３、４、５、６はそれぞれ相互に接続されていると
ともに、一つのプログラム管理装置７４に集約的に接続
されている。この図中で入出力装置７２は後段で詳述す
るプログラムの入出力を行う入出力装置であって、加算
回路は図５で示されるような入力Ａ、Ｂと出力を有する
加算回路で構成され、メモリ７３はプログラムに従った
データの書き込み、又は格納されたデータの読出が行わ
れる。ここで、図１に示すデータ処理装置で取り扱われ
るプログラムの文法構成及び各部の働きの一例を説明す
る。
に基づいて説明する。図１は、本発明のデータ処理装置
の実施例の構成ブロックである。このデータ処理装置は
複数のデバイスである加算回路７１、入出力装置７２及
びメモリー７３を含み、それぞれのデバイスの入出力ポ
ートには各一つづつの接続管理装置１、２、３、４、
５、６が接続されている。これらの接続管理装置１、
２、３、４、５、６はそれぞれ相互に接続されていると
ともに、一つのプログラム管理装置７４に集約的に接続
されている。この図中で入出力装置７２は後段で詳述す
るプログラムの入出力を行う入出力装置であって、加算
回路は図５で示されるような入力Ａ、Ｂと出力を有する
加算回路で構成され、メモリ７３はプログラムに従った
データの書き込み、又は格納されたデータの読出が行わ
れる。ここで、図１に示すデータ処理装置で取り扱われ
るプログラムの文法構成及び各部の働きの一例を説明す
る。
【０００６】以下に記述構成を説明する。 １♯ｍ１＋ｓ１、ｎ１；ｍ２＋ｓ２、ｎ２；・・・；＄
ｑ＠ このプログラム例において、 １：プログラム番号で発生順にプログラム管理装置７４
によって番号付けされる。 ♯：プログラム番号区切り記号で、この記号以降は経路
情報、条件情報、データ等が記述される。 ｍ：移動先の接続管理装置番号（経路情報）が記述され
る。 ｓ：サブ番号であって、メモリ等の場合の様にデバイス
がアドレスを必要する場合に付される。 ｎ：移動条件（条件情報） ｎ＝０ 無条件で次の接続管理装置に移動する。 ｎ＝１〜∞ プログラム番号１〜∞のプログラムの終了
を待って次の接続管理装置に移動する。 ｎ＝？ 接続されているデバイスの応答を待って、次の
接続管理装置に移動。 ；：経路、条件区切り記号で、この記号で区切ることに
より、複数次の移動先を記述する。 ＄：データ記号であって、この記号のあとはデータであ
ることを示す。 ｑ：データを示し、データが無い時は取り入れ、有る場
合は出力を示す。 ＠：プログラム終了記号
ｑ＠ このプログラム例において、 １：プログラム番号で発生順にプログラム管理装置７４
によって番号付けされる。 ♯：プログラム番号区切り記号で、この記号以降は経路
情報、条件情報、データ等が記述される。 ｍ：移動先の接続管理装置番号（経路情報）が記述され
る。 ｓ：サブ番号であって、メモリ等の場合の様にデバイス
がアドレスを必要する場合に付される。 ｎ：移動条件（条件情報） ｎ＝０ 無条件で次の接続管理装置に移動する。 ｎ＝１〜∞ プログラム番号１〜∞のプログラムの終了
を待って次の接続管理装置に移動する。 ｎ＝？ 接続されているデバイスの応答を待って、次の
接続管理装置に移動。 ；：経路、条件区切り記号で、この記号で区切ることに
より、複数次の移動先を記述する。 ＄：データ記号であって、この記号のあとはデータであ
ることを示す。 ｑ：データを示し、データが無い時は取り入れ、有る場
合は出力を示す。 ＠：プログラム終了記号
【０００７】次に、図２に接続管理装置１、２、３、
４、５、６の詳細構成図を示す。この図２において、接
続管理装置は他の接続管理装置にそれぞれ独立して接続
される入出力制御部１０１ａ〜１０１ｎを有し、図４で
詳述する制御線Ｃで入出力が切り換えられる。この入出
力制御部１０１ａ〜１０１ｎの入力側はＡＮＤ回路１０
２を介して受信バッファー１０３に接続され、デコーダ
１０４、デユプレクサ１０５を介してレジスタ１０６に
接続される。
４、５、６の詳細構成図を示す。この図２において、接
続管理装置は他の接続管理装置にそれぞれ独立して接続
される入出力制御部１０１ａ〜１０１ｎを有し、図４で
詳述する制御線Ｃで入出力が切り換えられる。この入出
力制御部１０１ａ〜１０１ｎの入力側はＡＮＤ回路１０
２を介して受信バッファー１０３に接続され、デコーダ
１０４、デユプレクサ１０５を介してレジスタ１０６に
接続される。
【０００８】このレジスタ１０６は、プログラム管理装
置によって登録されるプログラム番号を格納する領域
Ａ、現時点で接続されている相手先接続管理装置番号を
格納する領域Ｂ１、メモリ等のアドレスを格納するサブ
アドレスの領域Ｃ、移動条件を格納する条件情報の領域
Ｄ、次の接続管理装置の番号を格納する次接続管理装置
番号の領域Ｂ２、項目Ｄ以降をまとめたＤ後からデータ
までの情報の領域Ｅ、データを格納する領域Ｆ、プログ
ラム終了記号を格納するプログラム終了記号の領域Ｇか
ら構成される。
置によって登録されるプログラム番号を格納する領域
Ａ、現時点で接続されている相手先接続管理装置番号を
格納する領域Ｂ１、メモリ等のアドレスを格納するサブ
アドレスの領域Ｃ、移動条件を格納する条件情報の領域
Ｄ、次の接続管理装置の番号を格納する次接続管理装置
番号の領域Ｂ２、項目Ｄ以降をまとめたＤ後からデータ
までの情報の領域Ｅ、データを格納する領域Ｆ、プログ
ラム終了記号を格納するプログラム終了記号の領域Ｇか
ら構成される。
【０００９】このレジスタ１０６のなかの領域Ｃ、Ｆの
内容はデバイスに転送され、デバイスからの出力データ
とともにレジスタ１０８に転送される。レジスタ１０８
はプログラム番号の領域Ａ’，次接続管理装置番号の領
域Ｂ２’，Ｄ後からデータまでの情報の領域Ｅ，デバイ
スからのデータを格納する領域Ｆ’及びプログラム終了
記号の領域Ｇ’で構成される。また、レジスタ１０６の
条件情報の領域Ｄの内容は条件判断装置１０７でプログ
ラム番号が判断されてプログラム管理装置７４に送られ
る。さらに条件判別装置１０７の出力とレジスタ１０８
の内容は出力判別ブロック１０９に転送され、出力判別
ブロック１０９は送信バッファ１１１とデュプレクサ１
１０に送られ、レジスタ１０８の内容が送信バッファ１
１１からデュプレクサ１１０を介して入出力制御部１０
１ａ〜１０１ｎから次接続管理装置番号レジスタＢ２’
に指定された接続管理装置またはプログラム管理装置に
プログラムが転送される。送信バッファ１１１に、レジ
スタ１０８の内容が転送されると、レジスタ１０８およ
び１０６は次のプログラムの受信に備えてリセットされ
る。次に、図３に示したプログラム管理装置７４の詳細
ブロック構成を説明する。プログラム管理装置７４は、
入出力制御部７４１ａ〜７４１ｎによって各接続管理装
置に接続され、各接続管理装置からの入力信号はＡＮＤ
回路７４２、受信バッファ７４３、デコーダ７４４及び
デュプレクサ７４５を介してレジスタ７４６に入力され
る。このレジスタ７４６はプログラム番号を格納するプ
ログラム番号の領域Ａ、接続管理装置の番号を格納する
接続管理装置番号の領域Ｂ、及びその他のデータを格納
する領域Ｃで構成される。
内容はデバイスに転送され、デバイスからの出力データ
とともにレジスタ１０８に転送される。レジスタ１０８
はプログラム番号の領域Ａ’，次接続管理装置番号の領
域Ｂ２’，Ｄ後からデータまでの情報の領域Ｅ，デバイ
スからのデータを格納する領域Ｆ’及びプログラム終了
記号の領域Ｇ’で構成される。また、レジスタ１０６の
条件情報の領域Ｄの内容は条件判断装置１０７でプログ
ラム番号が判断されてプログラム管理装置７４に送られ
る。さらに条件判別装置１０７の出力とレジスタ１０８
の内容は出力判別ブロック１０９に転送され、出力判別
ブロック１０９は送信バッファ１１１とデュプレクサ１
１０に送られ、レジスタ１０８の内容が送信バッファ１
１１からデュプレクサ１１０を介して入出力制御部１０
１ａ〜１０１ｎから次接続管理装置番号レジスタＢ２’
に指定された接続管理装置またはプログラム管理装置に
プログラムが転送される。送信バッファ１１１に、レジ
スタ１０８の内容が転送されると、レジスタ１０８およ
び１０６は次のプログラムの受信に備えてリセットされ
る。次に、図３に示したプログラム管理装置７４の詳細
ブロック構成を説明する。プログラム管理装置７４は、
入出力制御部７４１ａ〜７４１ｎによって各接続管理装
置に接続され、各接続管理装置からの入力信号はＡＮＤ
回路７４２、受信バッファ７４３、デコーダ７４４及び
デュプレクサ７４５を介してレジスタ７４６に入力され
る。このレジスタ７４６はプログラム番号を格納するプ
ログラム番号の領域Ａ、接続管理装置の番号を格納する
接続管理装置番号の領域Ｂ、及びその他のデータを格納
する領域Ｃで構成される。
【００１０】これらのレジスタ７４６の領域Ａ、Ｂ、Ｃ
の値はインバータ７４９、ＡＮＤ回路７４８及びカウン
タ７４７を介してプログラム番号を管理する管理テーブ
ル７５３のプログラム番号の値（Ｄ0 〜Ｄn ) として入
力される。またレジスタ７４６の領域Ａ、Ｂ、Ｃの値は
インバータ７５０、を介してＮＡＮＤ回路７５１に入力
され、ＮＡＮＤ回路７５１の出力はＡＮＤ回路７４８の
出力とともにＯＲ回路７５２を介して管理テーブル７５
３の終了の登録の欄（Ｅ0 〜Ｅn ）に入力される。さら
にカウンタ７４７の出力とレジスタ７４６のＢ、Ｃの値
はレジスタ７５４のＡ’、Ｂ’、Ｃ’の欄に転送され
る。このレジスタ７５４の値Ａ’、Ｂ’、Ｃ’は出力判
別装置７５５、送信バッファ７５６およびデュプレクサ
７５７を介して入出力制御部７４１ａ〜７４１ｎから各
接続管理装置に送出される。また、送信バッファ７５６
の出力でレジスタ７４６、７５４はリセットされる。ま
た、図２の接続管理装置１〜６および図３のプログラム
管理装置７４で用いられる入出力制御部は例えば図４に
示すようなロジック回路構成で制御線Ｃにより、各接続
管理装置１〜６およびプログラム管理装置７４間での入
出力を一方向に切り換えることができる。
の値はインバータ７４９、ＡＮＤ回路７４８及びカウン
タ７４７を介してプログラム番号を管理する管理テーブ
ル７５３のプログラム番号の値（Ｄ0 〜Ｄn ) として入
力される。またレジスタ７４６の領域Ａ、Ｂ、Ｃの値は
インバータ７５０、を介してＮＡＮＤ回路７５１に入力
され、ＮＡＮＤ回路７５１の出力はＡＮＤ回路７４８の
出力とともにＯＲ回路７５２を介して管理テーブル７５
３の終了の登録の欄（Ｅ0 〜Ｅn ）に入力される。さら
にカウンタ７４７の出力とレジスタ７４６のＢ、Ｃの値
はレジスタ７５４のＡ’、Ｂ’、Ｃ’の欄に転送され
る。このレジスタ７５４の値Ａ’、Ｂ’、Ｃ’は出力判
別装置７５５、送信バッファ７５６およびデュプレクサ
７５７を介して入出力制御部７４１ａ〜７４１ｎから各
接続管理装置に送出される。また、送信バッファ７５６
の出力でレジスタ７４６、７５４はリセットされる。ま
た、図２の接続管理装置１〜６および図３のプログラム
管理装置７４で用いられる入出力制御部は例えば図４に
示すようなロジック回路構成で制御線Ｃにより、各接続
管理装置１〜６およびプログラム管理装置７４間での入
出力を一方向に切り換えることができる。
【００１１】次に、このデータ処理装置でプログラムを
実行した場合の動作を説明する。ここでは、上述のプロ
グラム文法と構成で記述される下記のプログラムを実行
する場合について説明する。
実行した場合の動作を説明する。ここでは、上述のプロ
グラム文法と構成で記述される下記のプログラムを実行
する場合について説明する。
【数１】（１，０；６＋１００，０；＄３＠）・・・ ・・・接続管理装置１番にデータ３を入れ、無条件で接
続管理装置６番に移動し接続されているデバイスのアド
レス（１００番地）とデータ３を入れて無条件でプログ
ラム終了。また、
続管理装置６番に移動し接続されているデバイスのアド
レス（１００番地）とデータ３を入れて無条件でプログ
ラム終了。また、
【数２】（４＋２００，？；２，０；＄＠） ・・・ ・・・接続管理装置４番（接続されているデバイスの２
００番地から）からデータの受取をまって、接続管理装
置２番に移動し、受け取ったデータを入れ、無条件でプ
ログラム終了。さらに、
００番地から）からデータの受取をまって、接続管理装
置２番に移動し、受け取ったデータを入れ、無条件でプ
ログラム終了。さらに、
【数３】 （３，１＋２＋？；６＋１０１，０；４＋２００，０；＄＠）・・・ ・・・プログラム１，２の終了及び演算結果を待って接
続管理装置３番からデータを受取、接続管理装置６番
（接続されているデバイスの１０１番地）に受け取った
データを入れ、無条件で接続管理装置４番（２００番
地）に受け取ったデータを入れ、無条件でプログラムを
終了する。
続管理装置３番からデータを受取、接続管理装置６番
（接続されているデバイスの１０１番地）に受け取った
データを入れ、無条件で接続管理装置４番（２００番
地）に受け取ったデータを入れ、無条件でプログラムを
終了する。
【００１２】なお、処理内容は従来例と同様にデータ３
をメモリ７３に記憶するとともに、入出力装置７２から
のデータと加算回路７１で加算し、その結果をメモリー
７３および入出力装置７２に書き込む処理である。
をメモリ７３に記憶するとともに、入出力装置７２から
のデータと加算回路７１で加算し、その結果をメモリー
７３および入出力装置７２に書き込む処理である。
【００１３】デバイスの一つの入出力装置７２からプロ
グラム（１，０；６＋１００，０；＄３＠）が入力さ
れると、接続管理装置４のレジスタ１０８の領域Ｆ’に
ストアされる。こうして、接続管理装置４のレジスタ１
０８の領域Ｆ’にデータとしてストアされたプログラム
（１，０；６＋１００，０；＄３＠）は送信バッファ１
１１に蓄えられる。ここで、出力判別装置１０９がレジ
スタ１０８のストア状況（この場合Ｆ’のみストア）を
判断して、デュプレクサ１１０の出力先がプログラム管
理装置７４に接続される入出力制御装置（１０１ａ〜ｎ
の一つ）となるようにデュプレクサ１１０を制御する。
グラム（１，０；６＋１００，０；＄３＠）が入力さ
れると、接続管理装置４のレジスタ１０８の領域Ｆ’に
ストアされる。こうして、接続管理装置４のレジスタ１
０８の領域Ｆ’にデータとしてストアされたプログラム
（１，０；６＋１００，０；＄３＠）は送信バッファ１
１１に蓄えられる。ここで、出力判別装置１０９がレジ
スタ１０８のストア状況（この場合Ｆ’のみストア）を
判断して、デュプレクサ１１０の出力先がプログラム管
理装置７４に接続される入出力制御装置（１０１ａ〜ｎ
の一つ）となるようにデュプレクサ１１０を制御する。
【００１４】このプログラム管理装置７４に接続される
入出力制御装置は、接続管理装置４とプログラム管理装
置７４とを結ぶ信号線４０の状態を判断して、該当する
制御線ＣがＯＮ状態で、信号線４０の導通状態が一定時
間続いている時点でこのデータをプログラム管理装置７
４に出力する。
入出力制御装置は、接続管理装置４とプログラム管理装
置７４とを結ぶ信号線４０の状態を判断して、該当する
制御線ＣがＯＮ状態で、信号線４０の導通状態が一定時
間続いている時点でこのデータをプログラム管理装置７
４に出力する。
【００１５】この接続管理装置４からのデータは、プロ
グラム管理装置７４の入出力制御装置（７４１ａ〜ｎの
中の接続管理装置４に接続された何れか一つ）、ＡＮＤ
回路７４２、受信バッファ７４３を通して、デュプレク
サ７４５およびデコーダ７４４に加えられる。
グラム管理装置７４の入出力制御装置（７４１ａ〜ｎの
中の接続管理装置４に接続された何れか一つ）、ＡＮＤ
回路７４２、受信バッファ７４３を通して、デュプレク
サ７４５およびデコーダ７４４に加えられる。
【００１６】ここで、デコーダ７４４はデータ中の
（ 、 ； ＋ ♯ ＄ ＠）の各項目を判別してデュ
プレクサ７４５を制御する。デュプレクサ７４５はデコ
ーダ７４４の指示により受信バッファのデータ（１，
０；６＋１００，０；＄３＠）をレジスタ７４６の各領
域に以下の様に振り分ける。 Ａ：空、 Ｂ：１、 Ｃ：０；６＋１００，０；＄３＠
（ 、 ； ＋ ♯ ＄ ＠）の各項目を判別してデュ
プレクサ７４５を制御する。デュプレクサ７４５はデコ
ーダ７４４の指示により受信バッファのデータ（１，
０；６＋１００，０；＄３＠）をレジスタ７４６の各領
域に以下の様に振り分ける。 Ａ：空、 Ｂ：１、 Ｃ：０；６＋１００，０；＄３＠
【００１７】ＡＮＤ回路７４８、インバータ７４９でプ
ログラム番号が付与されていないことを判断して、カウ
ンタ７４７をカウントアップさせる。このカウンタ７４
７の出力（プログラム番号１）はレジスタ７５４の領域
Ａ’にストアされるとともに、プログラム管理テーブル
７５３に出力され、プログラム番号に該当するテーブル
（Ｄ0 からＤn までのひとつ) をディスエーブルする。
ログラム番号が付与されていないことを判断して、カウ
ンタ７４７をカウントアップさせる。このカウンタ７４
７の出力（プログラム番号１）はレジスタ７５４の領域
Ａ’にストアされるとともに、プログラム管理テーブル
７５３に出力され、プログラム番号に該当するテーブル
（Ｄ0 からＤn までのひとつ) をディスエーブルする。
【００１８】ここでレジスタ７５４の内容は以下の様に
なる。 Ａ：１♯、 Ｂ：１、 Ｃ：０；６＋１００，０；＄３＠
なる。 Ａ：１♯、 Ｂ：１、 Ｃ：０；６＋１００，０；＄３＠
【００１９】このレジスタ７５４内のデータ（１♯１、
０；６＋１００，０；＄３＠）は送信バッファ７５６に
送られる。出力判別装置７５５はレジスタ７５４の領域
Ａ’の内容（１♯）を判断してデュプレクサ７５７を制
御する。デュプレクサ７５７は出力判別装置７５５から
の指示により、接続管理装置１と接続されている入出力
制御装置（７４１ａ〜ｎの何れか一つ）に送信バッファ
７５６のデータ（１♯１、０；６＋１００，０；＄３
＠）を出力する。この入出力制御装置は、プログラム管
理装置７４と接続管理装置１とを結ぶ信号線１０の状態
を判断して（上記の場合と同様にＨｉレベルが一定時間
以上持続する時）、データを接続管理装置１に出力す
る。
０；６＋１００，０；＄３＠）は送信バッファ７５６に
送られる。出力判別装置７５５はレジスタ７５４の領域
Ａ’の内容（１♯）を判断してデュプレクサ７５７を制
御する。デュプレクサ７５７は出力判別装置７５５から
の指示により、接続管理装置１と接続されている入出力
制御装置（７４１ａ〜ｎの何れか一つ）に送信バッファ
７５６のデータ（１♯１、０；６＋１００，０；＄３
＠）を出力する。この入出力制御装置は、プログラム管
理装置７４と接続管理装置１とを結ぶ信号線１０の状態
を判断して（上記の場合と同様にＨｉレベルが一定時間
以上持続する時）、データを接続管理装置１に出力す
る。
【００２０】プログラム管理装置７４からのデータは接
続管理装置１の入出力制御装置、ＡＮＤ回路１０２、受
信バッファ１０３を通して接続管理装置１のデュプレク
サ１０５、デコーダ１０５に加えられる。接続管理装置
１のデコーダ１０４は、データ中の各項目（ 、 ；
＋ ♯ ＄ ＠）を判断して、デュプレクサ１０５を制
御する。このデュプレクサ１０５はデコーダ１０４の指
示により受信バッファ１０３のデータ（１♯１、０；６
＋１００，０；＄３＠）をレジスタ１０６の各領域に下
記の様に振り分ける。
続管理装置１の入出力制御装置、ＡＮＤ回路１０２、受
信バッファ１０３を通して接続管理装置１のデュプレク
サ１０５、デコーダ１０５に加えられる。接続管理装置
１のデコーダ１０４は、データ中の各項目（ 、 ；
＋ ♯ ＄ ＠）を判断して、デュプレクサ１０５を制
御する。このデュプレクサ１０５はデコーダ１０４の指
示により受信バッファ１０３のデータ（１♯１、０；６
＋１００，０；＄３＠）をレジスタ１０６の各領域に下
記の様に振り分ける。
【００２１】Ａ：１♯ Ｂ１：１， Ｃ：空 Ｄ：０ Ｂ２：６＋ Ｅ：１００，０；＄ Ｆ：３ Ｇ：＠
【００２２】ここで、レジスタ１０６の領域Ａ，Ｂ２，
Ｅ，Ｇの各データはレジスタ１０８に送られるととも
に、レジスタＣ，Ｆのデータはデバイス（加算回路７
１）に送られ、レジスタＤのデータは条件判断装置１０
７に出力される。レジスタ１０８はレジスタ１０６の
Ａ，Ｂ２，Ｅ，Ｇの各データとデバイス７１からのデー
タを受取それぞれ下記の様に格納する。
Ｅ，Ｇの各データはレジスタ１０８に送られるととも
に、レジスタＣ，Ｆのデータはデバイス（加算回路７
１）に送られ、レジスタＤのデータは条件判断装置１０
７に出力される。レジスタ１０８はレジスタ１０６の
Ａ，Ｂ２，Ｅ，Ｇの各データとデバイス７１からのデー
タを受取それぞれ下記の様に格納する。
【００２３】Ａ’：１♯ Ｂ２’：６＋ Ｅ’：１００，０；＄ Ｆ’：３ Ｇ’：＠
【００２４】こうして格納されたレジスタ１０８のデー
タ（１♯６＋１００，０；＄３＠）は送信バッファ１１
１に送られる。そこで、条件判断装置１０７はレジスタ
１０６領域Ｄの内容（０）を判断して、出力判別装置１
０９をアウトプットイネーブル制御する。出力判別装置
１０９はレジスタ１０８の内容を判断して、デュプレク
サ１１０を制御する。このデュプレクサ１１０は出力判
別装置１０９からの出力により、接続管理装置６と接続
されている入出力制御装置に送信バッファ１１１のデー
タ（１♯６＋１００，０；＄３＠）を出力する。入出力
制御装置は信号線１６の状態を判断して、Ｈｉレベルが
一定時間以上続いている時点で、データを接続管理装置
６に出力する。
タ（１♯６＋１００，０；＄３＠）は送信バッファ１１
１に送られる。そこで、条件判断装置１０７はレジスタ
１０６領域Ｄの内容（０）を判断して、出力判別装置１
０９をアウトプットイネーブル制御する。出力判別装置
１０９はレジスタ１０８の内容を判断して、デュプレク
サ１１０を制御する。このデュプレクサ１１０は出力判
別装置１０９からの出力により、接続管理装置６と接続
されている入出力制御装置に送信バッファ１１１のデー
タ（１♯６＋１００，０；＄３＠）を出力する。入出力
制御装置は信号線１６の状態を判断して、Ｈｉレベルが
一定時間以上続いている時点で、データを接続管理装置
６に出力する。
【００２５】接続管理装置１からのデータは接続管理装
置６の入出力制御装置、受信バッファ１０３を通して接
続管理装置６のデュプレクサ１０５およびデコーダ１０
４に加えられる。ここでデコーダ１０４はデータ中の
（ 、 ； ＋ ♯ ＄ ＠）の各項目を判別してデュ
プレクサ１０５を制御する。このデュプレクサ１０５は
デコーダ１０４の指示により、受信バッファ１０３のデ
ータ（１♯６＋１００，０；＄３＠）をレジスタ１０６
の各領域に下記の様に振り分ける。
置６の入出力制御装置、受信バッファ１０３を通して接
続管理装置６のデュプレクサ１０５およびデコーダ１０
４に加えられる。ここでデコーダ１０４はデータ中の
（ 、 ； ＋ ♯ ＄ ＠）の各項目を判別してデュ
プレクサ１０５を制御する。このデュプレクサ１０５は
デコーダ１０４の指示により、受信バッファ１０３のデ
ータ（１♯６＋１００，０；＄３＠）をレジスタ１０６
の各領域に下記の様に振り分ける。
【００２６】Ａ：１♯ Ｂ１：６＋ Ｃ：１００ Ｄ：０ Ｂ２：空 Ｅ：＄ Ｆ：３ Ｇ：＠
【００２７】レジスタ１０６の各領域Ａ、Ｂ２、Ｅ、Ｇ
のデータはレジスタ１０８に送られるとともに、領域
Ｃ、Ｆのデータはデバイス７３（メモリの１００番地）
に送られ、領域Ｄのデータは条件判断装置１０７に送ら
れる。
のデータはレジスタ１０８に送られるとともに、領域
Ｃ、Ｆのデータはデバイス７３（メモリの１００番地）
に送られ、領域Ｄのデータは条件判断装置１０７に送ら
れる。
【００２８】レジスタ１０８はレジスタ１０６およびデ
バイス７３からのデータを受取り、以下の様に格納す
る。 Ａ’：１♯ Ｂ２’：空 Ｅ’：＄ Ｆ’：３ Ｇ’：＠
バイス７３からのデータを受取り、以下の様に格納す
る。 Ａ’：１♯ Ｂ２’：空 Ｅ’：＄ Ｆ’：３ Ｇ’：＠
【００２９】レジスタ１０８のデータ（１♯＄３＠）は
送信バッファ１１１に送られる。一方条件判断装置１０
７はレジスタ１０６のＤの内容（０）を判断して、出力
判別装置１０９をアウトプットイネーブル制御する。出
力判別装置１０９はレジスタ１０８の内容を判断してデ
ュプレクサ１１０を制御する。デュプクレクサ１１０は
出力判別装置１０９の出力により、（Ｂ２’が空）、プ
ログラム管理装置７４と接続されている入出力管理装置
に送信バッファ１１１のデータ（１♯＄３＠）を送信す
る。この入出力制御装置は信号線６０の状態を判断し
て、Ｈｉレベルが一定時間以上続いている時点で、デー
タをプログラム管理装置７４に出力する。
送信バッファ１１１に送られる。一方条件判断装置１０
７はレジスタ１０６のＤの内容（０）を判断して、出力
判別装置１０９をアウトプットイネーブル制御する。出
力判別装置１０９はレジスタ１０８の内容を判断してデ
ュプレクサ１１０を制御する。デュプクレクサ１１０は
出力判別装置１０９の出力により、（Ｂ２’が空）、プ
ログラム管理装置７４と接続されている入出力管理装置
に送信バッファ１１１のデータ（１♯＄３＠）を送信す
る。この入出力制御装置は信号線６０の状態を判断し
て、Ｈｉレベルが一定時間以上続いている時点で、デー
タをプログラム管理装置７４に出力する。
【００３０】接続管理装置６からのデータは、プログラ
ム管理装置７４の入出力制御装置（７４１ａ〜ｎの一
つ）、ＡＮＤ回路１０２、受信バッファ７４３を通して
デュプレクサ７４５及びデコーダ７４４に加えられる。
デコーダ７４４はデータ中の各項目（ 、 ； ＋ ♯
＄ ＠）を判断して、デュプレクサ７４５を制御す
る。デュプレクサ７４５はデコーダ７４４の指示によ
り、受信バッファ７４３の内容（１♯＄３＠）をレジス
タ７４６の各領域に下記の様に振り分ける。
ム管理装置７４の入出力制御装置（７４１ａ〜ｎの一
つ）、ＡＮＤ回路１０２、受信バッファ７４３を通して
デュプレクサ７４５及びデコーダ７４４に加えられる。
デコーダ７４４はデータ中の各項目（ 、 ； ＋ ♯
＄ ＠）を判断して、デュプレクサ７４５を制御す
る。デュプレクサ７４５はデコーダ７４４の指示によ
り、受信バッファ７４３の内容（１♯＄３＠）をレジス
タ７４６の各領域に下記の様に振り分ける。
【００３１】Ａ：１♯ Ｂ：空 Ｃ：＄３＠
【００３２】ここで、インバータ７５０、ＮＡＮＤ７５
１及びＯＲ７５２でプログラムの終了（Ｂが空）を判断
し、プログラム番号（Ａ）に該当するテーブル（Ｄ0 か
らＤ n までのひとつ）をイネーブルする。
１及びＯＲ７５２でプログラムの終了（Ｂが空）を判断
し、プログラム番号（Ａ）に該当するテーブル（Ｄ0 か
らＤ n までのひとつ）をイネーブルする。
【００３３】次にのプログラムがデバイス７２（入出
力装置）から入力され、接続管理装置４のレジスタ１０
８の領域Ｆ’にストアされる。このレジスタ１０８の領
域Ｆ’にストアされたデータ（４＋２００，？；２，
０；＄＠）は送信バッファ１１１に格納される。出力判
別装置１０９はレジスタ１０８のストア状況（この場合
Ｆ’のみストアあり）を判断して、デュプクレクサ１１
０の出力先がプログラム管理装置７４の入出力制御装置
（７４１ａ〜ｎの一つ）となるようにデュプクレクサ１
１０を制御する。接続管理装置４の入出力管理装置は信
号線４０の状態を判断して、Ｈｉレベルが一定時間続い
ている時点で、データとしてのプログラムをプログラム
管理装置７４に出力する。
力装置）から入力され、接続管理装置４のレジスタ１０
８の領域Ｆ’にストアされる。このレジスタ１０８の領
域Ｆ’にストアされたデータ（４＋２００，？；２，
０；＄＠）は送信バッファ１１１に格納される。出力判
別装置１０９はレジスタ１０８のストア状況（この場合
Ｆ’のみストアあり）を判断して、デュプクレクサ１１
０の出力先がプログラム管理装置７４の入出力制御装置
（７４１ａ〜ｎの一つ）となるようにデュプクレクサ１
１０を制御する。接続管理装置４の入出力管理装置は信
号線４０の状態を判断して、Ｈｉレベルが一定時間続い
ている時点で、データとしてのプログラムをプログラム
管理装置７４に出力する。
【００３４】接続管理装置４からのデータは、入出力装
置（７４１ａ〜ｎの一つ）、ＡＮＤ回路７４２、受信バ
ッファ７４３を介して、デュプレクサ７４５及びデコー
ダ７４４に加えられる。デコーダ７４４はデータ中の
（ 、 ； ＋ ♯ ＄ ＠）の各項目を判別してデュ
プレクサ７４５を制御する。このデュプレクサ７４５は
デコーダ７４４の指示により、受信バッファ７４３のデ
ータ（４＋２００，？；２，０；＄＠）をレジスタ７４
６の各領域に以下の様に振り分ける。
置（７４１ａ〜ｎの一つ）、ＡＮＤ回路７４２、受信バ
ッファ７４３を介して、デュプレクサ７４５及びデコー
ダ７４４に加えられる。デコーダ７４４はデータ中の
（ 、 ； ＋ ♯ ＄ ＠）の各項目を判別してデュ
プレクサ７４５を制御する。このデュプレクサ７４５は
デコーダ７４４の指示により、受信バッファ７４３のデ
ータ（４＋２００，？；２，０；＄＠）をレジスタ７４
６の各領域に以下の様に振り分ける。
【００３５】Ａ：空 Ｂ：４、 Ｃ：＋２００、？；２、０；＄＠ 次に、インバータ７４９及びＡＮＤ７４８でプログラム
番号が付与されていないことを判断して、カウンタ７４
７をカウントアップする。カウンタ７４７の出力はレジ
スタ７５４のＡ’にストアされるとともに、プログラム
管理テーブル７５３に出力され、プリグラム番号に該当
するテーブル（Ｄ0 からＤn までのひとつ) をディスエ
ーブルする。またレジスタ７５４は下記の様になる。
番号が付与されていないことを判断して、カウンタ７４
７をカウントアップする。カウンタ７４７の出力はレジ
スタ７５４のＡ’にストアされるとともに、プログラム
管理テーブル７５３に出力され、プリグラム番号に該当
するテーブル（Ｄ0 からＤn までのひとつ) をディスエ
ーブルする。またレジスタ７５４は下記の様になる。
【００３６】Ａ’：２♯ Ｂ’：４、 Ｃ’：＋２００、？；２、０；＄＠
【００３７】次に、このレジスタ７５４のデータ（２♯
４、＋２００，？；２，０；＄＠）は送信バッファ７５
６に送られ、出力判別装置７５５はレジスタ７５４の領
域Ａ’を判断して、デュプレクサ７５７を制御する。デ
ュプレクサ７５７は出力判別装置７５５の出力により、
接続管理装置４と接続されている入出力制御装置に送信
バッファ７５６のデータ（２♯４、＋２００，？；２，
０；＄＠）を出力する。入出力制御装置は信号線１０の
状態を判断して、Ｈｉレベルが一定時間続いている状態
で、データを接続管理装置４に出力する。
４、＋２００，？；２，０；＄＠）は送信バッファ７５
６に送られ、出力判別装置７５５はレジスタ７５４の領
域Ａ’を判断して、デュプレクサ７５７を制御する。デ
ュプレクサ７５７は出力判別装置７５５の出力により、
接続管理装置４と接続されている入出力制御装置に送信
バッファ７５６のデータ（２♯４、＋２００，？；２，
０；＄＠）を出力する。入出力制御装置は信号線１０の
状態を判断して、Ｈｉレベルが一定時間続いている状態
で、データを接続管理装置４に出力する。
【００３８】プログラム管理装置７４からのデータは、
接続管理装置４の入出力制御装置１０１ａ〜ｎ、ＡＮＤ
回路１０２、受信バッファ１０３を通して、デュプレク
サ１０５、デコーダ１０４に加えられる。デコーダ１０
４はデータ中の（ 、 ；＋ ♯ ＄ ＠）の各項目を
判別してデュプレクサ１０５を制御する。デュプレクサ
１０５はデコーダ１０４の指示により、受信バッファ１
０３のデータ（２♯４、＋２００，？；２，０；＄＠）
を接続管理装置４のレジスタ１０６の各領域に以下の様
に振り分ける。
接続管理装置４の入出力制御装置１０１ａ〜ｎ、ＡＮＤ
回路１０２、受信バッファ１０３を通して、デュプレク
サ１０５、デコーダ１０４に加えられる。デコーダ１０
４はデータ中の（ 、 ；＋ ♯ ＄ ＠）の各項目を
判別してデュプレクサ１０５を制御する。デュプレクサ
１０５はデコーダ１０４の指示により、受信バッファ１
０３のデータ（２♯４、＋２００，？；２，０；＄＠）
を接続管理装置４のレジスタ１０６の各領域に以下の様
に振り分ける。
【００３９】Ａ：２♯ Ｂ１：４＋ Ｃ：２００ Ｄ：？ Ｂ２：２， Ｅ：０；＄ Ｆ：空 Ｇ：＠
【００４０】レジスタ１０６の項目Ａ、Ｂ２、Ｅ、Ｇの
各データはレジスタ１０８に送られるとともに、Ｃ（２
００）、（Ｆ：空）のデータはデバイス７２（入出力装
置）に送られ、Ｄのデータは条件判断装置１０７に送ら
れる。
各データはレジスタ１０８に送られるとともに、Ｃ（２
００）、（Ｆ：空）のデータはデバイス７２（入出力装
置）に送られ、Ｄのデータは条件判断装置１０７に送ら
れる。
【００４１】またレジスタ１０８は、レジスタ１０６お
よびデバイス７２からのデータを受取り以下の様に格納
する。 Ａ’：２♯ Ｂ２’：２、 Ｅ’：０；＄ Ｆ’：Ｘ（デバイスからのデータ） Ｇ’：＠
よびデバイス７２からのデータを受取り以下の様に格納
する。 Ａ’：２♯ Ｂ２’：２、 Ｅ’：０；＄ Ｆ’：Ｘ（デバイスからのデータ） Ｇ’：＠
【００４２】レジスタ１０８のデータ（２♯２，０；＄
Ｘ＠）は送信バアッファ１１１に送られる。条件判断装
置１０７は、レジスタ１０６の項目Ｄを判断するととも
に、レジスタ１０８のＦ’にデータがストアされるのを
待って、出力判別装置１０９をアウトプットイネーブル
制御する。出力判別装置１０９は、レジスタ１０８を判
別して、デュプレクサ１１０を制御し、接続管理装置６
と接続された入出力制御装置１０１ａ〜ｎに送信バッフ
ァ１１１のデータ（２♯２，０；＄Ｘ＠）を出力する。
入出力制御装置１０１ａ〜ｎは信号線２４の状態を判断
して、Ｈｉレベルが一定時間以上続いている時点で、上
記データを接続管理装置２に出力する。
Ｘ＠）は送信バアッファ１１１に送られる。条件判断装
置１０７は、レジスタ１０６の項目Ｄを判断するととも
に、レジスタ１０８のＦ’にデータがストアされるのを
待って、出力判別装置１０９をアウトプットイネーブル
制御する。出力判別装置１０９は、レジスタ１０８を判
別して、デュプレクサ１１０を制御し、接続管理装置６
と接続された入出力制御装置１０１ａ〜ｎに送信バッフ
ァ１１１のデータ（２♯２，０；＄Ｘ＠）を出力する。
入出力制御装置１０１ａ〜ｎは信号線２４の状態を判断
して、Ｈｉレベルが一定時間以上続いている時点で、上
記データを接続管理装置２に出力する。
【００４３】接続管理装置４からのデータは、接続管理
装置２の入出力制御装置１０１ａ〜ｎ、ＡＮＤ回路１０
２、受信バッファ１０３を介してデュプレクサ１０５、
及びデコーダ１０４に加えられる。ここで、デコーダ１
０４は、データ中の（ 、； ＋ ♯ ＄ ＠）の各項
目を判別して、デュプレクサ１０５を制御する。デュプ
レクサ１０５はデコーダの指示により、受信バッファ１
０３のデータ（２♯２，０；＄Ｘ＠）をレジスタ１０６
の各領域に以下の様に振り分ける。
装置２の入出力制御装置１０１ａ〜ｎ、ＡＮＤ回路１０
２、受信バッファ１０３を介してデュプレクサ１０５、
及びデコーダ１０４に加えられる。ここで、デコーダ１
０４は、データ中の（ 、； ＋ ♯ ＄ ＠）の各項
目を判別して、デュプレクサ１０５を制御する。デュプ
レクサ１０５はデコーダの指示により、受信バッファ１
０３のデータ（２♯２，０；＄Ｘ＠）をレジスタ１０６
の各領域に以下の様に振り分ける。
【００４４】Ａ：２♯ Ｂ１：２ Ｃ：空 Ｄ：０ Ｂ２：空 Ｅ：＄ Ｆ：Ｘ Ｇ：＠
【００４５】ここで、接続管理装置２のレジスタ１０６
のＡ、Ｂ２、Ｅ、Ｇの各データはレジスタ１０８に送ら
れるとともに、Ｃ、Ｆのデータはデバイス７１（加算回
路）に送られ、Ｄのデータは条件判断装置１０７に送ら
れる。またレジスタ１０８はレジスタ１０６およびデバ
イス７１からのデータを受取り、以下の様に格納する。
のＡ、Ｂ２、Ｅ、Ｇの各データはレジスタ１０８に送ら
れるとともに、Ｃ、Ｆのデータはデバイス７１（加算回
路）に送られ、Ｄのデータは条件判断装置１０７に送ら
れる。またレジスタ１０８はレジスタ１０６およびデバ
イス７１からのデータを受取り、以下の様に格納する。
【００４６】Ａ’：２♯ Ｂ２’：空 Ｅ’：＄ Ｆ’：Ｘ Ｇ’：＠
【００４７】レジスタ１０８のデータ（２♯＄Ｘ＠）は
送信バッファ１１１に送られる。条件判断装置１０７
は、レジスタ１０６の項目Ｄを判断して出力判別装置１
０９をアウトプットイネーブル制御する。この出力判別
装置１０９はレジスタ１０８の内容を判断してデュプレ
クサ１１０を制御し、Ｂ２が空状態なので、プログラム
管理装７４に接続された入出力制御装置１０１ａ〜ｎに
送信バッファ１１１のデータ（２♯＄Ｘ＠）を出力す
る。入出力制御装置は信号線２０の状態を判断して、Ｈ
ｉレベルが一定時間続いている時点で、上記データをプ
ログラム管理装置７４に出力する。
送信バッファ１１１に送られる。条件判断装置１０７
は、レジスタ１０６の項目Ｄを判断して出力判別装置１
０９をアウトプットイネーブル制御する。この出力判別
装置１０９はレジスタ１０８の内容を判断してデュプレ
クサ１１０を制御し、Ｂ２が空状態なので、プログラム
管理装７４に接続された入出力制御装置１０１ａ〜ｎに
送信バッファ１１１のデータ（２♯＄Ｘ＠）を出力す
る。入出力制御装置は信号線２０の状態を判断して、Ｈ
ｉレベルが一定時間続いている時点で、上記データをプ
ログラム管理装置７４に出力する。
【００４８】接続管理装置２からのデータはプログラム
管理装置７４の入出力装置７４１ａ〜ｎ、ＡＮＤ回路７
４２、受信バッファ７４３、を介してデュプレクサ７４
５、デコーダ７４４に加えられる。デコーダ７４４はデ
ータ中の（ 、 ； ＋ ♯＄ ＠）の各項目を判別し
てデュプレクサ７４５を制御する。このデュプレクサ７
４５はデコーダ７４４の指示により、受信バッファ７４
３のデータ（２♯＄Ｘ＠）をレジスタ７４６の各領域に
以下の様に振り分ける。
管理装置７４の入出力装置７４１ａ〜ｎ、ＡＮＤ回路７
４２、受信バッファ７４３、を介してデュプレクサ７４
５、デコーダ７４４に加えられる。デコーダ７４４はデ
ータ中の（ 、 ； ＋ ♯＄ ＠）の各項目を判別し
てデュプレクサ７４５を制御する。このデュプレクサ７
４５はデコーダ７４４の指示により、受信バッファ７４
３のデータ（２♯＄Ｘ＠）をレジスタ７４６の各領域に
以下の様に振り分ける。
【００４９】Ａ：２♯ Ｂ：空 Ｃ：＄Ｘ＠
【００５０】次に、インバータ７５０、ＮＡＮＤ７５
１、ＯＲ７５２でプログラムの終了（Ｂが空）を判断
し、プログラム番号（Ａ）に該当するテーブルをイネー
ブルする。
１、ＯＲ７５２でプログラムの終了（Ｂが空）を判断
し、プログラム番号（Ａ）に該当するテーブルをイネー
ブルする。
【００５１】次にのプログラムがデバイス７２（入出
力装置）から入力され接続管理装置４のレジスタ１０８
の領域Ｆ’にストアされる。このレジスタ１０８の領域
Ｆ’にストアされたデータとしてストアされたプログラ
ム（３，１＋２＋？；６＋１０１，０；４＋２００，
０；＄＠）は接続管理装置４の送信バッファ１１１に格
納される。
力装置）から入力され接続管理装置４のレジスタ１０８
の領域Ｆ’にストアされる。このレジスタ１０８の領域
Ｆ’にストアされたデータとしてストアされたプログラ
ム（３，１＋２＋？；６＋１０１，０；４＋２００，
０；＄＠）は接続管理装置４の送信バッファ１１１に格
納される。
【００５２】出力判別装置１０９はレジスタ１０８のス
トア状況（この場合Ｆ’のみストア有り）を判断して、
デュプレクサ１１０の出力先がプログラム管理装置７４
に接続される入出力制御装置１０１ａ〜ｎとなるように
デュプレクサ１１０を制御する。入出力制御装置１０１
ａ〜ｎは信号線４０の状態を判断して、Ｈｉレベルが一
定時間以上続いている時点で、データをプログラム管理
装置７４に出力する。
トア状況（この場合Ｆ’のみストア有り）を判断して、
デュプレクサ１１０の出力先がプログラム管理装置７４
に接続される入出力制御装置１０１ａ〜ｎとなるように
デュプレクサ１１０を制御する。入出力制御装置１０１
ａ〜ｎは信号線４０の状態を判断して、Ｈｉレベルが一
定時間以上続いている時点で、データをプログラム管理
装置７４に出力する。
【００５３】こうして、接続管理装置４からのデータは
プログラム管理装置７４の入出力制御装置７４１ａ〜
ｎ、ＡＮＤ回路７４２、受信バッファ７４３を通してデ
ュプレクサ７４５、デコーダ７４４に加えられる。
プログラム管理装置７４の入出力制御装置７４１ａ〜
ｎ、ＡＮＤ回路７４２、受信バッファ７４３を通してデ
ュプレクサ７４５、デコーダ７４４に加えられる。
【００５４】デコーダ７４４はデータ中の（ 、 ；
＋ ♯ ＄ ＠）の各項目を判別してデュプクレクサ７
４５を制御する。デュプクレクサ７４５はデコーダ７４
４の指示により受信バッファ７４３のデータ（３，１＋
２＋？；６＋１０１，０；４＋２００，？；２，０；＄
＠）をレジスタ７４６の各領域に次の様に振り分ける。
＋ ♯ ＄ ＠）の各項目を判別してデュプクレクサ７
４５を制御する。デュプクレクサ７４５はデコーダ７４
４の指示により受信バッファ７４３のデータ（３，１＋
２＋？；６＋１０１，０；４＋２００，？；２，０；＄
＠）をレジスタ７４６の各領域に次の様に振り分ける。
【００５５】Ａ：空 Ｂ：３， Ｃ：１＋２＋？；６＋１０１，０；４＋２００，０；＄
＠
＠
【００５６】次に、インバータ７４９、ＡＮＤ７４８で
プログラム番号が付与されていなことを判断して、カウ
ンタ７４７をカウントアップさせる。カウンタ７４７の
出力はレジスタ７５４の領域Ａ’にストアされるととも
に、プログラム管理テーブル７５３に出力され、プログ
ラム番号に該当するテーブルをディスエーブルする。レ
ジスタ７５４の内容は以下の様になる。
プログラム番号が付与されていなことを判断して、カウ
ンタ７４７をカウントアップさせる。カウンタ７４７の
出力はレジスタ７５４の領域Ａ’にストアされるととも
に、プログラム管理テーブル７５３に出力され、プログ
ラム番号に該当するテーブルをディスエーブルする。レ
ジスタ７５４の内容は以下の様になる。
【００５７】Ａ’：３♯ Ｂ’：３， Ｃ’：１＋２＋？；６＋１０１，０；４＋２００，０；
＄＠
＄＠
【００５８】ここでレジスタ７５４のデータ（３♯３，
１＋２＋？；６＋１０１，０；４＋２００，０；＄＠）
は送信バッファ７５６に送られる。出力判別装置７５５
はレジスタ７５４の領域Ａ’の内容を判断してデュプレ
クサ７５７を制御し、接続管理装置３と接続されている
入出力制御装置７４１ａ〜ｎに送信バッファ７５６のデ
ータ（３♯３，１＋２＋？；６＋１０１，０；４＋２０
０，０；＄＠）を出力する。入出力制御装置は信号線３
０の状態を判断して、Ｈｉレベルが一定時間以上続いて
いる時点で、データを接続管理装置３に出力する。
１＋２＋？；６＋１０１，０；４＋２００，０；＄＠）
は送信バッファ７５６に送られる。出力判別装置７５５
はレジスタ７５４の領域Ａ’の内容を判断してデュプレ
クサ７５７を制御し、接続管理装置３と接続されている
入出力制御装置７４１ａ〜ｎに送信バッファ７５６のデ
ータ（３♯３，１＋２＋？；６＋１０１，０；４＋２０
０，０；＄＠）を出力する。入出力制御装置は信号線３
０の状態を判断して、Ｈｉレベルが一定時間以上続いて
いる時点で、データを接続管理装置３に出力する。
【００５９】プログラム管理装置７４からのデータは接
続管理装置３の入出力制御装置１０１ａ〜ｎ、ＡＮＤ回
路１０２、受信バッファ１０３を介して、デュプレクサ
１０５、デコーダ１０４に加えられえる。接続管理装置
３のデコーダ１０４はデータ中の（ 、 ； ＋ ♯
＄＠）の各項目を判別して、デュプレクサ１０５を制御
する。デュプレクサ１０５はデコーダ１０４の指示によ
り受信バッファ１０３のデータ（３♯３，１＋２＋？；
６＋１０１，０；４＋２００，０；＄＠）をレジスタ１
０６の各領域に以下の様に振り分ける。
続管理装置３の入出力制御装置１０１ａ〜ｎ、ＡＮＤ回
路１０２、受信バッファ１０３を介して、デュプレクサ
１０５、デコーダ１０４に加えられえる。接続管理装置
３のデコーダ１０４はデータ中の（ 、 ； ＋ ♯
＄＠）の各項目を判別して、デュプレクサ１０５を制御
する。デュプレクサ１０５はデコーダ１０４の指示によ
り受信バッファ１０３のデータ（３♯３，１＋２＋？；
６＋１０１，０；４＋２００，０；＄＠）をレジスタ１
０６の各領域に以下の様に振り分ける。
【００６０】Ａ：３♯ Ｂ１：３ Ｃ：空 Ｄ：１＋２＋？； Ｂ２：６＋ Ｅ：１０１，０；４＋２００，０；＄ Ｆ：空 Ｇ：＠
【００６１】このレジスタ１０６のＡ、Ｂ２、Ｅ、Ｇの
各データはレジスタ１０８に送られるとともに、Ｃ
（無）、Ｆ（無）のデータはデバイス７１（加算回路）
に送られ、Ｄのデータは条件判断装置１０７に送られ
る。レジスタ１０８は、レジスタ１０６及びデバイス７
１（加算回路）からデータを受取り、次の様に格納す
る。
各データはレジスタ１０８に送られるとともに、Ｃ
（無）、Ｆ（無）のデータはデバイス７１（加算回路）
に送られ、Ｄのデータは条件判断装置１０７に送られ
る。レジスタ１０８は、レジスタ１０６及びデバイス７
１（加算回路）からデータを受取り、次の様に格納す
る。
【００６２】Ａ’：３♯ Ｂ２’：６＋ Ｅ’：１０１，０；４＋２００，０；＄ Ｆ’：ｙ（７１デバイスからのデータ） Ｇ’：＠
【００６３】レジスタ１０８のデータ（３♯３，１＋２
＋？；６＋１０１，０；４＋２００，０；＄＠）は送信
バッファ１１１に送られる。条件判断装置１０７はレジ
スタ１０６の項目Ｄを判断して、プログラム番号１をプ
ログラム管理装置に出力し、プログラム管理装置からの
プログラム番号１に対応するプログラム管理テーブル７
５３のデータを受取り、プログラム番号２をプログラム
管理装置７３に出力して、プログラム管理テーブル７５
３のプログラム番号２に対応するデータを受取、そし
て、条件判断装置１０７はレジスタの領域Ｆ’にデータ
がストアされるのを待って、接続管理装置３の出力判別
装置１０９をアウトプットイネーブル制御する。
＋？；６＋１０１，０；４＋２００，０；＄＠）は送信
バッファ１１１に送られる。条件判断装置１０７はレジ
スタ１０６の項目Ｄを判断して、プログラム番号１をプ
ログラム管理装置に出力し、プログラム管理装置からの
プログラム番号１に対応するプログラム管理テーブル７
５３のデータを受取り、プログラム番号２をプログラム
管理装置７３に出力して、プログラム管理テーブル７５
３のプログラム番号２に対応するデータを受取、そし
て、条件判断装置１０７はレジスタの領域Ｆ’にデータ
がストアされるのを待って、接続管理装置３の出力判別
装置１０９をアウトプットイネーブル制御する。
【００６４】出力判別装置１０９はレジスタ１０８の内
容を判断して、デュプレクサ１１０を制御し、接続管理
装置６に接続されている入出力制御装置１０１ａ〜ｎに
送信バッファ１１１のデータ（３♯６＋１０１，０；４
＋２００，０；＄＠）を出力する。この入出力制御装置
１０１ａ〜ｎは、信号線２４の状態を判断して、Ｈｉレ
ベルが一定時間以上続いている時点でデータを接続管理
装置６に出力する。
容を判断して、デュプレクサ１１０を制御し、接続管理
装置６に接続されている入出力制御装置１０１ａ〜ｎに
送信バッファ１１１のデータ（３♯６＋１０１，０；４
＋２００，０；＄＠）を出力する。この入出力制御装置
１０１ａ〜ｎは、信号線２４の状態を判断して、Ｈｉレ
ベルが一定時間以上続いている時点でデータを接続管理
装置６に出力する。
【００６５】接続管理装置３からのデータは、接続管理
装置６の入出力制御装置１０１ａ〜ｎ、ＡＮＤ回路１０
２、受信バッファ１０３を介して、デュプクレクサ１０
５、デコーダ１０４に加えられる。ここで、デコーダ１
０４はデータ中の（ 、 ；＋ ♯ ＄ ＠）の各項目
を判別して、デュプクレクサ１０５を制御する。デュプ
クレクサ１０５はデコーダ１０４の指示により、受信バ
ッファ１０３のデータ（３♯６＋１０１，０；４＋２０
０，０；＄＠）をレジスタ１０６の各領域に次の様に振
り分ける。
装置６の入出力制御装置１０１ａ〜ｎ、ＡＮＤ回路１０
２、受信バッファ１０３を介して、デュプクレクサ１０
５、デコーダ１０４に加えられる。ここで、デコーダ１
０４はデータ中の（ 、 ；＋ ♯ ＄ ＠）の各項目
を判別して、デュプクレクサ１０５を制御する。デュプ
クレクサ１０５はデコーダ１０４の指示により、受信バ
ッファ１０３のデータ（３♯６＋１０１，０；４＋２０
０，０；＄＠）をレジスタ１０６の各領域に次の様に振
り分ける。
【００６６】Ａ：３♯ Ｂ１：６＋ Ｃ：１０１ Ｄ：０ Ｂ２：４＋ Ｅ：２００，０；＄ Ｆ：ｙ Ｇ：＠
【００６７】レジスタ１０６の各領域Ａ、Ｂ２、Ｅ、Ｇ
の各データはレジスタ１０８に送られるとともに、Ｃ
（１０１番地）、Ｆ（ｙ）のデータはデバイス７３（メ
モリー）に送られ、Ｄのデータは条件判断装置１０７に
送られる。
の各データはレジスタ１０８に送られるとともに、Ｃ
（１０１番地）、Ｆ（ｙ）のデータはデバイス７３（メ
モリー）に送られ、Ｄのデータは条件判断装置１０７に
送られる。
【００６８】レジスタ１０８は、レジスタ１０６および
デバイス７３からのデータを受取り、次の様に格納す
る。Ａ’：３♯ Ｂ２’：４＋ Ｅ’：２００，０，＄ Ｆ’：ｙ Ｇ’：＠
デバイス７３からのデータを受取り、次の様に格納す
る。Ａ’：３♯ Ｂ２’：４＋ Ｅ’：２００，０，＄ Ｆ’：ｙ Ｇ’：＠
【００６９】このレジスタ１０８のデータ（３♯４＋２
００，０；＄ｙ＠）は送信バッファ１１１に送られる。
条件判断装置１０７は、レジスタ１０６の領域Ｄの内容
を判断して出力判別装置１０９をアウトプットイネーブ
ル制御する。出力判別装置１０９は接続管理装置６のレ
ジスタ１０８の内容を判断してデュプレクサ１１０を制
御し、接続管理装置４と接続されている入出力制御装１
０１ａ〜ｎに送信バッファ１１１のデータ（３♯４＋２
００，０；＄ｙ＠）を出力する。入出力制御装１０１ａ
〜ｎは信号線４６の状態を判断して、Ｈｉレベルが一定
時間以上続いている時点で、データを接続管理装置４に
出力する。
００，０；＄ｙ＠）は送信バッファ１１１に送られる。
条件判断装置１０７は、レジスタ１０６の領域Ｄの内容
を判断して出力判別装置１０９をアウトプットイネーブ
ル制御する。出力判別装置１０９は接続管理装置６のレ
ジスタ１０８の内容を判断してデュプレクサ１１０を制
御し、接続管理装置４と接続されている入出力制御装１
０１ａ〜ｎに送信バッファ１１１のデータ（３♯４＋２
００，０；＄ｙ＠）を出力する。入出力制御装１０１ａ
〜ｎは信号線４６の状態を判断して、Ｈｉレベルが一定
時間以上続いている時点で、データを接続管理装置４に
出力する。
【００７０】接続管理装置６からのデータは、接続管理
装置４の入出力制御装置１０１ａ〜ｎ、ＡＮＤ回路１０
２、受信バッファ１０３を介して、デュプクレクサ及び
デコーダ１０４に加えられる。デコーダ１０４はデータ
中の（ 、 ； ＋ ♯ ＄＠）の各項目を判別してデ
ュプクレクサ１０５を制御する。デュプクレクサ１０５
はデコーダ１０４の指示により、受信バッファ１０３の
データ（３♯４＋２００，０；＄ｙ＠）をレジスタ１０
６の各領域に次の様に振り分ける。
装置４の入出力制御装置１０１ａ〜ｎ、ＡＮＤ回路１０
２、受信バッファ１０３を介して、デュプクレクサ及び
デコーダ１０４に加えられる。デコーダ１０４はデータ
中の（ 、 ； ＋ ♯ ＄＠）の各項目を判別してデ
ュプクレクサ１０５を制御する。デュプクレクサ１０５
はデコーダ１０４の指示により、受信バッファ１０３の
データ（３♯４＋２００，０；＄ｙ＠）をレジスタ１０
６の各領域に次の様に振り分ける。
【００７１】Ａ：３♯ Ｂ１：４＋ Ｃ：２００ Ｄ：０ Ｂ２：空 Ｅ：＄ Ｆ：ｙ Ｇ：＠
【００７２】レジスタ１０６の項目Ａ、Ｂ２、Ｅ、Ｇの
各データはレジスタに送られるとともに、Ｃ（２００番
地），Ｆ（ｙ）のデータはデバイス７２（入出力装置）
に送られ、Ｄのデータは条件判断装置１０７に送られ
る。レジスタ１０８は各データを次の様に格納する。
各データはレジスタに送られるとともに、Ｃ（２００番
地），Ｆ（ｙ）のデータはデバイス７２（入出力装置）
に送られ、Ｄのデータは条件判断装置１０７に送られ
る。レジスタ１０８は各データを次の様に格納する。
【００７３】Ａ’：３♯ Ｂ２’：空 Ｅ’：＄ Ｆ’：ｙ Ｇ’：＠
【００７４】このレジスタ１０８のデータ（３♯＄ｙ
＠）は送信バッファ１１１に送られる。条件判断装置１
０７はレジスタ１０６の内容を判断して、出力判別装置
１０９をアウトプットイネーブル制御する。また、出力
判別装置１０９はレジスタ１０８の内容を判断してデュ
プクレクサ１１０を制御し、プログラム管理装置７４と
接続されている入出力制御装置１０１ａ〜ｎに送信バッ
ファ１１１のデータ（３♯＄ｙ＠）を出力する。入出力
制御装置１０１ａ〜ｎは信号線４６の状態を判断して、
Ｈｉレベルが一定時間以上続いている時点で、データを
プログラム管理装置７４に出力する。
＠）は送信バッファ１１１に送られる。条件判断装置１
０７はレジスタ１０６の内容を判断して、出力判別装置
１０９をアウトプットイネーブル制御する。また、出力
判別装置１０９はレジスタ１０８の内容を判断してデュ
プクレクサ１１０を制御し、プログラム管理装置７４と
接続されている入出力制御装置１０１ａ〜ｎに送信バッ
ファ１１１のデータ（３♯＄ｙ＠）を出力する。入出力
制御装置１０１ａ〜ｎは信号線４６の状態を判断して、
Ｈｉレベルが一定時間以上続いている時点で、データを
プログラム管理装置７４に出力する。
【００７５】接続管理装置４からのデータはプログラム
管理装置７４の入出力制御装置７４１ａ〜ｎ、ＡＮＤ回
路７４２、受信バッファ７４３を介して、デュプクレク
サ７４５、デコーダ７４４に送られる。デコーダ７４４
はデータ中の（ 、 ； ＋♯ ＄ ＠）の各項目を判
別して、デュプレクサ７４５を制御する。デュプレクサ
７４５はデコーダ７４４の指示により、受信バッファ７
４３のデータ（３♯＄ｙ＠）をレジスタ７４６の各領域
に次の様に振り分ける。
管理装置７４の入出力制御装置７４１ａ〜ｎ、ＡＮＤ回
路７４２、受信バッファ７４３を介して、デュプクレク
サ７４５、デコーダ７４４に送られる。デコーダ７４４
はデータ中の（ 、 ； ＋♯ ＄ ＠）の各項目を判
別して、デュプレクサ７４５を制御する。デュプレクサ
７４５はデコーダ７４４の指示により、受信バッファ７
４３のデータ（３♯＄ｙ＠）をレジスタ７４６の各領域
に次の様に振り分ける。
【００７６】Ａ：３♯ Ｂ：空 Ｃ：＄ｙ＠
【００７７】インバータ７５０、ＮＡＮＤ７５１、ＯＲ
７５２でプログラムの終了（Ｂが空）を判断し、プログ
ラム番号（Ａ）に該当するテーブルをイネーブルする。
ここでは、各プログラム、及びの一連の流れに従
ってその動作を説明したが、デバイス７２（入出力装
置）から入力された各プログラムは接続管理装置４とプ
ログラム管理装置７４でプログラム番号を付与する処理
が行われた後は、各装置の空き順で、プログラム内で指
定された経路情報に従って移動先の装置に平行して移動
し、プログラムに記述された処理を実行する。
７５２でプログラムの終了（Ｂが空）を判断し、プログ
ラム番号（Ａ）に該当するテーブルをイネーブルする。
ここでは、各プログラム、及びの一連の流れに従
ってその動作を説明したが、デバイス７２（入出力装
置）から入力された各プログラムは接続管理装置４とプ
ログラム管理装置７４でプログラム番号を付与する処理
が行われた後は、各装置の空き順で、プログラム内で指
定された経路情報に従って移動先の装置に平行して移動
し、プログラムに記述された処理を実行する。
【００７８】以上の実施例では、接続管理装置１番にデ
ータ３を入れ、無条件で接続管理装置６番に移動し接続
されているデバイスのアドレス（１００番地）とデータ
（３）を入れて無条件でプログラム終了するプログラム
（１，０；６＋１００，０；＄３＠）、また、接続管
理装置４番（接続されているデバイスの２００番地か
ら）からデータの受取をまって、接続管理装置２番に移
動し、受け取ったデータを入れ、無条件でプログラム終
了するプログラム（４＋２００，？；２，０；＄
＠）、及び、プログラム１，２の終了及び演算結果を待
って接続管理装置３番からデータを受取、接続管理装置
６番（接続されているデバイスの１０１番地）に受け取
ったデータを入れ、無条件で接続管理装置４番（２００
番地）に受け取ったデータを入れ、無条件でプログラム
を終了するプログラム（３，１＋２＋？；６＋１０
１，０；４＋２００，０；＄＠）の３つのプログラムで
構成される一連の処理を実行するのに際して、一旦、プ
ログラム管理装置７４プログラム番号が付けられて条件
情報の管理が行われれば、プログラム、およびプロ
グラムが接続管理装置３に移動してプログラム、
の終了まで待機するまでの処理は、使用ルート、接続管
理装置、デバイス等がかちあうことは無く処理後先関係
も制限されていないので同時に処理を行うことができ
る。
ータ３を入れ、無条件で接続管理装置６番に移動し接続
されているデバイスのアドレス（１００番地）とデータ
（３）を入れて無条件でプログラム終了するプログラム
（１，０；６＋１００，０；＄３＠）、また、接続管
理装置４番（接続されているデバイスの２００番地か
ら）からデータの受取をまって、接続管理装置２番に移
動し、受け取ったデータを入れ、無条件でプログラム終
了するプログラム（４＋２００，？；２，０；＄
＠）、及び、プログラム１，２の終了及び演算結果を待
って接続管理装置３番からデータを受取、接続管理装置
６番（接続されているデバイスの１０１番地）に受け取
ったデータを入れ、無条件で接続管理装置４番（２００
番地）に受け取ったデータを入れ、無条件でプログラム
を終了するプログラム（３，１＋２＋？；６＋１０
１，０；４＋２００，０；＄＠）の３つのプログラムで
構成される一連の処理を実行するのに際して、一旦、プ
ログラム管理装置７４プログラム番号が付けられて条件
情報の管理が行われれば、プログラム、およびプロ
グラムが接続管理装置３に移動してプログラム、
の終了まで待機するまでの処理は、使用ルート、接続管
理装置、デバイス等がかちあうことは無く処理後先関係
も制限されていないので同時に処理を行うことができ
る。
【００７９】
【発明の効果】この発明よるデータ処理装置によれば、
接続装置間の移動順番を表す経路情報と、接続装置間の
移動条件を表す条件情報とを含むプログラムに基づくデ
ータ処理により、同時に複数の処理が行え、高速なデー
タ処理が行える。
接続装置間の移動順番を表す経路情報と、接続装置間の
移動条件を表す条件情報とを含むプログラムに基づくデ
ータ処理により、同時に複数の処理が行え、高速なデー
タ処理が行える。
【図１】実施例のデータ処理装置全体構成図。
【図２】図１の接続管理装置の詳細構成図。
【図３】図１のプログラム管理装置詳細構成図。
【図４】図２、３の入出力制御装置の詳細構成図。
【図５】図１の加算回路の詳細構成図。
【図６】従来例のデータ演算回路のブロック図。
１、２、３、４、５、６ 接続管理装置 ７１、７２、７３ デバイス ７４ プログラム管理装置 １０１ａ〜ｎ 入出力制御装置 １０２ ＡＮＤ回路 １０３ 受信バッファ １０４ デコーダ １０５ デュプレクサ １０６ レジスタ １０７ 条件判断装置 １０８ レジスタ １０９ 出力判別装置 １１０ デュプレクサ １１１ 送信バッファ ７４１ａ〜ｎ 入出力制御部 ７４２ ＡＮＤ回路 ７４３ 受信バッファ ７４４ デコーダ ７４５ デュプレクサ ７４６ レジスタ ７４７ カウンタ ７４８ ＡＮＤ回路 ７４９、７５０ インバータ ７５１ ＮＡＮ回路 ７５２ ＯＲ回路 ７５３ プログラム管理テーブル ７５４ レジスタ ７５５ 出力判別装置 ７５６ 送信バッファ ７５７ デュプレクサ
Claims (5)
- 【請求項１】 データを処理する複数のデバイスと、 上記複数のデバイスの各々に少なくとも１つづつ対応し
て設けられるとともに相互接続された接続管理装置であ
って、入力されたプログラムに従って対応するデバイス
上での処理を行い、かつ上記プログラムを相互接続され
た他の接続管理装置に伝送する接続管理装置と、 上記接続管理装置の全てに接続されるとともに、上記プ
ログラムの各接続管理装置での処理を管理するプログラ
ム管理装置とを備えたことを特徴とするデータ処理装
置。 - 【請求項２】 請求項第１項に記載のデータ処理装置に
おいて、上記プログラムは少なくとも選択される接続管
理装置までの前記接続管理装置間の移動順序を表す経路
情報と、前記接続管理装置間の移動条件を表す条件情報
とを含み、 前記接続管理装置は上記プログラムの経路情報と条件情
報とに従って該当する選択された接続管理装置に当該プ
ログラムを転送し、 選択された接続管理装置は当該転送されたプログラムに
従って、対応して接続されたデバイス上でプログラムを
実行することを特徴とするデータ処理装置。 - 【請求項３】 請求項第２項に記載のデータ処理装置に
おいて、上記プログラムはさらに処理されるべきデータ
を含み、当該データは上記選択された接続管理装置に接
続された上記デバイスで処理されることを特徴とするデ
ータ処理装置。 - 【請求項４】 請求項第１項に記載のデータ処理装置に
おいて、上記接続管理装置はプログラムが入力される
と、上記プログラム管理装置にアクセスし、当該プログ
ラム管理装置は入力されたプログラムに順次プログラム
番号を付け、上記何れかの接続管理装置からの該当番号
のプログラムの終了の信号を受けると当該プログラムの
終了を記録することを特徴とするデータ処理装置。 - 【請求項５】 請求項第２項に記載のデータ処理装置に
おけるプログラム記述方法であって、 少なくとも処理されるべきデータと、前記接続管理装置
間の移動順番を表す経路情報と、前記接続管理装置間の
移動条件を表す条件情報とからプログラムが記述される
ことを特徴とするプログラム記述方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8105241A JPH09293056A (ja) | 1996-04-25 | 1996-04-25 | データ処理装置 |
| US08/843,191 US6006250A (en) | 1996-04-25 | 1997-04-14 | Data processing system and programming method therefor |
| DE69722707T DE69722707T2 (de) | 1996-04-25 | 1997-04-15 | Datenverarbeitungssystem und Verfahren dafür |
| EP97302578A EP0803824B1 (en) | 1996-04-25 | 1997-04-15 | Data processing system and method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8105241A JPH09293056A (ja) | 1996-04-25 | 1996-04-25 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09293056A true JPH09293056A (ja) | 1997-11-11 |
Family
ID=14402163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8105241A Pending JPH09293056A (ja) | 1996-04-25 | 1996-04-25 | データ処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6006250A (ja) |
| EP (1) | EP0803824B1 (ja) |
| JP (1) | JPH09293056A (ja) |
| DE (1) | DE69722707T2 (ja) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4598356A (en) * | 1983-12-30 | 1986-07-01 | International Business Machines Corporation | Data processing system including a main processor and a co-processor and co-processor error handling logic |
| US4703420A (en) * | 1985-02-28 | 1987-10-27 | International Business Machines Corporation | System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need |
| US4833596A (en) * | 1985-02-28 | 1989-05-23 | International Business Machines Corporation | Logical arrangement for controlling use of different system displays by main processor and co-processor |
| JPH0766365B2 (ja) * | 1985-03-08 | 1995-07-19 | 株式会社日立製作所 | コ・プロセツサ制御方式 |
| JPH0786870B2 (ja) * | 1988-04-15 | 1995-09-20 | 株式会社日立製作所 | コプロセツサのデータ転送制御方法およびその回路 |
| EP0378415A3 (en) * | 1989-01-13 | 1991-09-25 | International Business Machines Corporation | Multiple instruction dispatch mechanism |
| US5121502A (en) * | 1989-12-20 | 1992-06-09 | Hewlett-Packard Company | System for selectively communicating instructions from memory locations simultaneously or from the same memory locations sequentially to plurality of processing |
| FR2699706B1 (fr) * | 1992-12-22 | 1995-02-24 | Bull Sa | Système de transmission de données entre un bus d'ordinateur et un réseau. |
| US5659722A (en) * | 1994-04-28 | 1997-08-19 | International Business Machines Corporation | Multiple condition code branching system in a multi-processor environment |
| US5583964A (en) * | 1994-05-02 | 1996-12-10 | Motorola, Inc. | Computer utilizing neural network and method of using same |
| CA2145921A1 (en) * | 1994-05-10 | 1995-11-11 | Vijay Pochampalli Kumar | Method and apparatus for executing a distributed algorithm or service on a simple network management protocol based computer network |
| US5748468A (en) * | 1995-05-04 | 1998-05-05 | Microsoft Corporation | Prioritized co-processor resource manager and method |
| US5802145A (en) * | 1995-08-03 | 1998-09-01 | Bell Atlantic Network Services, Inc. | Common channel signaling event detection and control |
-
1996
- 1996-04-25 JP JP8105241A patent/JPH09293056A/ja active Pending
-
1997
- 1997-04-14 US US08/843,191 patent/US6006250A/en not_active Expired - Fee Related
- 1997-04-15 DE DE69722707T patent/DE69722707T2/de not_active Expired - Fee Related
- 1997-04-15 EP EP97302578A patent/EP0803824B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69722707T2 (de) | 2004-05-19 |
| EP0803824B1 (en) | 2003-06-11 |
| EP0803824A3 (en) | 1998-09-02 |
| EP0803824A2 (en) | 1997-10-29 |
| US6006250A (en) | 1999-12-21 |
| DE69722707D1 (de) | 2003-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5675736A (en) | Multi-node network with internode switching performed within processor nodes, each node separately processing data and control messages | |
| US3761879A (en) | Bus transport system for selection information and data | |
| EP0198010B1 (en) | Packet switched multiport memory nxm switch node and processing method | |
| KR900006792B1 (ko) | 패킷 스위칭 노드용 로드 평형 회로장치 | |
| JP2758634B2 (ja) | データ伝送装置 | |
| EP0374337B1 (en) | Load balancing technique in shared memory with distributed structure | |
| JP2632074B2 (ja) | データフロー型情報処理装置 | |
| JP3057591B2 (ja) | マルチプロセッサシステム | |
| JPH07262151A (ja) | 並列プロセッサシステムおよびそれに適したパケット廃棄方法 | |
| JPH09293056A (ja) | データ処理装置 | |
| EP0675446B1 (en) | Multi-processor system including priority arbitrator for arbitrating request issued from processors | |
| US7240144B2 (en) | Arbitration of data transfer requests | |
| JP2853652B2 (ja) | プロセッサ間通信におけるパケット送信方法およびその装置 | |
| JPH02245860A (ja) | アクセス制御装置、バスの遊休時間を最小化する方法、ｄｍａ制御装置、及びｄｍａデータ転送方法 | |
| JPH04243460A (ja) | データ伝送装置 | |
| JP3982077B2 (ja) | マルチプロセッサシステム | |
| JP2878160B2 (ja) | 競合調停装置 | |
| JP3609908B2 (ja) | 計算機接続装置 | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| JP2731743B2 (ja) | 通信レジスタ付並列計算機 | |
| JPH064401A (ja) | メモリアクセス回路 | |
| JP3234629B2 (ja) | データ駆動型プロセッサ | |
| KR960004059B1 (ko) | 비동기식 기억장치 접근방법 | |
| JPH03100783A (ja) | データ駆動型プロセッサのデッドロック回避方式 | |
| JPS6347867A (ja) | デユアルｃｐｕ間通信方式 |