JPH09285131A - 昇圧形３相全波整流装置及びその制御方法 - Google Patents
昇圧形３相全波整流装置及びその制御方法Info
- Publication number
- JPH09285131A JPH09285131A JP12098196A JP12098196A JPH09285131A JP H09285131 A JPH09285131 A JP H09285131A JP 12098196 A JP12098196 A JP 12098196A JP 12098196 A JP12098196 A JP 12098196A JP H09285131 A JPH09285131 A JP H09285131A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- switching semiconductor
- pause
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】スイッチング半導体素子のスイッチング損失や
昇圧用インダクタの電力損失を低減し、入力電流波形を
ひずませることなく、制御性に優れた制御方法を提供す
ること。 【構成】３相交流ラインのそれぞれを流れる相電流を検
出する電流検出器４、各相ラインに設けられた昇圧用イ
ンダクタ５、スイッチング半導体素子を３相ブリッジ構
成に接続してなる３相全波整流回路６、平滑用コンデン
サ７、及び前記スイッチング半導体素子を予め決められ
たシーケンスで高周波スイッチングさせる制御回路９を
備え、前記スイッチング半導体素子を交流入力電圧の各
周期Ｔにおいて休止期間を挟みながら前記周期Ｔに比べ
てかなり小さい周期Ｔ１で順次高周波スイッチング動作
させる昇圧形３相全波整流装置の制御方法において、負
荷側電圧に依存するＡＶＲ信号が複数のスイッチング半
導体素子に供給されるのを休止するための休止信号の開
始端と終了端において、前記ＡＶＲ信号が存在するとき
には前記休止信号よりも前記ＡＶＲ信号が優先されるこ
とを特徴とするスイッチング半導体素子の制御方法。
昇圧用インダクタの電力損失を低減し、入力電流波形を
ひずませることなく、制御性に優れた制御方法を提供す
ること。 【構成】３相交流ラインのそれぞれを流れる相電流を検
出する電流検出器４、各相ラインに設けられた昇圧用イ
ンダクタ５、スイッチング半導体素子を３相ブリッジ構
成に接続してなる３相全波整流回路６、平滑用コンデン
サ７、及び前記スイッチング半導体素子を予め決められ
たシーケンスで高周波スイッチングさせる制御回路９を
備え、前記スイッチング半導体素子を交流入力電圧の各
周期Ｔにおいて休止期間を挟みながら前記周期Ｔに比べ
てかなり小さい周期Ｔ１で順次高周波スイッチング動作
させる昇圧形３相全波整流装置の制御方法において、負
荷側電圧に依存するＡＶＲ信号が複数のスイッチング半
導体素子に供給されるのを休止するための休止信号の開
始端と終了端において、前記ＡＶＲ信号が存在するとき
には前記休止信号よりも前記ＡＶＲ信号が優先されるこ
とを特徴とするスイッチング半導体素子の制御方法。
Description
【０００１】
【産業上の利用分野】 本発明は、３相ブリッジ構成に
接続してなるスイッチング半導体素子を高周波スイッチ
ングさせて、各相の入力電流の高調波成分を低減しなが
ら、昇圧された直流出力電圧を負荷に供給する昇圧形３
相全波整流装置及びその制御方法に関する。
接続してなるスイッチング半導体素子を高周波スイッチ
ングさせて、各相の入力電流の高調波成分を低減しなが
ら、昇圧された直流出力電圧を負荷に供給する昇圧形３
相全波整流装置及びその制御方法に関する。
【０００２】
【従来の技術】 ３相交流入力電力を受電してその３相
交流電圧よりも高い直流電圧を負荷に供給する従来の装
置として、図５に示すような回路構成のものがある。図
５により従来装置を説明すると、１Ｕ，１Ｖ，１Ｗはそ
れぞれ３相交流電力を受電する３相交流入力端子、２
Ｕ，２Ｖ，２Ｗは３相交流入力端子１Ｕ，１Ｖ，１Ｗに
それぞれ接続された相ライン、３はこれら相ラインに接
続された回路遮断器、４は各相ラインを流れる電流を検
出する変流器４Ｕ，４Ｖ，４Ｗなどからなる電流検出
器、５Ｕ，５Ｖ，５Ｗは相ライン２Ｕ，２Ｖ，２Ｗにそ
れぞれ接続された昇圧用インダクタ、Ｃ１，Ｃ２，Ｃ３
は各相ライン間に接続されたコンデンサである。
交流電圧よりも高い直流電圧を負荷に供給する従来の装
置として、図５に示すような回路構成のものがある。図
５により従来装置を説明すると、１Ｕ，１Ｖ，１Ｗはそ
れぞれ３相交流電力を受電する３相交流入力端子、２
Ｕ，２Ｖ，２Ｗは３相交流入力端子１Ｕ，１Ｖ，１Ｗに
それぞれ接続された相ライン、３はこれら相ラインに接
続された回路遮断器、４は各相ラインを流れる電流を検
出する変流器４Ｕ，４Ｖ，４Ｗなどからなる電流検出
器、５Ｕ，５Ｖ，５Ｗは相ライン２Ｕ，２Ｖ，２Ｗにそ
れぞれ接続された昇圧用インダクタ、Ｃ１，Ｃ２，Ｃ３
は各相ライン間に接続されたコンデンサである。
【０００３】 また、６は３相ブリッジに接続されたＩ
ＧＢＴ、あるいはトランジスタ、又はバイポーラ静電誘
導トランジスタ（ＢーＳＩＴ）のようなスイッチング半
導体素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６、及びこ
れらのそれぞれに逆並列に備えられたダイオードＤ１，
Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６からなる３相全波整流回
路、７は平滑用コンデンサ、８は負荷、９は前記スイッ
チング半導体素子Ｑ１〜Ｑ６を予め決められたシーケン
スに従ってスイッチング動作させる制御回路、１０は制
御回路９からの制御信号により駆動信号ａ〜ｆを前記ス
イッチング半導体素子Ｑ１〜Ｑ６に供給する駆動回路で
ある。
ＧＢＴ、あるいはトランジスタ、又はバイポーラ静電誘
導トランジスタ（ＢーＳＩＴ）のようなスイッチング半
導体素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６、及びこ
れらのそれぞれに逆並列に備えられたダイオードＤ１，
Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６からなる３相全波整流回
路、７は平滑用コンデンサ、８は負荷、９は前記スイッ
チング半導体素子Ｑ１〜Ｑ６を予め決められたシーケン
スに従ってスイッチング動作させる制御回路、１０は制
御回路９からの制御信号により駆動信号ａ〜ｆを前記ス
イッチング半導体素子Ｑ１〜Ｑ６に供給する駆動回路で
ある。
【０００４】 次に動作説明を簡単に行うと、スイッチ
ング半導体素子Ｑ１〜Ｑ６は３相交流入力の周波数に比
べて十分に高い周波数、例えば可聴音領域を越えた２０
ｋＨｚでそれぞれパルス幅制御、つまり時比率制御され
る。これらスイッチング半導体素子Ｑ１〜Ｑ６は、３相
の内の２相の２個のスイッチング半導体素子が同時にオ
ンし、各相ライン２Ｕ，２Ｖ，２Ｗを流れる電流と直流
出力電圧とに依存してオフ時点が制御される。例えば、
駆動回路１０からスイッチング半導体素子Ｑ２、Ｑ６に
オン駆動信号が与えられたとすると、Ｕ相入力電流は相
ライン２Ｕから昇圧用インダクタ５Ｕ→スイッチング半
導体素子Ｑ２→ダイオードＤ４→昇圧用インダクタ５Ｖ
→相ライン２Ｖに流れ、Ｗ相入力電流は相ライン２Ｗか
ら昇圧用インダクタ５Ｗ→スイッチング半導体素子Ｑ６
→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン２
Ｖに流れる。
ング半導体素子Ｑ１〜Ｑ６は３相交流入力の周波数に比
べて十分に高い周波数、例えば可聴音領域を越えた２０
ｋＨｚでそれぞれパルス幅制御、つまり時比率制御され
る。これらスイッチング半導体素子Ｑ１〜Ｑ６は、３相
の内の２相の２個のスイッチング半導体素子が同時にオ
ンし、各相ライン２Ｕ，２Ｖ，２Ｗを流れる電流と直流
出力電圧とに依存してオフ時点が制御される。例えば、
駆動回路１０からスイッチング半導体素子Ｑ２、Ｑ６に
オン駆動信号が与えられたとすると、Ｕ相入力電流は相
ライン２Ｕから昇圧用インダクタ５Ｕ→スイッチング半
導体素子Ｑ２→ダイオードＤ４→昇圧用インダクタ５Ｖ
→相ライン２Ｖに流れ、Ｗ相入力電流は相ライン２Ｗか
ら昇圧用インダクタ５Ｗ→スイッチング半導体素子Ｑ６
→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン２
Ｖに流れる。
【０００５】 また，Ｖ相入力電流はＵ相入力電流とＷ
相入力電流との和となる。各組の２個のスイッチング半
導体素子が高周波のパルス幅制御信号で制御される期間
は、電源周期の１／６、つまり６０°であり、次の６０
°では次のあらかじめ決められた組の２個のスイッチン
グ半導体素子が高周波パルス幅制御信号で制御されると
いうように、順次６０°の期間づつ高周波パルス幅制御
信号で制御される。そして各相ラインを流れる電流は、
各相電圧に位相が一致する正弦波となるよう制御され
る。
相入力電流との和となる。各組の２個のスイッチング半
導体素子が高周波のパルス幅制御信号で制御される期間
は、電源周期の１／６、つまり６０°であり、次の６０
°では次のあらかじめ決められた組の２個のスイッチン
グ半導体素子が高周波パルス幅制御信号で制御されると
いうように、順次６０°の期間づつ高周波パルス幅制御
信号で制御される。そして各相ラインを流れる電流は、
各相電圧に位相が一致する正弦波となるよう制御され
る。
【０００６】 そしてＵ相入力電流がその基準値に達す
ると、スイッチング半導体素子Ｑ２がターンオフする
が、電流は昇圧用インダクタ５Ｕ→ダイオードＤ１→平
滑用コンデンサ７又は負荷８→昇圧用インダクタ５Ｖ→
相ライン２Ｖ→相ライン２Ｕに流れ、昇圧用インダクタ
５Ｕに蓄えられたエネルギーは負荷側に放出される。ま
た、Ｗ相入力電流がその基準値に達すると、スイッチン
グ半導体素子Ｑ６がターンオフするが、電流は昇圧用イ
ンダクタ５Ｗ→ダイオードＤ５→平滑用コンデンサ７又
は負荷８→ダイオードＤ４→昇圧用インダクタ５Ｖ→相
ライン２Ｖ→相ライン２Ｗに流れ、昇圧用インダクタ５
Ｗに蓄えられたエネルギーは負荷側に放出される
ると、スイッチング半導体素子Ｑ２がターンオフする
が、電流は昇圧用インダクタ５Ｕ→ダイオードＤ１→平
滑用コンデンサ７又は負荷８→昇圧用インダクタ５Ｖ→
相ライン２Ｖ→相ライン２Ｕに流れ、昇圧用インダクタ
５Ｕに蓄えられたエネルギーは負荷側に放出される。ま
た、Ｗ相入力電流がその基準値に達すると、スイッチン
グ半導体素子Ｑ６がターンオフするが、電流は昇圧用イ
ンダクタ５Ｗ→ダイオードＤ５→平滑用コンデンサ７又
は負荷８→ダイオードＤ４→昇圧用インダクタ５Ｖ→相
ライン２Ｖ→相ライン２Ｗに流れ、昇圧用インダクタ５
Ｗに蓄えられたエネルギーは負荷側に放出される
【０００７】 以上の説明からも明らかなように、電源
周期の１／６、つまり６０°毎に３相の内の１相を休止
させているが、その休止の開始と終了は各相電圧に関連
して決められるのに対して、高周波のパルス幅制御信号
の開始と終了は固定周波数の基準パルスと出力電圧値に
関連して決められる。したがって、休止の開始と終了は
パルス幅制御信号に対して任意に発生する。休止信号の
発生と同時にスイッチング半導体素子をオフさせる場合
には、図３の（Ａ），（Ｂ）に示されているように、パ
ルス幅制御信号がパルス幅の途中で終了する場合もあ
り、高周波のパルス幅制御信号のパルス幅がＡＶＲ信号
以外の要因で制御されることになる。この場合にはパル
ス幅はｔ１となり、本来のパルス幅よりも小さくなって
しまう。また、休止信号の終了時において、その終了と
同時にスイッチング半導体素子をオンさせる場合には、
一番最初のパルス幅制御信号のパルス幅の途中からＡＶ
Ｒ信号で制御されることがあり、この場合にもパルス幅
はｔ２となり、本来のパルス幅よりも小さくなってしま
う。
周期の１／６、つまり６０°毎に３相の内の１相を休止
させているが、その休止の開始と終了は各相電圧に関連
して決められるのに対して、高周波のパルス幅制御信号
の開始と終了は固定周波数の基準パルスと出力電圧値に
関連して決められる。したがって、休止の開始と終了は
パルス幅制御信号に対して任意に発生する。休止信号の
発生と同時にスイッチング半導体素子をオフさせる場合
には、図３の（Ａ），（Ｂ）に示されているように、パ
ルス幅制御信号がパルス幅の途中で終了する場合もあ
り、高周波のパルス幅制御信号のパルス幅がＡＶＲ信号
以外の要因で制御されることになる。この場合にはパル
ス幅はｔ１となり、本来のパルス幅よりも小さくなって
しまう。また、休止信号の終了時において、その終了と
同時にスイッチング半導体素子をオンさせる場合には、
一番最初のパルス幅制御信号のパルス幅の途中からＡＶ
Ｒ信号で制御されることがあり、この場合にもパルス幅
はｔ２となり、本来のパルス幅よりも小さくなってしま
う。
【０００８】
【発明が解決しようとする課題】 上述のように休止期
間の開始端ではパルス幅制御信号のパルス幅の途中でそ
のパルス幅制御信号が終了してしまう場合、及び休止期
間の終了端では一番最初のパルス幅制御信号のパルス幅
の途中から有効になる場合には、いずれも不本意ながら
本来のパルス幅より狭くなってしまい、その後しばらく
の間はパルス幅制御に乱れを生じる。パルス幅制御に乱
れを生じると、結果として入力電流波形のひずみが大き
くなるという問題を生じる。
間の開始端ではパルス幅制御信号のパルス幅の途中でそ
のパルス幅制御信号が終了してしまう場合、及び休止期
間の終了端では一番最初のパルス幅制御信号のパルス幅
の途中から有効になる場合には、いずれも不本意ながら
本来のパルス幅より狭くなってしまい、その後しばらく
の間はパルス幅制御に乱れを生じる。パルス幅制御に乱
れを生じると、結果として入力電流波形のひずみが大き
くなるという問題を生じる。
【０００９】 本発明はこのような従来の問題点を解決
し，スイッチング半導体素子のスイッチング損失や昇圧
用インダクタの電力損失を低減することは勿論のこと、
入力電流波形をひずませることなく、制御性に優れた、
及び循環電流による電力損失を低減することを主目的と
している。
し，スイッチング半導体素子のスイッチング損失や昇圧
用インダクタの電力損失を低減することは勿論のこと、
入力電流波形をひずませることなく、制御性に優れた、
及び循環電流による電力損失を低減することを主目的と
している。
【００１０】
【課題を解決するための手段】 第１の本発明は、前記
課題を解決するために、３相交流ラインのそれぞれを流
れる相電流を検出する電流検出器、各相ラインに設けら
れた昇圧用インダクタ、スイッチング半導体素子を３相
ブリッジ構成に接続してなる３相全波整流回路、平滑用
コンデンサ、及び前記スイッチング半導体素子を予め決
められたシーケンスで高周波スイッチングさせる制御回
路を備えた昇圧形３相全波整流装置において、基準パル
スを発生する基準パルス発生器、前記基準パルスと前記
平滑用コンデンサの両端の電圧に少なくとも依存するＡ
ＶＲ信号を形成する比較回路、入力側電圧の周期に依存
する周期を持ち、かつ前記ＡＶＲ信号の周期に比べて大
きな周期をもつ休止信号を形成する休止信号発生回路、
前記休止信号の開始端と終了端を前記基準パルスに同期
させてなる休止設定信号を生ずる休止設定回路、及び前
記ＡＶＲ信号と前記休止設定信号を受けて、休止期間の
開始端と終了端において前記休止信号の影響を受けない
制御信号を生ずる同期論理回路を備えたことを特徴とす
る昇圧形３相全波整流装置を提供するものである。
課題を解決するために、３相交流ラインのそれぞれを流
れる相電流を検出する電流検出器、各相ラインに設けら
れた昇圧用インダクタ、スイッチング半導体素子を３相
ブリッジ構成に接続してなる３相全波整流回路、平滑用
コンデンサ、及び前記スイッチング半導体素子を予め決
められたシーケンスで高周波スイッチングさせる制御回
路を備えた昇圧形３相全波整流装置において、基準パル
スを発生する基準パルス発生器、前記基準パルスと前記
平滑用コンデンサの両端の電圧に少なくとも依存するＡ
ＶＲ信号を形成する比較回路、入力側電圧の周期に依存
する周期を持ち、かつ前記ＡＶＲ信号の周期に比べて大
きな周期をもつ休止信号を形成する休止信号発生回路、
前記休止信号の開始端と終了端を前記基準パルスに同期
させてなる休止設定信号を生ずる休止設定回路、及び前
記ＡＶＲ信号と前記休止設定信号を受けて、休止期間の
開始端と終了端において前記休止信号の影響を受けない
制御信号を生ずる同期論理回路を備えたことを特徴とす
る昇圧形３相全波整流装置を提供するものである。
【００１１】 第２の本発明は、前記課題を解決するた
めに、３相交流ラインのそれぞれを流れる相電流を検出
する電流検出器、各相ラインに設けられた昇圧用インダ
クタ、スイッチング半導体素子を３相ブリッジ構成に接
続してなる３相全波整流回路、平滑用コンデンサ、及び
前記スイッチング半導体素子を予め決められたシーケン
スで高周波スイッチングさせる制御回路を備え、前記ス
イッチング半導体素子を交流入力電圧の各周期Ｔにおい
て休止期間を挟みながら前記周期Ｔに比べてかなり小さ
い周期Ｔ１で順次高周波スイッチング動作させる昇圧形
３相全波整流装置の制御方法において、負荷側電圧に依
存するＡＶＲ信号がある期間スイッチング半導体素子に
供給されるのを休止するための休止信号の開始端と終了
端において、前記ＡＶＲ信号が存在するときには前記休
止信号よりも前記ＡＶＲ信号が優先されることを特徴と
するスイッチング半導体素子の制御方法を提供するもの
である。
めに、３相交流ラインのそれぞれを流れる相電流を検出
する電流検出器、各相ラインに設けられた昇圧用インダ
クタ、スイッチング半導体素子を３相ブリッジ構成に接
続してなる３相全波整流回路、平滑用コンデンサ、及び
前記スイッチング半導体素子を予め決められたシーケン
スで高周波スイッチングさせる制御回路を備え、前記ス
イッチング半導体素子を交流入力電圧の各周期Ｔにおい
て休止期間を挟みながら前記周期Ｔに比べてかなり小さ
い周期Ｔ１で順次高周波スイッチング動作させる昇圧形
３相全波整流装置の制御方法において、負荷側電圧に依
存するＡＶＲ信号がある期間スイッチング半導体素子に
供給されるのを休止するための休止信号の開始端と終了
端において、前記ＡＶＲ信号が存在するときには前記休
止信号よりも前記ＡＶＲ信号が優先されることを特徴と
するスイッチング半導体素子の制御方法を提供するもの
である。
【００１２】 第３の本発明は、前記課題を解決するた
めに、３相交流ラインのそれぞれを流れる相電流を検出
する電流検出器、各相ラインに設けられた昇圧用インダ
クタ、スイッチング半導体素子を３相ブリッジ構成に接
続してなる３相全波整流回路、平滑用コンデンサ、及び
前記スイッチング半導体素子を予め決められたシーケン
スで高周波スイッチングさせる制御回路を備えた昇圧形
３相全波整流装置の制御方法において、各相の前記スイ
ッチング半導体素子を各相電圧の半周期（π期間）のほ
ぼ２／３に等しい期間だけ高周波スイッチング動作さ
せ、残りの期間は休止させるように制御することを特徴
とする前記第２の発明に記載の昇圧形３相全波整流装置
の制御方法を提供するものである。
めに、３相交流ラインのそれぞれを流れる相電流を検出
する電流検出器、各相ラインに設けられた昇圧用インダ
クタ、スイッチング半導体素子を３相ブリッジ構成に接
続してなる３相全波整流回路、平滑用コンデンサ、及び
前記スイッチング半導体素子を予め決められたシーケン
スで高周波スイッチングさせる制御回路を備えた昇圧形
３相全波整流装置の制御方法において、各相の前記スイ
ッチング半導体素子を各相電圧の半周期（π期間）のほ
ぼ２／３に等しい期間だけ高周波スイッチング動作さ
せ、残りの期間は休止させるように制御することを特徴
とする前記第２の発明に記載の昇圧形３相全波整流装置
の制御方法を提供するものである。
【００１３】 第４の本発明は、前記課題を解決するた
めに、相交流ラインのそれぞれを流れる相電流を検出す
る電流検出器、各相ラインに設けられた昇圧用インダク
タ、スイッチング半導体素子を３相ブリッジ構成に接続
してなる３相全波整流回路、平滑用コンデンサ、及び前
記スイッチング半導体素子を予め決められたシーケンス
で高周波スイッチングさせる制御回路を備えた昇圧形３
相全波整流装置の制御方法において、前記スイッチング
半導体素子の高周波スイッチング動作を、前記スイッチ
ング半導体素子のスイッチング損失が小さくするように
各相電圧の１周期（２π）のπ／３〜２π／３、及び４
π／３〜５π／３の期間で休止させ，該休止期間以外の
期間で制御することを特徴とする前記第２の発明又は第
３の発明のいずれかに記載の昇圧形３相全波整流装置の
制御方法を提供するものである。
めに、相交流ラインのそれぞれを流れる相電流を検出す
る電流検出器、各相ラインに設けられた昇圧用インダク
タ、スイッチング半導体素子を３相ブリッジ構成に接続
してなる３相全波整流回路、平滑用コンデンサ、及び前
記スイッチング半導体素子を予め決められたシーケンス
で高周波スイッチングさせる制御回路を備えた昇圧形３
相全波整流装置の制御方法において、前記スイッチング
半導体素子の高周波スイッチング動作を、前記スイッチ
ング半導体素子のスイッチング損失が小さくするように
各相電圧の１周期（２π）のπ／３〜２π／３、及び４
π／３〜５π／３の期間で休止させ，該休止期間以外の
期間で制御することを特徴とする前記第２の発明又は第
３の発明のいずれかに記載の昇圧形３相全波整流装置の
制御方法を提供するものである。
【００１４】
【発明を実施するための形態及び実施例】本発明の第１
の実施例は図１に示すような構成になっており、これに
ついて図２も用いながら説明を行う。図５で示した記号
と同一の記号は相当する部材を示すものとする。この実
施例は、主回路の構成は従来と同じであり、図５に示し
た制御回路の同期論理回路に代えて、同期論理回路９
Ｇ，休止信号発生回路９Ｈ、及び休止設定回路９Ｉを用
いることにより、休止信号の開始端と終了端では休止信
号よりもＡＶＲ信号を優先させ、休止信号の開始端と終
了端ではＡＶＲ信号が存在するときそのＡＶＲ信号が休
止信号の影響を受けないように制御することを特徴とし
ている。
の実施例は図１に示すような構成になっており、これに
ついて図２も用いながら説明を行う。図５で示した記号
と同一の記号は相当する部材を示すものとする。この実
施例は、主回路の構成は従来と同じであり、図５に示し
た制御回路の同期論理回路に代えて、同期論理回路９
Ｇ，休止信号発生回路９Ｈ、及び休止設定回路９Ｉを用
いることにより、休止信号の開始端と終了端では休止信
号よりもＡＶＲ信号を優先させ、休止信号の開始端と終
了端ではＡＶＲ信号が存在するときそのＡＶＲ信号が休
止信号の影響を受けないように制御することを特徴とし
ている。
【００１５】 主回路の動作については後述するとし
て、先ず制御回路９について説明すると、誤差増幅器９
Ａは平滑用コンデンサ７の両端の電圧、つまり直流出力
電圧と基準値との差を増幅してなる誤差信号を出力す
る。線間電圧ー相電圧変換器９Ｂはそれぞれの線間電圧
を対応する相電圧信号に変換する。Ｕ相電圧は、図２
（１），（４）で示すようにＵーＶ相間電圧を３０度遅
延した正弦波電圧となる。Ｖ相電圧及びＷ相電圧も図２
（２）と（５）、図２（３）と（６）でそれぞれ示すよ
うに、ＶーＷ相間電圧，ＷーＵ相間電圧をそれぞれ３０
度遅延した正弦波電圧となる。相間電圧ー相電圧変換器
９Ｂからの各相電圧信号は、乗算器９Ｃにおいて誤差増
幅器９Ａからの誤差信号と掛け算され、それら乗算され
た信号は比較回路９Ｆに送られる。
て、先ず制御回路９について説明すると、誤差増幅器９
Ａは平滑用コンデンサ７の両端の電圧、つまり直流出力
電圧と基準値との差を増幅してなる誤差信号を出力す
る。線間電圧ー相電圧変換器９Ｂはそれぞれの線間電圧
を対応する相電圧信号に変換する。Ｕ相電圧は、図２
（１），（４）で示すようにＵーＶ相間電圧を３０度遅
延した正弦波電圧となる。Ｖ相電圧及びＷ相電圧も図２
（２）と（５）、図２（３）と（６）でそれぞれ示すよ
うに、ＶーＷ相間電圧，ＷーＵ相間電圧をそれぞれ３０
度遅延した正弦波電圧となる。相間電圧ー相電圧変換器
９Ｂからの各相電圧信号は、乗算器９Ｃにおいて誤差増
幅器９Ａからの誤差信号と掛け算され、それら乗算され
た信号は比較回路９Ｆに送られる。
【００１６】 基準パルス発生器９Ｅは３相全波整流回
路６のスイッチング半導体素子Ｑ１〜Ｑ６のオン時点を
決める図４（ａ）に示すような基準パルスを発生する。
その基準パルスの周波数は、例えば２０ｋＨｚである。
比較回路９Ｆは、電流検出回路４からの各相ラインを流
れる電流に対応する各電流検出信号と乗算器９Ｃからの
各相の信号とを比較し、３相全波整流回路６のスイッチ
ング半導体素子Ｑ１〜Ｑ６のターンオフ時点を決めるＡ
ＶＲ信号を同期論理回路９Ｇに与える。
路６のスイッチング半導体素子Ｑ１〜Ｑ６のオン時点を
決める図４（ａ）に示すような基準パルスを発生する。
その基準パルスの周波数は、例えば２０ｋＨｚである。
比較回路９Ｆは、電流検出回路４からの各相ラインを流
れる電流に対応する各電流検出信号と乗算器９Ｃからの
各相の信号とを比較し、３相全波整流回路６のスイッチ
ング半導体素子Ｑ１〜Ｑ６のターンオフ時点を決めるＡ
ＶＲ信号を同期論理回路９Ｇに与える。
【００１７】 休止信号発生回路９Ｈは、線間電圧ー相
電圧変換器９Ｂからの各相電圧信号を受けて、各相のス
イッチング半導体素子の動作を休止させるため、図３
（Ｂ）の実線，図４（ｃ）に示すような休止信号を各相
電圧の１周期（２π）においてπ／３〜２π／３及び４
π／３〜５π／３の期間のみ発生する。この休止信号は
前述のように、その休止信号の開始と終了は各相電圧に
関連して決められるのに対して、高周波のＡＶＲ信号の
開始と終了は図４の（ａ）に示すような固定周波数の基
準パルスと出力電圧値に関連して決められる。したがっ
て、休止信号の開始と終了はＡＶＲ信号に対して任意に
発生する。
電圧変換器９Ｂからの各相電圧信号を受けて、各相のス
イッチング半導体素子の動作を休止させるため、図３
（Ｂ）の実線，図４（ｃ）に示すような休止信号を各相
電圧の１周期（２π）においてπ／３〜２π／３及び４
π／３〜５π／３の期間のみ発生する。この休止信号は
前述のように、その休止信号の開始と終了は各相電圧に
関連して決められるのに対して、高周波のＡＶＲ信号の
開始と終了は図４の（ａ）に示すような固定周波数の基
準パルスと出力電圧値に関連して決められる。したがっ
て、休止信号の開始と終了はＡＶＲ信号に対して任意に
発生する。
【００１８】 休止設定回路９Ｉは、休止信号発生回路
９Ｈからの休止信号の開始と終了を基準パルスに同期さ
せるものである。休止設定回路９Ｉは、図４（ｂ），
（ｃ）に示すように、比較回路９Ｆの出力であるＡＶＲ
信号が存在する途中で休止信号発生回路９Ｈから休止信
号を受けるとき、その休止信号の開始端Ｘを図４（ａ）
に示す基準パルスに同期させる。また、比較回路９Ｆ出
力のＡＶＲ信号が存在する途中で休止信号発生回路９Ｈ
から休止信号が終了するとき、その終了端Ｙを図４
（ａ）に示す基準パルスに同期させる。したがって、休
止設定回路９Ｉから発生される休止設定信号は基準パル
スと同期した開始端Ｘ’と終了端Ｙ’を有する。（図２
（Ａ），（Ｂ）においても同じである。）
９Ｈからの休止信号の開始と終了を基準パルスに同期さ
せるものである。休止設定回路９Ｉは、図４（ｂ），
（ｃ）に示すように、比較回路９Ｆの出力であるＡＶＲ
信号が存在する途中で休止信号発生回路９Ｈから休止信
号を受けるとき、その休止信号の開始端Ｘを図４（ａ）
に示す基準パルスに同期させる。また、比較回路９Ｆ出
力のＡＶＲ信号が存在する途中で休止信号発生回路９Ｈ
から休止信号が終了するとき、その終了端Ｙを図４
（ａ）に示す基準パルスに同期させる。したがって、休
止設定回路９Ｉから発生される休止設定信号は基準パル
スと同期した開始端Ｘ’と終了端Ｙ’を有する。（図２
（Ａ），（Ｂ）においても同じである。）
【００１９】 同期論理回路９Ｇは、図４（ｂ）に示す
ようなＡＶＲ信号を比較回路９Ｆから受信すると共に、
同図（ｄ）に示すような休止設定信号を休止設定回路９
Ｉから受信して、休止設定信号が入力されている間はＡ
ＶＲ信号を駆動回路１０へ供給するのを休止する。同図
から明らかなように、休止設定信号もＡＶＲ信号も基準
パルスに同期しているので、休止開始時と休止終了時に
ＡＶＲ信号のパルス幅が不要に欠けることはない。駆動
回路１０は、同期論理回路９Ｇからの制御信号により、
あらかじめ決められたシーケンスで各スイッチング半導
体素子を駆動する。
ようなＡＶＲ信号を比較回路９Ｆから受信すると共に、
同図（ｄ）に示すような休止設定信号を休止設定回路９
Ｉから受信して、休止設定信号が入力されている間はＡ
ＶＲ信号を駆動回路１０へ供給するのを休止する。同図
から明らかなように、休止設定信号もＡＶＲ信号も基準
パルスに同期しているので、休止開始時と休止終了時に
ＡＶＲ信号のパルス幅が不要に欠けることはない。駆動
回路１０は、同期論理回路９Ｇからの制御信号により、
あらかじめ決められたシーケンスで各スイッチング半導
体素子を駆動する。
【００２０】 次にスイッチング半導体素子Ｑ１〜Ｑ６
の１周期Ｔの動作説明を行う。先ずその概略を説明する
と、３相交流入力の周波数（５０／６０Ｈｚ）に比べて
十分に高い周波数、例えば２０ｋＨｚの駆動信号ａ，
ｂ，ｃ，ｄ，ｅ，ｆは、図２（７）〜（１２）の高レベ
ルで示されるほぼ６０°に相当する制御可能な各期間に
おいて、駆動回路１０からそれぞれスイッチング半導体
素子Ｑ１〜Ｑ６の制御端子に印加される。したがって、
スイッチング半導体素子Ｑ１〜Ｑ６は図２（７）〜（１
２）の高レベルで示される制御可能な各期間において高
周波でスイッチング動作を行う。
の１周期Ｔの動作説明を行う。先ずその概略を説明する
と、３相交流入力の周波数（５０／６０Ｈｚ）に比べて
十分に高い周波数、例えば２０ｋＨｚの駆動信号ａ，
ｂ，ｃ，ｄ，ｅ，ｆは、図２（７）〜（１２）の高レベ
ルで示されるほぼ６０°に相当する制御可能な各期間に
おいて、駆動回路１０からそれぞれスイッチング半導体
素子Ｑ１〜Ｑ６の制御端子に印加される。したがって、
スイッチング半導体素子Ｑ１〜Ｑ６は図２（７）〜（１
２）の高レベルで示される制御可能な各期間において高
周波でスイッチング動作を行う。
【００２１】 この実施例では、各相電圧が正極性のと
きスイッチング半導体素子Ｑ２、Ｑ４、Ｑ６が対応する
相電圧のほぼ０〜６０度及び１２０〜１８０度の範囲で
高周波スイッチング動作を行い、また各相電圧が負極性
のときスイッチング半導体素子Ｑ１、Ｑ３、Ｑ５が対応
する相電圧のほぼ１８０〜２４０度及び３００〜３６０
度の範囲で高周波スイッチング動作を行う。したがっ
て、スイッチング半導体素子Ｑ１〜Ｑ６は相電圧のピー
ク値を中心に両側にほぼ３０度高周波スイッチング動作
を休止する。時刻ｔ０直前では各相の昇圧用インダクタ
４Ｕ，４Ｖ，４Ｗを流れる電流の値は、それぞれゼロ、
−Ｉ，＋Ｉであるものとするまた、各相の電流は従来と
同様に各相電圧と同相になるよう制御される。
きスイッチング半導体素子Ｑ２、Ｑ４、Ｑ６が対応する
相電圧のほぼ０〜６０度及び１２０〜１８０度の範囲で
高周波スイッチング動作を行い、また各相電圧が負極性
のときスイッチング半導体素子Ｑ１、Ｑ３、Ｑ５が対応
する相電圧のほぼ１８０〜２４０度及び３００〜３６０
度の範囲で高周波スイッチング動作を行う。したがっ
て、スイッチング半導体素子Ｑ１〜Ｑ６は相電圧のピー
ク値を中心に両側にほぼ３０度高周波スイッチング動作
を休止する。時刻ｔ０直前では各相の昇圧用インダクタ
４Ｕ，４Ｖ，４Ｗを流れる電流の値は、それぞれゼロ、
−Ｉ，＋Ｉであるものとするまた、各相の電流は従来と
同様に各相電圧と同相になるよう制御される。
【００２２】 時刻ｔ０でスイッチング半導体素子Ｑ
２，Ｑ６が高周波動作を開始すると、Ｕ相入力電流は相
ライン２Ｕから昇圧用インダクタ５Ｕ→スイッチング半
導体素子Ｑ２→ダイオードＤ４→昇圧用インダクタ５Ｖ
→相ライン２Ｖに流れ、増加する。また、Ｗ相入力電流
は相ライン２Ｗから昇圧用インダクタ５Ｗ→スイッチン
グ半導体素子Ｑ６→ダイオードＤ４→昇圧用インダクタ
５Ｖ→相ライン２Ｖに流れる。Ｖ相入力電流はＵ相入力
電流とＷ相入力電流との和である。
２，Ｑ６が高周波動作を開始すると、Ｕ相入力電流は相
ライン２Ｕから昇圧用インダクタ５Ｕ→スイッチング半
導体素子Ｑ２→ダイオードＤ４→昇圧用インダクタ５Ｖ
→相ライン２Ｖに流れ、増加する。また、Ｗ相入力電流
は相ライン２Ｗから昇圧用インダクタ５Ｗ→スイッチン
グ半導体素子Ｑ６→ダイオードＤ４→昇圧用インダクタ
５Ｖ→相ライン２Ｖに流れる。Ｖ相入力電流はＵ相入力
電流とＷ相入力電流との和である。
【００２３】 そしてＵ相入力電流が乗算器９Ｃで決め
られた基準値に達すると、スイッチング半導体素子Ｑ２
がターンオフし、昇圧用インダクタ５Ｕに蓄えられたエ
ネルギーは相ライン２Ｕ→昇圧用インダクタ５Ｕ→ダイ
オードＤ１→平滑用コンデンサ７又は負荷８→ダイオー
ドＤ４→昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライ
ン２Ｕに流れ、負荷側に放出されて減少して行く。
られた基準値に達すると、スイッチング半導体素子Ｑ２
がターンオフし、昇圧用インダクタ５Ｕに蓄えられたエ
ネルギーは相ライン２Ｕ→昇圧用インダクタ５Ｕ→ダイ
オードＤ１→平滑用コンデンサ７又は負荷８→ダイオー
ドＤ４→昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライ
ン２Ｕに流れ、負荷側に放出されて減少して行く。
【００２４】 次にＷ相入力電流が基準値に達すると、
スイッチング半導体素子Ｑ６がターンオフし、昇圧用イ
ンダクタ５Ｗに蓄えられたエネルギーは昇圧用インダク
タ５Ｗ→ダイオードＤ５→平滑用コンデンサ７又は負荷
８→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン
２Ｖ→相ライン２Ｗに流れ、負荷側に放出されて減少し
て行く。以後、時刻ｔ１までこの動作モードでスイッチ
ング動作が行われ、Ｕ相電流は正弦波状に増加し、Ｗ相
電流は正弦波状に減少する。
スイッチング半導体素子Ｑ６がターンオフし、昇圧用イ
ンダクタ５Ｗに蓄えられたエネルギーは昇圧用インダク
タ５Ｗ→ダイオードＤ５→平滑用コンデンサ７又は負荷
８→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン
２Ｖ→相ライン２Ｗに流れ、負荷側に放出されて減少し
て行く。以後、時刻ｔ１までこの動作モードでスイッチ
ング動作が行われ、Ｕ相電流は正弦波状に増加し、Ｗ相
電流は正弦波状に減少する。
【００２５】 図２に示すように、時刻ｔ１でＵ相電流
はＩ，Ｖ相電流は−Ｉ、Ｗ相電流はゼロとなり、スイッ
チング半導体素子Ｑ３、Ｑ５が前述と同様に高周波スイ
ッチング動作を開始する。次に時刻ｔ２でＵ相電流は
Ｉ，Ｖ相電流はゼロ、Ｗ相電流は−Ｉとなり、スイッチ
ング半導体素子Ｑ２、Ｑ４が前述と同様に高周波スイッ
チング動作を開始する。さらに、時刻ｔ３でＵ相電流は
ゼロ，Ｖ相電流はＩ、Ｗ相電流は−Ｉとなり、スイッチ
ング半導体素子Ｑ１、Ｑ５が前述と同様に高周波スイッ
チング動作を開始する。また、時刻ｔ４でＵ相電流は−
Ｉ，Ｖ相電流はＩ、Ｗ相電流はゼロとなり、スイッチン
グ半導体素子Ｑ４、Ｑ６が前述と同様に高周波スイッチ
ング動作を開始する。時刻ｔ５でＵ相電流は−Ｉ，Ｖ相
電流はゼロ、Ｗ相電流はＩとなり、スイッチング半導体
素子Ｑ１、Ｑ３が前述と同様に高周波スイッチング動作
を開始する。そして再びスイッチング半導体素子Ｑ２，
Ｑ６が高周波動作を行う周期となり、以上の動作を繰り
返す。
はＩ，Ｖ相電流は−Ｉ、Ｗ相電流はゼロとなり、スイッ
チング半導体素子Ｑ３、Ｑ５が前述と同様に高周波スイ
ッチング動作を開始する。次に時刻ｔ２でＵ相電流は
Ｉ，Ｖ相電流はゼロ、Ｗ相電流は−Ｉとなり、スイッチ
ング半導体素子Ｑ２、Ｑ４が前述と同様に高周波スイッ
チング動作を開始する。さらに、時刻ｔ３でＵ相電流は
ゼロ，Ｖ相電流はＩ、Ｗ相電流は−Ｉとなり、スイッチ
ング半導体素子Ｑ１、Ｑ５が前述と同様に高周波スイッ
チング動作を開始する。また、時刻ｔ４でＵ相電流は−
Ｉ，Ｖ相電流はＩ、Ｗ相電流はゼロとなり、スイッチン
グ半導体素子Ｑ４、Ｑ６が前述と同様に高周波スイッチ
ング動作を開始する。時刻ｔ５でＵ相電流は−Ｉ，Ｖ相
電流はゼロ、Ｗ相電流はＩとなり、スイッチング半導体
素子Ｑ１、Ｑ３が前述と同様に高周波スイッチング動作
を開始する。そして再びスイッチング半導体素子Ｑ２，
Ｑ６が高周波動作を行う周期となり、以上の動作を繰り
返す。
【００２６】 特に前記好ましい実施例の制御方法で
は、スイッチング半導体素子Ｑ１〜Ｑ６を相電圧のピー
ク値を中心に両側にほぼ３０度だけ高周波スイッチング
動作を休止するので、スイッチング半導体素子Ｑ１〜Ｑ
６は流れる電流のピーク値近辺で休止するので、スイッ
チング電力損失がより低減できる。また、この実施例で
はスイッチング半導体素子Ｑ１〜Ｑ６を休止するのにも
かかわらず、前述のとおり各相の電流はほぼ正弦波とな
り、力率がほぼ１に近い値になるので、高調波による問
題を起こすおそれはない。
は、スイッチング半導体素子Ｑ１〜Ｑ６を相電圧のピー
ク値を中心に両側にほぼ３０度だけ高周波スイッチング
動作を休止するので、スイッチング半導体素子Ｑ１〜Ｑ
６は流れる電流のピーク値近辺で休止するので、スイッ
チング電力損失がより低減できる。また、この実施例で
はスイッチング半導体素子Ｑ１〜Ｑ６を休止するのにも
かかわらず、前述のとおり各相の電流はほぼ正弦波とな
り、力率がほぼ１に近い値になるので、高調波による問
題を起こすおそれはない。
【００２７】 なお、以上述べた実施例において、スイ
ッチング半導体素子Ｑ１〜Ｑ６としてＭＯＳＦＥＴを用
いた場合には、ダイオードＤ１〜Ｄ６を別途接続するこ
となく、それぞれのＭＯＳＦＥＴのボディダイオードを
使用することができる。また、以上に実施例では、ＡＶ
Ｒ信号をパルス幅制御信号として説明したが、周波数変
調信号など他の制御信号でも同様に本発明を実施でき
る。
ッチング半導体素子Ｑ１〜Ｑ６としてＭＯＳＦＥＴを用
いた場合には、ダイオードＤ１〜Ｄ６を別途接続するこ
となく、それぞれのＭＯＳＦＥＴのボディダイオードを
使用することができる。また、以上に実施例では、ＡＶ
Ｒ信号をパルス幅制御信号として説明したが、周波数変
調信号など他の制御信号でも同様に本発明を実施でき
る。
【００２８】
【発明の効果】 以上述べたように本発明によれば、ス
イッチング半導体素子のスイッチング損失や昇圧用イン
ダクタの電力損失を低減し、入力電流波形をひずませる
ことなく、制御性に優れた制御方法を提供することがで
きる。
イッチング半導体素子のスイッチング損失や昇圧用イン
ダクタの電力損失を低減し、入力電流波形をひずませる
ことなく、制御性に優れた制御方法を提供することがで
きる。
【図１】 本発明の一実施例を説明するための図であ
る。
る。
【図２】 本発明を説明するための各部の波形を示す図
である。
である。
【図３】 本発明を説明するための各部の波形を示す図
である。
である。
【図３】 本発明を説明するための各部の波形を示す図
である。
である。
【図５】 従来の技術を説明するための図である。
１・・・３相交流入力電源 ２・・・相ライン ３・・・回路遮断器 ４・・・電流検出回路 ５・・・昇圧用インダクタ ６・・・３相全波整流回路 ７・・・平滑用コンデンサ ８・・・負荷 ９・・・制御回路 ９Ａ・・・誤差増幅器 ９Ｂ・・・線間電圧ー相電圧変換器 ９Ｃ・・・乗算器 ９Ｄ・・・休止・論理回路 ９Ｅ・・・基準パルス発生器 ９Ｆ・・・比較回路 ９Ｇ・・・同期論理回路 ９Ｈ・・・休止信号発生回路 ９Ｉ・・・休止設定回路 １０・・・・駆動回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年７月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】 本発明の一実施例を説明するための図であ
る。
る。
【図２】 本発明を説明するための各部の波形を示す図
である。
である。
【図３】 本発明を説明するための各部の波形を示す図
である。
である。
【図４】 本発明を説明するための各部の波形を示す図
である。
である。
【図５】 従来の技術を説明するための図である。
【符号の説明】 １・・・３相交流入力電源 ２・・・相ライン ３・・・回路遮断器 ４・・・電流検出回路 ５・・・昇圧用インダクタ ６・・・３相全波整流回路 ７・・・平滑用コンデンサ ８・・・負荷 ９・・・制御回路 ９Ａ・・・誤差増幅器 ９Ｂ・・・線間電圧−相電圧変換器 ９Ｃ・・・乗算器 ９Ｄ・・・休止・論理回路 ９Ｅ・・・基準パルス発生器 ９Ｆ・・・比較回路 ９Ｇ・・・同期論理回路 ９Ｈ・・・休止信号発生回路 ９Ｉ・・・休止設定回路 １０・・・・駆動回路
フロントページの続き (72)発明者 大津 智 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 室山 誠一 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内
Claims (4)
- 【請求項１】 ３相交流ラインのそれぞれを流れる相電
流を検出する電流検出器、各相ラインに設けられた昇圧
用インダクタ、スイッチング半導体素子を３相ブリッジ
構成に接続してなる３相全波整流回路、平滑用コンデン
サ、及び前記スイッチング半導体素子を予め決められた
シーケンスで高周波スイッチングさせる制御回路を備え
た昇圧形３相全波整流装置において、 基準パルスを発生する基準パルス発生器、前記基準パル
スと前記平滑用コンデンサの両端の電圧に少なくとも依
存するＡＶＲ信号を形成する比較回路、入力側電圧の周
期に依存する周期を持ち、かつ前記ＡＶＲ信号の周期に
比べて大きな周期をもつ休止信号を形成する休止信号発
生回路、前記休止信号の開始端と終了端を前記基準パル
スに同期させてなる休止設定信号を生ずる休止設定回
路、及び前記ＡＶＲ信号と前記休止設定信号を受けて、
休止期間の開始端と終了端において前記休止信号の影響
を受けない制御信号を生ずる同期論理回路を備えたこと
を特徴とする昇圧形３相全波整流装置。 - 【請求項２】 ３相交流ラインのそれぞれを流れる相電
流を検出する電流検出器、各相ラインに設けられた昇圧
用インダクタ、スイッチング半導体素子を３相ブリッジ
構成に接続してなる３相全波整流回路、平滑用コンデン
サ、及び前記スイッチング半導体素子を予め決められた
シーケンスで高周波スイッチングさせる制御回路を備
え、前記スイッチング半導体素子を交流入力電圧の各周
期Ｔにおいて休止期間を挟みながら前記周期Ｔに比べて
かなり小さい周期Ｔ１で順次高周波スイッチング動作さ
せる昇圧形３相全波整流装置の制御方法において、 負荷側電圧に依存するＡＶＲ信号がある期間スイッチン
グ半導体素子に供給されるのを休止するための休止信号
の開始端と終了端において、前記ＡＶＲ信号が存在する
ときには前記休止信号よりも前記ＡＶＲ信号が優先され
ることを特徴とするスイッチング半導体素子の制御方
法。 - 【請求項３】 ３相交流ラインのそれぞれを流れる相電
流を検出する電流検出器、各相ラインに設けられた昇圧
用インダクタ、スイッチング半導体素子を３相ブリッジ
構成に接続してなる３相全波整流回路、平滑用コンデン
サ、及び前記スイッチング半導体素子を予め決められた
シーケンスで高周波スイッチングさせる制御回路を備え
た昇圧形３相全波整流装置の制御方法において、 各相の前記スイッチング半導体素子を各相電圧の半周期
（π期間）のほぼ２／３に等しい期間だけ高周波スイッ
チング動作させ、残りの期間は休止させるように制御す
ることを特徴とする請求項２に記載の昇圧形３相全波整
流装置の制御方法。 - 【請求項４】 相交流ラインのそれぞれを流れる相電流
を検出する電流検出器、各相ラインに設けられた昇圧用
インダクタ、スイッチング半導体素子を３相ブリッジ構
成に接続してなる３相全波整流回路、平滑用コンデン
サ、及び前記スイッチング半導体素子を予め決められた
シーケンスで高周波スイッチングさせる制御回路を備え
た昇圧形３相全波整流装置の制御方法において、 前記スイッチング半導体素子の高周波スイッチング動作
を、各相電圧の１周期（２π）のπ／３〜２π／３、及
び４π／３〜５π／３の期間で休止させ，該休止期間以
外の期間で制御することを特徴とする請求項２又は請求
項３のいずれかに記載の昇圧形３相全波整流装置の制御
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12098196A JP3315586B2 (ja) | 1996-04-18 | 1996-04-18 | 昇圧形３相全波整流装置及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12098196A JP3315586B2 (ja) | 1996-04-18 | 1996-04-18 | 昇圧形３相全波整流装置及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09285131A true JPH09285131A (ja) | 1997-10-31 |
| JP3315586B2 JP3315586B2 (ja) | 2002-08-19 |
Family
ID=14799836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12098196A Expired - Fee Related JP3315586B2 (ja) | 1996-04-18 | 1996-04-18 | 昇圧形３相全波整流装置及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3315586B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019193411A (ja) * | 2018-04-24 | 2019-10-31 | 新電元工業株式会社 | ３相力率改善回路、制御方法及び制御回路 |
-
1996
- 1996-04-18 JP JP12098196A patent/JP3315586B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019193411A (ja) * | 2018-04-24 | 2019-10-31 | 新電元工業株式会社 | ３相力率改善回路、制御方法及び制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3315586B2 (ja) | 2002-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kwon et al. | A line-voltage-sensorless synchronous rectifier | |
| JPH10174437A (ja) | 無停電電力供給方式 | |
| EP3151412B1 (en) | Power conversion device and three-phase ac power supply device | |
| US4533987A (en) | Power supply system | |
| JPH02266868A (ja) | 電源装置の制御方式 | |
| JP2001128462A (ja) | インバータ装置の制御方法 | |
| Agelidis et al. | An optimum modulation strategy for a novel" notch" commutated 3-/spl Phi/PWM inverter | |
| JP3315586B2 (ja) | 昇圧形３相全波整流装置及びその制御方法 | |
| JPH1066333A (ja) | トランスレス型三相コンバータ装置 | |
| JP3240032B2 (ja) | 昇圧形３相全波整流装置の制御方法 | |
| JP3326790B2 (ja) | 電力変換装置の制御装置 | |
| JP3315592B2 (ja) | 昇圧形３相全波整流装置の制御方法及び制御回路 | |
| Kwon et al. | Three-phase PWM synchronous rectifiers without line-voltage sensors | |
| JP3315591B2 (ja) | 昇圧形３相全波整流装置及びその制御方法 | |
| JPH05176553A (ja) | 無停電電源装置のインバータ制御方法及び無停電電源装置 | |
| JP3246584B2 (ja) | Ａｃ／ｄｃコンバータ | |
| Maswood | A PWM voltage source inverter with PI controller for instantaneous motor current control | |
| JPH0746847A (ja) | 三相整流装置 | |
| JP3822754B2 (ja) | 電力変換装置 | |
| KR102099975B1 (ko) | 전류제어를 통해 리플을 저감시키는 병렬 정류기 | |
| JP3801834B2 (ja) | 直接周波数変換回路の制御方法 | |
| JPH10164846A (ja) | 電力変換装置の制御装置 | |
| JP2002315355A (ja) | 電力変換装置 | |
| JP3513384B2 (ja) | 電力変換装置 | |
| JPH10164845A (ja) | Ｐｗｍ式順変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020528 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |