JP3315591B2 - 昇圧形３相全波整流装置及びその制御方法 - Google Patents
昇圧形３相全波整流装置及びその制御方法Info
- Publication number
- JP3315591B2 JP3315591B2 JP15602896A JP15602896A JP3315591B2 JP 3315591 B2 JP3315591 B2 JP 3315591B2 JP 15602896 A JP15602896 A JP 15602896A JP 15602896 A JP15602896 A JP 15602896A JP 3315591 B2 JP3315591 B2 JP 3315591B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switching semiconductor
- wave rectifier
- switching
- phase full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、３相ブリッジ構成に接
続してなるスイッチング半導体素子を高周波スイッチン
グさせて昇圧された直流出力電圧を負荷に供給する昇圧
形３相全波整流装置及びその制御方法に関する。
続してなるスイッチング半導体素子を高周波スイッチン
グさせて昇圧された直流出力電圧を負荷に供給する昇圧
形３相全波整流装置及びその制御方法に関する。
【０００２】
【従来の技術】３相交流入力電力を受電してその３相交
流電圧よりも高い直流電圧を負荷に供給する従来の装置
として、図５に示すようなものがある。図５により従来
装置を説明すると、１Ｕ，１Ｖ，１Ｗはそれぞれ３相交
流電力を受電する３相交流入力端子、２Ｕ，２Ｖ，２Ｗ
は３相交流入力端子１Ｕ，１Ｖ，１Ｗにそれぞれ接続さ
れた相ライン、３はこれら相ラインに接続された回路遮
断器、４は各相ラインを流れる電流を検出する変流器４
Ｕ，４Ｖ，４Ｗなどからなる電流検出器、５Ｕ，５Ｖ，
５Ｗは相ライン２Ｕ，２Ｖ，２Ｗにそれぞれ接続された
昇圧用インダクタ、Ｃ１，Ｃ２，Ｃ３は相ライン間に接
続されたコンデンサ、６は３相ブリッジに接続されたＩ
ＧＢＴ、あるいはトランジスタ、又はバイポーラ静電誘
導トランジスタ（ＢーＳＩＴ）のようなスイッチング半
導体素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６、及びこ
れらのそれぞれに逆並列に備えられたダイオードＤ１，
Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６からなる３相全波整流回
路、７は平滑用コンデンサ、８は負荷、９は前記スイッ
チング半導体素子Ｑ１〜Ｑ６をあらかじめ決められたシ
ーケンスに従ってスイッチング動作させる制御回路、１
０は制御回路９からの制御信号により駆動信号ａ〜ｆを
前記スイッチング半導体素子Ｑ１〜Ｑ６に供給する駆動
回路である。
流電圧よりも高い直流電圧を負荷に供給する従来の装置
として、図５に示すようなものがある。図５により従来
装置を説明すると、１Ｕ，１Ｖ，１Ｗはそれぞれ３相交
流電力を受電する３相交流入力端子、２Ｕ，２Ｖ，２Ｗ
は３相交流入力端子１Ｕ，１Ｖ，１Ｗにそれぞれ接続さ
れた相ライン、３はこれら相ラインに接続された回路遮
断器、４は各相ラインを流れる電流を検出する変流器４
Ｕ，４Ｖ，４Ｗなどからなる電流検出器、５Ｕ，５Ｖ，
５Ｗは相ライン２Ｕ，２Ｖ，２Ｗにそれぞれ接続された
昇圧用インダクタ、Ｃ１，Ｃ２，Ｃ３は相ライン間に接
続されたコンデンサ、６は３相ブリッジに接続されたＩ
ＧＢＴ、あるいはトランジスタ、又はバイポーラ静電誘
導トランジスタ（ＢーＳＩＴ）のようなスイッチング半
導体素子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６、及びこ
れらのそれぞれに逆並列に備えられたダイオードＤ１，
Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６からなる３相全波整流回
路、７は平滑用コンデンサ、８は負荷、９は前記スイッ
チング半導体素子Ｑ１〜Ｑ６をあらかじめ決められたシ
ーケンスに従ってスイッチング動作させる制御回路、１
０は制御回路９からの制御信号により駆動信号ａ〜ｆを
前記スイッチング半導体素子Ｑ１〜Ｑ６に供給する駆動
回路である。
【０００３】次に動作説明を簡単に行うと、スイッチン
グ半導体素子Ｑ１〜Ｑ６は３相交流入力の周波数に比べ
て十分に高い周波数、例えば可聴音領域を越えた２０ｋ
Ｈｚでそれぞれパルス幅制御、つまり時比率制御され
る。これらスイッチング半導体素子Ｑ１〜Ｑ６は、各相
の３個のスイッチング半導体素子が同時にオンし、各相
ライン２Ｕ，２Ｖ，２Ｗを流れる電流と直流出力電圧と
に依存してオフ時点が制御される。各組の３個のスイッ
チング半導体素子が高周波のパルス幅制御信号で制御さ
れる期間は、電源周期の１／６、つまり６０°であり、
次の６０°では次の組の３個のスイッチング半導体素子
が高周波パルス幅制御信号で制御されるというように、
順次６０°の期間づつ高周波パルス幅制御信号で制御さ
れる。
グ半導体素子Ｑ１〜Ｑ６は３相交流入力の周波数に比べ
て十分に高い周波数、例えば可聴音領域を越えた２０ｋ
Ｈｚでそれぞれパルス幅制御、つまり時比率制御され
る。これらスイッチング半導体素子Ｑ１〜Ｑ６は、各相
の３個のスイッチング半導体素子が同時にオンし、各相
ライン２Ｕ，２Ｖ，２Ｗを流れる電流と直流出力電圧と
に依存してオフ時点が制御される。各組の３個のスイッ
チング半導体素子が高周波のパルス幅制御信号で制御さ
れる期間は、電源周期の１／６、つまり６０°であり、
次の６０°では次の組の３個のスイッチング半導体素子
が高周波パルス幅制御信号で制御されるというように、
順次６０°の期間づつ高周波パルス幅制御信号で制御さ
れる。
【０００４】例えば、駆動回路１０からスイッチング半
導体素子Ｑ２、Ｑ３、Ｑ６にオン駆動信号が与えられた
とすると、Ｕ相入力電流は相ライン２Ｕから昇圧用イン
ダクタ５Ｕ→スイッチング半導体素子Ｑ２→平滑用コン
デンサ７→スイッチング半導体素子Ｑ３→昇圧用インダ
クタ５Ｖ→相ライン２Ｖに流れ、Ｗ相入力電流は相ライ
ン２Ｗから昇圧用インダクタ５Ｗ→スイッチング半導体
素子Ｑ６→平滑用コンデンサ７→スイッチング半導体素
子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れ
る。また，Ｖ相入力電流は、Ｕ相入力電流とＷ相入力電
流との和となる。このように昇圧用インダクタにエネル
ギーを蓄積するとき，出力電圧も印加されるので，エネ
ルギーの循環が起こる。そして各相ラインを流れる電流
は、各相電圧に位相が一致する正弦波となるよう制御さ
れる。
導体素子Ｑ２、Ｑ３、Ｑ６にオン駆動信号が与えられた
とすると、Ｕ相入力電流は相ライン２Ｕから昇圧用イン
ダクタ５Ｕ→スイッチング半導体素子Ｑ２→平滑用コン
デンサ７→スイッチング半導体素子Ｑ３→昇圧用インダ
クタ５Ｖ→相ライン２Ｖに流れ、Ｗ相入力電流は相ライ
ン２Ｗから昇圧用インダクタ５Ｗ→スイッチング半導体
素子Ｑ６→平滑用コンデンサ７→スイッチング半導体素
子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れ
る。また，Ｖ相入力電流は、Ｕ相入力電流とＷ相入力電
流との和となる。このように昇圧用インダクタにエネル
ギーを蓄積するとき，出力電圧も印加されるので，エネ
ルギーの循環が起こる。そして各相ラインを流れる電流
は、各相電圧に位相が一致する正弦波となるよう制御さ
れる。
【０００５】そしてＵ相入力電流がその基準値に達する
と、スイッチング半導体素子Ｑ２がターンオフするが、
電流は昇圧用インダクタ５Ｕ→ダイオードＤ１→スイッ
チング半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライ
ン２Ｖ→相ライン２Ｕに流れ、エネルギー供給源が入力
電圧だけとなるが、依然としてエネルギーの蓄積が続行
される。また、Ｗ相入力電流がその基準値に達すると、
スイッチング半導体素子Ｑ６がターンオフするが、電流
は昇圧用インダクタ５Ｗ→ダイオードＤ５→スイッチン
グ半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２
Ｖ→相ライン２Ｗに流れ、エネルギー供給源が入力電圧
だけとなるが、依然としてエネルギーの蓄積が続行され
る。。さらにまた、Ｖ相入力電流がその基準値に達する
と、スイッチング半導体素子Ｑ３がターンオフし、すで
にスイッチング半導体素子Ｑ２又はＱ６がオフしていれ
ば、昇圧用インダクタ５Ｖ、５Ｕ、５Ｗに蓄えられたエ
ネルギーは昇圧用インダクタ５Ｖから相ライン２Ｖ→相
ライン２Ｕ（又は２Ｗ）→昇圧用インダクタ５Ｕ（又は
５Ｗ）→ダイオードＤ１（又はＤ５）→平滑用コンデン
サ７又は負荷８→ダイオードＤ４→昇圧用インダクタ５
Ｖに流れ、負荷側に放出される。
と、スイッチング半導体素子Ｑ２がターンオフするが、
電流は昇圧用インダクタ５Ｕ→ダイオードＤ１→スイッ
チング半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライ
ン２Ｖ→相ライン２Ｕに流れ、エネルギー供給源が入力
電圧だけとなるが、依然としてエネルギーの蓄積が続行
される。また、Ｗ相入力電流がその基準値に達すると、
スイッチング半導体素子Ｑ６がターンオフするが、電流
は昇圧用インダクタ５Ｗ→ダイオードＤ５→スイッチン
グ半導体素子Ｑ３→昇圧用インダクタ５Ｖ→相ライン２
Ｖ→相ライン２Ｗに流れ、エネルギー供給源が入力電圧
だけとなるが、依然としてエネルギーの蓄積が続行され
る。。さらにまた、Ｖ相入力電流がその基準値に達する
と、スイッチング半導体素子Ｑ３がターンオフし、すで
にスイッチング半導体素子Ｑ２又はＱ６がオフしていれ
ば、昇圧用インダクタ５Ｖ、５Ｕ、５Ｗに蓄えられたエ
ネルギーは昇圧用インダクタ５Ｖから相ライン２Ｖ→相
ライン２Ｕ（又は２Ｗ）→昇圧用インダクタ５Ｕ（又は
５Ｗ）→ダイオードＤ１（又はＤ５）→平滑用コンデン
サ７又は負荷８→ダイオードＤ４→昇圧用インダクタ５
Ｖに流れ、負荷側に放出される。
【０００６】前述したように、スイッチング半導体素子
Ｑ３がターンオフするとき、すでにスイッチング半導体
素子Ｑ２又はＱ６がオフしていれば、昇圧用インダクタ
５Ｖ、５Ｕ、５Ｗに蓄えられたエネルギーは負荷側に放
出されるが、例えば、スイッチング半導体素子Ｑ３がタ
ーンオフするとき、まだスイッチング半導体素子Ｑ２が
オンしているとすれば、電流は昇圧用インダクタ５Ｖか
ら相ライン２Ｖ→相ライン２Ｕ→昇圧用インダクタ５Ｕ
→スイッチング半導体素子Ｑ２→ダイオードＤ４に流
れ、エネルギー供給源が入力電圧だけとなるが、依然と
してエネルギー蓄積モードは続く。
Ｑ３がターンオフするとき、すでにスイッチング半導体
素子Ｑ２又はＱ６がオフしていれば、昇圧用インダクタ
５Ｖ、５Ｕ、５Ｗに蓄えられたエネルギーは負荷側に放
出されるが、例えば、スイッチング半導体素子Ｑ３がタ
ーンオフするとき、まだスイッチング半導体素子Ｑ２が
オンしているとすれば、電流は昇圧用インダクタ５Ｖか
ら相ライン２Ｖ→相ライン２Ｕ→昇圧用インダクタ５Ｕ
→スイッチング半導体素子Ｑ２→ダイオードＤ４に流
れ、エネルギー供給源が入力電圧だけとなるが、依然と
してエネルギー蓄積モードは続く。
【０００７】以上の説明から分かるように、例えばスイ
ッチング半導体素子Ｑ２、Ｑ３、Ｑ６が電源周波数の６
０°の期間、高周波パルス幅制御信号でオンとオフを繰
り返すが、これらスイッチング半導体素子Ｑ２、Ｑ３、
Ｑ６がターンオンするとき、それぞれに並列接続されて
いるダイオードＤ２，Ｄ３，Ｄ６はいずれも導通してい
ないので、スイッチング半導体素子Ｑ２、Ｑ３、Ｑ６が
ターンオンするときにはそれらには電源電圧程度の電圧
が印加されている。また、スイッチング半導体素子Ｑ
２、Ｑ３、Ｑ６がターンオフするときも、それぞれに並
列接続されているダイオードＤ２，Ｄ３，Ｄ６はいずれ
も導通していないので、スイッチング半導体素子Ｑ２、
Ｑ３、Ｑ６がターンオフするときにはそれらには電源電
圧程度の電圧が印加されている。これらのことは他の全
てのスイッチング半導体素子にも当てはまる。
ッチング半導体素子Ｑ２、Ｑ３、Ｑ６が電源周波数の６
０°の期間、高周波パルス幅制御信号でオンとオフを繰
り返すが、これらスイッチング半導体素子Ｑ２、Ｑ３、
Ｑ６がターンオンするとき、それぞれに並列接続されて
いるダイオードＤ２，Ｄ３，Ｄ６はいずれも導通してい
ないので、スイッチング半導体素子Ｑ２、Ｑ３、Ｑ６が
ターンオンするときにはそれらには電源電圧程度の電圧
が印加されている。また、スイッチング半導体素子Ｑ
２、Ｑ３、Ｑ６がターンオフするときも、それぞれに並
列接続されているダイオードＤ２，Ｄ３，Ｄ６はいずれ
も導通していないので、スイッチング半導体素子Ｑ２、
Ｑ３、Ｑ６がターンオフするときにはそれらには電源電
圧程度の電圧が印加されている。これらのことは他の全
てのスイッチング半導体素子にも当てはまる。
【０００８】
【発明が解決しようとする課題】このような従来装置及
び制御方法にあっては上述説明から明らかなように、 （１）両端に大きな電圧が印加された状態で各スイッチ
ング半導体素子はターンオンするので、各スイッチング
半導体素子のターンオン時の電力損失が大きい。 （２）各スイッチング半導体素子をゼロ電圧状態でター
ンオフさせるためのコンデンサが各スイッチング半導体
素子に並列接続されていないので、十分なゼロ電圧状態
でターンオフさせることができず、各スイッチング半導
体素子のターンオフ時の電力損失も大きく、またノイズ
が発生する。 （３）昇圧用インダクタ５Ｕ、５Ｖ、５Ｗにエネルギー
を蓄えるとき、負荷側から入力側に戻る循環電流が流れ
るので、電力損失が大きいという欠点がある。
び制御方法にあっては上述説明から明らかなように、 （１）両端に大きな電圧が印加された状態で各スイッチ
ング半導体素子はターンオンするので、各スイッチング
半導体素子のターンオン時の電力損失が大きい。 （２）各スイッチング半導体素子をゼロ電圧状態でター
ンオフさせるためのコンデンサが各スイッチング半導体
素子に並列接続されていないので、十分なゼロ電圧状態
でターンオフさせることができず、各スイッチング半導
体素子のターンオフ時の電力損失も大きく、またノイズ
が発生する。 （３）昇圧用インダクタ５Ｕ、５Ｖ、５Ｗにエネルギー
を蓄えるとき、負荷側から入力側に戻る循環電流が流れ
るので、電力損失が大きいという欠点がある。
【０００９】本発明はこのような従来の問題点を解決
し，特にスイッチング半導体素子のスイッチング損失を
低減することを主目的としている。
し，特にスイッチング半導体素子のスイッチング損失を
低減することを主目的としている。
【００１０】
【課題を解決するための手段】本発明は前記課題を解決
するために、３相交流ラインのそれぞれを流れる相電流
を検出する電流検出器、各相ラインに設けられた昇圧用
インダクタ、スイッチング半導体素子を３相ブリッジ構
成に接続してなる３相全波整流回路、平滑用コンデン
サ、及び前記スイッチング半導体素子をあらかじめ決め
られたシーケンスで高周波スイッチングさせる制御回路
を備えた昇圧形３相全波整流装置において、前記３相全
波整流回路の前記スイッチング半導体素子のすべてがオ
フの期間にオンする一対のスイッチング半導体素子を、
前記３相全波整流回路の出力端に跨がって、インダクタ
ンス素子を介して互いに直列接続すると共に、これら一
対のスイッチング半導体素子と前記平滑用コンデンサと
の間に逆流防止用素子を接続し、前記一対のスイッチン
グ半導体素子がオンするとき、前記逆流防止用素子を順
方向に流れている電流を前記インダクタンス素子に移行
させる昇圧形３相全波整流装置を提案するものである。
するために、３相交流ラインのそれぞれを流れる相電流
を検出する電流検出器、各相ラインに設けられた昇圧用
インダクタ、スイッチング半導体素子を３相ブリッジ構
成に接続してなる３相全波整流回路、平滑用コンデン
サ、及び前記スイッチング半導体素子をあらかじめ決め
られたシーケンスで高周波スイッチングさせる制御回路
を備えた昇圧形３相全波整流装置において、前記３相全
波整流回路の前記スイッチング半導体素子のすべてがオ
フの期間にオンする一対のスイッチング半導体素子を、
前記３相全波整流回路の出力端に跨がって、インダクタ
ンス素子を介して互いに直列接続すると共に、これら一
対のスイッチング半導体素子と前記平滑用コンデンサと
の間に逆流防止用素子を接続し、前記一対のスイッチン
グ半導体素子がオンするとき、前記逆流防止用素子を順
方向に流れている電流を前記インダクタンス素子に移行
させる昇圧形３相全波整流装置を提案するものである。
【００１１】請求項２の本発明は前記課題を解決するた
めに、前記インダクタンス素子の両端をそれぞれのダイ
オ−ドを通して前記平滑用コンデンサの両端に接続した
ことを特徴とする請求項１に記載の昇圧形３相全波整流
装置を提案するものである。
めに、前記インダクタンス素子の両端をそれぞれのダイ
オ−ドを通して前記平滑用コンデンサの両端に接続した
ことを特徴とする請求項１に記載の昇圧形３相全波整流
装置を提案するものである。
【００１２】請求項３の本発明は前記課題を解決するた
めに、前記３相全波整流回路を構成する前記スイッチン
グ半導体素子に、前記インダクタンス素子と共振を行う
コンデンサをそれぞれ並列に接続したことを特徴とする
請求項１又は請求項２に記載の昇圧形３相全波整流装置
を提案するものである。
めに、前記３相全波整流回路を構成する前記スイッチン
グ半導体素子に、前記インダクタンス素子と共振を行う
コンデンサをそれぞれ並列に接続したことを特徴とする
請求項１又は請求項２に記載の昇圧形３相全波整流装置
を提案するものである。
【００１３】請求項４の本発明は前記課題を解決するた
めに、前記３相全波整流回路を構成する前記スイッチン
グ半導体素子に、前記インダクタンス素子と共振を行う
コンデンサをそれぞれ並列に接続すると共に、逆並列に
ダイオ−ドを接続したことを特徴とする請求項１又は請
求項２に記載の昇圧形３相全波整流装置を提案するもの
である。
めに、前記３相全波整流回路を構成する前記スイッチン
グ半導体素子に、前記インダクタンス素子と共振を行う
コンデンサをそれぞれ並列に接続すると共に、逆並列に
ダイオ−ドを接続したことを特徴とする請求項１又は請
求項２に記載の昇圧形３相全波整流装置を提案するもの
である。
【００１４】請求項５の本発明は前記課題を解決するた
めに、前記一対のスイッチング半導体素子の内の、前記
３相全波整流回路の負の共通ラインに接続された前記ス
イッチング半導体素子と並列に、前記インダクタンス素
子と共振を行うコンデンサを接続したことを特徴とする
請求項１ないし請求項４のいずれかに記載の昇圧形３相
全波整流装置を提案するものである。
めに、前記一対のスイッチング半導体素子の内の、前記
３相全波整流回路の負の共通ラインに接続された前記ス
イッチング半導体素子と並列に、前記インダクタンス素
子と共振を行うコンデンサを接続したことを特徴とする
請求項１ないし請求項４のいずれかに記載の昇圧形３相
全波整流装置を提案するものである。
【００１５】請求項６の本発明は前記課題を解決するた
めに、３相交流ラインのそれぞれを流れる相電流を検出
する電流検出器、各相ラインに設けられた昇圧用インダ
クタ、スイッチング半導体素子を３相ブリッジ構成に接
続してなる３相全波整流回路、平滑用コンデンサ、及び
前記スイッチング半導体素子をあらかじめ決められたシ
ーケンスで高周波スイッチングさせる制御回路を備えた
整流装置の出力端に跨がって、インダクタンス素子を介
して互いに直列接続された一対のスイッチング半導体素
子を備えると共に、これら一対のスイッチング半導体素
子と前記平滑用コンデンサとの間に逆流防止用素子を接
続した昇圧形３相全波整流装置の制御方法であって、前
記３相全波整流回路の前記スイッチング半導体素子のす
べてがオフの期間に前記一対のスイッチング半導体素子
をオンさせて、前記逆流防止用素子を流れている電流を
前記インダクタンス素子に移行させ、該インダクタンス
素子と前記３相全波整流回路における対応するコンデン
サとによる共振で該コンデンサのエネルギーを前記イン
ダクタンス素子に移行させた後、前記３相全波整流回路
の所定の前記スイッチング半導体素子をオンさせること
を特徴とする昇圧形３相全波整流装置の制御方法を提案
するものである。
めに、３相交流ラインのそれぞれを流れる相電流を検出
する電流検出器、各相ラインに設けられた昇圧用インダ
クタ、スイッチング半導体素子を３相ブリッジ構成に接
続してなる３相全波整流回路、平滑用コンデンサ、及び
前記スイッチング半導体素子をあらかじめ決められたシ
ーケンスで高周波スイッチングさせる制御回路を備えた
整流装置の出力端に跨がって、インダクタンス素子を介
して互いに直列接続された一対のスイッチング半導体素
子を備えると共に、これら一対のスイッチング半導体素
子と前記平滑用コンデンサとの間に逆流防止用素子を接
続した昇圧形３相全波整流装置の制御方法であって、前
記３相全波整流回路の前記スイッチング半導体素子のす
べてがオフの期間に前記一対のスイッチング半導体素子
をオンさせて、前記逆流防止用素子を流れている電流を
前記インダクタンス素子に移行させ、該インダクタンス
素子と前記３相全波整流回路における対応するコンデン
サとによる共振で該コンデンサのエネルギーを前記イン
ダクタンス素子に移行させた後、前記３相全波整流回路
の所定の前記スイッチング半導体素子をオンさせること
を特徴とする昇圧形３相全波整流装置の制御方法を提案
するものである。
【００１６】請求項７の本発明は前記課題を解決するた
めに、前記３相全波整流回路においては、入力電圧の周
波数の各周期におけるいずれの区間でも３相の内の適切
な２相の前記スイッチング半導体素子だけを高周波スイ
ッチング動作させることを特徴とする請求項６に記載の
昇圧形３相全波整流装置の制御方法を提案するものであ
る。
めに、前記３相全波整流回路においては、入力電圧の周
波数の各周期におけるいずれの区間でも３相の内の適切
な２相の前記スイッチング半導体素子だけを高周波スイ
ッチング動作させることを特徴とする請求項６に記載の
昇圧形３相全波整流装置の制御方法を提案するものであ
る。
【００１７】
【発明を実施するための形態及び実施例】図１ないし図
３により本発明を実施するための形態について説明を行
う。図５で示した記号と同一の記号は相当する部材を示
すものとする。先ず、３相全波整流回路６におけるＭＯ
ＳＦＥＴ又はＩＧＢＴのようなスイッチング半導体素子
Ｑ１〜Ｑ６それぞれに並列接続されたコンデンサＣ４〜
Ｃ９は、スイッチング半導体素子Ｑ１〜Ｑ６のターンオ
フ時にそれらに印加される電圧の位相をずらして電圧ゼ
ロスイッチング（ＺＶＳ）を可能にするものであり、ス
イッチング半導体素子Ｑ１〜Ｑ６のターンオフ時の電力
損失を大幅に低減する。しかし、コンデンサＣ４〜Ｃ９
は、スイッチング半導体素子Ｑ１〜Ｑ６のターンオン時
にそれらのターンオン損失を増大させるよう作用するの
で、この実施例では、コンデンサＣ４〜Ｃ９のいずれか
の組と共振するインダクタンス素子１１を負荷側に設
け、コンデンサＣ４〜Ｃ９とインダクタンス素子１１と
で共振させて、スイッチング半導体素子と並列接続のコ
ンデンサに充電されたエネルギーをインダクタンス素子
１１に移行させてから、ゼロ電圧でスイッチング半導体
素子をターンオンさせることを主な特徴としている。
３により本発明を実施するための形態について説明を行
う。図５で示した記号と同一の記号は相当する部材を示
すものとする。先ず、３相全波整流回路６におけるＭＯ
ＳＦＥＴ又はＩＧＢＴのようなスイッチング半導体素子
Ｑ１〜Ｑ６それぞれに並列接続されたコンデンサＣ４〜
Ｃ９は、スイッチング半導体素子Ｑ１〜Ｑ６のターンオ
フ時にそれらに印加される電圧の位相をずらして電圧ゼ
ロスイッチング（ＺＶＳ）を可能にするものであり、ス
イッチング半導体素子Ｑ１〜Ｑ６のターンオフ時の電力
損失を大幅に低減する。しかし、コンデンサＣ４〜Ｃ９
は、スイッチング半導体素子Ｑ１〜Ｑ６のターンオン時
にそれらのターンオン損失を増大させるよう作用するの
で、この実施例では、コンデンサＣ４〜Ｃ９のいずれか
の組と共振するインダクタンス素子１１を負荷側に設
け、コンデンサＣ４〜Ｃ９とインダクタンス素子１１と
で共振させて、スイッチング半導体素子と並列接続のコ
ンデンサに充電されたエネルギーをインダクタンス素子
１１に移行させてから、ゼロ電圧でスイッチング半導体
素子をターンオンさせることを主な特徴としている。
【００１８】前述のような特徴を達成するために、この
実施例では３相全波整流回路６の正の共通ライン６Ａと
負の共通ライン６Ｂとの間に跨がって、互いに直列接続
されたスイッチング半導体素子Ｑ７とインダクタンス素
子１１とスイッチング半導体素子Ｑ８を新たに付加して
いる。この他に、スイッチング半導体素子Ｑ７に逆並列
に接続したダイオードＤ７、スイッチング半導体素子Ｑ
８に逆並列に接続したダイオードＤ８とそれに並列接続
されたコンデンサＣ１０、及び平滑用コンデンサ７と前
記回路との間に接続された逆流防止用ダイオードＤ０も
備える。ここでスイッチング半導体素子Ｑ７はキャパシ
タンスが小さく、高周波スイッチングを行うＩＧＢＴの
ような半導体デバイスが好ましい。
実施例では３相全波整流回路６の正の共通ライン６Ａと
負の共通ライン６Ｂとの間に跨がって、互いに直列接続
されたスイッチング半導体素子Ｑ７とインダクタンス素
子１１とスイッチング半導体素子Ｑ８を新たに付加して
いる。この他に、スイッチング半導体素子Ｑ７に逆並列
に接続したダイオードＤ７、スイッチング半導体素子Ｑ
８に逆並列に接続したダイオードＤ８とそれに並列接続
されたコンデンサＣ１０、及び平滑用コンデンサ７と前
記回路との間に接続された逆流防止用ダイオードＤ０も
備える。ここでスイッチング半導体素子Ｑ７はキャパシ
タンスが小さく、高周波スイッチングを行うＩＧＢＴの
ような半導体デバイスが好ましい。
【００１９】次に制御回路９について説明すると、誤差
増幅器９Ａは平滑用コンデンサ７の両端の電圧、つまり
直流出力電圧と基準値との差を増幅してなる誤差信号を
出力する。相間電圧ー相電圧変換器９Ｂはそれぞれの相
間電圧を対応する相電圧信号に変換する。Ｕ相電圧は、
図２（ａ），（ｄ）で示すようにＵーＶ相間電圧を３０
度遅延した正弦波電圧となる。Ｖ相電圧信号及びＷ相電
圧信号も図２（ｂ）と（ｅ）、図２（ｃ）と（ｆ）で示
すように、ＶーＷ相間電圧，ＷーＵ相間電圧をそれぞれ
３０度遅延した正弦波電圧となる。相間電圧ー相電圧変
換器９Ｂからの各相電圧信号は、乗算器９Ｃにおいて誤
差増幅器９Ａからの誤差信号と掛け算されると共に、休
止設定・論理回路９Ｄに送られる。
増幅器９Ａは平滑用コンデンサ７の両端の電圧、つまり
直流出力電圧と基準値との差を増幅してなる誤差信号を
出力する。相間電圧ー相電圧変換器９Ｂはそれぞれの相
間電圧を対応する相電圧信号に変換する。Ｕ相電圧は、
図２（ａ），（ｄ）で示すようにＵーＶ相間電圧を３０
度遅延した正弦波電圧となる。Ｖ相電圧信号及びＷ相電
圧信号も図２（ｂ）と（ｅ）、図２（ｃ）と（ｆ）で示
すように、ＶーＷ相間電圧，ＷーＵ相間電圧をそれぞれ
３０度遅延した正弦波電圧となる。相間電圧ー相電圧変
換器９Ｂからの各相電圧信号は、乗算器９Ｃにおいて誤
差増幅器９Ａからの誤差信号と掛け算されると共に、休
止設定・論理回路９Ｄに送られる。
【００２０】基準パルス発生器９Ｅは、３相全波整流回
路６のスイッチング半導体素子Ｑ１〜Ｑ６のオン時点を
決める基準パルスを発生する。その基準パルスの周波数
は、例えば２０ｋＨｚである。比較回路９Ｆは、電流検
出回路４からの各相ラインを流れる電流に対応する各電
流検出信号と乗算器９Ｃからの各相の信号とを比較し、
３相全波整流回路６のスイッチング半導体素子Ｑ１〜Ｑ
６のターンオフ時点を決め、制御されたオンパルス幅を
持つ信号を休止設定・論理回路９Ｄに与える。この休止
設定・論理回路９Ｄは、あらかじめ決められたシーケン
スに従ってスイッチング半導体素子Ｑ１〜Ｑ６をオン、
オフさせる制御信号を駆動回路１０に与える。
路６のスイッチング半導体素子Ｑ１〜Ｑ６のオン時点を
決める基準パルスを発生する。その基準パルスの周波数
は、例えば２０ｋＨｚである。比較回路９Ｆは、電流検
出回路４からの各相ラインを流れる電流に対応する各電
流検出信号と乗算器９Ｃからの各相の信号とを比較し、
３相全波整流回路６のスイッチング半導体素子Ｑ１〜Ｑ
６のターンオフ時点を決め、制御されたオンパルス幅を
持つ信号を休止設定・論理回路９Ｄに与える。この休止
設定・論理回路９Ｄは、あらかじめ決められたシーケン
スに従ってスイッチング半導体素子Ｑ１〜Ｑ６をオン、
オフさせる制御信号を駆動回路１０に与える。
【００２１】一方、休止設定・論理回路９Ｄは相間電圧
ー相電圧変換器９Ｂからの各相電圧信号を受けて、各相
電圧の１サイクルの０〜π及びπ〜２πの各期間におい
て各相のスイッチング半導体素子を順次１／３ずつ休
止、つまりその区間だけ制御回路９から駆動回路１０へ
制御信号が送出されるのを禁止し、３相の内２つの相の
スイッチング半導体素子のみがスイッチング動作を行う
ように制御を行う。また、好ましい実施例では、休止設
定・論理回路９Ｄは各相電圧の１サイクルの０〜π期間
でπ／３〜２π／３、π〜２π期間で４π／３〜５π／
３の区間、つまり各相電圧のピークの両側の６０度区
間、各相のスイッチング半導体素子を順次休止させ、そ
の他の区間で時比率制御を行う。
ー相電圧変換器９Ｂからの各相電圧信号を受けて、各相
電圧の１サイクルの０〜π及びπ〜２πの各期間におい
て各相のスイッチング半導体素子を順次１／３ずつ休
止、つまりその区間だけ制御回路９から駆動回路１０へ
制御信号が送出されるのを禁止し、３相の内２つの相の
スイッチング半導体素子のみがスイッチング動作を行う
ように制御を行う。また、好ましい実施例では、休止設
定・論理回路９Ｄは各相電圧の１サイクルの０〜π期間
でπ／３〜２π／３、π〜２π期間で４π／３〜５π／
３の区間、つまり各相電圧のピークの両側の６０度区
間、各相のスイッチング半導体素子を順次休止させ、そ
の他の区間で時比率制御を行う。
【００２２】次にこの回路における１周期Ｔの動作説明
を行う。先ずその概略を説明すると、３相交流入力の周
波数（５０／６０Ｈｚ）に比べて十分に高い周波数、例
えば２０ｋＨｚの駆動信号ａ，ｂ，ｃ，ｄ，ｅ，ｆは、
図２（ｇ）〜（ｌ）の高レベルで示されるほぼ６０°に
相当する制御すべき各期間において、駆動回路１０から
それぞれスイッチング半導体素子Ｑ１〜Ｑ６の制御端子
に印加される。したがって、スイッチング半導体素子Ｑ
１〜Ｑ６は図２（ｇ）〜（ｌ）の高レベルで示される制
御すべき各期間において高周波でスイッチング動作を行
う。
を行う。先ずその概略を説明すると、３相交流入力の周
波数（５０／６０Ｈｚ）に比べて十分に高い周波数、例
えば２０ｋＨｚの駆動信号ａ，ｂ，ｃ，ｄ，ｅ，ｆは、
図２（ｇ）〜（ｌ）の高レベルで示されるほぼ６０°に
相当する制御すべき各期間において、駆動回路１０から
それぞれスイッチング半導体素子Ｑ１〜Ｑ６の制御端子
に印加される。したがって、スイッチング半導体素子Ｑ
１〜Ｑ６は図２（ｇ）〜（ｌ）の高レベルで示される制
御すべき各期間において高周波でスイッチング動作を行
う。
【００２３】この実施例では、各相電圧が正極性のとき
スイッチング半導体素子Ｑ２、Ｑ４、Ｑ６が対応する相
電圧のほぼ０〜６０度及び１２０〜１８０度の範囲で高
周波スイッチング動作を行い、また各相電圧が負極性の
ときスイッチング半導体素子Ｑ１、Ｑ３、Ｑ５が対応す
る相電圧のほぼ１８０〜２４０度及び３００〜３６０度
の範囲で高周波スイッチング動作を行う。したがって、
スイッチング半導体素子Ｑ１〜Ｑ６は相電圧のピーク値
を中心に両側にほぼ３０度だけ高周波スイッチング動作
を休止する。時刻ｔ０直前では各相の昇圧用インダクタ
４Ｕ，４Ｖ，４Ｗを流れる電流の値は、それぞれゼロ、
−Ｉ，＋Ｉであるものとするまた、各相の電流は従来と
同様に各相電圧と同相になるよう制御される。
スイッチング半導体素子Ｑ２、Ｑ４、Ｑ６が対応する相
電圧のほぼ０〜６０度及び１２０〜１８０度の範囲で高
周波スイッチング動作を行い、また各相電圧が負極性の
ときスイッチング半導体素子Ｑ１、Ｑ３、Ｑ５が対応す
る相電圧のほぼ１８０〜２４０度及び３００〜３６０度
の範囲で高周波スイッチング動作を行う。したがって、
スイッチング半導体素子Ｑ１〜Ｑ６は相電圧のピーク値
を中心に両側にほぼ３０度だけ高周波スイッチング動作
を休止する。時刻ｔ０直前では各相の昇圧用インダクタ
４Ｕ，４Ｖ，４Ｗを流れる電流の値は、それぞれゼロ、
−Ｉ，＋Ｉであるものとするまた、各相の電流は従来と
同様に各相電圧と同相になるよう制御される。
【００２４】付加されたスイッチング半導体素子Ｑ７と
Ｑ８は、スイッチング半導体素子Ｑ１〜Ｑ６のパルス幅
制御信号と同一の周波数で、連続してスイッチング動作
を行う。例えば、スイッチング半導体素子Ｑ７はスイッ
チング半導体素子Ｑ１〜Ｑ６のオン直前にオンし、あら
かじめ決められた時間、例えば１／１０程度以下のデュ
ーティサイクルに相当する時間（２０ｋＨｚの駆動信号
の場合、４〜５μｓ程度以下の時間幅）オンする。スイ
ッチング半導体素子Ｑ８はスイッチング半導体素子Ｑ１
〜Ｑ６のオン時点と同期してオフし、あらかじめ決めら
れた時間、例えば１／２０程度のデューティサイクルに
相当する時間後に再度オンする。
Ｑ８は、スイッチング半導体素子Ｑ１〜Ｑ６のパルス幅
制御信号と同一の周波数で、連続してスイッチング動作
を行う。例えば、スイッチング半導体素子Ｑ７はスイッ
チング半導体素子Ｑ１〜Ｑ６のオン直前にオンし、あら
かじめ決められた時間、例えば１／１０程度以下のデュ
ーティサイクルに相当する時間（２０ｋＨｚの駆動信号
の場合、４〜５μｓ程度以下の時間幅）オンする。スイ
ッチング半導体素子Ｑ８はスイッチング半導体素子Ｑ１
〜Ｑ６のオン時点と同期してオフし、あらかじめ決めら
れた時間、例えば１／２０程度のデューティサイクルに
相当する時間後に再度オンする。
【００２５】次に図２の時刻ｔ０〜ｔ１の期間における
高周波スイッチングの１周期について説明する。その１
周期の開始点でスイッチング半導体素子Ｑ１〜Ｑ７はオ
フ状態、スイッチング半導体素子Ｑ８だけがオン状態に
あり、電流はＵ相の相ライン２Ｕ→昇圧用インダクタン
ス５Ｕ→ダイオードＤ１→ダイオードＤ０→コンデンサ
７→ダイオードＤ４→昇圧用インダクタ５Ｖ→Ｖ相の相
ライン２Ｖと、Ｗ相の相ライン２Ｗ→昇圧用インダクタ
５Ｗ→ダイオードＤ５→ダイオードＤ０→コンデンサ７
→ダイオードＤ４→昇圧用インダクタ５Ｖ→Ｖ相の相ラ
イン２Ｖのループで流れ、負荷へエネルギーを供給して
いるとする。
高周波スイッチングの１周期について説明する。その１
周期の開始点でスイッチング半導体素子Ｑ１〜Ｑ７はオ
フ状態、スイッチング半導体素子Ｑ８だけがオン状態に
あり、電流はＵ相の相ライン２Ｕ→昇圧用インダクタン
ス５Ｕ→ダイオードＤ１→ダイオードＤ０→コンデンサ
７→ダイオードＤ４→昇圧用インダクタ５Ｖ→Ｖ相の相
ライン２Ｖと、Ｗ相の相ライン２Ｗ→昇圧用インダクタ
５Ｗ→ダイオードＤ５→ダイオードＤ０→コンデンサ７
→ダイオードＤ４→昇圧用インダクタ５Ｖ→Ｖ相の相ラ
イン２Ｖのループで流れ、負荷へエネルギーを供給して
いるとする。
【００２６】次に先ずスイッチング半導体素子Ｑ７をオ
ンさせ、ダイオードＤ０を流れている電流ｉをインダク
タンス素子１１に移行させる。図３に高周波スイッチン
グの１周期の一部分の波形図を示すように、その時間幅
Ｔ１は、インダクタンス素子１１のインダクタンスをＬ
11とすると、Ｔ１＝Ｌ11・ｉ／Ｖout となる。そしてダ
イオードＤ０を流れていた電流がゼロになると、インダ
クタンス素子１１と導通していないダイオードと並列の
コンデンサのキャパシタンス３Ｃとの共振が始まり、そ
のキャパシタンス３Ｃのエネルギーがインダクタンス素
子１１へ移行する。その共振の開始からエネルギーの移
行完了までの時間幅Ｔ２は、Ｔ２＝２π（Ｌ11・３Ｃ）
1/2 ／４となる。ここでキャパシタンス３Ｃについて述
べると、前述からダイオードＤ２，Ｄ３，Ｄ６は導通し
ていないから、それらの並列接続されたコンデンサＣ
５、Ｃ６、Ｃ９は有効であり、同じ値のキャパシタンス
Ｃをもつとすると、これらはインダクタンス素子１１か
ら見て３個並列に接続された形になっていることが分か
る。なお、Ｃ４、Ｃ７、Ｃ８のキャパシタンスもＣとす
る。
ンさせ、ダイオードＤ０を流れている電流ｉをインダク
タンス素子１１に移行させる。図３に高周波スイッチン
グの１周期の一部分の波形図を示すように、その時間幅
Ｔ１は、インダクタンス素子１１のインダクタンスをＬ
11とすると、Ｔ１＝Ｌ11・ｉ／Ｖout となる。そしてダ
イオードＤ０を流れていた電流がゼロになると、インダ
クタンス素子１１と導通していないダイオードと並列の
コンデンサのキャパシタンス３Ｃとの共振が始まり、そ
のキャパシタンス３Ｃのエネルギーがインダクタンス素
子１１へ移行する。その共振の開始からエネルギーの移
行完了までの時間幅Ｔ２は、Ｔ２＝２π（Ｌ11・３Ｃ）
1/2 ／４となる。ここでキャパシタンス３Ｃについて述
べると、前述からダイオードＤ２，Ｄ３，Ｄ６は導通し
ていないから、それらの並列接続されたコンデンサＣ
５、Ｃ６、Ｃ９は有効であり、同じ値のキャパシタンス
Ｃをもつとすると、これらはインダクタンス素子１１か
ら見て３個並列に接続された形になっていることが分か
る。なお、Ｃ４、Ｃ７、Ｃ８のキャパシタンスもＣとす
る。
【００２７】コンデンサＣ５、Ｃ６、Ｃ９のエネルギー
をインダクタンス素子１１へ移行した後、つまり時間
（Ｔ１＋Ｔ２＋α）の経過後に、スイッチング半導体素
子Ｑ２とＱ６をオンさせると共に、スイッチング半導体
素子Ｑ８をオフさせる。この際、コンデンサＣ５とＣ９
の電圧はほぼゼロ、つまりスイッチング半導体素子Ｑ２
とＱ６の両端の電圧はほぼゼロであるので、ターンオン
時の電力損失は非常に小さい。このαの期間、インダク
タンス素子１１の電流ｉは、インダクタンス素子１１→
スイッチング半導体素子Ｑ８→ダイオードＤ１〜Ｄ６→
スイッチング半導体素子Ｑ７→インダクタンス素子１１
の閉ループで流れる。
をインダクタンス素子１１へ移行した後、つまり時間
（Ｔ１＋Ｔ２＋α）の経過後に、スイッチング半導体素
子Ｑ２とＱ６をオンさせると共に、スイッチング半導体
素子Ｑ８をオフさせる。この際、コンデンサＣ５とＣ９
の電圧はほぼゼロ、つまりスイッチング半導体素子Ｑ２
とＱ６の両端の電圧はほぼゼロであるので、ターンオン
時の電力損失は非常に小さい。このαの期間、インダク
タンス素子１１の電流ｉは、インダクタンス素子１１→
スイッチング半導体素子Ｑ８→ダイオードＤ１〜Ｄ６→
スイッチング半導体素子Ｑ７→インダクタンス素子１１
の閉ループで流れる。
【００２８】スイッチング半導体素子Ｑ２とＱ６のター
ンオンにより、電流は相ライン２Ｕから昇圧用インダク
タ５Ｕ→スイッチング半導体素子Ｑ２→ダイオードＤ４
→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れて増加す
る。また、Ｗ相入力電流は相ライン２Ｗから昇圧用イン
ダクタ５Ｗ→スイッチング半導体素子Ｑ６→ダイオード
Ｄ４→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れる。
このときインダクタンス素子１１の電流は、インダクタ
ンス素子１１のインダクタンスＬ11とコンデンサＣ１０
のキャパシタンスＣ10による共振で、エネルギーをコン
デンサＣ１０へ移行させる。その時間幅Ｔ３は、Ｔ３＝
２π（Ｌ11・Ｃ10）1/2 ／４となる。
ンオンにより、電流は相ライン２Ｕから昇圧用インダク
タ５Ｕ→スイッチング半導体素子Ｑ２→ダイオードＤ４
→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れて増加す
る。また、Ｗ相入力電流は相ライン２Ｗから昇圧用イン
ダクタ５Ｗ→スイッチング半導体素子Ｑ６→ダイオード
Ｄ４→昇圧用インダクタ５Ｖ→相ライン２Ｖに流れる。
このときインダクタンス素子１１の電流は、インダクタ
ンス素子１１のインダクタンスＬ11とコンデンサＣ１０
のキャパシタンスＣ10による共振で、エネルギーをコン
デンサＣ１０へ移行させる。その時間幅Ｔ３は、Ｔ３＝
２π（Ｌ11・Ｃ10）1/2 ／４となる。
【００２９】次にインダクタンス素子１１を流れる電流
ｉ11は極性が反転して、インダクタンス素子１１のイン
ダクタンスＬ11と、コンデンサＣ１０と前記３つの並列
コンデンサとの直列キャパシタンスとの共振を行い、コ
ンデンサＣ１０のエネルギーをインダクタンス素子１１
を介して前記３つの並列コンデンサへ移行する。その時
間幅Ｔ４は、Ｔ４＝２π｛Ｌ11・Ｃ10・３Ｃ／（Ｃ10＋
３Ｃ）｝1/2 ／４となる。時間幅Ｔ４の間にスイッチン
グ半導体素子Ｑ７をターンオフさせ、時間幅Ｔ４の経過
後にスイッチング半導体素子Ｑ８をターンオンさせる。
時間幅Ｔ４の終わりでコンデンサＣ１０の放電が完了
し、ダイオード８が導通してモードが切り替わり、時間
幅Ｔ５に入る。時間幅Ｔ５でインダクタンスＬ11とキャ
パシタンス３Ｃとの共振が行われ、インダクタンスＬ11
のエネルギーがキャパシタンス３Ｃに移行する。時間幅
Ｔ５は、Ｔ５＝２π（Ｌ11・３Ｃ）1/2 ／４となる。
ｉ11は極性が反転して、インダクタンス素子１１のイン
ダクタンスＬ11と、コンデンサＣ１０と前記３つの並列
コンデンサとの直列キャパシタンスとの共振を行い、コ
ンデンサＣ１０のエネルギーをインダクタンス素子１１
を介して前記３つの並列コンデンサへ移行する。その時
間幅Ｔ４は、Ｔ４＝２π｛Ｌ11・Ｃ10・３Ｃ／（Ｃ10＋
３Ｃ）｝1/2 ／４となる。時間幅Ｔ４の間にスイッチン
グ半導体素子Ｑ７をターンオフさせ、時間幅Ｔ４の経過
後にスイッチング半導体素子Ｑ８をターンオンさせる。
時間幅Ｔ４の終わりでコンデンサＣ１０の放電が完了
し、ダイオード８が導通してモードが切り替わり、時間
幅Ｔ５に入る。時間幅Ｔ５でインダクタンスＬ11とキャ
パシタンス３Ｃとの共振が行われ、インダクタンスＬ11
のエネルギーがキャパシタンス３Ｃに移行する。時間幅
Ｔ５は、Ｔ５＝２π（Ｌ11・３Ｃ）1/2 ／４となる。
【００３０】そしてＵ相入力電流が乗算器９Ｃで決めら
れた基準値に達すると、スイッチング半導体素子Ｑ２が
ターンオフし、昇圧用インダクタ５Ｕに蓄えられたエネ
ルギーは相ライン２Ｕ→昇圧用インダクタ５Ｕ→ダイオ
ードＤ１→平滑用コンデンサ７又は負荷８→ダイオード
Ｄ４→昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライン
２Ｕに流れて減少して行く。ここでスイッチング半導体
素子Ｑ２のターンオフ時には、そのキャパシタンスを含
む並列のコンデンサＣ５がスイッチング半導体素子Ｑ２
に印加される電圧の位相をずらすように作用して、ゼロ
電圧スイッチング（ＺＶＳ）を可能にする。
れた基準値に達すると、スイッチング半導体素子Ｑ２が
ターンオフし、昇圧用インダクタ５Ｕに蓄えられたエネ
ルギーは相ライン２Ｕ→昇圧用インダクタ５Ｕ→ダイオ
ードＤ１→平滑用コンデンサ７又は負荷８→ダイオード
Ｄ４→昇圧用インダクタ５Ｖ→相ライン２Ｖ→相ライン
２Ｕに流れて減少して行く。ここでスイッチング半導体
素子Ｑ２のターンオフ時には、そのキャパシタンスを含
む並列のコンデンサＣ５がスイッチング半導体素子Ｑ２
に印加される電圧の位相をずらすように作用して、ゼロ
電圧スイッチング（ＺＶＳ）を可能にする。
【００３１】次にＷ相入力電流が基準値に達すると、ス
イッチング半導体素子Ｑ６がターンオフし、昇圧用イン
ダクタ５Ｗに蓄えられたエネルギーは昇圧用インダクタ
５Ｗ→ダイオードＤ５→平滑用コンデンサ７又は負荷８
→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン２
Ｖ→相ライン２Ｗに流れ、負荷側に放出されて減少して
行く。以後時刻ｔ１までこの動作モードでスイッチング
動作が行われ、Ｕ相電流は正弦波状に増加し、Ｗ相電流
は正弦波状に減少する。ここでスイッチング半導体素子
Ｑ６のターンオフ時には、そのキャパシタンスを含む並
列のコンデンサＣ９がスイッチング半導体素子Ｑ６に印
加される電圧の位相をずらすように作用して、ゼロ電圧
スイッチング（ＺＶＳ）を可能にする。
イッチング半導体素子Ｑ６がターンオフし、昇圧用イン
ダクタ５Ｗに蓄えられたエネルギーは昇圧用インダクタ
５Ｗ→ダイオードＤ５→平滑用コンデンサ７又は負荷８
→ダイオードＤ４→昇圧用インダクタ５Ｖ→相ライン２
Ｖ→相ライン２Ｗに流れ、負荷側に放出されて減少して
行く。以後時刻ｔ１までこの動作モードでスイッチング
動作が行われ、Ｕ相電流は正弦波状に増加し、Ｗ相電流
は正弦波状に減少する。ここでスイッチング半導体素子
Ｑ６のターンオフ時には、そのキャパシタンスを含む並
列のコンデンサＣ９がスイッチング半導体素子Ｑ６に印
加される電圧の位相をずらすように作用して、ゼロ電圧
スイッチング（ＺＶＳ）を可能にする。
【００３２】図２に示すように、時刻ｔ１でＵ相電流は
Ｉ，Ｖ相電流は−Ｉ、Ｗ相電流はゼロとなり、前述のよ
うにスイッチング半導体素子Ｑ７とＱ８とが動作すると
共に、スイッチング半導体素子Ｑ３、Ｑ５が高周波スイ
ッチング動作を開始する。これらの動作は前述と同じな
ので省略する。
Ｉ，Ｖ相電流は−Ｉ、Ｗ相電流はゼロとなり、前述のよ
うにスイッチング半導体素子Ｑ７とＱ８とが動作すると
共に、スイッチング半導体素子Ｑ３、Ｑ５が高周波スイ
ッチング動作を開始する。これらの動作は前述と同じな
ので省略する。
【００３３】時刻ｔ２でＵ相電流はＩ，Ｖ相電流はゼ
ロ、Ｗ相電流は−Ｉとなり、前述のようにスイッチング
半導体素子Ｑ７とＱ８とが動作すると共に、スイッチン
グ半導体素子Ｑ２、Ｑ４が高周波スイッチング動作を開
始する。これらの動作は前述と同じなので省略する。
ロ、Ｗ相電流は−Ｉとなり、前述のようにスイッチング
半導体素子Ｑ７とＱ８とが動作すると共に、スイッチン
グ半導体素子Ｑ２、Ｑ４が高周波スイッチング動作を開
始する。これらの動作は前述と同じなので省略する。
【００３４】時刻ｔ３でＵ相電流はゼロ，Ｖ相電流は
Ｉ、Ｗ相電流は−Ｉとなり、前述のようにスイッチング
半導体素子Ｑ７とＱ８とが動作すると共に、スイッチン
グ半導体素子Ｑ１、Ｑ５が高周波スイッチング動作を開
始する。これらの動作は前述と同じなので省略する。
Ｉ、Ｗ相電流は−Ｉとなり、前述のようにスイッチング
半導体素子Ｑ７とＱ８とが動作すると共に、スイッチン
グ半導体素子Ｑ１、Ｑ５が高周波スイッチング動作を開
始する。これらの動作は前述と同じなので省略する。
【００３５】時刻ｔ４でＵ相電流は−Ｉ，Ｖ相電流は
Ｉ、Ｗ相電流はゼロとなり、前述のようにスイッチング
半導体素子Ｑ７とＱ８とが動作すると共に、スイッチン
グ半導体素子Ｑ４、Ｑ６が高周波スイッチング動作を開
始する。これらの動作は前述と同じなので省略する。
Ｉ、Ｗ相電流はゼロとなり、前述のようにスイッチング
半導体素子Ｑ７とＱ８とが動作すると共に、スイッチン
グ半導体素子Ｑ４、Ｑ６が高周波スイッチング動作を開
始する。これらの動作は前述と同じなので省略する。
【００３６】時刻ｔ５でＵ相電流は−Ｉ，Ｖ相電流はゼ
ロ、Ｗ相電流はＩとなり、前述のようにスイッチング半
導体素子Ｑ７とＱ８とが動作すると共に、スイッチング
半導体素子Ｑ１、Ｑ３が高周波スイッチング動作を開始
する。これらの動作は前述と同じなので省略する。
ロ、Ｗ相電流はＩとなり、前述のようにスイッチング半
導体素子Ｑ７とＱ８とが動作すると共に、スイッチング
半導体素子Ｑ１、Ｑ３が高周波スイッチング動作を開始
する。これらの動作は前述と同じなので省略する。
【００３７】時刻ｔ６で最初に戻り、スイッチング半導
体素子Ｑ２とＱ６が前述のようにスイッチングを行う周
期となる。
体素子Ｑ２とＱ６が前述のようにスイッチングを行う周
期となる。
【００３８】次に図４により本発明の第２の実施例を説
明すると、図１で示した記号と同じ記号は相当する部材
を示す。この実施例はコンデンサＣ１０の電圧を電源電
圧に制限するダイオードＤ９、及びスイッチング半導体
素子Ｑ７に関連して並列に存在するキャパシタンス、コ
ンデンサＣ１０とインダクタンス素子１１との振動を防
ぐためのダイオードＤ１０と抵抗Ｒ１を備えたことを特
徴としている。
明すると、図１で示した記号と同じ記号は相当する部材
を示す。この実施例はコンデンサＣ１０の電圧を電源電
圧に制限するダイオードＤ９、及びスイッチング半導体
素子Ｑ７に関連して並列に存在するキャパシタンス、コ
ンデンサＣ１０とインダクタンス素子１１との振動を防
ぐためのダイオードＤ１０と抵抗Ｒ１を備えたことを特
徴としている。
【００３９】主な動作は図１の実施例と同じであるので
説明を省略し、ダイオードＤ９とダイオードＤ１０に関
連する説明を行う。図３からも分かるように、高周波ス
イッチングの１周期内においてスイッチング半導体素子
Ｑ７がオンしていて、スイッチング半導体素子Ｑ８がオ
フしている期間があるが、この期間ではスイッチング半
導体素子Ｑ７を流れる電流はインダクタンス素子１１及
びスイッチング半導体素子Ｑ８と並列のコンデンサＣ１
０を通して流れ、コンデンサＣ１０を充電する。コンデ
ンサＣ１０の充電電圧が平滑用コンデンサ７の電圧、つ
まり負荷電圧を越えると、ダイオードＤ９が導通するの
で、コンデンサＣ１０の電圧はほぼ負荷電圧に制限され
る。このダイオードＤ９が無ければ、コンデンサＣ１０
の電圧が負荷電圧よりもかなり高くなる場合がある。
説明を省略し、ダイオードＤ９とダイオードＤ１０に関
連する説明を行う。図３からも分かるように、高周波ス
イッチングの１周期内においてスイッチング半導体素子
Ｑ７がオンしていて、スイッチング半導体素子Ｑ８がオ
フしている期間があるが、この期間ではスイッチング半
導体素子Ｑ７を流れる電流はインダクタンス素子１１及
びスイッチング半導体素子Ｑ８と並列のコンデンサＣ１
０を通して流れ、コンデンサＣ１０を充電する。コンデ
ンサＣ１０の充電電圧が平滑用コンデンサ７の電圧、つ
まり負荷電圧を越えると、ダイオードＤ９が導通するの
で、コンデンサＣ１０の電圧はほぼ負荷電圧に制限され
る。このダイオードＤ９が無ければ、コンデンサＣ１０
の電圧が負荷電圧よりもかなり高くなる場合がある。
【００４０】一方、図３からも分かるように、高周波ス
イッチングの１周期内においてスイッチング半導体素子
Ｑ７がオフで、スイッチング半導体素子Ｑ８がオンする
期間があるが、この期間ではスイッチング半導体素子Ｑ
７に関連して並列に存在するキャパシタンスを通してイ
ンダクタンス素子１１に電流が流れると共に、ダイオー
ドＤ７のリカバリータイムではダイオードＤ７の逆方向
を通してインダクタンス素子１１に電流が流れ、インダ
クタンス素子１１にエネルギーを蓄える。しかし、イン
ダクタンス素子１１のエネルギーはオンしているスイッ
チング半導体素子Ｑ８を通して抵抗Ｒ１とダイオードＤ
１０を通して循環し、その閉ループで消費される。した
がって、スイッチング半導体素子Ｑ７に関連して並列に
存在するキャパシタンスとインダクタンス素子１１との
振動を抑制することができ、スイッチング半導体素子Ｑ
８にサージ電圧が印加されるのを防止できる。
イッチングの１周期内においてスイッチング半導体素子
Ｑ７がオフで、スイッチング半導体素子Ｑ８がオンする
期間があるが、この期間ではスイッチング半導体素子Ｑ
７に関連して並列に存在するキャパシタンスを通してイ
ンダクタンス素子１１に電流が流れると共に、ダイオー
ドＤ７のリカバリータイムではダイオードＤ７の逆方向
を通してインダクタンス素子１１に電流が流れ、インダ
クタンス素子１１にエネルギーを蓄える。しかし、イン
ダクタンス素子１１のエネルギーはオンしているスイッ
チング半導体素子Ｑ８を通して抵抗Ｒ１とダイオードＤ
１０を通して循環し、その閉ループで消費される。した
がって、スイッチング半導体素子Ｑ７に関連して並列に
存在するキャパシタンスとインダクタンス素子１１との
振動を抑制することができ、スイッチング半導体素子Ｑ
８にサージ電圧が印加されるのを防止できる。
【００４１】前記制御方法で、特に好ましい実施例で
は、スイッチング半導体素子Ｑ１〜Ｑ６を相電圧のピー
ク値を中心に両側にほぼ３０度だけ高周波スイッチング
動作を休止する。したがって、各昇圧用インダクタ５を
流れる電流はほぼ６０〜１２０度（π／３〜２π／３）
と２４０〜３００度（４π／３〜５π／３）の範囲でほ
ぼフラットとなり、鉄損を含めその電力損失の減少は更
に改善されると同時に、スイッチング半導体素子Ｑ１〜
Ｑ６は流れる電流のピーク値近辺で休止するので、スイ
ッチング電力損失がより低減できる。また、この実施例
ではスイッチング半導体素子Ｑ１〜Ｑ６を休止するのに
もかかわらず、前述のとおり各相の電流はほぼ正弦波と
なり、力率がほぼ１に近い値になるので、高調波による
問題を起こすおそれはない。
は、スイッチング半導体素子Ｑ１〜Ｑ６を相電圧のピー
ク値を中心に両側にほぼ３０度だけ高周波スイッチング
動作を休止する。したがって、各昇圧用インダクタ５を
流れる電流はほぼ６０〜１２０度（π／３〜２π／３）
と２４０〜３００度（４π／３〜５π／３）の範囲でほ
ぼフラットとなり、鉄損を含めその電力損失の減少は更
に改善されると同時に、スイッチング半導体素子Ｑ１〜
Ｑ６は流れる電流のピーク値近辺で休止するので、スイ
ッチング電力損失がより低減できる。また、この実施例
ではスイッチング半導体素子Ｑ１〜Ｑ６を休止するのに
もかかわらず、前述のとおり各相の電流はほぼ正弦波と
なり、力率がほぼ１に近い値になるので、高調波による
問題を起こすおそれはない。
【００４２】また、前述のようにスイッチング半導体素
子Ｑ１〜Ｑ６のそれぞれは、対応する相電圧の半周期
（π）の内のほぼ２π／３の期間のみで高周波スイッチ
ングを行い、他のほぼπ／３の期間は休止している。つ
まり、入力電圧の周波数の１周期におけるいずれの区間
においても３相の内の適切な２相のスイッチング半導体
素子だけを高周波でスイッチング動作させるので、昇圧
用インダクタ５にエネルギーを蓄えるとき、従来制御方
法の場合には出力側から３相交流入力電源側に戻る循環
電流が流れたので回路の電力損失が大きかったが、この
発明では昇圧用インダクタ５にエネルギーを蓄えるとき
に出力側から３相交流入力電源側に戻る循環電流が流れ
ないので、回路の電力損失を低減できる。
子Ｑ１〜Ｑ６のそれぞれは、対応する相電圧の半周期
（π）の内のほぼ２π／３の期間のみで高周波スイッチ
ングを行い、他のほぼπ／３の期間は休止している。つ
まり、入力電圧の周波数の１周期におけるいずれの区間
においても３相の内の適切な２相のスイッチング半導体
素子だけを高周波でスイッチング動作させるので、昇圧
用インダクタ５にエネルギーを蓄えるとき、従来制御方
法の場合には出力側から３相交流入力電源側に戻る循環
電流が流れたので回路の電力損失が大きかったが、この
発明では昇圧用インダクタ５にエネルギーを蓄えるとき
に出力側から３相交流入力電源側に戻る循環電流が流れ
ないので、回路の電力損失を低減できる。
【００４３】なお、以上述べた実施例において、スイッ
チング半導体素子Ｑ１〜Ｑ８としてＭＯＳＦＥＴを用い
た場合には、ダイオードＤ１〜Ｄ８を別途接続すること
なく、それぞれのＭＯＳＦＥＴのボディダイオードを使
用することができ、また、各コンデンサＣ４〜Ｃ９，Ｃ
１０に代えてそれぞれのＭＯＳＦＥＴの接合容量を用い
ることもできるが、それぞれのＭＯＳＦＥＴの接合容量
では必要とするキャパシタンスが得られない場合には、
その不足するキャパシタンスとほぼ等しいキャパシタン
スを有するコンデンサをそれぞれ別途接続すれば良い。
チング半導体素子Ｑ１〜Ｑ８としてＭＯＳＦＥＴを用い
た場合には、ダイオードＤ１〜Ｄ８を別途接続すること
なく、それぞれのＭＯＳＦＥＴのボディダイオードを使
用することができ、また、各コンデンサＣ４〜Ｃ９，Ｃ
１０に代えてそれぞれのＭＯＳＦＥＴの接合容量を用い
ることもできるが、それぞれのＭＯＳＦＥＴの接合容量
では必要とするキャパシタンスが得られない場合には、
その不足するキャパシタンスとほぼ等しいキャパシタン
スを有するコンデンサをそれぞれ別途接続すれば良い。
【００４４】
【発明の効果】以上述べたように本発明によれば、３相
全波整流回路を構成するスイッチング半導体素子のゼロ
電圧スイッチングが可能になり、スイッチング電力損失
を低減できる。また、ＬＣ振動を防ぐことができると共
に、コンデンサの電圧を制限できるという効果も奏す
る。
全波整流回路を構成するスイッチング半導体素子のゼロ
電圧スイッチングが可能になり、スイッチング電力損失
を低減できる。また、ＬＣ振動を防ぐことができると共
に、コンデンサの電圧を制限できるという効果も奏す
る。
【図１】 本発明の一実施例を説明するための図であ
る。
る。
【図２】 本発明の一実施例を説明するための各部の波
形を示す図である。
形を示す図である。
【図３】 本発明の一実施例を説明するための高周波ス
イッチングの波形の一部分を示すための各部の波形を示
す図である。
イッチングの波形の一部分を示すための各部の波形を示
す図である。
【図４】 本発明の他の一実施例を説明するための図で
ある。
ある。
【図５】 従来の技術を説明するための図である。
１・・・３相交流入力電源 ２・・・
相ライン ３・・・回路遮断器 ４・・・
電流検出回路 ５・・・昇圧用インダクタ ６・・・
３相全波整流回路 ７・・・平滑用コンデンサ ８・・・
負荷 ９・・・制御回路 ９Ａ・・
・誤差増幅器 ９Ｂ・・・相間電圧ー相電圧変換器 ９Ｃ・・
・乗算器 ９Ｄ・・・休止設定・論理回路 ９Ｅ・・
・基準パルス発生器 ９Ｆ・・・比較回路 １０・・
・駆動回路 １１・・・・インダクタンス素子 Ｄ０・・
・逆流防止用素子 Ｑ１〜Ｑ８・・・スイッチング半導体素子
相ライン ３・・・回路遮断器 ４・・・
電流検出回路 ５・・・昇圧用インダクタ ６・・・
３相全波整流回路 ７・・・平滑用コンデンサ ８・・・
負荷 ９・・・制御回路 ９Ａ・・
・誤差増幅器 ９Ｂ・・・相間電圧ー相電圧変換器 ９Ｃ・・
・乗算器 ９Ｄ・・・休止設定・論理回路 ９Ｅ・・
・基準パルス発生器 ９Ｆ・・・比較回路 １０・・
・駆動回路 １１・・・・インダクタンス素子 Ｄ０・・
・逆流防止用素子 Ｑ１〜Ｑ８・・・スイッチング半導体素子
フロントページの続き (72)発明者 鍬田 豊 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 室山 誠一 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 審査官 川端 修 (56)参考文献 特開 平７−308069（ＪＰ，Ａ) 特開 平７−143754（ＪＰ，Ａ) 特開 平５−103459（ＪＰ，Ａ) 特開 平８−70583（ＪＰ，Ａ) 特開 平７−337022（ＪＰ，Ａ) 特開 平８−116678（ＪＰ，Ａ) 特表 平５−502365（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/219
Claims (7)
- 【請求項１】 ３相交流ラインのそれぞれを流れる相電
流を検出する電流検出器、各相ラインに設けられた昇圧
用インダクタ、スイッチング半導体素子を３相ブリッジ
構成に接続してなる３相全波整流回路、平滑用コンデン
サ、及び前記スイッチング半導体素子をあらかじめ決め
られたシーケンスで高周波スイッチングさせる制御回路
を備えた昇圧形３相全波整流装置において、 前記３相全波整流回路の前記スイッチング半導体素子の
すべてがオフの期間にオンする一対のスイッチング半導
体素子を、前記３相全波整流回路の出力端に跨がって、
インダクタンス素子を介して互いに直列接続すると共
に、これら一対のスイッチング半導体素子と前記平滑用
コンデンサとの間に逆流防止用素子を接続し、前記一対
のスイッチング半導体素子がオンするとき、前記逆流防
止用素子を順方向に流れている電流を前記インダクタン
ス素子に移行させることを特徴とする昇圧形３相全波整
流装置。 - 【請求項２】 前記インダクタンス素子の両端をそれぞ
れのダイオ−ドを通して前記平滑用コンデンサの両端に
接続したことを特徴とする請求項１に記載の昇圧形３相
全波整流装置。 - 【請求項３】 前記３相全波整流回路を構成する前記ス
イッチング半導体素子に、前記インダクタンス素子と共
振を行うコンデンサをそれぞれ並列に接続したことを特
徴とする請求項１又は請求項２に記載の昇圧形３相全波
整流装置。 - 【請求項４】 前記３相全波整流回路を構成する前記ス
イッチング半導体素子に、前記インダクタンス素子と共
振を行うコンデンサをそれぞれ並列に接続すると共に、
逆並列にダイオ−ドを接続したことを特徴とする請求項
１又は請求項２に記載の昇圧形３相全波整流装置。 - 【請求項５】 前記一対のスイッチング半導体素子の内
の、前記３相全波整流回路の負の共通ラインに接続され
た前記スイッチング半導体素子と並列に、前記インダク
タンス素子と共振を行うコンデンサを接続したことを特
徴とする請求項１ないし請求項４のいずれかに記載の昇
圧形３相全波整流装置。 - 【請求項６】 ３相交流ラインのそれぞれを流れる相電
流を検出する電流検出器、各相ラインに設けられた昇圧
用インダクタ、スイッチング半導体素子を３相ブリッジ
構成に接続してなる３相全波整流回路、平滑用コンデン
サ、及び前記スイッチング半導体素子をあらかじめ決め
られたシーケンスで高周波スイッチングさせる制御回路
を備えた整流装置の出力端に跨がって、インダクタンス
素子を介して互いに直列接続された一対のスイッチング
半導体素子を備えると共に、これら一対のスイッチング
半導体素子と前記平滑用コンデンサとの間に逆流防止用
素子を接続した昇圧形３相全波整流装置の制御方法であ
って、前記３相全波整流回路の前記スイッチング半導体
素子のすべてがオフの期間に前記一対のスイッチング半
導体素子をオンさせて、前記逆流防止用素子を流れてい
る電流を前記インダクタンス素子に移行させ、該インダ
クタンス素子と前記３相全波整流回路における対応する
コンデンサとによる共振で該コンデンサのエネルギーを
前記インダクタンス素子に移行させた後、前記３相全波
整流回路の所定の前記スイッチング半導体素子をオンさ
せることを特徴とする昇圧形３相全波整流装置の制御方
法。 - 【請求項７】 前記３相全波整流回路においては、入力
電圧の周波数の各周期におけるいずれの区間でも３相の
内の適切な２相の前記スイッチング半導体素子だけを高
周波スイッチング動作させることを特徴とする請求項６
に記載の昇圧形３相全波整流装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15602896A JP3315591B2 (ja) | 1996-05-28 | 1996-05-28 | 昇圧形３相全波整流装置及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15602896A JP3315591B2 (ja) | 1996-05-28 | 1996-05-28 | 昇圧形３相全波整流装置及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09322542A JPH09322542A (ja) | 1997-12-12 |
| JP3315591B2 true JP3315591B2 (ja) | 2002-08-19 |
Family
ID=15618740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15602896A Expired - Fee Related JP3315591B2 (ja) | 1996-05-28 | 1996-05-28 | 昇圧形３相全波整流装置及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3315591B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434283B1 (ko) * | 2001-10-19 | 2004-06-05 | 엘지전자 주식회사 | 3상 정류 제어장치 |
| JP5824339B2 (ja) * | 2011-11-17 | 2015-11-25 | 東芝キヤリア株式会社 | 三相整流装置 |
-
1996
- 1996-05-28 JP JP15602896A patent/JP3315591B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09322542A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109156058B (zh) | 半桥谐振转换器、使用它们的电路、以及对应的控制方法 | |
| Cuadros et al. | Space vector modulated, zero-voltage transition three-phase to DC bidirectional converter | |
| JPH10341575A (ja) | 改善された波形率と低減した電磁干渉を有する部分共振直列コンバータ | |
| JP2001086765A (ja) | バランサ回路を組み込んだマルチモード電力変換器及びその動作方法 | |
| KR20160106090A (ko) | 전력 변환 장치 및 3상 교류 전원 장치 | |
| JPH09131075A (ja) | インバータ装置 | |
| WO2016051797A1 (ja) | 電力変換装置 | |
| US8384246B2 (en) | Converter device and uninterruptible power supply equipped with such a device | |
| JP2002238257A (ja) | 共振型ｄｃ−ｄｃコンバータの制御方法 | |
| JP3296425B2 (ja) | 電力変換装置 | |
| JP3315592B2 (ja) | 昇圧形３相全波整流装置の制御方法及び制御回路 | |
| JP3315591B2 (ja) | 昇圧形３相全波整流装置及びその制御方法 | |
| JP3681960B2 (ja) | スイッチング電源 | |
| JP2001128462A (ja) | インバータ装置の制御方法 | |
| JP3240032B2 (ja) | 昇圧形３相全波整流装置の制御方法 | |
| JP4488130B2 (ja) | 電力変換装置 | |
| JP3298625B2 (ja) | 電力変換装置 | |
| JP3296424B2 (ja) | 電力変換装置 | |
| JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
| JP4468933B2 (ja) | 電力変換装置 | |
| JP3315586B2 (ja) | 昇圧形３相全波整流装置及びその制御方法 | |
| JPH07135769A (ja) | 直列共振コンバータ | |
| JP3235711B2 (ja) | スイッチング電源 | |
| Singh et al. | Three-phase electric drive with modified electronic smoothing inductor | |
| US20240178739A1 (en) | Control apparatus for an arcp inverter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020528 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |