JPH09282112A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数の入出力インタフェースで１つのバッフ
ァを共有する場合、複数の入出力インタフェースが同時
に送受信動作を行えなかった。 【解決手段】 ブート・プログラム２１は、複数のイン
タフェースが使用するバッファ数を決定し、この決定さ
れた数のバッファをメモリ中に割り当てるとともに、複
数のインタフェースの各々と割り当てられたバッファの
各々とを対応付ける。そして、ホスト・インタフェース
制御部２２、ネットワーク・インタフェース制御部
（Ａ）２３，同（Ｂ）２４は、１つのバッファに対して
複数のインタフェースが関連付けられた場合はバッファ
を複数のインタフェース間で共有し、１つのバッファに
対して１つのインタフェースが関連付けられた場合はバ
ッファを１つのインタフェースで占有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の入出力イン
タフェースを有するコンピュータ装置やプリンタ装置等
の情報処理装置に関する。

【０００２】

【従来の技術】この種の情報処理装置として、従来よ
り、入出力インタフェース毎にバッファを有するものが
知られている。このように、インタフェース毎にバッフ
ァを有する情報処理装置では、複数の入出力インタフェ
ースで同時に送受信動作が行える利点がある反面、より
多くのメモリが必要となるためコストが高くなり、また
必要なメモリを搭載しない場合には、使用可能な入出力
インタフェースが制限されるという欠点があった。

【０００３】

【発明が解決しようとする課題】これに対し、複数の入
出力インタフェースで１つのバッファを共有する例えば
プリンタ装置が提案されている（例えば、特開平５−２
５２２２０号公報や特開平６−３３２６４０号公報参
照）。しかしながら、複数の入出力インタフェースで１
つのバッファを共有する情報処理装置の場合には、コス
トを低く抑えることができるという利点がある反面、複
数の入出力インタフェースが同時に送受信動作を行えな
いという欠点があった。

【０００４】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、利用者が入出力イン
タフェース毎に入出力バッファを割り当てるに十分なメ
モリを搭載すれば複数の入出力インタフェースで同時に
送受信動作が行え、利用者が入出力インタフェース毎に
入出力バッファを割り当てるに十分なメモリを搭載しな
ければ複数の入出力インタフェースの同時送受信動作が
制限されて動作する情報処理装置を提供することを目的
とする。

【０００５】

【課題を解決するための手段】本発明では、複数のイン
タフェースを有する情報処理装置において、複数のイン
タフェースが使用するバッファ数を決定するバッファ数
決定手段と、このバッファ数決定手段によって決定され
た数のバッファをメモリ中に割り当てるバッファ割当手
段と、複数のインタフェースの各々とバッファ割当手段
によって割り当てられたバッファの各々とを対応付ける
バッファ関連付け手段と、１つのバッファに対して複数
のインタフェースが関連付けられた場合にバッファを複
数のインタフェース間で共有するバッファ共有手段と、
１つのバッファに対して１つのインタフェースが関連付
けられた場合にバッファを１つのインタフェースで占有
するバッファ専有手段とを備えた構成となっている。

【０００６】上記構成の情報処理装置において、バッフ
ァ数決定手段によってインタフェースが使用するバッフ
ァ数が決定され、この決定された数のバッファがバッフ
ァ割当手段によってメモリ中に割り当てられるととも
に、各インタフェースと割り当てられた各バッファがバ
ッファ関連付け手段によって対応付けられる。そして、
１つのバッファに対して複数のインタフェースが関連付
けられた場合は、バッファ共有手段によってバッファが
複数のインタフェース間で共有され、１つのバッファに
対して１つの入力インタフェースを関連付けられた場合
は、バッファ専有手段によってバッファを１つのインタ
フェースが占有する。

【０００７】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照しつつ詳細に説明する。図１は、例えばプリ
ンタ装置に適用された本発明の一実施形態を示すハード
ウェア構成図である。

【０００８】図１において、本実施形態に係るプリンタ
装置１０は、印刷用紙に画像を形成して出力するプリン
タ・エンジン部１１と、ホスト・インタフェース部１２
と、ネットワーク・インタフェース部１３と、プリンタ
・エンジン部１１を駆動制御するプリンタ・エンジン制
御部１４と、装置全体の制御を司るＣＰＵ（中央処理装
置）１５と、装置全体の制御に必要なプログラムが格納
されたＲＯＭ（読み込み専用メモリ）１６と、画像デー
タが一時的に格納されるＲＡＭ（読み書き可能メモリ）
１７とから構成されている。

【０００９】そして、ホスト・インタフェース部１２、
ネットワーク・インタフェース部１３、プリンタ・エン
ジン制御部１４、ＣＰＵ１５、ＲＯＭ１６およびＲＡＭ
１７がバスライン１８を介して相互に接続されている。
また、ホスト・インタフェース部１２には単一のホスト
・コンピュータが接続され、ネットワーク・インタフェ
ース部１３にはネットワーク１９を介して複数のホスト
・コンピュータ、本例では２つのホスト・コンピュータ
が接続されている。

【００１０】上記構成のプリンタ装置１０において、Ｃ
ＰＵ１５は、ＲＯＭ１６に格納されたソフトウェアを実
行し、ホスト・インタフェース部１２またはネットワー
ク・インタフェース部１３から入力されたデータをＲＡ
Ｍ１７に格納し、次いでこのデータを順次画像データに
変換して再度ＲＡＭ１７に格納し、この画像データを順
次プリンタ・エンジン制御部１４を介してプリンタ・エ
ンジン部１１に出力する処理を行う。

【００１１】図２は、本実施形態に係るプリンタ装置１
０のソフトウェア構成図であり、ＣＰＵ１５およびＲＡ
Ｍ１７が持つ機能をブロック化したものである。図２に
おいて、ブート・プログラム２１は、ＲＯＭ１６に格納
されたプログラムの１つである。ＣＰＵ１５は、ホスト
・インタフェース部１２を制御するホスト・インタフェ
ース制御部２２、ネットワーク・インタフェース部１３
を制御するネットワーク・インタフェース制御部（Ａ）
２３，同（Ｂ）２４および画像データを展開するデコン
ポーザ２５の各機能を持っている。ＲＡＭ１７には、ブ
ート・プログラム２１によって入力バッファ２６，２
７，２８およびページ・バッファ２９が割り当てられ
る。

【００１２】ブート・プログラム２１は、電源投入（Ｏ
Ｎ）時にまず起動され、入力バッファ２６，２７，２８
およびページ・バッファ２９を割り当て、ホスト・イン
タフェース制御部２２、ネットワーク・インタフェース
制御部（Ａ）２３，同（Ｂ）２４、デコンポーザ２５お
よびプリンタ・エンジン制御部１４を起動する。ホスト
・インタフェース制御部２２は、ホスト・インタフェー
ス部１２からのデータを受信し、入力バッファ２６に格
納する。ネットワーク・インタフェース制御部（Ａ）２
３およびネットワーク・インタフェース制御部（Ｂ）２
４は、ネットワーク・インタフェース部１３からのデー
タを受信し、入力バッファ２７，２８に格納する。

【００１３】このように、インタフェース部１２，１３
は、物理的なインタフェースではなく、論理的なインタ
フェースであっても良い。本実施形態では、ネットワー
ク・インタフェース部１３は、物理的には１つのインタ
フェースであるが、論理的には、通信手順によって、ネ
ットワーク・インタフェース制御部（Ａ）２３および同
（Ｂ）２４の２つのインタフェースとして扱われる。

【００１４】デコンポーザ２５は、入力バッファ２６，
２７，２８から読み出したデータを画像データに変換
（展開）し、ページ・バッファ２９に格納する。プリン
タ・エンジン制御部１４は、ページ・メモリ２９から画
像データを読み出して、この画像データをプリンタ・エ
ンジン部１１に転送する。なお、デコンポーザ２５がデ
ータを入力する部分の処理を、通常デバイス・ドライバ
と呼ばれるようなサブ・ルーチンとしても良い。

【００１５】図３は、ＲＡＭ１７の使用目的毎のメモリ
領域を示す概念図である。図３において、プログラム・
データ領域３１は、ＲＯＭ１６に格納されたソフトウェ
アの更新可能なデータを格納する領域である。ページ・
バッファ領域３２は、ソフトウェアによって生成される
画像データを一時的に格納する領域である。入力バッフ
ァ領域３３は、ホスト・インタフェース部１２から入力
されたデータを一時的に格納する領域である。プログラ
ム・スタック領域３４は、ソフトウェア実行時に使用す
るスタックとして使用される領域である。プログラム・
ワーク領域３５は、ソフトウェアが実行時に使用するワ
ーク領域である。

【００１６】図４は、ブート・プログラム２１によるメ
モリの割り当て処理の手順を示すフロー図である。この
ブート・プログラム２１は、複数のインタフェースが使
用するバッファ数を決定するバッファ数決定手段および
決定された数のバッファをメモリ中に割り当てるバッフ
ァ割当手段としての機能を持つ。

【００１７】まず、ＲＯＭ１６からプログラムのデータ
部をＲＡＭ１７の先頭からコピーし（ステップＳ１
１）、続いてプログラム・スタック領域３４とプログラ
ム・ワーク領域３５の容量を算定する（ステップＳ１
２）。ここで、プログラム・スタック領域３４は、ホス
ト・インタフェース制御部２２、ネットワーク・インタ
フェース制御部（Ａ）２３，同（Ｂ）２４、デコンポー
ザ２５およびプリンタ・エンジン制御部１４を起動する
際に割り当てるもので、そのサイズは予めブート・プロ
グラム２１に組み込まれている。

【００１８】また、プログラム・ワーク領域３５は、ホ
スト・インタフェース制御部２２、ネットワーク・イン
タフェース制御部（Ａ）２３，同（Ｂ）２４、デコンポ
ーザ２５およびプリンタ・エンジン制御部１４の各々の
処理の実行に必要な固定容量と、デコンポーザ２５が使
用するフォント・キャッシュ・サイズ等の利用者によっ
て変更可能な容量と、ネットワーク・インタフェース制
御部が同時応答可能なホスト数等の利用者によって変更
可能な諸元から計算によって求められる容量の合計であ
る。

【００１９】次に、ページ・バッファ２９のサイズを決
定する（ステップＳ１３）。ページ・バッファ２９のサ
イズは、利用者によって設定された値を使用する。利用
者により設定された値が、全メモリ容量からプログラム
・データ領域３１、プログラム・スタック領域３４およ
びプログラム・ワーク領域３５と入力バッファ２６〜２
８の１つの容量を差し引いた値よりも大きい場合、ペー
ジ・バッファ２９のサイズをその差し引いた値とする。

【００２０】ここで、ページ・バッファ領域３２を所定
の画像データ・サイズの整数倍の領域としても良い。一
例として、ページ・バッファ領域３２を一般的な画像デ
ータ・サイズであるＡ４サイズの整数倍の領域に設定す
ることで、画像データを格納する際に半端な領域が生じ
ることがないため、ページ・バッファ領域３２を領域的
に有効利用できることになる。また、最小限割り当てら
れる入力バッファ数を設定可能としても良い。

【００２１】次に、入力バッファ数を決定する（ステッ
プＳ１４）。入力バッファ数は、全メモリ容量からプロ
グラム・データ領域３１、ページ・バッファ領域３２、
プログラム・スタック領域３４およびプログラム・ワー
ク領域３５を差し引いた値から、インタフェース制御部
の数（図２の例では、３つ）以内で、入力バッファがい
くつ割り当てられるかを求める。続いて、入力バッファ
２６〜２８およびページ・バッファ２９を割り当てる
（ステップＳ１５）。

【００２２】次に、ホスト・インタフェース制御部２
２、ネットワーク・インタフェース制御部（Ａ）２３，
同（Ｂ）２４、デコンポーザ２５およびプリンタ・エン
ジン制御部１４の各プログラムを起動する（ステップＳ
１６）。このとき、それぞれ起動されたプログラムのス
タックが割り当てられる。起動された各プログラムは、
残った領域をワークとして使用して動作する。

【００２３】ここで、入力バッファを割り当てる具体例
について説明する。図５は３つのインタフェース制御部
に対して３つの入力バッファが割り当てられた場合の概
念図であり、図６は３つのインタフェース制御部に対し
て２つの入力バッファが割り当てられた場合の概念図で
ある。これらの図において、「入力バッファＨ」，「入
力バッファＡ」，「入力バッファＢ」は、入力バッファ
の名前である。図６の例では、一方の入力バッファの実
体に対しては１つの名前が対応付けられ、もう一方の入
力バッファの実体に対しては２つの名前が対応付けられ
ていることを示す。

【００２４】図７は、入力バッファの管理構造を示す概
念図である。図７において、先頭の管理ノードへのポイ
ンタ７１は１つだけ存在し、１つ目の管理ノード７２の
領域を指す。管理ノード７２は、入力バッファの実体１
つに対して１つ存在する。管理ノードは、次の管理ノー
ドへのポインタによって別の管理ノード７２を示すこと
により、複数の入力バッファの実体を管理することがで
きる。各管理ノード７２は、名前ノードへのポインタ７
３によって複数の名前と関連付けることが可能である。

【００２５】図５の例の場合には図８のような管理構造
が作成され、図６の例の場合には図９のような管理構造
が作成される。

【００２６】図１０は、インタフェース制御部、即ちホ
スト・インタフェース制御部２２、ネットワーク・イン
タフェース制御部（Ａ）２３，同（Ｂ）２４の各処理の
手順を示すフロー図である。以下、このフロー図にした
がって説明する。

【００２７】まず、インタフェース制御部をビジー状態
に設定する（ステップＳ２１）。ビジー状態の処理は、
インタフェース制御部によって異なる。例えば、ホスト
・インタフェース制御部２２では、ホスト・コンピュー
タとの間のビジー制御線をＯＮにする。ネットワーク・
インタフェース制御部（Ａ）２３では、データ・パケッ
トに対して受信不可パケットを送信する。ネットワーク
・インタフェース制御部（Ｂ）２４では、サーバのキュ
ーの探索をしない。

【００２８】次に、インタフェース制御部毎に予め決め
られた入力バッファ名を持つ管理ノードのアドレスを得
る（ステップＳ２２）。このとき、図６のネットワーク
・インタフェース制御部（Ａ）２３，同（Ｂ）２４のよ
うに、２つのインタフェース制御部に対して１つの入力
バッファが割り当てられた場合、図９の名前ノードへの
ポインタ９３のように２つのインタフェース制御部が同
一の管理ノードのアドレスが得られる。

【００２９】次に、タスク切替えを禁止状態にし（ステ
ップＳ２３）、管理ノードのロック・フラグを検査する
（ステップＳ２４）。管理ノード中のロック・フラグが
ＯＮの場合、即ち同一の入力バッファを使用する他のイ
ンタフェース制御部が該入力バッファを使用中である場
合、タスク切替え禁止を解除し（ステップＳ２５）、続
いて一定時間待つ（ステップＳ２６）。そして、一定時
間経過後ステップＳ２３に戻り、ロック・フラグがＯＦ
Ｆになるまで、即ち同一の入力バッファを使用する他の
インタフェース制御部が該入力アッファを使用していな
い状態になるまで、この処理を繰り返す。

【００３０】一方、ロック・フラグがＯＦＦの場合、即
ち同一の入力バッファを使用する他のインタフェース制
御部が該入力バッファを使用中でない場合、管理ノード
中のロック・フラグをＯＮに設定し（ステップＳ２
７）、タスク切替え禁止を解除する（ステップＳ２
８）。ここで、管理ノード中のロック・フラグをＯＮに
設定したことは、該インタフェース制御部が該入力バッ
ファを使用中である状態に設定したことになる。

【００３１】次に、ビジー状態を解除する（ステップＳ
２９）。ビジー状態の解除は、インタフェース制御部に
よって異なる。例えば、ホスト・インタフェース制御部
２２では、ホスト・コンピュータとの間のビジー制御線
をＯＦＦにする。ネットワーク・インタフェース制御部
（Ａ）２３では、受信可能パケットを送信する。ネット
ワーク・インタフェース制御部（Ｂ）２４では、サーバ
のキューの探索を開始する。

【００３２】次に、処理すべき入力データが存在するか
を検査する（ステップＳ３０）。ホスト・インタフェー
ス制御部２２、ネットワーク・インタフェース制御部
（Ａ）２３では、受信データがあるかを調べる。ネット
ワーク・インタフェース制御部（Ｂ）２４では、キュー
にデータが存在するかを調べる。処理すべき入力データ
が存在しない場合は、ロック・フラグをＯＦＦに設定し
（ステップＳ３１）、再びビジー状態に設定する（ステ
ップＳ３２）。その後、一定時間の待機処理（ステップ
Ｓ２６）を経てステップＳ２３に戻る。

【００３３】一方、処理すべき入力データが存在する場
合は、入力データを入力バッファに書き込む（ステップ
Ｓ３３）。このデータ書き込みの際には、入力バッファ
を通常のリング・バッファとして扱う。リング・バッフ
ァが満杯の場合、デコンポーザ２５が入力バッファから
データを読み出してリング・バッファに空きができるま
で、このステップ中で待ち状態となる。さらに、再度処
理すべき入力データが存在するかを検査し（ステップＳ
３４）、処理すべき入力データが存在しなくなるまで、
入力データを入力バッファに書き込む。ここでは、入力
データにデータの終端符号を検出するまで、入力データ
を入力バッファに書き込む処理を行うようにしても良
い。

【００３４】処理すべき入力データがなくなったら、入
力バッファにデータの終端符号を書き込む（ステップＳ
３５）。ここで、終端符号を入力バッファに書き込まず
に、１つ以上のデータの終端アドレスの管理ノードを、
または管理ノードからリンクされるデータ終端管理ノー
ドを持つようにしても良い。続いて、ロック・フラグを
ＯＦＦに設定し（ステップＳ３６）、再びビジー状態に
設定し（ステップＳ３７）、しかる後ステップＳ２３に
戻って上述した一連の処理を繰り返す。

【００３５】図１１は、デコンポーザ２５の処理手順を
示すフロー図である。以下、このフロー図にしたがって
説明する。

【００３６】まず、１つ目の管理ノードのアドレスを得
る（ステップＳ４１）。続いて、管理ノード中の読み出
しポインタと書き込みポインタを比較し、入力バッファ
中にデータが存在するか否かを検査し（ステップＳ４
２）、データが存在しない場合は、次の管理ノードがあ
るか否かを判断する（ステップＳ４３）。そして、次の
管理ノードがある場合は、次の管理ノードのアドレスを
得（ステップＳ４４）、ステップＳ４２に戻って全ての
管理ノードに対してデータの存在を検査する。全ての管
理ノードを検査した後、ステップＳ４１に戻り、再度１
つ目の管理ノードの検査から繰り返す。

【００３７】一方、入力バッファ中にデータが存在する
場合は、ページ・バッファ２９をクリアし（ステップＳ
４５）、続いて入力バッファからデータを読み出し、デ
ータの終端であるか否かを判断する（ステップＳ４
６）。入力データ中にデータの終端を検出した場合は、
プリンタ・エンジン制御部１４に画像データの出力を指
示して出力完了を待ち（ステップＳ４７）、以降、ステ
ップＳ４３，Ｓ４４の各処理を経てステップＳ４２に戻
る。入力データ中にデータの終端を検出しない場合は、
続いてページの終端であるか否かを判断する（ステップ
Ｓ４８）。

【００３８】入力データ中にページの終端を検出した場
合は、プリンタ・エンジン制御部１４に画像データの出
力を指示して出力完了を待ち（ステップＳ４９）、しか
る後ステップＳ４５に戻る。入力データ中にデータの終
端もページの終端も検出しない場合は、ページ・バッフ
ァ２９に画像データを展開し（ステップＳ５０）、しか
る後ステップＳ４５に戻る。

【００３９】すなわち、上述したデコンポーザ２５の処
理を要約すると、１つ目の管理ノードのアドレスを得て
入力バッファ中にデータが存在するか否かを検査し、デ
ータが存在しない場合は、以降、同じ処理を繰り返して
全ての管理ノードに対してデータの存在を検査する。入
力バッファ中にデータが存在する場合は、入力バッファ
からデータを読み出してページ・バッファ２９に画像デ
ータを展開する。そして、入力データ中にデータの終端
またはページの終端を検出した場合は、プリンタ・エン
ジン制御部１４に画像データの出力を指示して出力完了
を待つ。

【００４０】以上の一連の処理では、管理ノードを順に
検査する方法を示したが、予め存在する入力バッファ名
を得て、各入力バッファ名に該当する管理ノードを得る
方法でも良い。

【００４１】なお、上記実施形態では、入力バッファに
ついての例を述べたが、出力バッファやその他のバッフ
ァ、共有メモリであっても良い。また、各入力バッファ
の容量が固定である場合について述べたが、各入力バッ
ファの容量を設定可能にしても良い。

【００４２】また、各入力バッファの容量を予め決めら
れた下限まで小さくしていき、それでも入力バッファを
割り当てるために必要なメモリ領域が不足する場合に
は、入力バッファ数を制御し、割当可能な数を決定する
ようにしても良い。このとき、インタフェースとバッフ
ァとを関連付けるに当たっては、優先度の高い順に各イ
ンタフェースに１ずつバッファを関連付け、残りの１つ
のバッファには複数のインタフェースを割り当てるよう
にすれば良い。さらに、ＲＡＭ１７中にインタフェース
の数と同数のバッファを割り当てるための領域が不足す
る場合にはバッファ数を１とすれば良い。

【００４３】また、上記実施形態においては、プリンタ
装置のインタフェース部と入力バッファについて述べた
が、一般的なコンピュータ装置等の情報処理装置の入出
力インタフェースと入出力バッファに関して同様の処理
を行っても良いことは勿論である。

【００４４】

【発明の効果】以上説明したように、本発明によれば、
利用者が入出力インタフェース毎に入出力バッファを割
り当てるに十分なメモリを搭載すれば複数の入出力イン
タフェースで同時に送受信が行え、利用者が入出力イン
タフェース毎に入出力バッファを割り当てるに十分なメ
モリを搭載しなければ複数の入出力インタフェースの同
時送受信動作が制限されて動作するようになる。

【図面の簡単な説明】

【図１】 本発明の一実施形態に係るプリンタ装置のハ
ードウェア構成図である。

【図２】 本実施形態に係るプリンタ装置のソフトウェ
ア構成図である。

【図３】 使用目的毎のメモリ領域を示す概念図であ
る。

【図４】 ブート・プログラムによるメモリの割り当て
処理の手順を示すフロー図である。

【図５】 ３つのインタフェース制御部に対して３つの
入力バッファが割り当てられた場合の概念図である。

【図６】 ３つのインタフェース制御部に対して２つの
入力バッファが割り当てられた場合の概念図である。

【図７】 入力バッファの管理構造を示す概念図であ
る。

【図８】 ３つのインタフェース制御部に対して３つの
入力バッファが割り当てられた場合の入力バッファの管
理構造を示す概念図である。

【図９】 ３つのインタフェース制御部に対して２つの
入力バッファが割り当てられた場合の入力バッファの管
理構造を示す概念図である。

【図１０】 インタフェース制御部の処理手順を示すフ
ロー図である。

【図１１】 デコンポーザの処理手順を示すフロー図で
ある。

【符号の説明】

１０ プリンタ装置 １２ ホスト・インタフェース部 １３ ネットワーク・インタフェース部 １４ プリンタ・エンジン制御部 １５ ＣＰＵ ２１ ブート・プログラム ２２ ホスト・インタフェース制御部 ２３ ネットワーク・インタフェース制御部（Ａ） ２４ ネットワーク・インタフェース制御部（Ｂ） ２５ デコンポーザ ２６，２７，２８ 入力バッファ ２９ ページ・バッファ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のインタフェースを有する情報処理
   装置であって、 前記複数のインタフェースが使用するバッファ数を決定
   するバッファ数決定手段と、 前記バッファ数決定手段によって決定された数のバッフ
   ァをメモリ中に割り当てるバッファ割当手段と、 前記複数のインタフェースの各々と前記バッファ割当手
   段によって割り当てられたバッファの各々とを対応付け
   るバッファ関連付け手段と、 １つのバッファに対して複数のインタフェースが関連付
   けられた場合にバッファを複数のインタフェース間で共
   有するバッファ共有手段と、 １つのバッファに対して１つのインタフェースが関連付
   けられた場合にバッファを１つのインタフェースで占有
   するバッファ専有手段とを備えたことを特徴とする情報
   処理装置。
2. 【請求項２】 前記バッファ数決定手段は、メモリ中に
   バッファを割り当てるための領域が不足する場合にバッ
   ファ数として割当可能な数を決定し、 前記バッファ関連付け手段は、優先度の高い順に各イン
   タフェースに１つずつバッファを関連付け、残りの１つ
   のバッファには複数のインタフェースを割り当てること
   を特徴とする請求項１記載の情報処理装置。
3. 【請求項３】 前記バッファ数決定手段は、メモリ中に
   インタフェースの数と同数のバッファを割り当てるため
   の領域が不足する場合にはバッファ数を１とすることを
   特徴とする請求項１記載の情報処理装置。