JPH09274529A - Ｐｃｍｃｉａケーブルシステムおよび方法 - Google Patents
Ｐｃｍｃｉａケーブルシステムおよび方法Info
- Publication number
- JPH09274529A JPH09274529A JP8328933A JP32893396A JPH09274529A JP H09274529 A JPH09274529 A JP H09274529A JP 8328933 A JP8328933 A JP 8328933A JP 32893396 A JP32893396 A JP 32893396A JP H09274529 A JPH09274529 A JP H09274529A
- Authority
- JP
- Japan
- Prior art keywords
- lines
- cables
- cable
- control
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 遮蔽材や導電性介在板などを使用せずにパラ
レルケーブルの物理的に隣接した線においてコスト的に
効率のよい方法で漏話を防止する。 【解決手段】 ＰＣＭＣＩＡマルチケーブルインタフェ
ースシステムにおいて、パラレルインタフェースケーブ
ルに、制御、データ、アドレス等のグループごとに互い
に隣接して信号線を配置する。
レルケーブルの物理的に隣接した線においてコスト的に
効率のよい方法で漏話を防止する。 【解決手段】 ＰＣＭＣＩＡマルチケーブルインタフェ
ースシステムにおいて、パラレルインタフェースケーブ
ルに、制御、データ、アドレス等のグループごとに互い
に隣接して信号線を配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータメモリカード国際協会（ＰＣＭＣＩＡ）のカード
型ソケットとバスとを接続するためのシステムおよび方
法に関し、特に、ＰＣＭＣＩＡカード型ソケットと工業
規格アーキテクチャ（ＩＳＡ）バス、拡張工業規格アー
キテクチャ（ＥＩＳＡ）バス、あるいは周辺コンピュー
タインタフェース（ＰＣＩ）バスとを接続するためのシ
ステムおよび方法に関する。
ュータメモリカード国際協会（ＰＣＭＣＩＡ）のカード
型ソケットとバスとを接続するためのシステムおよび方
法に関し、特に、ＰＣＭＣＩＡカード型ソケットと工業
規格アーキテクチャ（ＩＳＡ）バス、拡張工業規格アー
キテクチャ（ＥＩＳＡ）バス、あるいは周辺コンピュー
タインタフェース（ＰＣＩ）バスとを接続するためのシ
ステムおよび方法に関する。
【０００２】
【従来の技術】従来、ＰＣカード（ＰＣＣａｒｄ）＠コ
ントローラチップは、ＩＳＡバス、ＰＣＩバスまたはＥ
ＩＳＡバスと１つ以上のＰＣＣａｒｄ＠ソケットとの間
に接続されている。選択されたバスおよびソケットは互
いに遠隔地におかれていることもあり、ソケットコント
ローラチップは１つまたは複数のソケットのすぐ近くに
位置しているか、あるいは選択されたバスのすぐ近くに
位置している必要がある。従来の一構成によれば、ソケ
ットコントローラチップを１つまたは複数のソケットの
すぐ近くに配置し、１本以上のケーブルをソケットコン
トローラチップと選択されたバスとの間に接続してい
る。他の従来の構成によれば、ソケットコントローラチ
ップを選択されたバスのすぐ近くに配置する場合には、
ソケットコントローラチップをソケットコントローラと
１つまたは複数のソケットとの間に接続している。従来
技術のこのような構成は、隣接するケーブル間の漏話に
よって妨害される。
ントローラチップは、ＩＳＡバス、ＰＣＩバスまたはＥ
ＩＳＡバスと１つ以上のＰＣＣａｒｄ＠ソケットとの間
に接続されている。選択されたバスおよびソケットは互
いに遠隔地におかれていることもあり、ソケットコント
ローラチップは１つまたは複数のソケットのすぐ近くに
位置しているか、あるいは選択されたバスのすぐ近くに
位置している必要がある。従来の一構成によれば、ソケ
ットコントローラチップを１つまたは複数のソケットの
すぐ近くに配置し、１本以上のケーブルをソケットコン
トローラチップと選択されたバスとの間に接続してい
る。他の従来の構成によれば、ソケットコントローラチ
ップを選択されたバスのすぐ近くに配置する場合には、
ソケットコントローラチップをソケットコントローラと
１つまたは複数のソケットとの間に接続している。従来
技術のこのような構成は、隣接するケーブル間の漏話に
よって妨害される。
【０００３】例えば、アドレスまたはデータ情報をバス
に送ると、隣接した制御信号線に漏話が発生して制御信
号の状態が変わってしまい、場合によっては時期尚早な
読み書きや誤った読み書きが発生することがある。
に送ると、隣接した制御信号線に漏話が発生して制御信
号の状態が変わってしまい、場合によっては時期尚早な
読み書きや誤った読み書きが発生することがある。
【０００４】周知のように、ＰＣＣａｒｄ＠規格はパー
ソナルコンピュータメモリカード国際協会（ＰＣＭＣＩ
Ａ）によって構築された。ＰＣＭＣＩＡ組織は、標準メ
モリカードインタフェースを策定するために１９８９年
に設立された非営利の販売団体である。メモリのみの規
格は現在の６８ピンの物理インタフェースを策定してい
る。ＰＣカード製品は、ラップトップコンピュータやノ
ートブックコンピュータを含む携帯型およびノートブッ
ク型のコンピュータ市場で特に重要である。
ソナルコンピュータメモリカード国際協会（ＰＣＭＣＩ
Ａ）によって構築された。ＰＣＭＣＩＡ組織は、標準メ
モリカードインタフェースを策定するために１９８９年
に設立された非営利の販売団体である。メモリのみの規
格は現在の６８ピンの物理インタフェースを策定してい
る。ＰＣカード製品は、ラップトップコンピュータやノ
ートブックコンピュータを含む携帯型およびノートブッ
ク型のコンピュータ市場で特に重要である。
【０００５】
【発明が解決しようとする課題】一般に、ソケットコン
トローラチップとの接続に必要とされる線の数は、１本
のケーブルの中の線の数よりも多い。従って、例えば図
３に示すように２本以上のケーブルが平行に接続されて
いる。
トローラチップとの接続に必要とされる線の数は、１本
のケーブルの中の線の数よりも多い。従って、例えば図
３に示すように２本以上のケーブルが平行に接続されて
いる。
【０００６】ソケットコントローラチップと接続されて
いる線には、データ線、アドレス線、状態線、制御線が
ある。このような線と接続されている２本のケーブルの
場合、ケーブル同士は、ソケットコントローラチップ
と、接続しているソケットや選択されたバスとの間のパ
スの端から端までかあるいは一部にわたって物理的に隣
接している。
いる線には、データ線、アドレス線、状態線、制御線が
ある。このような線と接続されている２本のケーブルの
場合、ケーブル同士は、ソケットコントローラチップ
と、接続しているソケットや選択されたバスとの間のパ
スの端から端までかあるいは一部にわたって物理的に隣
接している。
【０００７】現在、ソケットコントローラと接続されて
いるこのようなパラレルケーブルシステムでは、１本の
ケーブルのデータ線が他のケーブル線の状態線か制御線
と隣接して走るようにケーブル線を構成している。この
ため、データ線の状態が変わるとその遷移時や遷移前後
に遷移が反映されたりスパイクしたりし、隣接する状態
線やインタフェース線、制御線に漏話が発生することが
ある。このような漏話によって、システムの動作が妨害
されたり動作不能状態になったりする。
いるこのようなパラレルケーブルシステムでは、１本の
ケーブルのデータ線が他のケーブル線の状態線か制御線
と隣接して走るようにケーブル線を構成している。この
ため、データ線の状態が変わるとその遷移時や遷移前後
に遷移が反映されたりスパイクしたりし、隣接する状態
線やインタフェース線、制御線に漏話が発生することが
ある。このような漏話によって、システムの動作が妨害
されたり動作不能状態になったりする。
【０００８】遮蔽材や導電性介在板などを使用せずにパ
ラレルケーブルの物理的に隣接した線においてコスト的
に効率のよい方法で漏話を防止することが望まれてい
る。
ラレルケーブルの物理的に隣接した線においてコスト的
に効率のよい方法で漏話を防止することが望まれてい
る。
【０００９】
【課題を解決するための手段】本発明では、ソケットコ
ントローラチップに接続された隣接するケーブルの一種
の線の対応するグループを構築することで漏話を防止あ
るいは減少させる。本発明の一態様によれば、２本以上
の隣接するケーブルのうちの第１のケーブルのデータ線
のグループが、２本の隣接するケーブルのうちの第２の
ケーブルの対応するデータ線のグループと平行かつ隣接
されて構築される。本発明の一態様によれば、複数の隣
接するケーブルのうちの第１のケーブルの状態線のグル
ープが、２本の隣接するケーブルのうちの第２のケーブ
ルの対応する状態線のグループと平行かつ隣接されて構
築される。本発明の一態様によれば、２本の隣接するケ
ーブルのうちの第１のケーブルの制御線のグループが、
２本の隣接するケーブルのうちの第２のケーブルの対応
する制御線のグループと平行かつ隣接されて構築され
る。
ントローラチップに接続された隣接するケーブルの一種
の線の対応するグループを構築することで漏話を防止あ
るいは減少させる。本発明の一態様によれば、２本以上
の隣接するケーブルのうちの第１のケーブルのデータ線
のグループが、２本の隣接するケーブルのうちの第２の
ケーブルの対応するデータ線のグループと平行かつ隣接
されて構築される。本発明の一態様によれば、複数の隣
接するケーブルのうちの第１のケーブルの状態線のグル
ープが、２本の隣接するケーブルのうちの第２のケーブ
ルの対応する状態線のグループと平行かつ隣接されて構
築される。本発明の一態様によれば、２本の隣接するケ
ーブルのうちの第１のケーブルの制御線のグループが、
２本の隣接するケーブルのうちの第２のケーブルの対応
する制御線のグループと平行かつ隣接されて構築され
る。
【００１０】本発明の一態様によれば、２本の隣接する
ケーブルのうちの第１のケーブルの制御線のグループ
は、点在するグラウンド線を含む。本発明の一態様によ
れば、２本の隣接するケーブルのうちの第１のケーブル
の状態線のグループは、点在するグラウンド線を含む。
ケーブルのうちの第１のケーブルの制御線のグループ
は、点在するグラウンド線を含む。本発明の一態様によ
れば、２本の隣接するケーブルのうちの第１のケーブル
の状態線のグループは、点在するグラウンド線を含む。
【００１１】本発明の一態様によれば、ソケットコント
ローラチップに接続されている第１および第２の隣接す
るケーブルは、以下のデータ線、アドレス線、状態線、
制御線からなる集合から選択される少なくとも第１およ
び第２のライングループを含む。前記第１および第２の
ライングループのうちの隣接するグループ同士は、最小
のグラウンド線によって分離されている。
ローラチップに接続されている第１および第２の隣接す
るケーブルは、以下のデータ線、アドレス線、状態線、
制御線からなる集合から選択される少なくとも第１およ
び第２のライングループを含む。前記第１および第２の
ライングループのうちの隣接するグループ同士は、最小
のグラウンド線によって分離されている。
【００１２】さらに、本発明によれば、同様の種類の信
号（例えばアドレス、データまたは制御）をコントロー
ラまたはソケットに接続された第１および第２のケーブ
ルの対応する領域に供給あるいは送信する。
号（例えばアドレス、データまたは制御）をコントロー
ラまたはソケットに接続された第１および第２のケーブ
ルの対応する領域に供給あるいは送信する。
【００１３】
【発明の実施の形態】図１は、互いに直線状に隣接させ
て配置された第１の制御線Ａ（２ａ）、第１のデータ線
Ａ（２ｂ）および第１のアドレス線Ａ（２ｃ）を含む本
発明による第１のケーブル２を示す平面概略図である。
図２は、互いに直線状に隣接させて平行に配置された第
２の制御線Ｂ（２ａ’）、第２データ線Ｂ（２ｂ’）お
よび第２のアドレス線Ｂ（２ｃ’）を含む本発明による
第２のケーブル２’を示す平面概略図である。物理的
に、ケーブル２および２’の各々は絶縁プラスチックで
製造されたパラレル絶縁電気ワイヤのリボンである。こ
れらのリボンは、それぞれのワイヤを対応するピンと接
続する周知のコネクタによって両端を終端されている。
一般的なケーブルは、例えば制限なく４０〜５０の平行
線などの選択された数の平行線を含む。ケーブルは一般
に平坦であるため、１つの平面上に５０本の線が配置さ
れる。
て配置された第１の制御線Ａ（２ａ）、第１のデータ線
Ａ（２ｂ）および第１のアドレス線Ａ（２ｃ）を含む本
発明による第１のケーブル２を示す平面概略図である。
図２は、互いに直線状に隣接させて平行に配置された第
２の制御線Ｂ（２ａ’）、第２データ線Ｂ（２ｂ’）お
よび第２のアドレス線Ｂ（２ｃ’）を含む本発明による
第２のケーブル２’を示す平面概略図である。物理的
に、ケーブル２および２’の各々は絶縁プラスチックで
製造されたパラレル絶縁電気ワイヤのリボンである。こ
れらのリボンは、それぞれのワイヤを対応するピンと接
続する周知のコネクタによって両端を終端されている。
一般的なケーブルは、例えば制限なく４０〜５０の平行
線などの選択された数の平行線を含む。ケーブルは一般
に平坦であるため、１つの平面上に５０本の線が配置さ
れる。
【００１４】図３は、中央のバンド２０２で第１および
第２のケーブルを互いに並ぶように保持した状態で互い
に隣接して平行に配置された本発明による第１のケーブ
ル２００および第２のケーブル２０１を示す概略図であ
る。ケーブル２００および２０１の各々は、対応する断
面端２０１’および２０２’を有する。それぞれの端２
０１’および２０２’は、ＰＣＣａｒｄソケットやＰＣ
Ｃａｒｄコントローラとの通信用に第１および第２の複
数のピン２０１”および２０２”を含む。
第２のケーブルを互いに並ぶように保持した状態で互い
に隣接して平行に配置された本発明による第１のケーブ
ル２００および第２のケーブル２０１を示す概略図であ
る。ケーブル２００および２０１の各々は、対応する断
面端２０１’および２０２’を有する。それぞれの端２
０１’および２０２’は、ＰＣＣａｒｄソケットやＰＣ
Ｃａｒｄコントローラとの通信用に第１および第２の複
数のピン２０１”および２０２”を含む。
【００１５】図４は、互いに直線状に隣接されて平行に
配置され、制御線２ａの第１のグループと、データ線２
ｂの第１のグループと、アドレス線２ｃの第１のグルー
プとを含む本発明による第１のケーブル２を示す端部概
略図である。グループ２ａ〜２ｃの各々は、グラウンド
線によって隣接したグループから分離されている。特
に、アドレス線２ｃの第１のグループは、グラウンド線
２ｅによってデータ線２ｂの第１のグループから分離さ
れている。同様に、制御線２ａの第１のグループは、グ
ラウンド線２ｄによってデータ線２ｂの第１のグループ
から分離されている。
配置され、制御線２ａの第１のグループと、データ線２
ｂの第１のグループと、アドレス線２ｃの第１のグルー
プとを含む本発明による第１のケーブル２を示す端部概
略図である。グループ２ａ〜２ｃの各々は、グラウンド
線によって隣接したグループから分離されている。特
に、アドレス線２ｃの第１のグループは、グラウンド線
２ｅによってデータ線２ｂの第１のグループから分離さ
れている。同様に、制御線２ａの第１のグループは、グ
ラウンド線２ｄによってデータ線２ｂの第１のグループ
から分離されている。
【００１６】図５は、本発明の他の実施例による第１の
ケーブル２の端部概略図である。第１のケーブル２は、
図５を見る人に向かって走っているかあるいは見る人か
ら離れる方向に走っている第１のケーブル２の個々の線
すなわちワイヤとともに概略断面で示されている。第１
のケーブル２は、互いに直線状に隣接されて平行に配置
された制御線２ａの第１のグループと、データ線２ｂの
第１のグループと、アドレス線２ｃの第１のグループと
を含む。各線のグループは、複数のグラウンド線すなわ
ちグループによって隣接する１つまたは複数のグループ
から分離されている。特に、図５に示されるように、制
御線２ａは第１および第２のグラウンド線２ｄ’（ｉ）
および２ｄ’（ｉｉ）を含むグラウンド線２ｄによって
アドレス線２ｃから分離されている。さらに、図５に示
されるように、データ線２ｂは第１および第２のグラウ
ンド線２ｅ’（ｉ）および２ｅ’（ｉｉ）を含むグラウ
ンド線２ｅによってアドレス線２ｃから分離されてい
る。
ケーブル２の端部概略図である。第１のケーブル２は、
図５を見る人に向かって走っているかあるいは見る人か
ら離れる方向に走っている第１のケーブル２の個々の線
すなわちワイヤとともに概略断面で示されている。第１
のケーブル２は、互いに直線状に隣接されて平行に配置
された制御線２ａの第１のグループと、データ線２ｂの
第１のグループと、アドレス線２ｃの第１のグループと
を含む。各線のグループは、複数のグラウンド線すなわ
ちグループによって隣接する１つまたは複数のグループ
から分離されている。特に、図５に示されるように、制
御線２ａは第１および第２のグラウンド線２ｄ’（ｉ）
および２ｄ’（ｉｉ）を含むグラウンド線２ｄによって
アドレス線２ｃから分離されている。さらに、図５に示
されるように、データ線２ｂは第１および第２のグラウ
ンド線２ｅ’（ｉ）および２ｅ’（ｉｉ）を含むグラウ
ンド線２ｅによってアドレス線２ｃから分離されてい
る。
【００１７】図６は、少なくとも１本のグラウンド線２
ａ’（ｉ）によって各制御線２ａ’（ｉ）が隣接する制
御線２ａ’（ｉ＋１）から分離された制御線２ａの第１
のグループを含む本発明による第１のケーブルの端部概
略図である。このように、本発明の一実施例によれば、
第１の制御線２ａ’（１）は少なくとも１本のグラウン
ド線２ａ”（１）によって隣接する制御線２ａ’（２）
から分離されている。
ａ’（ｉ）によって各制御線２ａ’（ｉ）が隣接する制
御線２ａ’（ｉ＋１）から分離された制御線２ａの第１
のグループを含む本発明による第１のケーブルの端部概
略図である。このように、本発明の一実施例によれば、
第１の制御線２ａ’（１）は少なくとも１本のグラウン
ド線２ａ”（１）によって隣接する制御線２ａ’（２）
から分離されている。
【００１８】図７は、対応する第１および第２の制御線
領域２ａおよび２ａ’、第１および第２のデータ線領域
２ｂおよび２ｂ’、第１および第２のアドレス線２ｃお
よび２ｃ’を含む本発明による第１および第２の隣接す
るケーブル２および２’の端部概略図である。図７に示
されるように、第１および第２の制御線領域２ａおよび
２ａ’は互いに対応し、ケーブル２および２’が近くに
くれば、制御線が互いに近くなるので漏話は最小限にな
るか全くなくなる。特に、データ線が制御線の近くにな
いので漏話は最小限になるか全くなくなる。データ線を
制御線の近くにおくと漏話は発生しやすくなる。作業操
作時、ケーブル２および２’が直接隣接してしまうこと
もある。このような場合、ケーブル２および２’の各々
の５０本の線のうち対応する線が互いに交差することも
ある。本発明の一実施例によれば、ケーブル２および
２’の各々は、それぞれの端部において互いに物理的に
接着あるいは固着されている。ねじれや横方向への変位
が生じるとケーブル２および２’の個々の線は、ワイヤ
１本の幅分あるいは複数のワイヤの幅分だけ横方向にず
れる。このような横方向への変位が起こると、ケーブル
の特定のグループのワイヤのうちの特定のワイヤが同様
のタイプのワイヤとではなく特定の領域の間に設けられ
たグラウンド線と直接通信することもある。
領域２ａおよび２ａ’、第１および第２のデータ線領域
２ｂおよび２ｂ’、第１および第２のアドレス線２ｃお
よび２ｃ’を含む本発明による第１および第２の隣接す
るケーブル２および２’の端部概略図である。図７に示
されるように、第１および第２の制御線領域２ａおよび
２ａ’は互いに対応し、ケーブル２および２’が近くに
くれば、制御線が互いに近くなるので漏話は最小限にな
るか全くなくなる。特に、データ線が制御線の近くにな
いので漏話は最小限になるか全くなくなる。データ線を
制御線の近くにおくと漏話は発生しやすくなる。作業操
作時、ケーブル２および２’が直接隣接してしまうこと
もある。このような場合、ケーブル２および２’の各々
の５０本の線のうち対応する線が互いに交差することも
ある。本発明の一実施例によれば、ケーブル２および
２’の各々は、それぞれの端部において互いに物理的に
接着あるいは固着されている。ねじれや横方向への変位
が生じるとケーブル２および２’の個々の線は、ワイヤ
１本の幅分あるいは複数のワイヤの幅分だけ横方向にず
れる。このような横方向への変位が起こると、ケーブル
の特定のグループのワイヤのうちの特定のワイヤが同様
のタイプのワイヤとではなく特定の領域の間に設けられ
たグラウンド線と直接通信することもある。
【００１９】図８は、ＩＳＡバス３と、ＩＳＡバス３に
接続されたＰＣカードコントローラ５と、本発明による
ケーブル２によってＰＣカードコントローラ５に接続さ
れたＰＣＭＣＩＡソケット４とを含むＰＣＭＣＩＡシス
テムである。本システムによるＰＣＭＣＩＡシステムは
さらに、ケーブル２に接続された第１および第２の双方
向ドライバ６および７を含む。双方向ドライバ６はＰＣ
カードコントローラ５とケーブル２との間に接続されて
いる。双方向ドライバ６は、制御信号ＥＮＡＢＬＥ（す
なわち「Ｅ」）およびＤＩＲＥＣＴＩＯＮ（すなわち
「Ｄｉｒ」）を使用するＰＣカードコントローラ５の制
御下にある。ＥＮＡＢＬＥは双方向ドライバ６を通る双
方向信号のトラフィックを有効にしたり無効にしたりす
る。双方向ドライバ７はＰＣＭＣＩＡソケット４とケー
ブル２との間に接続されている。双方向ドライバ７は、
制御信号５”、ＥＮＡＢＬＥ（すなわち「Ｅ‘」）、Ｄ
ＩＲＥＣＴＩＯＮ（すなわち「Ｄｉｒ’」）を使用する
ＰＣカードコントローラ５の制御下にある。ＥＮＡＢＬ
Ｅは双方向ドライバ７を通る双方向信号のトラフィック
を有効にしたり無効にしたりする。
接続されたＰＣカードコントローラ５と、本発明による
ケーブル２によってＰＣカードコントローラ５に接続さ
れたＰＣＭＣＩＡソケット４とを含むＰＣＭＣＩＡシス
テムである。本システムによるＰＣＭＣＩＡシステムは
さらに、ケーブル２に接続された第１および第２の双方
向ドライバ６および７を含む。双方向ドライバ６はＰＣ
カードコントローラ５とケーブル２との間に接続されて
いる。双方向ドライバ６は、制御信号ＥＮＡＢＬＥ（す
なわち「Ｅ」）およびＤＩＲＥＣＴＩＯＮ（すなわち
「Ｄｉｒ」）を使用するＰＣカードコントローラ５の制
御下にある。ＥＮＡＢＬＥは双方向ドライバ６を通る双
方向信号のトラフィックを有効にしたり無効にしたりす
る。双方向ドライバ７はＰＣＭＣＩＡソケット４とケー
ブル２との間に接続されている。双方向ドライバ７は、
制御信号５”、ＥＮＡＢＬＥ（すなわち「Ｅ‘」）、Ｄ
ＩＲＥＣＴＩＯＮ（すなわち「Ｄｉｒ’」）を使用する
ＰＣカードコントローラ５の制御下にある。ＥＮＡＢＬ
Ｅは双方向ドライバ７を通る双方向信号のトラフィック
を有効にしたり無効にしたりする。
【００２０】図９は、ＩＳＡバス１３と、ＰＣＭＣＩＡ
ソケット１４に接続されたＰＣカードコントローラ１５
とを含むＰＣＭＣＩＡシステムであり、前記ＩＳＡバス
は本発明によるケーブル２によってＰＣカードコントロ
ーラ５に接続されている。本システムによるＰＣＭＣＩ
Ａシステムはさらに、ケーブル２に接続された第１およ
び第２の双方向ドライバ１６および１７を含む。双方向
ドライバ１６はＰＣカードコントローラ１５とケーブル
２との間に接続されている。双方向ドライバ１６は、制
御信号ＥＮＡＢＬＥ（すなわち「Ｅ」）およびＤＩＲＥ
ＣＴＩＯＮ（すなわち「Ｄｉｒ」）を使用するＰＣカー
ドコントローラ１５の制御下にある。ＥＮＡＢＬＥは双
方向ドライバ１６を通る双方向信号のトラフィックを有
効にしたり無効にしたりする。双方向ドライバ１７はＩ
ＳＡバス１３とケーブル２との間に接続されている。双
方向ドライバ１７は、制御信号１５、ＥＮＡＢＬＥ（す
なわち「Ｅ‘」）、ＤＩＲＥＣＴＩＯＮ（すなわち「Ｄ
ｉｒ’」）を使用するＰＣカードコントローラ１５の制
御下にある。ＥＮＡＢＬＥは双方向ドライバ１７を通る
双方向信号のトラフィックを有効にしたり無効にしたり
する。
ソケット１４に接続されたＰＣカードコントローラ１５
とを含むＰＣＭＣＩＡシステムであり、前記ＩＳＡバス
は本発明によるケーブル２によってＰＣカードコントロ
ーラ５に接続されている。本システムによるＰＣＭＣＩ
Ａシステムはさらに、ケーブル２に接続された第１およ
び第２の双方向ドライバ１６および１７を含む。双方向
ドライバ１６はＰＣカードコントローラ１５とケーブル
２との間に接続されている。双方向ドライバ１６は、制
御信号ＥＮＡＢＬＥ（すなわち「Ｅ」）およびＤＩＲＥ
ＣＴＩＯＮ（すなわち「Ｄｉｒ」）を使用するＰＣカー
ドコントローラ１５の制御下にある。ＥＮＡＢＬＥは双
方向ドライバ１６を通る双方向信号のトラフィックを有
効にしたり無効にしたりする。双方向ドライバ１７はＩ
ＳＡバス１３とケーブル２との間に接続されている。双
方向ドライバ１７は、制御信号１５、ＥＮＡＢＬＥ（す
なわち「Ｅ‘」）、ＤＩＲＥＣＴＩＯＮ（すなわち「Ｄ
ｉｒ’」）を使用するＰＣカードコントローラ１５の制
御下にある。ＥＮＡＢＬＥは双方向ドライバ１７を通る
双方向信号のトラフィックを有効にしたり無効にしたり
する。
【００２１】図１０は、本発明の一実施例による双方向
ドライバ６である。特に、双方向ドライバ６は、それぞ
れ有効信号Ｅと方向信号Ｄｉｒとによって制御されそれ
ぞれのケーブルＣ１およびＣ２のデータバスを駆動して
いる第１および第２の双方向バスドライバ回路６０１お
よび６０２を含む。ケーブルＣ１用のデータバスはデー
タ線Ｄ０〜Ｄ７を含む。選択された方向に信号を流すよ
う一貫して駆動できるのであればデータ線Ｄ０〜Ｄ１５
は必要に応じて点在させておいてもよい。ケーブル内の
データ信号線は、選択された設計に基づいて配置され
る。ケーブルＣ２用のデータバスはデータ線Ｄ８〜Ｄ１
５を含む。双方向ドライバ６は、それぞれのケーブルＣ
１およびＣ２のアドレスバスを駆動している第１および
第２の一方向バスドライバ回路６０３および６０４を含
む。ケーブルＣ１用のアドレスバスはアドレス線Ａ０〜
Ａ１２を含む。ケーブルＣ２用のアドレスバスは、アド
レス線Ａ１３〜Ａ２５を含む。本発明の一実施例による
双方向ドライバ６はさらに、ケーブルＣ１およびＣ２に
設けられた制御線の一部を含む。双方向ドライバ６はさ
らに、ケーブルＣ１およびＣ２から一方向で状態信号を
供給するドライバ回路６０５を含む。ケーブルＣ１およ
びＣ２は、本発明の時間的な意味（time meaning）の範
囲内のパラレルケーブルである。
ドライバ６である。特に、双方向ドライバ６は、それぞ
れ有効信号Ｅと方向信号Ｄｉｒとによって制御されそれ
ぞれのケーブルＣ１およびＣ２のデータバスを駆動して
いる第１および第２の双方向バスドライバ回路６０１お
よび６０２を含む。ケーブルＣ１用のデータバスはデー
タ線Ｄ０〜Ｄ７を含む。選択された方向に信号を流すよ
う一貫して駆動できるのであればデータ線Ｄ０〜Ｄ１５
は必要に応じて点在させておいてもよい。ケーブル内の
データ信号線は、選択された設計に基づいて配置され
る。ケーブルＣ２用のデータバスはデータ線Ｄ８〜Ｄ１
５を含む。双方向ドライバ６は、それぞれのケーブルＣ
１およびＣ２のアドレスバスを駆動している第１および
第２の一方向バスドライバ回路６０３および６０４を含
む。ケーブルＣ１用のアドレスバスはアドレス線Ａ０〜
Ａ１２を含む。ケーブルＣ２用のアドレスバスは、アド
レス線Ａ１３〜Ａ２５を含む。本発明の一実施例による
双方向ドライバ６はさらに、ケーブルＣ１およびＣ２に
設けられた制御線の一部を含む。双方向ドライバ６はさ
らに、ケーブルＣ１およびＣ２から一方向で状態信号を
供給するドライバ回路６０５を含む。ケーブルＣ１およ
びＣ２は、本発明の時間的な意味（time meaning）の範
囲内のパラレルケーブルである。
【００２２】図１１は、ＩＳＡバス２３と、ＩＳＡバス
２３に接続されたＰＣカードコントローラ２５と、それ
ぞれ２および２’で示される本発明の第１および第２の
パラレルケーブルＣ１およびＣ２によってＰＣカードコ
ントローラ２５に接続されたＰＣＭＣＩＡソケット２４
とを含むＰＣＭＣＩＡシステムである。本システムによ
るＰＣＭＣＩＡシステムはさらに、ケーブル２および
２’に接続された第１および第２の双方向ドライバ２６
および２７を含む。双方向ドライバ２６はＰＣカードコ
ントローラ２５とケーブル２および２’との間に接続さ
れている。双方向ドライバ２６は、制御信号ＥＮＡＢＬ
Ｅ（すなわち「Ｅ」）およびＤＩＲＥＣＴＩＯＮ（すな
わち「Ｄｉｒ」）を使用するＰＣカードコントローラ２
５の制御下にある。ＥＮＡＢＬＥは双方向ドライバ２６
を通る双方向信号のトラフィックを有効にしたり無効に
したりする。双方向ドライバ２７はＰＣＭＣＩＡソケッ
ト２４とケーブル２および２’との間に接続されてい
る。双方向ドライバ２７は、制御信号２５”、ＥＮＡＢ
ＬＥ（すなわち「Ｅ‘」）、ＤＩＲＥＣＴＩＯＮ（すな
わち「Ｄｉｒ’」）を使用するＰＣカードコントローラ
２５の制御下にある。ＥＮＡＢＬＥは双方向ドライバ２
７を通る双方向信号のトラフィックを有効にしたり無効
にしたりする。
２３に接続されたＰＣカードコントローラ２５と、それ
ぞれ２および２’で示される本発明の第１および第２の
パラレルケーブルＣ１およびＣ２によってＰＣカードコ
ントローラ２５に接続されたＰＣＭＣＩＡソケット２４
とを含むＰＣＭＣＩＡシステムである。本システムによ
るＰＣＭＣＩＡシステムはさらに、ケーブル２および
２’に接続された第１および第２の双方向ドライバ２６
および２７を含む。双方向ドライバ２６はＰＣカードコ
ントローラ２５とケーブル２および２’との間に接続さ
れている。双方向ドライバ２６は、制御信号ＥＮＡＢＬ
Ｅ（すなわち「Ｅ」）およびＤＩＲＥＣＴＩＯＮ（すな
わち「Ｄｉｒ」）を使用するＰＣカードコントローラ２
５の制御下にある。ＥＮＡＢＬＥは双方向ドライバ２６
を通る双方向信号のトラフィックを有効にしたり無効に
したりする。双方向ドライバ２７はＰＣＭＣＩＡソケッ
ト２４とケーブル２および２’との間に接続されてい
る。双方向ドライバ２７は、制御信号２５”、ＥＮＡＢ
ＬＥ（すなわち「Ｅ‘」）、ＤＩＲＥＣＴＩＯＮ（すな
わち「Ｄｉｒ’」）を使用するＰＣカードコントローラ
２５の制御下にある。ＥＮＡＢＬＥは双方向ドライバ２
７を通る双方向信号のトラフィックを有効にしたり無効
にしたりする。
【００２３】図１２は、ＩＳＡバス３３と、ＩＳＡバス
３３に接続されたＰＣカードコントローラ３５とを含む
ＰＣＭＣＩＡシステムであって、ＩＳＡバス３３はそれ
ぞれ２および２’で示される本発明の第１および第２の
ケーブルＣ１およびＣ２によってＰＣカードコントロー
ラ３５に接続されている。本システムによるＰＣＭＣＩ
Ａシステムはさらに、ケーブル２および２’に接続され
た第１および第２の双方向ドライバ３６および３７を含
む。双方向ドライバ３６はバス３３とケーブル２および
２’との間に接続されている。双方向ドライバ３６は、
制御信号ＥＮＡＢＬＥ（すなわち「Ｅ」）およびＤＩＲ
ＥＣＴＩＯＮ（すなわち「Ｄｉｒ」）を使用するＰＣカ
ードコントローラ３５の制御下にある。ＥＮＡＢＬＥは
双方向ドライバ３６を通る双方向信号のトラフィックを
有効にしたり無効にしたりする。双方向ドライバ３７は
ＰＣカードコントローラ３５とケーブル２および２’と
の間に接続されている。双方向ドライバ３７は、制御信
号３５”、ＥＮＡＢＬＥ（すなわち「Ｅ‘」）、ＤＩＲ
ＥＣＴＩＯＮ（すなわち「Ｄｉｒ’」）を使用するＰＣ
カードコントローラ３５の制御下にある。ＥＮＡＢＬＥ
は双方向ドライバ３７を通る双方向信号のトラフィック
を有効にしたり無効にしたりする。
３３に接続されたＰＣカードコントローラ３５とを含む
ＰＣＭＣＩＡシステムであって、ＩＳＡバス３３はそれ
ぞれ２および２’で示される本発明の第１および第２の
ケーブルＣ１およびＣ２によってＰＣカードコントロー
ラ３５に接続されている。本システムによるＰＣＭＣＩ
Ａシステムはさらに、ケーブル２および２’に接続され
た第１および第２の双方向ドライバ３６および３７を含
む。双方向ドライバ３６はバス３３とケーブル２および
２’との間に接続されている。双方向ドライバ３６は、
制御信号ＥＮＡＢＬＥ（すなわち「Ｅ」）およびＤＩＲ
ＥＣＴＩＯＮ（すなわち「Ｄｉｒ」）を使用するＰＣカ
ードコントローラ３５の制御下にある。ＥＮＡＢＬＥは
双方向ドライバ３６を通る双方向信号のトラフィックを
有効にしたり無効にしたりする。双方向ドライバ３７は
ＰＣカードコントローラ３５とケーブル２および２’と
の間に接続されている。双方向ドライバ３７は、制御信
号３５”、ＥＮＡＢＬＥ（すなわち「Ｅ‘」）、ＤＩＲ
ＥＣＴＩＯＮ（すなわち「Ｄｉｒ’」）を使用するＰＣ
カードコントローラ３５の制御下にある。ＥＮＡＢＬＥ
は双方向ドライバ３７を通る双方向信号のトラフィック
を有効にしたり無効にしたりする。
【００２４】図１３は、ＩＳＡバス６３と、ＩＳＡバス
６３に接続されたＰＣカードコントローラ６５と、本発
明によるケーブル２によってＰＣカードコントローラ６
５に接続された第１および第２のＰＣＭＣＩＡソケット
６４および６４ａとを含むＰＣＭＣＩＡシステムであっ
て、ＩＳＡバス６３とケーブル２とを双方向ドライバ６
６によって直接接続した場合を示している。本システム
によるＰＣＭＣＩＡシステムはさらに、ケーブル２に接
続された第１および第２の双方向ドライバ６６および６
７を含む。双方向ドライバ６６はＰＣカードコントロー
ラ６５とケーブル２との間に接続されている。双方向ド
ライバ６６は、制御信号ＥＮＡＢＬＥ（すなわち
「Ｅ」）およびＤＩＲＥＣＴＩＯＮ（すなわち「Ｄｉ
ｒ」）を使用するＰＣカードコントローラ６５の制御下
にある。ＥＮＡＢＬＥは双方向ドライバ６６を通る双方
向信号のトラフィックを有効にしたり無効にしたりす
る。双方向ドライバ６７はＰＣＭＣＩＡソケッ６４およ
び６４ａとケーブル２との間に接続されている。双方向
ドライバ６７は、制御信号６５”、ＥＮＡＢＬＥ（すな
わち「Ｅ‘」）、ＤＩＲＥＣＴＩＯＮ（すなわち「Ｄｉ
ｒ’」）を使用するＰＣカードコントローラ６５の制御
下にある。ＥＮＡＢＬＥは双方向ドライバ６７を通る双
方向信号のトラフィックを有効にしたり無効にしたりす
る。
６３に接続されたＰＣカードコントローラ６５と、本発
明によるケーブル２によってＰＣカードコントローラ６
５に接続された第１および第２のＰＣＭＣＩＡソケット
６４および６４ａとを含むＰＣＭＣＩＡシステムであっ
て、ＩＳＡバス６３とケーブル２とを双方向ドライバ６
６によって直接接続した場合を示している。本システム
によるＰＣＭＣＩＡシステムはさらに、ケーブル２に接
続された第１および第２の双方向ドライバ６６および６
７を含む。双方向ドライバ６６はＰＣカードコントロー
ラ６５とケーブル２との間に接続されている。双方向ド
ライバ６６は、制御信号ＥＮＡＢＬＥ（すなわち
「Ｅ」）およびＤＩＲＥＣＴＩＯＮ（すなわち「Ｄｉ
ｒ」）を使用するＰＣカードコントローラ６５の制御下
にある。ＥＮＡＢＬＥは双方向ドライバ６６を通る双方
向信号のトラフィックを有効にしたり無効にしたりす
る。双方向ドライバ６７はＰＣＭＣＩＡソケッ６４およ
び６４ａとケーブル２との間に接続されている。双方向
ドライバ６７は、制御信号６５”、ＥＮＡＢＬＥ（すな
わち「Ｅ‘」）、ＤＩＲＥＣＴＩＯＮ（すなわち「Ｄｉ
ｒ’」）を使用するＰＣカードコントローラ６５の制御
下にある。ＥＮＡＢＬＥは双方向ドライバ６７を通る双
方向信号のトラフィックを有効にしたり無効にしたりす
る。
【００２５】図１４は、ＩＳＡバス７３と、ＩＳＡバス
７３に接続された例えばＶＡＤＥＭＶＧ−３６５ＰＣカ
ードコントローラ７５などのＰＣＣａｒｄ＠コントロー
ラと、本発明によるケーブル２によってＰＣカードコン
トローラ７５に接続されたＰＣＭＣＩＡソケットとを含
むＰＣＭＣＩＡシステムであり、ＩＳＡバス７３とケー
ブル２とを第１のデータ線「Ｄ」および第１のアドレス
線「Ａ」に沿って接続した場合を示している。ＩＳＡバ
ス７３は、第１および第２のデータ線集合ＤおよびＤ’
と、第１および第２のアドレス線集合ＡおよびＡ’と、
制御線集合Ｃとを含む。本システムによるＰＣＭＣＩＡ
システムはさらに、ケーブル２に接続された第１および
第２の双方向ドライバ７６および７７を含む。双方向ド
ライバ７６はＰＣカードコントローラ７５とケーブル２
との間に接続されている。双方向ドライバ７６は、制御
信号ＥＮＡＢＬＥ（すなわち「Ｅ」）およびＤＩＲＥＣ
ＴＩＯＮ（すなわち「Ｄｉｒ」）を使用するＰＣカード
コントローラ７５の制御下にある。ＥＮＡＢＬＥは双方
向ドライバ７６を通る双方向信号のトラフィックを有効
にしたり無効にしたりする。双方向ドライバ７７はＰＣ
ＭＣＩＡソケッ７４とケーブル２との間に接続されてい
る。双方向ドライバ７７は、制御信号７５”、ＥＮＡＢ
ＬＥ（すなわち「Ｅ‘」）、ＤＩＲＥＣＴＩＯＮ（すな
わち「Ｄｉｒ’」）を使用するＰＣカードコントローラ
７５の制御下にある。ＥＮＡＢＬＥは双方向ドライバ７
７を通る双方向信号のトラフィックを有効にしたり無効
にしたりする。
７３に接続された例えばＶＡＤＥＭＶＧ−３６５ＰＣカ
ードコントローラ７５などのＰＣＣａｒｄ＠コントロー
ラと、本発明によるケーブル２によってＰＣカードコン
トローラ７５に接続されたＰＣＭＣＩＡソケットとを含
むＰＣＭＣＩＡシステムであり、ＩＳＡバス７３とケー
ブル２とを第１のデータ線「Ｄ」および第１のアドレス
線「Ａ」に沿って接続した場合を示している。ＩＳＡバ
ス７３は、第１および第２のデータ線集合ＤおよびＤ’
と、第１および第２のアドレス線集合ＡおよびＡ’と、
制御線集合Ｃとを含む。本システムによるＰＣＭＣＩＡ
システムはさらに、ケーブル２に接続された第１および
第２の双方向ドライバ７６および７７を含む。双方向ド
ライバ７６はＰＣカードコントローラ７５とケーブル２
との間に接続されている。双方向ドライバ７６は、制御
信号ＥＮＡＢＬＥ（すなわち「Ｅ」）およびＤＩＲＥＣ
ＴＩＯＮ（すなわち「Ｄｉｒ」）を使用するＰＣカード
コントローラ７５の制御下にある。ＥＮＡＢＬＥは双方
向ドライバ７６を通る双方向信号のトラフィックを有効
にしたり無効にしたりする。双方向ドライバ７７はＰＣ
ＭＣＩＡソケッ７４とケーブル２との間に接続されてい
る。双方向ドライバ７７は、制御信号７５”、ＥＮＡＢ
ＬＥ（すなわち「Ｅ‘」）、ＤＩＲＥＣＴＩＯＮ（すな
わち「Ｄｉｒ’」）を使用するＰＣカードコントローラ
７５の制御下にある。ＥＮＡＢＬＥは双方向ドライバ７
７を通る双方向信号のトラフィックを有効にしたり無効
にしたりする。
【００２６】本発明の一実施例によれば、Ｖａｄｅｍ
ＶＧ−３６５やＶａｄｅｍ ＶＧ−４６９ＰＣカードソ
ケットコントローラチップなどのＰＣカードコントロー
ラにケーブルが接続されている。これらのチップは、Ｐ
Ｃ Ｃａｒｄ Ｓｔａｎｄａｒｄを実施している小型の
高集積化ＰＣカードコントローラチップである。このチ
ップは、６０の信号接続と８の電源接続とを含む６８ピ
ンＰＣＭＣＩＡ／ＪＥＩＤＡ ＰＣカードソケットイン
タフェースを有する。
ＶＧ−３６５やＶａｄｅｍ ＶＧ−４６９ＰＣカードソ
ケットコントローラチップなどのＰＣカードコントロー
ラにケーブルが接続されている。これらのチップは、Ｐ
Ｃ Ｃａｒｄ Ｓｔａｎｄａｒｄを実施している小型の
高集積化ＰＣカードコントローラチップである。このチ
ップは、６０の信号接続と８の電源接続とを含む６８ピ
ンＰＣＭＣＩＡ／ＪＥＩＤＡ ＰＣカードソケットイン
タフェースを有する。
【００２７】図１５は、第１の制御信号集合を第１のケ
ーブルに供給７０し、第２の制御信号集合を第２のケー
ブルの物理的に対応する領域に供給７１することを含
む、本発明による方法のフローチャートである。本発明
による方法はさらに、第１のデータ信号集合を第１のケ
ーブルに供給し、第２のデータ信号集合を第２のケーブ
ルの物理的に対応する領域に供給することを含む。本発
明による方法はさらに、第１のアドレス信号集合を第１
のケーブルに供給し、第２のアドレス信号集合を第２の
ケーブルの物理的に対応する領域に供給することを含
む。
ーブルに供給７０し、第２の制御信号集合を第２のケー
ブルの物理的に対応する領域に供給７１することを含
む、本発明による方法のフローチャートである。本発明
による方法はさらに、第１のデータ信号集合を第１のケ
ーブルに供給し、第２のデータ信号集合を第２のケーブ
ルの物理的に対応する領域に供給することを含む。本発
明による方法はさらに、第１のアドレス信号集合を第１
のケーブルに供給し、第２のアドレス信号集合を第２の
ケーブルの物理的に対応する領域に供給することを含
む。
【００２８】本発明によれば、隣接するケーブルの同様
の種類の信号線のコーディネートされた領域について、
特に隣接する領域が各ケーブルの１本以上のグラウンド
線によって分離されている時に漏話を大幅に削減するこ
とができる。
の種類の信号線のコーディネートされた領域について、
特に隣接する領域が各ケーブルの１本以上のグラウンド
線によって分離されている時に漏話を大幅に削減するこ
とができる。
【図１】互いに直線状に隣接されて平行に配置された第
１の制御線Ａ、第１のデータ線Ａおよび第１のアドレス
線Ａを含む本発明による第１のケーブルを示す平面概略
図である。
１の制御線Ａ、第１のデータ線Ａおよび第１のアドレス
線Ａを含む本発明による第１のケーブルを示す平面概略
図である。
【図２】互いに直線状に隣接されて平行に配置された第
２の制御線Ｂ、第２データ線Ｂおよび第２のアドレス線
Ｂを含む本発明による第２のケーブルを示す平面概略図
である。
２の制御線Ｂ、第２データ線Ｂおよび第２のアドレス線
Ｂを含む本発明による第２のケーブルを示す平面概略図
である。
【図３】中央のバンドで第１および第２のケーブルを互
いに並ぶように保持した状態で互いに隣接されて平行に
配置された従来技術による第１および第２のケーブルを
示す概略図である。
いに並ぶように保持した状態で互いに隣接されて平行に
配置された従来技術による第１および第２のケーブルを
示す概略図である。
【図４】互いに直線状に隣接されて平行に配置され、グ
ラウンド線によって隣接したグループから分離された第
１の制御線グループ、第１のデータ線グループ、第１の
アドレス線グループを含む本発明による第１のケーブル
の端部概略図である。
ラウンド線によって隣接したグループから分離された第
１の制御線グループ、第１のデータ線グループ、第１の
アドレス線グループを含む本発明による第１のケーブル
の端部概略図である。
【図５】互いに直線状に隣接されて平行に配置され、グ
ラウンド線によって隣接したグループから分離された第
１の制御線グループ、第１のデータ線グループ、第１の
アドレス線グループを含む本発明による第１のケーブル
の端部概略図である。
ラウンド線によって隣接したグループから分離された第
１の制御線グループ、第１のデータ線グループ、第１の
アドレス線グループを含む本発明による第１のケーブル
の端部概略図である。
【図６】少なくとも１本のグラウンド線によって各制御
線が隣接する制御線から分離された第１の制御線グルー
プを含む本発明による第１のケーブルの一部の端部概略
図である。
線が隣接する制御線から分離された第１の制御線グルー
プを含む本発明による第１のケーブルの一部の端部概略
図である。
【図７】対応する第１および第２の制御線、第１および
第２のデータ線、第１および第２のアドレス線Ａを含む
本発明による第１および第２の隣接するケーブルの端部
概略図である。
第２のデータ線、第１および第２のアドレス線Ａを含む
本発明による第１および第２の隣接するケーブルの端部
概略図である。
【図８】ＩＳＡバスと、ＩＳＡバスに接続されたＰＣカ
ードコントローラと、本発明によるケーブルによってＰ
Ｃカードコントローラに接続されたＰＣＣａｒｄ＠とを
含むＰＣＭＣＩＡシステムである。
ードコントローラと、本発明によるケーブルによってＰ
Ｃカードコントローラに接続されたＰＣＣａｒｄ＠とを
含むＰＣＭＣＩＡシステムである。
【図９】ＩＳＡバスと、本発明によるケーブルによって
ＩＳＡバスに接続されたＰＣカードコントローラとを含
むＰＣＭＣＩＡシステムである。
ＩＳＡバスに接続されたＰＣカードコントローラとを含
むＰＣＭＣＩＡシステムである。
【図１０】本発明の一実施例による双方向ドライバ回路
である。
である。
【図１１】ＩＳＡバスと、ＩＳＡバスに接続されたＰＣ
カードコントローラと、本発明による第１および第２の
ケーブルによってＰＣカードコントローラに接続された
ＰＣＭＣＩＡスロットとを含むＰＣＭＣＩＡシステムで
ある。
カードコントローラと、本発明による第１および第２の
ケーブルによってＰＣカードコントローラに接続された
ＰＣＭＣＩＡスロットとを含むＰＣＭＣＩＡシステムで
ある。
【図１２】ＩＳＡバスと、ＩＳＡバスに接続されたＰＣ
カードコントローラと、本発明による第１および第２の
ケーブルによってＰＣカードコントローラに接続された
ＩＳＡバスとを含むＰＣＭＣＩＡシステムである。
カードコントローラと、本発明による第１および第２の
ケーブルによってＰＣカードコントローラに接続された
ＩＳＡバスとを含むＰＣＭＣＩＡシステムである。
【図１３】ＩＳＡバスと、ＩＳＡバスに接続されたＰＣ
カードコントローラと、本発明によるケーブルによって
ＰＣカードコントローラに接続された第１および第２の
ＰＣＭＣＩＡスロットとを含むＰＣＭＣＩＡシステムで
あり、ＩＳＡバスとケーブルとを直接接続した場合を示
している。
カードコントローラと、本発明によるケーブルによって
ＰＣカードコントローラに接続された第１および第２の
ＰＣＭＣＩＡスロットとを含むＰＣＭＣＩＡシステムで
あり、ＩＳＡバスとケーブルとを直接接続した場合を示
している。
【図１４】ＩＳＡバスと、ＩＳＡバスに接続されたＰＣ
カードコントローラと、本発明によるケーブルによって
ＰＣカードコントローラに接続されたＰＣＭＣＩＡスロ
ットとを含むＰＣＭＣＩＡシステムであり、ＩＳＡバス
とケーブルとを第１のデータ線および第１のアドレス線
に沿って接続した場合を示している。
カードコントローラと、本発明によるケーブルによって
ＰＣカードコントローラに接続されたＰＣＭＣＩＡスロ
ットとを含むＰＣＭＣＩＡシステムであり、ＩＳＡバス
とケーブルとを第１のデータ線および第１のアドレス線
に沿って接続した場合を示している。
【図１５】第１の制御信号集合を第１のケーブルに供給
し、第２の制御信号集合を第２のケーブルの物理的に対
応する領域に供給することを含む、本発明による方法の
フローチャートである。
し、第２の制御信号集合を第２のケーブルの物理的に対
応する領域に供給することを含む、本発明による方法の
フローチャートである。
２ ケーブル ３ バス ４ ＰＣＭＣＩＡソケット ５ ＰＣカードコントローラ １３ バス １４ ＰＣＭＣＩＡソケット １５ ＰＣカードコントローラ ２３ ＩＳＡバス ２４ ＰＣＭＣＩＡソケット ２５ ＰＣカードコントローラ ３３ バス ３４ ＰＣＭＣＩＡソケット ３５ ＰＣカードコントローラ ６３ バス ６５ ＰＣカードコントローラ ７３ ＩＳＡバス ７４ ＰＣＭＣＩＡソケット ７５ ＰＣカードコントローラ
Claims (17)
- 【請求項１】 少なくとも１つのＰＣＭＣＩＡソケット
用のインタフェースシステムにおいて、 ＰＣＭＣＩＡソケットとバスとの間に接続され、第１の
複数の制御ピン線と第１の複数のデータピン線とを含む
第１のケーブルと、 ＰＣＭＣＩＡソケットとバスとの間に接続され、第２の
複数の制御ピン線と第２の複数のデータピン線とを含む
第２のケーブルと、を備え、前記第１および第２のケー
ブルは互いに平行に接続され、前記第１の複数の制御ピ
ン線は前記第２の複数の制御ピン線と隣接して配置され
ていることを特徴とするインタフェースシステム。 - 【請求項２】 前記第１の複数のデータピン線は、前記
第２の複数のデータピン線と隣接して配置されているこ
とを特徴とする請求項１記載のインタフェースシステ
ム。 - 【請求項３】 前記第１および第２のケーブルのそれぞ
れにおいて互いに隣接して配置された第１および第２の
複数のアドレスピン線をさらに含むことを特徴とする請
求項１記載のインタフェースシステム。 - 【請求項４】 前記第１および第２のケーブルのそれぞ
れにおいて互いに隣接して配置された第１および第２の
複数の状態ピン線をさらに含むことを特徴とする請求項
１記載のインタフェースシステム。 - 【請求項５】 複数のグラウンド線をさらに備え、前記
複数のグラウンド線の各々は第１および第２の制御線の
間に設けられていることを特徴とする請求項１記載のイ
ンタフェースシステム。 - 【請求項６】 前記第１のデータピン線は、少なくとも
１本のグラウンド線によって前記第１の制御ピン線から
分離されていることを特徴とする請求項１記載のインタ
フェースシステム。 - 【請求項７】 前記第２のデータピン線は、少なくとも
１本のグラウンド線によって前記第２の制御ピン線から
分離されていることを特徴とする請求項１記載のインタ
フェースシステム。 - 【請求項８】 少なくとも１つのＰＣＭＣＩＡソケット
用のインタフェースシステムにおいて、 ＰＣＭＣＩＡソケットとバスとの間に接続され、第１の
複数の制御ピン線と第１の複数のデータピン線とを含む
第１のケーブルと、 ＰＣＭＣＩＡソケットとバスとの間に接続され、第２の
複数の制御ピン線と第２の複数のデータピン線とを含む
第２のケーブルと、を備え、前記第１および第２のケー
ブルは互いに平行に接続され、前記第１の複数の制御ピ
ン線は前記第２の複数の制御ピン線と隣接して配置さ
れ、前記第１の複数のデータピン線は前記第２の複数の
データピン線と隣接して配置され、それぞれ前記第１お
よび第２のケーブルにおいて互いに隣接して配置された
第１および第２の複数のアドレスピン線を備えることを
特徴とするインタフェースシステム。 - 【請求項９】 少なくとも１つのＰＣＭＣＩＡソケット
用のインタフェースシステムにおいて、 ＰＣＭＣＩＡソケットとバスとの間に接続され、第１の
複数の制御ピン線と第１の複数のデータピン線とを含む
第１のケーブルと、 ＰＣＭＣＩＡソケットとバスとの間に接続され、第２の
複数の制御ピン線と第２の複数のデータピン線とを含む
第２のケーブルと、を備え、前記第１および第２のケー
ブルは互いに平行に接続され、前記第１の複数のデータ
ピン線は前記第２の複数のデータピン線と隣接して配置
され、それぞれ前記第１および第２のケーブルにおいて
互いに隣接して配置された第１および第２の複数のアド
レスピン線を備えることを特徴とするインタフェースシ
ステム。 - 【請求項１０】 対リボンケーブルシステムを含むＰＣ
カードシステムにおける信号転送方法において、 第１の制御システム集合を選択された第１のケーブル領
域において前記第１のケーブルに送り、 第２の制御信号集合を前記第１のケーブル領域に物理的
に対応する前記第２のケーブルのデータ領域において前
記第２のケーブルに送ることを特徴とする信号転送方
法。 - 【請求項１１】 前記第１および第２のケーブルは、Ｐ
ＣカードコントローラとＰＣカードソケットとの間に接
続されていることを特徴とする請求項１記載のインタフ
ェースシステム。 - 【請求項１２】 前記第１および第２のケーブルは、Ｐ
Ｃカードコントローラに接続されていることを特徴とす
る請求項１記載のインタフェースシステム。 - 【請求項１３】 ＰＣカードコントローラをさらに含む
ことを特徴とする請求項１記載のインタフェースシステ
ム。 - 【請求項１４】 ＰＣカードソケットをさらに含むこと
を特徴とする請求項１記載のインタフェースシステム。 - 【請求項１５】 少なくとも１つのＰＣＭＣＩＡソケッ
ト用のインタフェースシステムにおいて、 ＰＣＭＣＩＡソケットとバスとの間に接続され、第１の
複数の制御ピン線と第１の複数のデータピン線とを含む
第１のケーブルと、 ＰＣＭＣＩＡソケットとバスとの間に接続され、第２の
複数の制御ピン線と第２の複数のデータピン線とを含む
第２のケーブルと、を備え、前記第１および第２のケー
ブルは互いに平行に接続され、前記第１の複数の制御ピ
ン線は前記第２の複数の制御ピン線と隣接して配置さ
れ、前記第１の複数のデータピン線は前記第２の複数の
データピン線と隣接して配置され、それぞれ前記第１お
よび第２のケーブルにおいて互いに隣接して配置された
第１および第２の複数のアドレスピン線を備え、 前記インタフェースシステムはさらに、 前記第１および第２のケーブルに接続されたＰＣカード
コントローラと、 前記第１および第２のケーブルに接続されたＰＣカード
ソケットと、を備えることを特徴とするインタフェース
システム。 - 【請求項１６】 前記ＰＣカードコントローラと前記第
１および第２のケーブルとを接続している双方向ドライ
バをさらに備えることを特徴とする請求項１５記載のイ
ンタフェースシステム。 - 【請求項１７】 前記ＰＣカードソケットと前記第１お
よび第２のケーブルとを接続している双方向ドライバを
さらに備えることを特徴とする請求項１５記載のインタ
フェースシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/567,889 | 1995-12-08 | ||
| US08/567,889 US5664125A (en) | 1995-12-08 | 1995-12-08 | PCMCIA interface system with adjacently aligned cable to prevent crosstalk |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09274529A true JPH09274529A (ja) | 1997-10-21 |
Family
ID=24269051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8328933A Pending JPH09274529A (ja) | 1995-12-08 | 1996-12-09 | Ｐｃｍｃｉａケーブルシステムおよび方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5664125A (ja) |
| EP (1) | EP0778530A3 (ja) |
| JP (1) | JPH09274529A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154803A (en) * | 1998-12-18 | 2000-11-28 | Philips Semiconductors, Inc. | Method and arrangement for passing data between a reference chip and an external bus |
| KR20020048562A (ko) * | 2000-12-18 | 2002-06-24 | 이형도 | 피씨엠씨아이에이카드의 인터페이스 장치 |
| JP2003007823A (ja) * | 2001-06-20 | 2003-01-10 | Mitsubishi Electric Corp | 信号バス配置 |
| KR20140106184A (ko) * | 2013-02-26 | 2014-09-03 | 삼성전자주식회사 | 케이블, 이와 연결되는 이동 단말 및 그 동작 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4818820A (en) * | 1987-04-13 | 1989-04-04 | Joslyn Corporation | Transmission system |
| JPH0810932Y2 (ja) * | 1990-08-29 | 1996-03-29 | ミネソタ マイニング アンド マニュファクチュアリング カンパニー | 高速信号伝送ケーブル用コネクタ |
| SE470470B (sv) * | 1992-09-22 | 1994-05-02 | Icl Systems Ab | Avslutningsarrangemang vid ett gränssnitt vid ena änden av en till- och särkopplingsbar mångledarkabel |
| US5380223A (en) * | 1993-11-24 | 1995-01-10 | The Whitaker Corporation | High density electrical connector |
| US5540597A (en) * | 1993-12-15 | 1996-07-30 | International Business Machines Corporation | All flex PCMCIA-format cable |
| JPH08305814A (ja) * | 1995-04-27 | 1996-11-22 | Mitsubishi Electric Corp | Ｐｃカード |
-
1995
- 1995-12-08 US US08/567,889 patent/US5664125A/en not_active Expired - Fee Related
-
1996
- 1996-10-21 EP EP96116860A patent/EP0778530A3/en not_active Withdrawn
- 1996-12-09 JP JP8328933A patent/JPH09274529A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0778530A2 (en) | 1997-06-11 |
| EP0778530A3 (en) | 2000-07-19 |
| US5664125A (en) | 1997-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1329848C (zh) | 一种改进的usb存储器存储装置 | |
| US8337252B2 (en) | Smartconnect flash card adapter | |
| US5818029A (en) | Method and apparatus for connecting PCMCIA cards to computer interfaces | |
| US6097883A (en) | Dual state memory card having combined and single circuit operation | |
| JP3103833U (ja) | 小型な記憶媒体に適したエキスプレス・カード接口のアダプタ・デバイス | |
| US5680342A (en) | Memory module package with address bus buffering | |
| US7019392B2 (en) | Storage apparatus, card type storage apparatus, and electronic apparatus | |
| JP2501746B2 (ja) | ディスク駆動装置 | |
| US20090271556A1 (en) | Connecting multiple peripheral interfaces into one attachment point | |
| EP0749600A1 (en) | Modular architecture for high bandwidth computers | |
| CN102216992A (zh) | 具有非易失性存储器模块的海量数据存储系统 | |
| CN101953029A (zh) | 电连接器线缆及应用其的装置 | |
| JPS61500569A (ja) | 割込みバス装置 | |
| EP1735880B1 (en) | Distributing an electronic signal in a stackable device | |
| JPH04302320A (ja) | ２つのディスク・ドライブの同時作動装置及び方法 | |
| JPH09274529A (ja) | Ｐｃｍｃｉａケーブルシステムおよび方法 | |
| JPH0845266A (ja) | モジュールカード | |
| US7266623B2 (en) | Portable computer | |
| JP2000222337A (ja) | インターフェース装置 | |
| US6851007B1 (en) | Multi-channel interface controller for enabling a host to interface with one or more host devices | |
| CN106415653A (zh) | 一种电子设备和图形处理器卡 | |
| CN100578536C (zh) | 半导体存储卡 | |
| US5261115A (en) | Multi-board system with shift board selection | |
| WO1994001864A1 (en) | Recording apparatus in which plural recording media can be loaded | |
| CN1297176A (zh) | 具有双处理器结构的转换卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060113 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060609 |