JP2003007823A - 信号バス配置 - Google Patents

Abstract

(57)【要約】 【課題】 バスのピッチ幅を広くすることなく信号線間
のクロストークノイズを低減する。 【解決手段】 ２次元レイアウトにおいて、隣接信号線
ＢＵＳ＿Ａ＜０：Ｌ＞およびＢＵＳ＿Ｂ＜０：Ｍ＞は、
異なるバスに属するする信号線となるようにバス信号線
を配置する。異なるバスは、それぞれ異なるタイミング
で変化する信号を伝達し、同一バス内の信号線は実質的
に同一タイミングで変化する信号を伝達する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、装置間において
信号を伝達する信号線の物理的配置に関し、特に、各々
が複数の信号線を有する複数の信号バスの物理的配置に
関する。より具体的には、この発明は、信号線間のクロ
ストークノイズを低減するためのバス配置に関する。

【０００２】

【従来の技術】図１０は、従来の処理システムの構成の
一例を示す図である。図１０において、処理システム
は、プロセッサＰＣと、このプロセッサＰＣとバスＢＵ
ＳＡ−ＢＵＳＮを介してそれぞれ結合されるメモリ装置
ＭＤＡ−ＭＤＮを含む。これらのＢＵＳＡ−ＢＵＳＮ
は、それぞれアドレス信号を伝達するアドレスバス、制
御信号を伝達するコントロールバス、およびデータを転
送するデータバスを含む。

【０００３】図１１は、図１０に示す処理システムの動
作を示すタイミング図である。図１１に示す動作シーケ
ンスにおいては、この処理システムにおいて、マスタク
ロック信号ＣＬＫに同期してプロセッサＭＣとメモリ装
置ＭＤＡ−ＭＤＮの間でデータ転送が行なわれる。

【０００４】この図１１に示すように、プロセッサＰＣ
は、メモリ装置ＭＤＡ−ＭＤＮに対し、それぞれ異なる
タイミング（クロックサイクル）でクロック信号に同期
してアクセスする。図１１において、クロック信号ＣＬ
Ｋの立上がりで、メモリ装置ＭＤＡ−ＭＤＮそれぞれに
対しアドレス信号を伝達し、クロック信号ＣＬＫの立下
がりで、これらのアクセスされたメモリ装置ＭＤＡ−Ｍ
ＤＮからデータが読出される。したがって、このメモリ
装置ＭＤＡ−ＭＤＮに対し、バスＢＵＳＡ−ＢＵＳＮを
それぞれ別々に設け、これらを順次アクセスすることに
より、パイプライン的にデータ転送を行なって高速でデ
ータ転送を行なう。

【０００５】これらのメモリ装置ＭＤＡ−ＭＤＮは、そ
れぞれ、同一構成のメモリ装置であっても、また種類の
異なるメモリ装置であってもよい。

【０００６】プロセッサＰＣ内においてバス接続を切り
かえることにより、メモリ装置ＭＤＡ−ＭＤＮとデータ
をパイプライン的に転送して、内部でパイプライン的に
データを処理することが出来る。また、内部動作中に、
メモリ装置ＭＤＡ−ＭＤＮにアクセスして必要なデータ
を転送することができ、メモリアクセス時のウェイト時
間を実効的になくすことができ、高速でデータを処理す
ることの出来る処理システムを実現することが出来る。

【０００７】図１２は、従来の半導体集積回路装置の構
成の一例を示す図である。図１２において、この半導体
集積回路装置ＣＨＰは、１つの半導体チップ上に形成さ
れる半導体記憶装置であり、それぞれが複数のメモリセ
ルを有するメモリマットＭＡＴ０およびＭＡＴ１を含
む。メモリマットＭＡＴ０は、バンクＡおよびＣを含
み、メモリマットＭＡＴ１は、バンクＢおよびＤを含
む。これらのバンクＡ−Ｄの各々は、互いに独立に、選
択状態（ワード線が選択状態）へ駆動することができ
る。

【０００８】この半導体集積回路装置ＣＨＰは、さら
に、外部からの図示しないアドレス信号および制御信号
に従ってこれらのバンクＡ−Ｄに対する内部アドレス信
号および制御信号を内部バスＣＢＳを介して伝達する中
央制御回路ＣＴＬと、バンクＡおよびＣの選択メモリセ
ルとデータの入出力を行なうデータ入出力回路ＩＯＫ０
と、バンクＢおよびＤの選択メモリセルとデータの入出
力を行なうデータ入出力回路ＩＯＫ１を含む。

【０００９】この中央制御回路ＣＴＬから、各バンクご
とに、内部アドレス信号および内部制御信号が内部バス
ＣＢＳを介して各バンクへ伝達され、バンクＡ−Ｄそれ
ぞれが、個々に、伝達された信号に従って選択状態へ駆
動される。データの入出力は、１つの選択状態のバンク
に対して実行される。

【００１０】このような、半導体集積回路装置ＣＨＰに
おいて、複数のバンクＡ−Ｄを設け、これらのバンクＡ
−Ｄを、インタリーブしてアクセスすることによりアド
レス転送のオーバヘッドを回避することにより、高速の
データ転送を実現することができる。また、一つのバン
クを選択してアクセスしている間に別のバンクを選択状
態へ駆動することにより、バンク切換またはページ切換
時のオーバヘッドを低減することが出来る。

【００１１】

【発明が解決しようとする課題】図１０に示す処理シス
テムおよび図１２に示す半導体集積回路装置それぞれに
において、信号バスＢＵＳＡ−ＢＵＳＮおよび内部デー
タバスＣＢＳが配置される。これらのバスＢＵＳＡ−Ｂ
ＵＳＮおよびＣＢＳは、複数のビットの幅を有してい
る。バスＢＵＳＡ−ＢＵＳＮはボード上配線またはプリ
ント配線であり、内部バスＣＢＳはチップ上内部配線で
構成される。

【００１２】図１３（Ａ）および（Ｂ）は、従来のバス
の信号線の配置を概略的に示す図である。図１３（Ａ）
においては、（Ｌ＋１）ビット幅のバス線ＢＵＳ＿Ａ＜
０：Ｌ＞を含む信号バスＢＵＳＡと、（Ｍ＋１）ビット
幅のバス線ＢＵＳ＿Ｂ＜０：Ｍ＞を含む信号バスＢＵＳ
Ｂを代表的に示す。これらのバス線ＢＵＳ＿Ａ＜０：Ｌ
＞およびＢＵＳ＿Ｂ＜０：Ｍ＞それぞれに対しては、こ
れらの信号線を駆動するためのドライバＤＲが設けられ
る。これらのドライバＤＲは、通常、クロック信号ＣＬ
Ｋに同期して動作する。

【００１３】図１３（Ｂ）は、図１３（Ａ）の線１３Ａ
−１３Ａ′に沿った断面構造を概略的に示す図である。
この図１３（Ｂ）に示すように、バス線ＢＵＳ＿Ａ＜
０：Ｌ＞およびＢＵＳ＿Ｂ＜０：Ｍ＞は、それぞれ、信
号配線ＳＧＡおよびＳＧＢを含む。バス線ＢＵＳ＿Ａ＜
０：Ｌ＞の信号配線ＳＧＡが隣接して配置され、またバ
ス線ＢＵＳ＿Ｂ＜０：Ｍ＞の信号配線ＳＧＢが互いに隣
接して配置される。

【００１４】すなわち、バス線ＢＵＳ＿Ａ＜０：Ｌ＞お
よびＢＵＳ＿Ｂ＜０：Ｍ＞は、バス毎にそれぞれまとめ
て配置される。それらのバス線ＢＵＳ＿Ａ＜０：Ｌ＞お
よびＢＵＳ＿Ｂ＜０：Ｍ＞の信号配線ＳＧＡおよびＳＧ
Ｂは、同一層に配置される（集積回路装置およびプリン
ト回路基板いずれにおいても）。これにより、配線レイ
アウトを容易にし、また、各信号入出力回路に対する接
続を容易にする。

【００１５】しかしながら、図１４に示すように、信号
配線ＳＧｓおよびＳＧｔの間には、これらのバスが、プ
リント基板上および半導体基板上のいずれにおいて形成
される場合においても寄生容量Ｃｐｒが存在する。ここ
で、信号線ＳＧｓおよびＳＧｔは、信号線ＳＧＡおよび
ＳＧＢのいずれであってもよい。

【００１６】この寄生容量Ｃｐｒの容量結合により、ク
ロストークノイズが隣接信号線間において生じ、逆方向
に変化する信号間の容量結合の場合、信号伝搬遅延の増
大および信号論理レベルの誤り等の問題が生じる。特
に、クロック信号ＣＬＫに同期して動作するクロック同
期システムにおいては、同一バスにおいてその信号線上
の信号はクロック信号に同期して変化するため、これら
の信号がほぼ同じタイミングで変化するため、このクロ
ストークノイズの問題が顕著となる。

【００１７】このクロストークノイズを低減するために
は、寄生容量Ｃｐｒを低減するため、バスの配線ピッチ
を大きくする必要が生じ、バスのレイアウト面積が増大
するという問題が生じる。特に、このようなバスのピッ
チを大きくする場合、近年の微細化による配線ピッチの
縮小による高集積化およびシステムの小型化という要求
を満たすことができなくなるという問題が生じる。この
ような配線ピッチの微細化によるクロストークノイズの
問題は、プリント基板および半導体集積回路等のすべて
のバス配置について共通の問題である。

【００１８】また、システムとしては、プロセッサとメ
モリ装置を有する処理システムに限定されず、複数の処
理装置を有するシステムにおいても、同様に、複数の異
なる系統の信号バスが配置されていれば、同様に、この
ようなクロストークノイズの問題は生じる。

【００１９】それゆえ、この発明の目的は、バスの配線
ピッチを広げることなくクロストークノイズを低減する
ことのできる信号バス配置を提供することである。

【００２０】

【課題を解決するための手段】この発明に係る信号バス
配置は、各々が複数の信号線を有する複数の信号バスを
有し、各信号バスにおいて、隣接信号線対の間には、異
なる信号バスの信号線が配置されるように配置される。

【００２１】複数の信号バスの異なる信号バスは、互い
に異なるタイミングで変化する信号を伝達し、各信号バ
スにおいては、信号線は実質的に同一タイミングで変化
する信号を伝達する。

【００２２】好ましくは、複数の信号バスは２次元的に
配置される。また、これに代えて好ましくは、複数の信
号バスは３次元的に配置され、少なくとも２次元的配置
においては、隣接信号線は互いに異なる信号バスに含ま
れる。

【００２３】好ましくは、複数の信号バスはビット幅が
互いに等しく、また、３次元配線層の層数も、これらの
複数のバスのビット幅と等しくされる。

【００２４】また、これに代えて、３次元配置において
深さ方向に対応して配置される配線は、異なるバスの信
号線である。

【００２５】好ましくは、３次元的配置において、この
信号線が配置される２次元層の間に所定電源に固定され
る導電層が設けられる。

【００２６】また、この導電層は、好ましくは、３次元
的配置において、隣接信号配線層の間にすべて配置され
る。

【００２７】また、好ましくは、複数の信号バスは、プ
リント基板上のボード上配線バスである。

【００２８】またこれに代えて好ましくは、複数の信号
バスは、半導体チップ上の配線で構成される。

【００２９】複数の信号バスにおいて異なる系統の信号
バスの信号線は、異なるタイミングで変化する。したが
って、１つの信号バスにおいて信号線の信号が変化した
場合、他の信号バスにおいては、その信号は既に駆動さ
れて確定状態にあり、いわゆるシールド配線として機能
し、実質的に同一タイミングで変化する信号のクロスト
ークノイズを低減することができる。

【００３０】また、単にバスの配置が変更されるだけで
あり、バスの配線ピッチを大きくする必要がなく、バス
の配線ピッチを変更することなく、クロストークノイズ
を抑制することができる。

【００３１】

【発明の実施の形態】［実施の形態１］図１（Ａ）は、
この発明の実施の形態１に従う信号バス配置を概略的に
示す図である。図１（Ａ）において、バス線ＢＵＳ＿Ａ
＜０：Ｌ＞およびＢＵＳ＿Ｂ＜０：Ｍ＞が配置される。
このバス配置において、バスＢＵＳ＿Ａの信号線ＢＵＳ
＿Ａ＜０＞−ＢＵＳ＿Ａ＜Ｌ＞とバスＢＵＳ＿Ｂの信号
線ＢＵＳ＿Ｂ＜０＞−ＢＵＳ＿Ｂ＜Ｍ＞が、交互に配置
される。すなわち、バスＢＵＳ＿Ａの信号線対ＢＵＳ＿
Ａ＜ｊ＞およびＢＵＳ＿Ａ＜ｊ＋１＞の間には、バスＢ
ＵＳ＿Ｂの信号線ＢＵＳ＿Ｂ＜ｋ＞が配置される。

【００３２】バスＢＵＳ＿Ａの信号線ＢＵＳ＿Ａ＜Ｌ：
０＞は実質的に同一タイミングで変化する信号を伝達
し、また、バス信号線ＢＵＳ＿Ｂ＜Ｍ：０＞は実質的に
同一タイミングで変化する信号を伝達する。バスＢＵＳ
＿ＡおよＢＵＳ＿Ｂは、異なるタイミングで変化する信
号を伝達する。以下の説明においても、同一系統のバス
の信号線は、実質的に同一タイミングで変化する信号を
伝達し、異なる系統のバスは、実質的に異なるタイミン
グで変化する信号を伝達する。

【００３３】例えば、バスＢＵＳ＿ＡおよびＢＵＳ＿Ｂ
は、互いに異なる装置に結合される信号線であってもよ
く、また、それぞれアドレス信号を伝達するアドレスバ
スおよびデータを伝達するデータバスであっても良い。
これらのバスは、異なるバスが異なるタイミングで変化
する信号を伝達し、１つのバスは、同一タイミングで変
化する信号を伝達することが、これらのバスに対して要
求されるだけである。

【００３４】なお、これらのバスＢＵＳ＿ＡおよびＢＵ
Ｓ＿Ｂの各信号線に対してはドライバＤＲが配置され
る。このドライバＤＲは、通常のバッファ回路であって
も良く、また、信号の波形整形を行なうリピータであっ
ても良い。

【００３５】また、これらのバスＢＵＳ＿ＡおよびＢＵ
Ｓ＿Ｂは、プリント基板上の配線で構成されても良く、
また、集積回路装置内の半導体チップ上の配線で構成さ
れても良い。これらのバス配線の構成については、以下
の実施の形態においても同様とする。

【００３６】図１（Ｂ）は、図１（Ａ）の線１Ａ−１
Ａ′に沿った断面構造を概略的に示す図である。この図
１（Ｂ）に示すように、バスＢＵＳ＿ＡおよびＢＵＳ＿
Ｂの信号線ＢＵＳ＿Ａ＜０：Ｌ＞およびＢＵＳ＿Ｂ＜
０：Ｍ＞が、交互に、同一配線層に配置される。ここ
で、「配線層」は、半導体集積回路装置においては、１
つの製造工程において形成される配線層を示し、またプ
リント基板上において、２次元平面に形成されるプリン
ト配線が配置される層を示す。

【００３７】この図１（Ｂ）に示すように、バスＢＵＳ
＿ＡおよびＢＵＳ＿Ｂの信号線ＢＵＳ＿Ａ＜０：Ｌ＞お
よびＢＵＳ＿Ｂ＜０：Ｍ＞を交互に配置することによ
り、これらのバスＢＵＳ＿ＡおよびバスＢＵＳ＿Ｂは、
異なるタイミングで変化する信号を伝達するため、バス
ＢＵＳ＿Ａの信号線ＢＵＳ＿Ａ＜０：Ｌ＞の信号が変化
するときには、バスＢＵＳ＿Ｂの信号線ＢＵＳ＿Ｂ＜
０：Ｍ＞の信号は確定状態にあり、バスＢＵＳ＿Ａの信
号線ＢＵＳ＿Ａ＜０：Ｌ＞に対するシールド配線として
機能し、クロストークノイズを低減することができる。

【００３８】この図１（Ａ）および（Ｂ）に示すバス配
置において、単にバスの信号線の配置順序が異なるだけ
であり、バスの配線ピッチは変化されていない。したが
って、バスのピッチを大きくすることなく、クロストー
クノイズを低減することができる。

【００３９】なお、図１（Ｂ）において、バスＢＵＳ＿
ＡおよびＢＵＳ＿Ｂの信号線ＢＵＳ＿Ａ＜０：Ｌ＞およ
びＢＵＳ＿Ｂ＜０：Ｍ＞が、ビット順序に従って規則的
に配置されている。しかしながら、この信号線の配置
は、バスＢＵＳ＿Ａの信号線対の間に、バスＢＵＳ＿Ｂ
の信号線が配置され、かつＢＵＳ＿Ｂの信号線対の間に
バスＢＵＳ＿Ａの信号線が配置されていればよく、この
バスＢＵＳ＿ＡおよびＢＵＳ＿Ｂの信号線の配置順序は
任意である。

【００４０】図２（Ａ）は、この発明の実施の形態１に
おけるバス配置の回路結合部の構成を概略的に示す図で
ある。図２（Ａ）においては、バスＢＵＳ＿Ａの信号線
ＢＵＳ＿Ａ＜ｉ＞およびＢＵＳ＿Ａ＜ｉ＋１＞とバスＢ
ＵＳ＿Ｂの信号線ＢＵＳ＿Ｂ＜ｋ＞およびＢＵＳ＿Ｂ＜
ｋ＋１＞を代表的に示す。このバスＢＵＳ＿Ａの信号線
ＢＵＳ＿Ａ＜ｉ＞およびＢＵＳ＿Ａ＜ｉ＋１＞は、バス
Ａ回路ＡＫＴに結合され、バスＢＵＳ＿Ｂの信号線ＢＵ
Ｓ＿Ｂ＜ｋ＞およびＢＵＳ＿Ｂ＜ｋ＋１＞は、バスＢ回
路ＢＫＴに結合される。

【００４１】これらの信号線ＢＵＳ＿Ａ＜ｉ：ｉ＋１＞
およびＢＵＳ＿Ｂ＜ｋ：ｋ＋１＞は、同一層の配線１０
より形成される。バスＢ回路ＢＫＴに対しては、このバ
ス信号線を分岐させるため、交差部２Ｃにおいて、バス
信号線ＢＵＳ＿Ｂ＜ｋ：ｋ＋１＞が、交差配線１２を用
いて、信号線ＢＵＳ＿Ａ＜ｉ：ｉ＋１＞を越えて延在さ
れてバスＢ回路ＢＫＴに結合される。

【００４２】図２（Ｂ）は、図２（Ａ）に示す交差部２
Ｃの断面構造を概略的に示す図である。バス信号線ＢＵ
Ｓ＿Ｂ＜ｋ＞およびＢＵＳ＿Ａ＜ｉ＞は、同一配線層の
配線１０により形成される。この信号線ＢＵＳ＿Ｂ＜ｋ
＞を形成する配線１０は、交差配線１２により、バス信
号線ＢＵＳ＿Ａ＜ｉ＞を形成する配線１０を越えて、バ
スＢ回路に結合される配線１０に結合される。したがっ
て、図２（Ｂ）に示すように交差配線１２を利用するこ
とにより、隣接信号線が別系統のバスの信号線であって
も、特別に、バスＢＵＳ＿ＡおよびＢＵＳ＿Ｂの各信号
線を、それぞれ対応の回路に結合することができる。

【００４３】この交差配線１２は、半導体集積回路装置
の場合、バス信号線と別の製造工程で形成される配線で
あり、またプリント回路基板の場合、多層配線構造にお
ける別の層の配線が利用される。

【００４４】なおこの図２（Ｂ）において交差配線１２
は、配線１０上層に形成されている。しかしながら、こ
の交差配線１２は、配線１０の下層に形成されてもよ
い。

【００４５】バスＡ回路ＡＫＴおよびバスＢ回路ＢＫＴ
は、信号出力回路であってもよく、また信号入力回路で
あってもよい。また、信号の入力および出力を行なう入
出力回路であってもよい。

【００４６】この図２（Ａ）および（Ｂ）に示す交差構
造が、バスＢＵＳ＿ＡおよびＢＵＳ＿Ｂのそれぞれの両
端に配置される回路それぞれにおいて設けられる。この
ような交差配線により、配線バスＢＵＳ＿ＡおよびＢＵ
Ｓ＿Ｂに結合される回路のレイアウトを変更することな
く、バスの信号線の配置順序を変更することができる。

【００４７】［変更例］図３（Ａ）は、この発明の実施
の形態１の変更例のバス配置を概略的に示す図である。
この図３（Ａ）においては、信号バスとして、（Ｌ＋
１）ビット幅のバスＢＵＳ＿Ａと、（Ｍ＋１）ビット幅
のバスＢＵＳ＿Ｂと、（Ｎ＋１）ビット幅のバスＢＵＳ
＿Ｃが設けられる。これらのバスの信号線ＢＵＳ＿Ａ＜
０：Ｌ＞、ＢＵＳ＿Ｂ＜０：Ｍ＞、およびＢＵＳ＿Ｃ＜
０：Ｎ＞が、順次配設される。したがって、バスＢＵＳ
＿Ａの信号線対の間には、別のバスＢＵＳ＿ＢまたはＢ
ＵＳ＿Ｃの信号線が配置され、隣接信号線対は異なるバ
スの信号線である。他のバスＢＵＳ＿ＢおよびＢＵＳ＿
Ｃについても同様である。すなわち、異なるバスの信号
線に隣接して、別のバスの信号線が配置される。

【００４８】図３（Ｂ）は、図３（Ａ）に示す線３Ａ−
３Ａ´に沿った断面構造を概略的に示す図である。図３
（Ｂ）に示すように、バス信号線ＢＵＳ＿Ａ＜０：Ｌ
＞、ＢＵＳ＿Ｂ＜０：Ｍ＞およびＢＵＳ＿Ｃ＜０：Ｎ＞
が、順次、同一配線層に配設される。バスＢＵＳ＿Ａ、
ＢＵＳ＿ＢおよびＢＵＳ＿Ｃの信号は、それぞれバスご
とに異なるタイミングで変化しており、このように、バ
スの数が増加する場合においても、信号線の信号が変化
する場合には、その信号線の両側には、別のバスの信号
線が配置されており、これらの別のバスの信号線をシー
ルド配線として利用することができ、クロストークを防
止することができる。

【００４９】なお、この図３（Ａ）および（Ｂ）に示す
構成においては、バスの数は３に限定されず、さらに４
以上の数のバスが設けられてもよい。また、各バスＢＵ
Ｓ＿Ａ、ＢＵＳ＿ＢおよびＢＵＳ＿Ｃそれぞれにおいて
信号線の配置順序は任意である。また、このバスの信号
線は、プリント基板配線、またチップ上の配線であって
もよい。

【００５０】以上のように、この発明の実施の形態１に
従えば、異なるバスの信号線が隣接して配置されるよう
に構成しており、バス単位で信号変化タイミングが異な
る場合、クロストークノイズを抑制することができ、ま
たバス信号線の配置順序が異なるだけであり、バスのピ
ッチを拡大する必要がなく、配線レイアウトの増大を抑
制することができる。

【００５１】［実施の形態２］図４（Ａ）は、この発明
の実施の形態２に従うバス配置を概略的に示し、図４
（Ｂ）は、図４（Ａ）における線４Ａ−４Ａ′に沿った
断面構造を概略的に示す図である。図４（Ａ）におい
て、信号バスとして、バスＢＵＳ＿ＡおよびＢＵＳ＿Ｂ
が設けられる。バスＢＵＳ＿Ａの信号線ＢＵＳ＿Ａ＜
０：０＞−ＢＵＳ＿Ａ＜０：Ｌ＞が３次元的に２つの層
に分散して配置され、またバスＢＵＳ＿Ｂの信号線ＢＵ
Ｓ＿Ｂ＜０＞−ＢＵＳ＿Ｂ＜Ｍ＞が、２つの配線層に分
散して配置される。２次元的に信号線が配置される配線
層それぞれにおいては、実施の形態１と同様、隣接信号
線は異なる信号バスの信号線である。ここで「３次元配
置」は、複数の配線層がバスの信号線の配置のために利
用される多層構造のバス配置を示し、「２次元配置」
は、１つの配線層において信号線が配置される構成を示
す。

【００５２】図４（Ｂ）に示すように、３次元配置の多
層配線層の上層配線層においては、バスＢＵＳ＿Ａの偶
数番号の信号線ＢＵＳ＿Ａ＜０＞、ＢＵＳ＿Ａ＜２＞、
…ＢＵＳ＿Ａ＜Ｌ−１＞が配置され、これらのバスの信
号線と交互に、バスＢＵＳ＿Ｂの奇数番号の信号線ＢＵ
Ｓ＿Ｂ＜１＞、…ＢＵＳ＿Ｂ＜Ｍ＞が配置される。

【００５３】下層の配線層においては、バスＢＵＳ＿Ｂ
の偶数番号の信号線ＢＵＳ＿Ｂ＜０＞…ＢＵＳ＿Ｂ＜Ｍ
−１＞が、上層配線層のバスＢＵＳ＿Ａの信号線と対向
してまた整列して配置され、また、下層配線層において
このバスＢＵＳ＿Ｂの信号線と交互にバスＢＵＳ＿Ａの
信号線ＢＵＳ＿Ａ＜１＞…ＢＵＳ＿Ａ＜Ｌ＞が、上層配
線層のバスＢＵＳ＿Ｂの信号線と対向してまた整列して
配置される。

【００５４】したがって、上層配線層および下層配線層
それぞれにおいて、バスＢＵＳ＿ＡおよびＢＵＳ＿Ｂの
信号線が交互に配置されており、クロストークノイズ
を、バスのピッチ幅を増大させることなく低減すること
ができる。また、各配線層においては、バス信号線の数
が半減されるため、２次元配置の場合にと同様のバスの
レイアウト面積を信号線間のピッチを増加させることが
でき、バスの信号線を余裕をもって配置することが出来
る。また、２次元配置と同程度のバスのピッチを維持す
る場合には、バスの２次元レイアウト面積を低減するこ
とが出来る。

【００５５】この図４（Ａ）および（Ｂ）に示す信号線
配置においては、上層および下層それぞれにおいて、実
施の形態１と同様、クロストークノイズを抑制すること
ができる。 なお、この図４（Ａ）において、上層の配
線層および下層配線層それぞれにおいて、各バスの信号
線の配列順序は任意である。また、上層配線層のバスの
信号線と下層配線層の信号線とにおいて、異なるバスの
信号線を対向させることにより、これらの上層配線層お
よび下層配線層の間の容量結合によるクロストークノイ
ズを低減することができる。

【００５６】また、この図４（Ａ）に示す信号線の配置
において、上層配線層および下層配線層の信号線が整列
して配置されている。しかしながら、この上層配線層と
下層配線層においてバスの信号線が、互いにずれて配置
されてもよい。この場合、上層配線層と下層配線層との
間の結合容量をさらに低減することができる。

【００５７】また、この上層配線層と下層配線層との間
に別の配線層が配置されていてもよく、上層配線層およ
び下層配線層は、多層配線構造において隣接する配線層
でなくてもよい。

【００５８】なお、回路の接続については、図２（Ａ）
および（Ｂ）に示す構造と同様の構造が利用されればよ
い。上層配線層において、たとえばバスＢＵＳ＿Ａの信
号線をバスＢの信号線と交差させて回路に接続する場合
には、この上層配線層よりも上層の導電層を用いて交差
部を形成し、また下層配線層においては、バスＢＵＳ＿
Ａの信号線をこの下層配線層よりもさらに下層の導電層
を利用して、対応の回路へ、バスＢＵＳ＿Ｂの信号線を
越えて結合する。

【００５９】上層配線層および下層配線層の間に中間配
線層が存在する場合、この中間配線層を用いて、バス信
号線の交差用配線を形成してもよい。

【００６０】また、これに代えて、対応の回路に対しバ
ス信号線を接続する領域においては、たとえば上層配線
層のバスの信号線をすべて下層配線層に形成し、この交
差領域で上層配線層を利用して交差配線を形成して、必
要なバス信号線を対応の回路に接続した後、再び多層配
線構造としてバスの信号線を延在させる構成が用いられ
てもよい。この場合、交差領域においてバス信号線の数
が増大し、交差領域のレイアウト面積が増大するもの
の、交差配線用に別に配線層を設ける必要がない。

【００６１】［変更例］図５（Ａ）は、この発明の実施
の形態２の変更例のバス配置を概略的に示す図であり、
図５（Ｂ）は、この図５（Ａ）における線５Ａ−５Ａ′
に沿った断面構造を概略的に示す図である。この図５
（Ａ）において、バスＢＵＳ＿Ａ、ＢＵＳ＿ＢおよびＢ
ＵＳ＿Ｃが配置される。これらのバスの信号線は、図５
（Ｂ）に示すように、上層、中間層および下層の３層に
分散して配置される。上層、中間層および下層の配線層
それぞれにおいて、隣接信号線は、異なるバスの信号線
となるように各バスが配置される。また上層、中間層お
よび下層の深さ方向において、異なるバスの信号線が整
列して配置される。すなわち、２次元的にも３次元的に
も隣接信号線は、別のバスの信号線で構成される。

【００６２】このようにバスの数が多く、異なるタイミ
ングで変化する信号の系統が多くなる場合においても、
このように多層配線構造の配線層の数を応じて増やすこ
とにより、バスのピッチを増加させることなくクロスト
ークノイズを低減することができる。なお、この図５
（Ａ）において、上層、中間層、および下層それぞれの
配線層において、各バスの信号線の配列順序は任意であ
る。また、バスのレイアウト面積をこの３次元配置によ
り、２次元配置に較べて低減することができる。

【００６３】また、このバスの系統数に応じて配線層の
数を増加させることにより、３次元配置において、上層
配線層と、中間層配線層、および下層配線層が隣接配線
層である場合においても、各配線層において深さ方向に
おいて隣接する信号線を異なるバスの信号線とすること
ができ、この配線層間の結合容量によるクロストークノ
イズを低減することができる。

【００６４】なお、この図５（Ｂ）に示す構成において
も、上層および中間層の間に別の配線層が配置されてい
てもよく、また中間層と下層配線層の間に別の配線層が
配置されていてもよい。また、これらの上層配線層、中
間層配線層、および下層配線層において、信号線が深さ
方向においてそれぞれ整列して配置されているものの、
これらは互いにずれて配置されてもよい。

【００６５】また、図５（Ａ）および（Ｂ）に示す構成
の場合、バスの系統数（バスの数）をＫとすると、２次
元的にバスを配置する場合に比べて、バスのレイアウト
面積を１／Ｋ倍に低減することができる。

【００６６】以上のように、この発明の実施の形態２に
従えば、バスの信号線を、２次元平面においては異なる
バスの信号線が隣接するように配置しかつ３次元的に多
層配線構造として、異なる配線層の信号線において対向
する信号線が異なるバスの信号線となる様にバスの信号
線を配置しているため、バスのピッチ幅を増加させるこ
となくクロストークノイズを低減することができる。ま
た、多層配線構造により、バスのレイアウト面積を低減
することができる。また、この３次元配置により各配線
層の信号線のピッチ条件を緩和することができ、余裕を
もって信号線を配置することができる。

【００６７】［実施の形態３］図６（Ａ）および（Ｂ）
は、この発明の実施の形態３に従う信号バス配置の平面
レイアウトおよび断面構造をそれぞれ概略的に示す図で
ある。

【００６８】図６（Ａ）において、信号バスは、バス信
号線ＢＵＳ＿Ａ＜０：Ｌ＞、ＢＵＳ＿Ｂ＜０：Ｍ＞およ
びＢＵＳ＿Ｃ＜０：Ｎ＞を有する。これらのバスＢＵＳ
＿Ａ、ＢＵＳ＿ＢおよびＢＵＳ＿Ｃは、ビット幅が同じ
であり、すなわちＬ＝Ｍ＝Ｎである。

【００６９】平面レイアウトにおいて、隣接信号線は、
互いに異なるバスの信号線である。これらのバスＢＵＳ
＿Ａ、ＢＵＳ＿ＢおよびＢＵＳ＿Ｃは、図６（Ｂ）に示
すように、それぞれ、ビット幅と同一数の配線層に、そ
れぞれの信号線が分散して配置される。各配線層におい
てバスＢＵＳ＿Ａ、ＢＵＳ＿ＢおよびＢＵＳ＿Ｃの信号
線が整列して配置され、深さ方向に置いては、バスＢＵ
Ｓ＿Ａのバス信号線ＢＵＳ＿Ａ＜０：Ｌ＞が整列して配
置され、またＢＵＳ＿Ｂの信号線ＢＵＳ＿Ｂ＜０：Ｍ＞
が整列して配置され、またＢＵＳ＿Ｃの信号線ＢＵＳ＿
Ｂ＜０：Ｎ＞が整列して配置される。

【００７０】したがって、この場合、３次元的にバス信
号線を配置することにより、バスのレイアウト面積をよ
り低減することができる。また、３次元配置において、
バス信号線の数と配線層の数が同じであり、各バスにつ
いて、配線層に信号線を分散配置することにより、２次
元レイアウトにおいて、容易に異なるバスの信号線を隣
接して配置することができ、また、同一バスの信号線が
異なる配線層に形成されているため、層間絶縁膜によ
り、これらの信号線間の容量を低減することができ、よ
りクロストークノイズ成分を低減することができる。

【００７１】なお、図６（Ｂ）に示す信号線の配置にお
いて、各隣接信号配線層の間に１または複数の別の配線
層が配置されていてもよく、またバスの信号線ＢＵＳ＿
Ａ＜０：Ｌ＞、ＢＵＳ＿Ｂ＜０：Ｍ＞およびＢＵＳ＿Ｃ
＜０：Ｎ＞のビットの配置順序は任意である。

【００７２】また、深さ方向において、バスの信号線は
整列して配置されているものの、これらの同一バスの信
号線が深さ方向において、その位置がずれて配置されて
もよい。

【００７３】この図６（Ｂ）に示すように、バスの信号
線を各配線層に分散して配置する場合、対応の回路への
接続部においては、先の実施の形態１および２において
示したような交差配線は必要ではない。すなわち、図６
（Ｃ）に示すように、たとえばＢＵＳ＿Ａの信号線ＢＵ
Ｓ＿Ａ＜０＞−ＢＵＳ＿Ａ＜Ｌ＞を、順次、そのバイア
ホールの位置をずらせて、同一接続配線層にまで延在さ
せることにより、他のバスの信号線と交差することな
く、この接続配線層の配線を用いて対応の回路へ接続す
ることができる。この場合、接続専用の配線層を特に設
ける必要はない。すなわち、この図６（Ｃ）に示す配線
レイアウトにおいて、対応の回路への接続は、適当な中
間配線層に形成された配線を介して対応の回路への接続
が行なわれてもよく、また、最上層または最下層の配線
層に形成された配線を介して対応の回路への接続が行な
われてもよい。

【００７４】この実施の形態３においても、バスＢＵＳ
＿Ａ、ＢＵＳ＿ＢおよびＢＵＳ＿Ｃは、プリント基板配
線、または半導体集積回路の内部配線であってもよい。

【００７５】以上のように、この発明の実施の形態３に
従えば、バスの信号線を、バスのビット幅の配線層に分
散して配置しており、バスのピッチを拡張することな
く、クロストークノイズを低減することができる。ま
た、多層構造であるため、配線レイアウトにおいて、異
なるバス間のピッチ条件を緩和することができ、また交
差部を設けることなく対応の回路に接続することができ
る。

【００７６】なお、このバスの数は、３に限定されず、
２または４以上の数であってもよい。

【００７７】［実施の形態４］図７は、この発明の実施
の形態４に従う信号バス配置を概略的に示す図である。
図７において、上層配線層および下層配線層それぞれに
おいて、バスＢＵＳ＿ＡおよびＢＵＳ＿Ｂの信号線が、
交互に配置され、また深さ方向において、バスＢＵＳ＿
ＡおよびＢＵＳ＿Ｂの信号線が対向するように配置され
る。この上層配線層および下層配線層の間に、たとえば
接地電圧レベルに固定される基板層１が配置される。こ
の基板層１は、たとえばプリント基板の場合、パターニ
ングされない１枚の導電層の基板で構成され、また半導
体集積回路装置においては、上層配線層と下層配線層の
間に、シールドプレートとなるように、導電層が堆積さ
れる。

【００７８】この基板層１は、たとえば接地電圧レベル
に固定されており、シールドプレートととして機能し、
上層配線層と下層配線層との間の容量結合を低減するこ
とができる。したがって、この基板層１がシールドプレ
ートとして機能するため、上層配線層および下層配線層
それぞれと基板層１の間には、別の配線層は存在しな
い。

【００７９】基板層１をシールドプレートとして機能さ
せて、上層配線層の信号線と下層配線層の信号線との容
量結合を防止し、クロストークノイズを低減することが
できる。また、この上層配線層および下層配線層それぞ
れにおいては、異なるバスの信号線が交互に配置されて
おり、実施の形態２と同様の効果を得ることができる。
なお、基板層１は接地電圧ではなく、電源電圧または他
の基準電圧に固定されても良い。

【００８０】［変更例１］図８は、この発明の実施の形
態４の変更例１の信号バス配置を概略的に示す図であ
る。この図８における信号バス配置は、先の図５に示す
信号バス配置と同様、上層配線層、中間層配線層、下層
配線層それぞれに、バスＢＵＳ＿Ａ、ＢＵＳ＿Ｂおよび
ＢＵＳ＿Ｃの信号線が分散して配置される。上層配線層
と中間層配線層の間に、たとえば接地電圧レベルに固定
される基板層１ａが配設され、また中間層配線層および
下層配線層の間に、たとえば接地電圧レベルに固定され
る基板層１ｂが配設される。図８に示す信号バス配置の
構成は、図５に示す構成と同じであり、対応する部分に
は同一参照番号を付し、その詳細説明は省略する。

【００８１】この上層配線層と中間層配線層の間および
中間層配線層および下層配線層の間に、たとえば接地電
圧レベルに固定される基板層１ａおよび１ｂを配置する
ことにより、上層配線層の信号線と、中間層配線層の信
号線との間の容量結合を防止でき、また中間層配線層と
下層配線層の信号線の容量結合を防止することができ
る。したがって、この基板層１ａおよび１ｂをシールド
プレートとして機能させることにより、配線層間の容量
結合に起因するノイズの発生を抑制することができ、よ
りクロストークノイズを低減することができる。

【００８２】なお、この基板層１ａおよび１ｂは、それ
ぞれシールドプレートとして機能するため、上層配線層
と中間層配線層の間には、信号を伝達する信号線が形成
される配線層は存在せず、また中間層配線層と下層配線
層の間には、別の信号線を形成する配線層は設けられな
い。これにより、正確に基板層１ａおよび１ｂを、上層
配線層、中間配線層、および下層配線層に対するシール
ドプレートとして機能させて、配線層間ノイズを低減
し、ＢＵＳ＿Ａ、ＢＵＳ＿ＢおよびＢＵＳ＿Ｃの信号間
クロストークノイズをより低減することができる。

【００８３】［変更例２］図９は、この発明の実施の形
態４の変更例２の信号バス配置を概略的に示す図であ
る。この図９に示す信号線の配置は、図６（Ｂ）に示す
信号バス配置と同じであり、バスＢＵＳ＿Ａ、ＢＵＳ＿
ＢおよびＢＵＳ＿Ｃの信号線が、それぞれ、各配線層に
分散して配置され、配線層の数は、これらのバス幅に等
しい。この図９に示す信号バス配置においては、配線層
間領域の間それぞれにおいて、たとえば接地電圧レベル
に固定される基板層１−１〜１−Ｌが配置される。他の
構成は、図６（Ｂ）に示す構成と同じであり、対応する
部分には同一参照番号を付し、詳細説明は省略する。

【００８４】この図９に示す構成においても、基板層と
対応の配線層の間には、別の信号を配置する配線層は設
けられない。これにより、より確実に、基板層１−１〜
１−Ｌを、シールドプレートとして機能させることがで
きる。

【００８５】この図９に示す信号バス配置の場合、基板
層１−１〜１−Ｌが、シールドプレートとして機能する
ため、先の実施の形態３の効果に加えて、さらに、配線
層間のカップリングノイズを抑制することができる。

【００８６】なお、この図８およびから図９に示す信号
バス配置において、基板層１ａ、１ｂおよび１−１〜１
−ａは、接地電圧レベルに固定されている。しかしなが
ら、これらは、電源電圧に固定されてもよく、またこれ
らの基板層１ａ、１ｂ、および１−１〜１−Ｌは、それ
ぞれ接地電圧または電源電圧レベルに固定されてもよ
い。また、たとえば半導体集積回路装置内において、メ
モリ装置などにおいて内部で利用される安定な内部電圧
レベルにこれらの基板層１、１ａ、１ｂおよび１−１〜
１−Ｌは、固定されてもよい。これらの基板層１、１
ａ、１ｂ、および１−１〜１−Ｌは、それぞれ、常時所
定電圧レベルに固定されていればよい。

【００８７】以上のように、この発明の実施の形態４に
従えば、多層配線構造において、配線層間に、所定電圧
レベルに固定される基板層を配置しており、配線層間の
容量結合を低減でき、配線層間ノイズおよび配線層間容
量結合による信号伝搬遅延を防止することができる。

【００８８】［他の実施の形態］バスＢＵＳ＿Ａ−ＢＵ
Ｓ＿Ｃは、それぞれ異なる対象の装置に結合されてもよ
い。また、これらのバスＢＵＳ＿Ａ−ＢＵＳ＿Ｃは、そ
れぞれアドレス信号を伝達するアドレスバス、制御信号
を伝達するコントロールバスおよび、データを伝達する
データバスであってもよい。

【００８９】バスの数は、任意であり、異なるバスの信
号線は、互いに異なるバスのタイミングで変化する信号
を伝達する要件が満たされればよい。

【００９０】また、バス配線は、半導体集積回路装置、
プリント基板、およびモジュール内の配線のいずれであ
ってもよい。

【００９１】

【発明の効果】以上のように、この発明に従えば、少な
くとも２次元配置において、異なるバスの信号線を隣接
して配置するように構成しており、各バスにおいては、
信号変化タイミングが異なっており、信号線間クロスト
ークノイズを低減することができる。

【００９２】すなわち、隣接信号線対の間に異なる信号
バスの信号線を配置することにより、バスに応じて信号
変換タイミングを異ならせることができ、信号線間クロ
ストークノイズを低減することができる。

【００９３】また、信号線を、伝達する信号の変化タイ
ミングで複数の信号バスにグループ化し、各バスの信号
線を同一のタイミングで変化する信号を伝達することに
より、１つの信号線の信号の変化時において、別のバス
の信号線は、その電位が確定状態にあり、シールド線と
して機能させることができ、信号線間クロストークノイ
ズを確実に抑制することができる。

【００９４】また、この複数の信号バスを２次元的に配
置することにより、信号線の配置順序を変えるだけで、
信号線間クロストークノイズを低減することができる。

【００９５】また、信号バスを３次元的に配置すること
により、バス配線のレイアウト面積をより低減でき、ま
た、２次元配置におけるバスのピッチを広くすることが
できる。

【００９６】また、バス幅が全て等しい場合において、
バス幅と同数の配線層を配置し、これらの配線層にバス
の信号線を分散配置することにより、バスのレイアウト
面積を低減することができ、また、配線層間結合容量を
低減することにより、容易にクローストークノイズを低
減することができる。また、対応の回路との接続も交差
配線を用いる必要がなく、配線レイアウトが簡略化され
る。

【００９７】また、隣接配線層には異なるバスの信号線
を対向配置することにより配線層間のクロストークノイ
ズも低減することができる。

【００９８】また、３次元配置において、隣接配線層間
に、固定電源に接続されるシールド層をさらに設けるこ
とにより、配線層間のカップリングノイズをより確実に
低減することができる。

【００９９】また、この３次元配置において、隣接信号
配線層の間すべてに配置することにより、正確に、すべ
てのバスの信号線間のクロストークノイズを抑制するこ
とができる。

【０１００】また、この信号バスが、プレート基板上の
ボード上配線の場合、ボードシステムレベルにおいて、
クロストークノイズを低減することができる。

【０１０１】また、信号バスをチップ上配線の場合にお
いては、半導体集積回路装置内において、内部配線のク
ロストークノイズを低減することができる。

【図面の簡単な説明】

【図１】 （Ａ）は、この発明の実施の形態１における
信号バス配置を示し、（Ｂ）は、図１（Ａ）の線１Ａ−
１Ａ′に沿った断面構造を概略的に示す図である。

【図２】 （Ａ）は、実施の形態１における信号線と対
応の回路の接続を２次元的に示し、（Ｂ）は、図２
（Ａ）の断面構造を概略的に示す図である。

【図３】 （Ａ）は、この発明の実施の形態１の変更例
に従う信号バス配置の平面レイアウトを概略的に示し、
（Ｂ）は、図３（Ａ）に示す線３Ａ−３Ａ′の断面構造
を概略的に示す図である。

【図４】 （Ａ）は、この発明の実施の形態２に従う信
号バス配置を示し、（Ｂ）は、図４（Ａ）の線４Ａ−４
Ａ′に沿った断面構造を概略的に示す図である。

【図５】 （Ａ）は、この発明の実施の形態２の変更例
に従う信号バス配置を示し、（Ｂ）は、図５（Ａ）に示
す線５Ａ−５Ａ′に沿った断面構造を概略的に示す図で
ある。

【図６】 （Ａ）は、この発明の実施の形態３の信号バ
ス配置を概略的に示し、（Ｂ）は、図６（Ａ）に示す線
６Ａ−６Ａ′に沿った断面構造を概略的に示す図であ
り、（Ｃ）は、変更例２における配置における信号線と
対応回路の接続部の構成を概略的に示す図である。

【図７】 この発明の実施の形態４に従う信号バス配置
の構成を概略的に示す図である。

【図８】 この発明の実施の形態４の変更例１の信号バ
ス配置を示す図である。

【図９】 この発明の実施の形態４の変更例２に従う信
号バス配置を概略的に示す図である。

【図１０】 従来の処理システムの構成を概略的に示す
図である。

【図１１】 図１０に示す処理システムの動作を示すタ
イミング図である。

【図１２】 従来の半導体集積回路装置の構成の一例を
概略的に示す図である。

【図１３】 （Ａ）は、従来の信号バス配置の２次元レ
イアウトを概略的に示し、（Ｂ）は、図１３（Ａ）の線
１３Ａ−１３Ａ′に沿った断面構造を概略的に示す図で
ある。

【図１４】 従来の信号バス配置における寄生容量を概
略的に示す図である。

【符号の説明】

１、１ａ、１ｂ、１−０〜１−Ｌ 基板層、ＢＵＳ＿
Ａ、ＢＵＳ＿Ｂ、ＢＵＳ＿Ｃ バス、ＢＵＳ＿Ａ＜０：
Ｌ＞、ＢＵＳ＿Ｂ＜０：Ｍ＞、ＢＵＳ＿Ｃ＜０：Ｎ＞
バス信号線、１０ 配線、１２ 交差配線。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/04

Claims (10)

【特許請求の範囲】
1. 【請求項１】 各々が複数の信号線を有する複数の信号
   バスを備え、前記複数の信号バスは、隣接信号線対の間
   には、異なる信号バスの信号線が配置されるように配置
   される、信号バス配置。
2. 【請求項２】 前記複数の信号バスにおいては、異なる
   信号バスは、互いに異なるタイミングで変化する信号を
   伝達し、同一信号バスに含まれる複数の信号線は、実質
   的に同一タイミングで変化する信号を伝達する、請求項
   １記載の信号バス配置。
3. 【請求項３】 前記複数の信号バスは、２次元的に配置
   される、請求項１記載の信号バス配置。
4. 【請求項４】 前記複数の信号バスは、複数層を有する
   ３次元的に配置され、２次元的配置においては、隣接信
   号線は互いに異なる信号バスに含まれる、請求項１記載
   の信号バス配置。
5. 【請求項５】 前記複数の信号バスは、ビット幅が等し
   く、前記複数層の数は、前記複数の信号バスのビット幅
   と数が等しい、請求項４記載の信号バス配置。
6. 【請求項６】 隣接配線層において、深さ方向に対応し
   て配置される信号線は、異なるバスの信号線である、請
   求項４記載の信号バス配置。
7. 【請求項７】 前記３次元的配置において、信号線が配
   置される２次元層の間に、所定電源に固定される導電層
   をさらに備える、請求項４記載の信号バス配置。
8. 【請求項８】 前記導電層は、前記３次元的配置におい
   て、隣接２次元信号配線層の間にすべて配置される、請
   求項７記載の信号バス配置。
9. 【請求項９】 前記複数の信号バスは、プリント基板上
   のボード上配線バスである、請求項１記載の信号バス配
   置。
10. 【請求項１０】 前記複数の信号バスは、半導体チップ
    上配線で構成される、請求項１記載の信号バス配置。