JPH09274204A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH09274204A JPH09274204A JP8613296A JP8613296A JPH09274204A JP H09274204 A JPH09274204 A JP H09274204A JP 8613296 A JP8613296 A JP 8613296A JP 8613296 A JP8613296 A JP 8613296A JP H09274204 A JPH09274204 A JP H09274204A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- period
- periods
- liquid crystal
- pixel capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 非線形抵抗素子をスイッチング素子として用
いた液晶表示装置の焼き付き現象を低減する。 【解決手段】 画素容量に選択期間中に書き込むパルス
を３つの期間に分割し、隣接する期間で逆極性となるよ
うに設定し、かつ走査電極及び信号電極に印加する電圧
を、ｎ水平走査期間ごとに極性反転させる。
いた液晶表示装置の焼き付き現象を低減する。 【解決手段】 画素容量に選択期間中に書き込むパルス
を３つの期間に分割し、隣接する期間で逆極性となるよ
うに設定し、かつ走査電極及び信号電極に印加する電圧
を、ｎ水平走査期間ごとに極性反転させる。
Description
【０００１】
【発明の属する技術分野】この発明は液晶表示装置に係
り、特に各画素に非線形素子を設けてなる液晶表示装置
に関する。
り、特に各画素に非線形素子を設けてなる液晶表示装置
に関する。
【０００２】
【従来の技術】各画素にスイッチング素子としてダイオ
ードを配置した液晶表示装置においては、ダイオードと
画素容量は直列に接続されて、ダイオードの電圧−電流
特性の非線形性（非線形抵抗）を利用して液晶への充放
電（書き込み）を制御する。したがって、液晶への書き
込みはダイオードの電流−電圧特性と画素容量の静電容
量で決まる。画素容量の静電容量は表示の状態によって
一義的に決まるため、液晶への書き込み電圧はもっぱら
ダイオードの電圧−電流特性によって決定される。この
ため、ダイオードの電流−電圧特性のばらつきや特性シ
フトが画面の表示に現れやすい。さらに、画素容量の静
電容量が表示状態に依存して変化すると、ダイオードに
流れる電流も変化して、ダイオードの電圧−電流特性が
シフトすることも画面の表示に影響する。その結果、表
示に残像が生じる、いわゆる焼き付き現象が起こる場合
がある。
ードを配置した液晶表示装置においては、ダイオードと
画素容量は直列に接続されて、ダイオードの電圧−電流
特性の非線形性（非線形抵抗）を利用して液晶への充放
電（書き込み）を制御する。したがって、液晶への書き
込みはダイオードの電流−電圧特性と画素容量の静電容
量で決まる。画素容量の静電容量は表示の状態によって
一義的に決まるため、液晶への書き込み電圧はもっぱら
ダイオードの電圧−電流特性によって決定される。この
ため、ダイオードの電流−電圧特性のばらつきや特性シ
フトが画面の表示に現れやすい。さらに、画素容量の静
電容量が表示状態に依存して変化すると、ダイオードに
流れる電流も変化して、ダイオードの電圧−電流特性が
シフトすることも画面の表示に影響する。その結果、表
示に残像が生じる、いわゆる焼き付き現象が起こる場合
がある。
【０００３】これに対し、例えば特開平５−６８７１２
号公報には、走査選択期間に画素容量に印加される選択
パルスを電荷調整期間と書き込み期間に分割し、表示状
態によらずダイオードに対しほぼ等しい電圧を印加する
ことにより、電圧−電流特性の変化を抑制する技術が開
示されている。しかしながら、このような方法を用いて
も、焼き付き現象を十分に軽減することはできなかっ
た。
号公報には、走査選択期間に画素容量に印加される選択
パルスを電荷調整期間と書き込み期間に分割し、表示状
態によらずダイオードに対しほぼ等しい電圧を印加する
ことにより、電圧−電流特性の変化を抑制する技術が開
示されている。しかしながら、このような方法を用いて
も、焼き付き現象を十分に軽減することはできなかっ
た。
【０００４】
【発明が解決しようとする課題】本発明は上記の技術的
背景に鑑み、液晶表示装置の焼き付き現象を低減するこ
とを目的とする。
背景に鑑み、液晶表示装置の焼き付き現象を低減するこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明の第一発明では、
画素容量に一水平走査期間に対応する選択期間中に印加
される電圧を三つの期間に分割し、選択期間の先頭から
順に第一の電圧、第二の電圧、第三の電圧を印加する。
そしてこれら３つの電圧のうち隣接する期間に印加され
るパルスは極性反転されるとともに、画素容量印加電圧
となる走査電圧及び信号電圧は一水平走査期間ごとに極
性反転される。
画素容量に一水平走査期間に対応する選択期間中に印加
される電圧を三つの期間に分割し、選択期間の先頭から
順に第一の電圧、第二の電圧、第三の電圧を印加する。
そしてこれら３つの電圧のうち隣接する期間に印加され
るパルスは極性反転されるとともに、画素容量印加電圧
となる走査電圧及び信号電圧は一水平走査期間ごとに極
性反転される。
【０００６】また本発明の第二発明では、信号電極に与
えられる電圧が第三の期間に画素容量をＯＮ状態とする
電圧が印加されるときの第一及び第二の期間の電圧を、
第三の期間に前記画素容量をＯＦＦ状態とする電圧が印
加されるときの第一及び第二の期間の電圧よりも小さく
する。
えられる電圧が第三の期間に画素容量をＯＮ状態とする
電圧が印加されるときの第一及び第二の期間の電圧を、
第三の期間に前記画素容量をＯＦＦ状態とする電圧が印
加されるときの第一及び第二の期間の電圧よりも小さく
する。
【０００７】また本発明の第三発明では、信号電極に印
加される電圧が第三の期間に画素容量をＯＮ状態とする
電圧が印加されるときの第一及び第二の期間の電圧は画
素容量をＯＦＦ状態とする電圧であり、第三の期間に画
素容量をＯＦＦ状態とする電圧が印加されるときの第一
及び前記第二の期間の電圧は画素容量をＯＮ状態とする
電圧とする。
加される電圧が第三の期間に画素容量をＯＮ状態とする
電圧が印加されるときの第一及び第二の期間の電圧は画
素容量をＯＦＦ状態とする電圧であり、第三の期間に画
素容量をＯＦＦ状態とする電圧が印加されるときの第一
及び前記第二の期間の電圧は画素容量をＯＮ状態とする
電圧とする。
【０００８】また本発明の第四発明では、画素容量に印
加する電圧をパルス幅変調によりＫ階調表示する際、ｋ
階調目（ｋ≦Ｋの自然数）を表示するときには、第一の
期間と第二の期間において、信号電極にそれぞれの期間
の［１−（ｋ−１）／（Ｋ−１）］の幅で画素容量をＯ
Ｎ状態とする電圧が印加され、第三の期間において信号
電極に［（ｋ−１）／（Ｋ−１）］の幅で画素容量をＯ
Ｎ状態とする電圧が印加され、第二の期間で信号電極に
印加される信号電圧のＯＮ時間と第三の期間で信号電極
に印加される信号電圧のＯＮ時間との和を等しくする。
上記の構成を用いることにより、液晶表示装置の焼き付
き現象を低減できることが判った。
加する電圧をパルス幅変調によりＫ階調表示する際、ｋ
階調目（ｋ≦Ｋの自然数）を表示するときには、第一の
期間と第二の期間において、信号電極にそれぞれの期間
の［１−（ｋ−１）／（Ｋ−１）］の幅で画素容量をＯ
Ｎ状態とする電圧が印加され、第三の期間において信号
電極に［（ｋ−１）／（Ｋ−１）］の幅で画素容量をＯ
Ｎ状態とする電圧が印加され、第二の期間で信号電極に
印加される信号電圧のＯＮ時間と第三の期間で信号電極
に印加される信号電圧のＯＮ時間との和を等しくする。
上記の構成を用いることにより、液晶表示装置の焼き付
き現象を低減できることが判った。
【０００９】
【発明の実施の形態】図１は、本発明の一実施例におけ
る液晶表示装置の概略構成図を示す。図１（ａ）に示す
液晶表示素子１の表示領域２には、図１（ｂ）に示す画
素容量Ｐ11〜Ｐnnがマトリクス状に配置される。
る液晶表示装置の概略構成図を示す。図１（ａ）に示す
液晶表示素子１の表示領域２には、図１（ｂ）に示す画
素容量Ｐ11〜Ｐnnがマトリクス状に配置される。
【００１０】各画素容量Ｐnnは、ストライプ状に形成さ
れた走査電極１３及びこれに対向してマトリクスを形成
するように配置された信号電極１４の各交点部分に配置
された液晶容量１５及び非線形抵抗素子１６から構成さ
れる。そして画素容量は前記液晶容量と非線形抵抗素子
の容量の合成容量からなる。非線形抵抗素子１６は、Ｔ
ａ−Ｔａ2 Ｏ5 −Ｔｉ構造を持つＭＩＭ素子からなり、
このような非線形抵抗素子及び液晶容量によって４８０
×３２０ドットのパネルを構成している。
れた走査電極１３及びこれに対向してマトリクスを形成
するように配置された信号電極１４の各交点部分に配置
された液晶容量１５及び非線形抵抗素子１６から構成さ
れる。そして画素容量は前記液晶容量と非線形抵抗素子
の容量の合成容量からなる。非線形抵抗素子１６は、Ｔ
ａ−Ｔａ2 Ｏ5 −Ｔｉ構造を持つＭＩＭ素子からなり、
このような非線形抵抗素子及び液晶容量によって４８０
×３２０ドットのパネルを構成している。
【００１１】また走査電極１３には走査電極駆動回路３
から線順次に走査電極１３を駆動する電圧が印加され、
一方信号電極１４には信号電極駆動回路４から画素に表
示させる情報に応じた信号電圧が印加される。
から線順次に走査電極１３を駆動する電圧が印加され、
一方信号電極１４には信号電極駆動回路４から画素に表
示させる情報に応じた信号電圧が印加される。
【００１２】これらの走査電極駆動回路３及び信号電極
駆動回路４には、駆動信号発生回路６からそれぞれの動
作タイミングを制御する制御信号が供給される。また電
源回路５は、それぞれのドライバの駆動電圧を発生する
回路である。電源回路５は内部に含まれる電圧調整手段
によって駆動電圧レベルを調節可能な機能を有する。ま
た駆動信号発生回路６は、内部に含まれる極性反転手段
によって、電源回路５からの駆動電圧を所定のタイミン
グで極性反転する。
駆動回路４には、駆動信号発生回路６からそれぞれの動
作タイミングを制御する制御信号が供給される。また電
源回路５は、それぞれのドライバの駆動電圧を発生する
回路である。電源回路５は内部に含まれる電圧調整手段
によって駆動電圧レベルを調節可能な機能を有する。ま
た駆動信号発生回路６は、内部に含まれる極性反転手段
によって、電源回路５からの駆動電圧を所定のタイミン
グで極性反転する。
【００１３】次に上記の液晶表示装置の駆動方法を説明
する。図２は、画素容量に印加される電圧波形を示し、
白（ＯＦＦ表示）黒（ＯＮ表示）の２値表示を行う場合
の駆動波形である。図２（ａ）はＯＮ表示の場合を示
し、図２（ｂ）はＯＦＦ表示の場合を示す。画素にＯＮ
表示をさせるときは、一水平走査期間を三分割した期間
の先頭から順に電圧ＶＯＦＦ、ＶＯＦＦ、ＶＯＮを与え
る。このとき、隣接する期間で電圧は互いに逆極性とな
っている。一方画素にＯＦＦ表示をさせるときは、三期
間の先頭から順に電圧ＶＯＮ、ＶＯＮ、ＶＯＦＦを印加
し、この場合も隣接する期間で電圧は互いに逆極性とな
っている。
する。図２は、画素容量に印加される電圧波形を示し、
白（ＯＦＦ表示）黒（ＯＮ表示）の２値表示を行う場合
の駆動波形である。図２（ａ）はＯＮ表示の場合を示
し、図２（ｂ）はＯＦＦ表示の場合を示す。画素にＯＮ
表示をさせるときは、一水平走査期間を三分割した期間
の先頭から順に電圧ＶＯＦＦ、ＶＯＦＦ、ＶＯＮを与え
る。このとき、隣接する期間で電圧は互いに逆極性とな
っている。一方画素にＯＦＦ表示をさせるときは、三期
間の先頭から順に電圧ＶＯＮ、ＶＯＮ、ＶＯＦＦを印加
し、この場合も隣接する期間で電圧は互いに逆極性とな
っている。
【００１４】図３は図２の画素容量印加電圧を得るため
の走査電圧及び信号電圧波形を示し、画素養量への印加
電圧は走査電圧と信号電圧とを合成した波形となる。図
中実線は走査電圧波形を示し、点線は信号電圧波形を示
す。走査電圧波形と信号電圧波形は、ｎ水平走査期間ご
とに位相が反転するように設定されており、図３の場合
は３水平走査期間ごとに位相が反転される。またそれぞ
れの波形は１フレームごとに極性反転されることによっ
て、液晶を交流駆動している。
の走査電圧及び信号電圧波形を示し、画素養量への印加
電圧は走査電圧と信号電圧とを合成した波形となる。図
中実線は走査電圧波形を示し、点線は信号電圧波形を示
す。走査電圧波形と信号電圧波形は、ｎ水平走査期間ご
とに位相が反転するように設定されており、図３の場合
は３水平走査期間ごとに位相が反転される。またそれぞ
れの波形は１フレームごとに極性反転されることによっ
て、液晶を交流駆動している。
【００１５】画素をＯＮ表示させる場合、第一フレーム
の選択期間のうち第一期間では走査電圧Ｖ０、信号電圧
Ｖ３を選択することによって画素容量にはＶＯＦＦの電
圧が印加される。同様に第二期間では走査電圧Ｖ５、信
号電圧Ｖ２が選択され、第三期間では走査電圧Ｖ０、信
号電圧Ｖ５が選択される。極性の反転した第二フレーム
の選択期間のうち第一期間では走査電圧Ｖ０、信号電圧
Ｖ３が選択され、第二期間では走査電圧Ｖ５、信号電圧
Ｖ２が選択され、第三期間では走査電圧Ｖ０、信号電圧
Ｖ５が選択される。
の選択期間のうち第一期間では走査電圧Ｖ０、信号電圧
Ｖ３を選択することによって画素容量にはＶＯＦＦの電
圧が印加される。同様に第二期間では走査電圧Ｖ５、信
号電圧Ｖ２が選択され、第三期間では走査電圧Ｖ０、信
号電圧Ｖ５が選択される。極性の反転した第二フレーム
の選択期間のうち第一期間では走査電圧Ｖ０、信号電圧
Ｖ３が選択され、第二期間では走査電圧Ｖ５、信号電圧
Ｖ２が選択され、第三期間では走査電圧Ｖ０、信号電圧
Ｖ５が選択される。
【００１６】一方画素をＯＦＦ表示させる場合、第一フ
レームの選択期間のうち第一期間では走査電圧Ｖ０、信
号電圧Ｖ５が選択され、第二期間は走査電圧Ｖ５、信号
電圧Ｖ０が選択され、第三期間は走査電圧Ｖ０、信号電
圧Ｖ３が選択される。
レームの選択期間のうち第一期間では走査電圧Ｖ０、信
号電圧Ｖ５が選択され、第二期間は走査電圧Ｖ５、信号
電圧Ｖ０が選択され、第三期間は走査電圧Ｖ０、信号電
圧Ｖ３が選択される。
【００１７】また、それぞれのフレームの非選択期間中
は、（Ｖ１−Ｖ２）、（Ｖ４−Ｖ３）、（Ｖ１−Ｖ
０）、（Ｖ４−Ｖ５）のいずれかの電圧が画素容量に印
加される。
は、（Ｖ１−Ｖ２）、（Ｖ４−Ｖ３）、（Ｖ１−Ｖ
０）、（Ｖ４−Ｖ５）のいずれかの電圧が画素容量に印
加される。
【００１８】これらの電圧Ｖ０〜Ｖ５は、電源電圧回路
に内蔵された図７に示す抵抗分圧発生回路により発生さ
れる。即ち、２レベルの電源電圧入力を、抵抗素子Ｒ３
及びＲ４によって抵抗分割し、バッファ５１で増幅させ
ることによりＶ０〜Ｖ５の６レベルの電圧を発生する。
このうち電圧Ｖ０、Ｖ１、Ｖ４、Ｖ５は走査電極駆動回
路３に出力され、Ｖ０及びＶ５は選択電圧、Ｖ１、Ｖ４
は非選択電圧として用いられる。Ｖ０、Ｖ２、Ｖ３、Ｖ
５は信号電極駆動回路４に供給され、画素にＯＮ表示を
させるときはＶ５またはＶ０の電圧が用いられ、ＯＦＦ
表示をさせるときはＶ２またはＶ３の電圧が用いられ
る。
に内蔵された図７に示す抵抗分圧発生回路により発生さ
れる。即ち、２レベルの電源電圧入力を、抵抗素子Ｒ３
及びＲ４によって抵抗分割し、バッファ５１で増幅させ
ることによりＶ０〜Ｖ５の６レベルの電圧を発生する。
このうち電圧Ｖ０、Ｖ１、Ｖ４、Ｖ５は走査電極駆動回
路３に出力され、Ｖ０及びＶ５は選択電圧、Ｖ１、Ｖ４
は非選択電圧として用いられる。Ｖ０、Ｖ２、Ｖ３、Ｖ
５は信号電極駆動回路４に供給され、画素にＯＮ表示を
させるときはＶ５またはＶ０の電圧が用いられ、ＯＦＦ
表示をさせるときはＶ２またはＶ３の電圧が用いられ
る。
【００１９】上記の液晶表示装置に所定のパターンを一
時間表示させ、その後中間調ラスター表示に切り替えて
残像の有無を評価したところ、先に表示したパターンの
残像は見られず、焼き付き現象が発生しなかったことが
確認された。
時間表示させ、その後中間調ラスター表示に切り替えて
残像の有無を評価したところ、先に表示したパターンの
残像は見られず、焼き付き現象が発生しなかったことが
確認された。
【００２０】尚補償電圧の大きさを調整できるように、
選択期間の第一期間及び第二期間の走査電圧及び信号電
圧の大きさを調整してもよい。即ち、図４及び図５に示
すように、ＯＮ表示時の第一及び第二期間の印加電圧の
大きさをＶａとし、ＯＦＦ表示時の第一及び第二期間の
印加電圧の大きさをＶｂとする。このときＶａ＜Ｖｂの
範囲で、上記と同じ評価方法により焼き付き現象が発生
しなかったことが確認された。
選択期間の第一期間及び第二期間の走査電圧及び信号電
圧の大きさを調整してもよい。即ち、図４及び図５に示
すように、ＯＮ表示時の第一及び第二期間の印加電圧の
大きさをＶａとし、ＯＦＦ表示時の第一及び第二期間の
印加電圧の大きさをＶｂとする。このときＶａ＜Ｖｂの
範囲で、上記と同じ評価方法により焼き付き現象が発生
しなかったことが確認された。
【００２１】尚このときの第一期間にＯＮ表示の画素に
与える走査電圧はＶ０、信号電圧はＶＢに設定され、第
二期間は走査電圧をＶ５、信号電圧を−ＶＡとする。ま
た第三期間においては走査電圧はＶ０、Ｖ５が与えられ
る。
与える走査電圧はＶ０、信号電圧はＶＢに設定され、第
二期間は走査電圧をＶ５、信号電圧を−ＶＡとする。ま
た第三期間においては走査電圧はＶ０、Ｖ５が与えられ
る。
【００２２】一方第一期間にＯＦＦ表示の画素に与える
走査電圧はＶ０、信号電圧はＶＤに設定され、第二期間
は走査電圧をＶ５、信号電圧は−Ｖｂとされる。また第
三期間においては走査電圧Ｖ０、信号電圧はＶ３とされ
る。
走査電圧はＶ０、信号電圧はＶＤに設定され、第二期間
は走査電圧をＶ５、信号電圧は−Ｖｂとされる。また第
三期間においては走査電圧Ｖ０、信号電圧はＶ３とされ
る。
【００２３】これらの駆動電圧ＶＡ、ＶＢ及びＶａ、Ｖ
ｂは、電源電圧発生回路５内部の電圧調整手段を調整す
ることによって得られる。また、本発明は白黒二値表示
の場合に限らず、中間調表示の際にも適用可能である。
図６は本発明を中間調表示に適用した際の駆動波形の一
例を示す。図６（ｂ）は、パルス幅変調により階調表示
を行った際に画素容量に印加される電圧を示し、１６階
調表示（Ｋ＝１６）の場合の１２階調目（ｋ＝１２）の
駆動波形を示す。そして第一の期間と第二の期間では１
／３水平走査期間の４／１５の期間でＯＮ電圧が印加さ
れ、第３の期間では１／３水平走査期間の１１／１５の
期間でＯＮ電圧が印加される。図６（ａ）はこのときの
走査電圧（実線）と信号電圧（点線）を示す。
ｂは、電源電圧発生回路５内部の電圧調整手段を調整す
ることによって得られる。また、本発明は白黒二値表示
の場合に限らず、中間調表示の際にも適用可能である。
図６は本発明を中間調表示に適用した際の駆動波形の一
例を示す。図６（ｂ）は、パルス幅変調により階調表示
を行った際に画素容量に印加される電圧を示し、１６階
調表示（Ｋ＝１６）の場合の１２階調目（ｋ＝１２）の
駆動波形を示す。そして第一の期間と第二の期間では１
／３水平走査期間の４／１５の期間でＯＮ電圧が印加さ
れ、第３の期間では１／３水平走査期間の１１／１５の
期間でＯＮ電圧が印加される。図６（ａ）はこのときの
走査電圧（実線）と信号電圧（点線）を示す。
【００２４】このときｋ階調目（ｋ：１≦ｋ≦Ｋ）を表
示するときは、第一及び第二の期間において信号電極に
［１−（ｋ−１）／（Ｋ−１）］の幅でＯＮの電圧が印
加され、第三の期間において［（ｋ−１）／（Ｋ−
１）］の幅でＯＮ電圧が印加される。
示するときは、第一及び第二の期間において信号電極に
［１−（ｋ−１）／（Ｋ−１）］の幅でＯＮの電圧が印
加され、第三の期間において［（ｋ−１）／（Ｋ−
１）］の幅でＯＮ電圧が印加される。
【００２５】ここで、第一期間と第二期間に信号電極に
印加される信号電圧のＯＮ時間と、第三の期間に信号電
極に印加される信号電圧のＯＮ時間との和は等しくな
る。上記の駆動方法を用いて特定の表示パターンを一時
間表示させ、その後中間調ラスタ表示に切り替えて表示
したところ、表示パターンの残像は見られなかった。
印加される信号電圧のＯＮ時間と、第三の期間に信号電
極に印加される信号電圧のＯＮ時間との和は等しくな
る。上記の駆動方法を用いて特定の表示パターンを一時
間表示させ、その後中間調ラスタ表示に切り替えて表示
したところ、表示パターンの残像は見られなかった。
【００２６】尚第一期間及び第二期間の画素容量への印
加電圧は、電源電圧発生回路内部の電圧調整手段を用い
て調整することができる。例えば、ＯＮ表示の場合、第
三の期間のＯＮ電圧に対して第二の期間はＯＮ電圧より
も振幅の小さい逆極性電圧、第一の期間はＯＮ電圧より
も振幅の小さい同極性電圧とし、ＯＦＦ表示の場合第３
の期間のＯＦＦ電圧に対して第二の期間はＯＦＦ電圧よ
りも振幅の大きい逆極性電圧、第一の期間はＯＦＦ電圧
よりも振幅の大きい同極性電圧としても同様の効果が得
られる。またＯＮ表示の場合の第一、第二の期間の電圧
は、ＯＦＦ表示の時の第一、第二の期間の電圧より振幅
を小さくすることによっても同様の効果が得られる。さ
らに第一の期間の画素容量への印加電圧は第二の期間と
常に同電圧としなくても焼き付き現象の低減効果が得ら
れた。例えば、ＯＦＦ表示の時は第一の期間はＯＮ電圧
とし、ＯＮ表示及び中間調表示の時は第一の期間をＯＦ
Ｆ電圧で固定した場合でも同様の効果が得られた。
加電圧は、電源電圧発生回路内部の電圧調整手段を用い
て調整することができる。例えば、ＯＮ表示の場合、第
三の期間のＯＮ電圧に対して第二の期間はＯＮ電圧より
も振幅の小さい逆極性電圧、第一の期間はＯＮ電圧より
も振幅の小さい同極性電圧とし、ＯＦＦ表示の場合第３
の期間のＯＦＦ電圧に対して第二の期間はＯＦＦ電圧よ
りも振幅の大きい逆極性電圧、第一の期間はＯＦＦ電圧
よりも振幅の大きい同極性電圧としても同様の効果が得
られる。またＯＮ表示の場合の第一、第二の期間の電圧
は、ＯＦＦ表示の時の第一、第二の期間の電圧より振幅
を小さくすることによっても同様の効果が得られる。さ
らに第一の期間の画素容量への印加電圧は第二の期間と
常に同電圧としなくても焼き付き現象の低減効果が得ら
れた。例えば、ＯＦＦ表示の時は第一の期間はＯＮ電圧
とし、ＯＮ表示及び中間調表示の時は第一の期間をＯＦ
Ｆ電圧で固定した場合でも同様の効果が得られた。
【００２７】
【発明の効果】本発明によれば、非線形抵抗素子をスイ
ッチング素子として用いた場合の液晶表示装置の焼き付
き現象を低減することが可能となる。
ッチング素子として用いた場合の液晶表示装置の焼き付
き現象を低減することが可能となる。
【図１】本発明の一実施例における液晶表示装置の概略
構成図である。
構成図である。
【図２】図１の液晶表示装置を白黒二値表示で駆動する
電圧波形のタイミングチャートの一例を示す。
電圧波形のタイミングチャートの一例を示す。
【図３】図１の液晶表示装置を白黒二値表示で駆動する
電圧波形のタイミングチャートの一例を示す。
電圧波形のタイミングチャートの一例を示す。
【図４】図１の液晶表示装置を白黒二値表示で駆動する
電圧波形のタイミングチャートの他の例を示す。
電圧波形のタイミングチャートの他の例を示す。
【図５】図１の液晶表示装置を白黒二値表示で駆動する
電圧波形のタイミングチャートの他の例を示す。
電圧波形のタイミングチャートの他の例を示す。
【図６】図１の液晶表示装置を階調駆動する電圧波形の
タイミングチャートの他の例を示す。
タイミングチャートの他の例を示す。
【図７】図１の液晶表示装置の駆動回路の要部を示す。
１…液晶表示素子 ３…走査電極駆動回路 ４…信号電極駆動回路 ５…電源電圧発生回路 ６…駆動信号発生回路 １３…走査電極 １４…信号電極 １５…液晶容量 １６…非線形抵抗素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土屋 健志 兵庫県姫路市余部区上余部50番地 株式会 社東芝姫路工場内
Claims (4)
- 【請求項１】 マトリクス配置された複数本の走査電極
及び信号電極の各交点に対応して設けられた非線形抵抗
素子及び液晶容量からなる画素容量を備えた液晶表示装
置において、 前記画素容量には一水平走査期間に対応する選択期間中
の第一の期間、第二の期間、第三の期間に所定の駆動電
圧が印加され、かつ前記３つの期間のうち隣接する期間
で前記画素容量に印加されるパルスは極性反転されると
ともに、前記走査電極及び信号電極にはｎ水平走査期間
ごとに逆極性の電圧が印加されることを特徴とする液晶
表示装置。 - 【請求項２】 前記信号電極に与えられる電圧が前記第
三の期間に前記画素容量をＯＮ状態とする電圧が印加さ
れるときの前記第一及び第二の期間の電圧は、前記第三
の期間に前記画素容量をＯＦＦ状態とする電圧が印加さ
れるときの前記第一及び第二の期間の電圧よりも小さい
ことを特徴とする請求項１記載の液晶表示装置。 - 【請求項３】 前記信号電極に印加される電圧が前記第
三の期間に前記画素容量をＯＮ状態とする電圧が印加さ
れるときの前記第一及び第二の期間の電圧は前記画素容
量をＯＦＦ状態とする電圧であり、前記第三の期間に前
記画素容量をＯＦＦ状態とする電圧が印加されるときの
前記第一及び前記第二の期間の電圧は前記画素容量をＯ
Ｎ状態とする電圧であることを特徴とする請求項１記載
の液晶表示装置。 - 【請求項４】 前記画素容量に印加する電圧をパルス幅
変調によりＫ階調表示する際、ｋ階調目（ｋ≦Ｋの自然
数）を表示するときには、前記第一の期間と第二の期間
において、前記信号電極にそれぞれの期間の［１−（ｋ
−１）／（Ｋ−１）］の幅で前記画素容量をＯＮ状態と
する電圧が印加され、前記第三の期間において前記信号
電極に［（ｋ−１）／（Ｋ−１）］の幅で前記画素容量
をＯＮ状態とする電圧が印加され、前記第二の期間で前
記信号電極に印加される信号電圧のＯＮ時間と第三の期
間で前記信号電極に印加される信号電圧のＯＮ時間との
和が等しいことを特徴とする請求項１記載の液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8613296A JPH09274204A (ja) | 1996-04-09 | 1996-04-09 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8613296A JPH09274204A (ja) | 1996-04-09 | 1996-04-09 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09274204A true JPH09274204A (ja) | 1997-10-21 |
Family
ID=13878192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8613296A Pending JPH09274204A (ja) | 1996-04-09 | 1996-04-09 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09274204A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336039B1 (ko) * | 2000-03-14 | 2002-05-08 | 윤종용 | 크로스-토크를 감소시키는 액정 디스플레이 패널 구동기 |
| KR100490058B1 (ko) * | 1997-12-31 | 2005-08-23 | 삼성전자주식회사 | 액정표시장치 |
-
1996
- 1996-04-09 JP JP8613296A patent/JPH09274204A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100490058B1 (ko) * | 1997-12-31 | 2005-08-23 | 삼성전자주식회사 | 액정표시장치 |
| KR100336039B1 (ko) * | 2000-03-14 | 2002-05-08 | 윤종용 | 크로스-토크를 감소시키는 액정 디스플레이 패널 구동기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5790092A (en) | Liquid crystal display with reduced power dissipation and/or reduced vertical striped shades in frame control and control method for same | |
| JP3568644B2 (ja) | 液晶表示装置およびその駆動方法 | |
| KR100758622B1 (ko) | 액티브 매트릭스형 표시장치 및 그 구동방법 | |
| US6118421A (en) | Method and circuit for driving liquid crystal panel | |
| KR100517153B1 (ko) | 화상 표시 장치 및 화상 표시 방법, 및 화상 표시프로그램을 기록한 기록 매체 | |
| JP3110618B2 (ja) | 液晶表示装置 | |
| JPH0540451A (ja) | 液晶駆動電圧発生回路 | |
| JPH08211364A (ja) | 双安定型液晶表示素子、データ信号発生器、および液晶表示素子のアドレス方法 | |
| US5790089A (en) | Method of driving an active matrix type liquid crystal display | |
| KR100485508B1 (ko) | 액정 디스플레이 장치와 그 구동 방법 | |
| JPH09274204A (ja) | 液晶表示装置 | |
| JP2003005695A (ja) | 表示装置および多階調表示方法 | |
| JPH06301011A (ja) | マトリクス表示装置およびその駆動方法 | |
| JP3135819B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH07120725A (ja) | 液晶表示装置の駆動方法及び液晶表示装置 | |
| JPH07114001A (ja) | 液晶表示装置 | |
| JP3627354B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3584045B2 (ja) | 液晶素子の駆動方法 | |
| KR100322447B1 (ko) | 프레임 계조 및 펄스폭 변조 계조 방식을 혼합하여 계조전압을 발생하는 액정표시장치 | |
| JP2661473B2 (ja) | 表示素子の駆動方法とその駆動方法を実現する駆動回路及び表示装置 | |
| JPH09274171A (ja) | 液晶表示装置 | |
| JPH09274469A (ja) | 液晶表示装置 | |
| JPH11184436A (ja) | 液晶表示装置の駆動方法 | |
| JPH0749480A (ja) | 平面型表示デバイスのマトリックス駆動方法 | |
| JPH0868985A (ja) | 液晶表示装置 |