JPH09244597A - シェーディングコントローラおよびシェーディングコントロール方法 - Google Patents
シェーディングコントローラおよびシェーディングコントロール方法Info
- Publication number
- JPH09244597A JPH09244597A JP8305273A JP30527396A JPH09244597A JP H09244597 A JPH09244597 A JP H09244597A JP 8305273 A JP8305273 A JP 8305273A JP 30527396 A JP30527396 A JP 30527396A JP H09244597 A JPH09244597 A JP H09244597A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- shading
- tables
- look
- offset value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
Abstract
(57)【要約】
【課題】 特にグレイスケール時のフリッカを減らす
か、またはなくすことができるシェーディングコントロ
ーラおよびシェーディングコントロール方法を提供す
る。 【解決手段】 複数のパターンルックアップテーブル
と、複数のパターンルックアップテーブルのそれぞれに
ついてのアドレスの第１部分を生成するラインカウンタ
と、複数のパターンルックアップテーブルのそれぞれに
ついてのアドレスの第２部分を生成するピクセルカウン
タと、複数のパターンルックアップテーブルの少なくと
も１つについてのパターンルックアップテーブルアドレ
スの第３部分としてフレームカウントを供給するフレー
ムカウンタと、フレームカウントにオフセット値を加
え、フレームカウントおよびオフセット値の合計を、少
なくとも複数のパターンルックアップテーブルの他に、
少なくとも複数のパターンルックアップテーブルの他に
ついてのパターンルックアップテーブルアドレスの第３
部分として与える少なくとも１つの加算器と、を備えて
いる。
か、またはなくすことができるシェーディングコントロ
ーラおよびシェーディングコントロール方法を提供す
る。 【解決手段】 複数のパターンルックアップテーブル
と、複数のパターンルックアップテーブルのそれぞれに
ついてのアドレスの第１部分を生成するラインカウンタ
と、複数のパターンルックアップテーブルのそれぞれに
ついてのアドレスの第２部分を生成するピクセルカウン
タと、複数のパターンルックアップテーブルの少なくと
も１つについてのパターンルックアップテーブルアドレ
スの第３部分としてフレームカウントを供給するフレー
ムカウンタと、フレームカウントにオフセット値を加
え、フレームカウントおよびオフセット値の合計を、少
なくとも複数のパターンルックアップテーブルの他に、
少なくとも複数のパターンルックアップテーブルの他に
ついてのパターンルックアップテーブルアドレスの第３
部分として与える少なくとも１つの加算器と、を備えて
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、シェーディングが
付けられた表示においてフリッカを低減する装置および
方法に関しており、具体的には、デュアルスキャンスー
パーツイストネマティック（ＤＳＴＮ）ディスプレイパ
ネルのようなパッシブマトリクスモノクロームおよびカ
ラーフラットパネルディスプレイに関する。
付けられた表示においてフリッカを低減する装置および
方法に関しており、具体的には、デュアルスキャンスー
パーツイストネマティック（ＤＳＴＮ）ディスプレイパ
ネルのようなパッシブマトリクスモノクロームおよびカ
ラーフラットパネルディスプレイに関する。
【０００２】
【従来の技術】フラットパネルディスプレイは、特にラ
ップトップまたはポータブルコンピュータなどのコンピ
ュータシステムとともに用いられることで知られてい
る。そのようなフラットパネルディスプレイはまた、テ
レビジョンやテレビジョンモニタ、産業用および自動車
用制御などの他の種類の装置にも応用されうる。
ップトップまたはポータブルコンピュータなどのコンピ
ュータシステムとともに用いられることで知られてい
る。そのようなフラットパネルディスプレイはまた、テ
レビジョンやテレビジョンモニタ、産業用および自動車
用制御などの他の種類の装置にも応用されうる。
【０００３】フラットパネルディスプレイは、バイナリ
の画素のマトリクスを備えている。例えば広く普及して
いるＬＣＤ（液晶表示）パネルディスプレイにおいて
は、パッシブまたはアクティブのＬＣＤピクセルが用い
られて表示をおこなう。カラーのＬＣＤディスプレイに
ついては、赤、青および緑のＬＣＤサブピクセルが設け
られる。ディスプレイがアクティブまたはパッシブマト
リクスであるかにかかわらず、そのようなディスプレイ
内のそれぞれのＬＣＤピクセルまたはサブピクセルは、
一般に２つの状態、つまりオンまたはオフのうちの１つ
をとる。
の画素のマトリクスを備えている。例えば広く普及して
いるＬＣＤ（液晶表示）パネルディスプレイにおいて
は、パッシブまたはアクティブのＬＣＤピクセルが用い
られて表示をおこなう。カラーのＬＣＤディスプレイに
ついては、赤、青および緑のＬＣＤサブピクセルが設け
られる。ディスプレイがアクティブまたはパッシブマト
リクスであるかにかかわらず、そのようなディスプレイ
内のそれぞれのＬＣＤピクセルまたはサブピクセルは、
一般に２つの状態、つまりオンまたはオフのうちの１つ
をとる。
【０００４】グレイスケールのレベルやさまざまな色の
強さを得るためには、時間的周期法（temporal cyclin
g）や空間ディザリングが使われる。そのようなフレー
ムレート変調およびディザリング技法は、本願の出願人
と同一の者に譲受された米国特許第5,122,783号（発明
者：Bassetti, Jr.、1992年6月16日付けで付与）に記載
されており、ここで援用する。シェーディング技法は、
また公開されたＰＣＴ出願であるシリアル番号ＷＯ93/2
0549（1994年10月14日付けで公開、発明の名称：「ディ
スプレイ画面上にシェーディングが付けられたカラー画
像を生成するプロセス」）にも記載されており、ここで
援用する。シェーディング効果は、フラットパネルディ
スプレイそれ自身の物理的特性とともに、人間の目の視
覚現象の残像を用いて達成される。よって例えば、フル
スケールの５０％の明るさをもつピクセルを生成するた
めには、そのようなピクセルは、５０％のデューティサ
イクルでオンおよびオフが繰り返されればよい。シェー
ディングつまりグレイスケールの他のレベルは、対応す
るデューティサイクルを用いて得られる。フリッカを低
減するためには、隣接するピクセルが異なるパターンで
オン・オフされればよい。
強さを得るためには、時間的周期法（temporal cyclin
g）や空間ディザリングが使われる。そのようなフレー
ムレート変調およびディザリング技法は、本願の出願人
と同一の者に譲受された米国特許第5,122,783号（発明
者：Bassetti, Jr.、1992年6月16日付けで付与）に記載
されており、ここで援用する。シェーディング技法は、
また公開されたＰＣＴ出願であるシリアル番号ＷＯ93/2
0549（1994年10月14日付けで公開、発明の名称：「ディ
スプレイ画面上にシェーディングが付けられたカラー画
像を生成するプロセス」）にも記載されており、ここで
援用する。シェーディング効果は、フラットパネルディ
スプレイそれ自身の物理的特性とともに、人間の目の視
覚現象の残像を用いて達成される。よって例えば、フル
スケールの５０％の明るさをもつピクセルを生成するた
めには、そのようなピクセルは、５０％のデューティサ
イクルでオンおよびオフが繰り返されればよい。シェー
ディングつまりグレイスケールの他のレベルは、対応す
るデューティサイクルを用いて得られる。フリッカを低
減するためには、隣接するピクセルが異なるパターンで
オン・オフされればよい。
【０００５】図１は、フラットパネルディスプレイコン
トローラＩＣにおけるグレイスケール回路を示すブロッ
ク図である。パターンルックアップテーブル（ＬＵＴ）
１０４は、例えば、予め割り当てられた多くのグレイス
ケールパターンを含むＲＡＭまたはＲＯＭを備えてい
る。そのようなグレイスケールパターンは、それぞれ、
赤、青および緑のサブピクセルを駆動するときにシェー
ディングまたはグレイスケールの見た目のレベルをつく
りだす一連のパルス波形を表す。パターンＬＵＴ１０４
は、フレームカウンタ１０１、ラインカウンタ１０２お
よびピクセルカウンタ１０３からの信号が供給され、こ
れらのカウンタが組み合わされるとパターンＬＵＴ１０
４のためのアドレスを生成する。
トローラＩＣにおけるグレイスケール回路を示すブロッ
ク図である。パターンルックアップテーブル（ＬＵＴ）
１０４は、例えば、予め割り当てられた多くのグレイス
ケールパターンを含むＲＡＭまたはＲＯＭを備えてい
る。そのようなグレイスケールパターンは、それぞれ、
赤、青および緑のサブピクセルを駆動するときにシェー
ディングまたはグレイスケールの見た目のレベルをつく
りだす一連のパルス波形を表す。パターンＬＵＴ１０４
は、フレームカウンタ１０１、ラインカウンタ１０２お
よびピクセルカウンタ１０３からの信号が供給され、こ
れらのカウンタが組み合わされるとパターンＬＵＴ１０
４のためのアドレスを生成する。
【０００６】フレームカウンタ１０１は、ビデオの連続
するフレームをカウントするために用いられる４ビット
モジュロ１６加算器（１７グレイスケール階調用）を備
えている。一般にフレームカウンタ１０１は、０から
（Ｎ−１）までカウントする。ここでＮは、グレイスケ
ールレベルの数である。フレームカウンタ１０１の４ビ
ットの出力は、パターンＬＵＴ１７のためのアドレスの
最上位ビット（ＭＳＢ）としてはたらく。ＬＵＴ１７は
それから、多くのピクセルパターンデータを出力する。
パターンＬＵＴ１０４は、１７ビットのデータを出力す
る。それぞれのデータは、グレイスケールの１７レベル
のうちの１つに対応するパターンデューティサイクルの
一部を表す。もちろんグレイスケールのレベルの数は、
他の値であってもよいことがこの技術分野では知られて
いる。
するフレームをカウントするために用いられる４ビット
モジュロ１６加算器（１７グレイスケール階調用）を備
えている。一般にフレームカウンタ１０１は、０から
（Ｎ−１）までカウントする。ここでＮは、グレイスケ
ールレベルの数である。フレームカウンタ１０１の４ビ
ットの出力は、パターンＬＵＴ１７のためのアドレスの
最上位ビット（ＭＳＢ）としてはたらく。ＬＵＴ１７は
それから、多くのピクセルパターンデータを出力する。
パターンＬＵＴ１０４は、１７ビットのデータを出力す
る。それぞれのデータは、グレイスケールの１７レベル
のうちの１つに対応するパターンデューティサイクルの
一部を表す。もちろんグレイスケールのレベルの数は、
他の値であってもよいことがこの技術分野では知られて
いる。
【０００７】パターンＬＵＴ１７のアドレスの残りのビ
ットは、ラインカウンタ１０２およびピクセルカウンタ
１０３によって生成される。ラインカウンタ１０２およ
びピクセルカウンタ１０３は、それぞれ、８×８ピクセ
ルのピクセルパターンをサンプリングするときには３ビ
ットのデータを出力し、または１６×１６ピクセルのピ
クセルパターンをサンプリングするときには４ビットの
データを出力する。ラインカウンタ１０２およびピクセ
ルカウンタ１０３によって与えられたアドレスの部分
は、隣接ピクセルがパターンＬＵＴ１０４からの異なる
パターンにしたがって循環するように与えられる。よっ
て例えば、もしＬＣＤパネルディスプレイが、全体で６
００×８００の画面のうち、２５％にシェーディングが
付けられたピクセルを表示するなら、ピクセルすべてが
同じデューティサイクルにしたがって循環することはな
く、これによりフリッカ、つまりストロボのようにちら
つく現象を防止できる。
ットは、ラインカウンタ１０２およびピクセルカウンタ
１０３によって生成される。ラインカウンタ１０２およ
びピクセルカウンタ１０３は、それぞれ、８×８ピクセ
ルのピクセルパターンをサンプリングするときには３ビ
ットのデータを出力し、または１６×１６ピクセルのピ
クセルパターンをサンプリングするときには４ビットの
データを出力する。ラインカウンタ１０２およびピクセ
ルカウンタ１０３によって与えられたアドレスの部分
は、隣接ピクセルがパターンＬＵＴ１０４からの異なる
パターンにしたがって循環するように与えられる。よっ
て例えば、もしＬＣＤパネルディスプレイが、全体で６
００×８００の画面のうち、２５％にシェーディングが
付けられたピクセルを表示するなら、ピクセルすべてが
同じデューティサイクルにしたがって循環することはな
く、これによりフリッカ、つまりストロボのようにちら
つく現象を防止できる。
【０００８】シェードセレクタ１０５、１０６および１
０７は、それぞれサブピクセルデータＲｉｎ、Ｂｉｎま
たはＧｉｎに基づいて、パターンＬＵＴ１０４から受け
取られた１７のシェーディング値のうちの１つから、そ
れぞれ赤、青および緑のサブピクセルについてのデータ
値を選択する。サブピクセルデータＲｉｎ、Ｂｉｎまた
はＧｉｎは、例えば、６ビットのピクセルデータ（ピク
セルあたり１８ビットのカラーデプス）を有し、この６
ビットのピクセルデータは、それぞれ、特定のピクセル
についての色の強度を表現する。Ｒｉｎ、Ｂｉｎおよび
Ｇｉｎ値の発生は、ディスプレイコントローラの分野で
はよく知られている。
０７は、それぞれサブピクセルデータＲｉｎ、Ｂｉｎま
たはＧｉｎに基づいて、パターンＬＵＴ１０４から受け
取られた１７のシェーディング値のうちの１つから、そ
れぞれ赤、青および緑のサブピクセルについてのデータ
値を選択する。サブピクセルデータＲｉｎ、Ｂｉｎまた
はＧｉｎは、例えば、６ビットのピクセルデータ（ピク
セルあたり１８ビットのカラーデプス）を有し、この６
ビットのピクセルデータは、それぞれ、特定のピクセル
についての色の強度を表現する。Ｒｉｎ、Ｂｉｎおよび
Ｇｉｎ値の発生は、ディスプレイコントローラの分野で
はよく知られている。
【０００９】シェードセレクタ１０５、１０６および１
０７はそれから、特定のフレームのあいだ、それぞれが
赤、青および緑のサブピクセル信号を表現する２進（０
または１）の値をパネルインタフェースに出力する。パ
ネルインタフェース１０８はそれから、表示画像を生成
するために信号をフラットパネルディスプレイに出力す
る。
０７はそれから、特定のフレームのあいだ、それぞれが
赤、青および緑のサブピクセル信号を表現する２進（０
または１）の値をパネルインタフェースに出力する。パ
ネルインタフェース１０８はそれから、表示画像を生成
するために信号をフラットパネルディスプレイに出力す
る。
【００１０】
【発明が解決しようとする課題】グレイスケール値をカ
ラーのＤＳＴＮフラットパネルディスプレイにおいて表
示するときには、特に、ある困難が伴う。従来技術にお
いては、赤、青および緑のグループのそれぞれは、図２
に示すように、所定のデューティサイクルまたはパター
ンにしたがってドライブされる。図２は、従来技術によ
るシェーディング技法を用いた、赤、青および緑のサブ
ピクセルについてのデューティサイクルを示す波形図で
ある。図２に示すように、特定のピクセルの特定の赤、
青および緑のサブピクセルのそれぞれは、グレイスケー
ルシェーディングを発生するために特定のデューティサ
イクルにしたがってドライブされる。
ラーのＤＳＴＮフラットパネルディスプレイにおいて表
示するときには、特に、ある困難が伴う。従来技術にお
いては、赤、青および緑のグループのそれぞれは、図２
に示すように、所定のデューティサイクルまたはパター
ンにしたがってドライブされる。図２は、従来技術によ
るシェーディング技法を用いた、赤、青および緑のサブ
ピクセルについてのデューティサイクルを示す波形図で
ある。図２に示すように、特定のピクセルの特定の赤、
青および緑のサブピクセルのそれぞれは、グレイスケー
ルシェーディングを発生するために特定のデューティサ
イクルにしたがってドライブされる。
【００１１】図示されている５０％のデューティサイク
ルは、例示するためだけのものである。グレイスケール
シェーディングのさまざまなレベルを設けるために、他
のタイプのデューティサイクルや、不規則なパターンが
用いられてもよい。しかしながら、デューティサイクル
つまりパターンにもかかわらず、従来技術によるシェー
ディング技法は、これらのデューティサイクルつまりパ
ターンは、図２に示すものと同様に、同期していた。
ルは、例示するためだけのものである。グレイスケール
シェーディングのさまざまなレベルを設けるために、他
のタイプのデューティサイクルや、不規則なパターンが
用いられてもよい。しかしながら、デューティサイクル
つまりパターンにもかかわらず、従来技術によるシェー
ディング技法は、これらのデューティサイクルつまりパ
ターンは、図２に示すものと同様に、同期していた。
【００１２】図２のシェーディング技法についての困難
は、グラフィックスコントローラによってドライブされ
るフラットパネルディスプレイの質および製造にある。
特にいくらか安価なフラットパネルディスプレイにおい
ては、ピクセルのロウまたはカラムへのバイアス電圧ド
ライバおよび電流供給源は、３つのサブピクセルすべて
が同時にドライブされるときには、過負荷になったり、
飽和したりする。図２においては、３つのサブピクセル
への電流は、波形Ｉで表される。
は、グラフィックスコントローラによってドライブされ
るフラットパネルディスプレイの質および製造にある。
特にいくらか安価なフラットパネルディスプレイにおい
ては、ピクセルのロウまたはカラムへのバイアス電圧ド
ライバおよび電流供給源は、３つのサブピクセルすべて
が同時にドライブされるときには、過負荷になったり、
飽和したりする。図２においては、３つのサブピクセル
への電流は、波形Ｉで表される。
【００１３】図２に示すように、電流Ｉは、３つのサブ
ピクセルがすべて同時にドライブされるときに落ち込
む。もしフラットパネルディスプレイ内の電流源が十分
な電流をサブピクセルに供給できないなら、時間的なシ
ェーディングパターンは変更され、フリッカ効果が目立
つようになる。さらにもし３つのサブピクセル（赤、
青、緑）がすべて同時にドライブされるなら、フリッカ
つまりピクセルのストロボ的なちらつきは、より目立ち
やすくなる。
ピクセルがすべて同時にドライブされるときに落ち込
む。もしフラットパネルディスプレイ内の電流源が十分
な電流をサブピクセルに供給できないなら、時間的なシ
ェーディングパターンは変更され、フリッカ効果が目立
つようになる。さらにもし３つのサブピクセル（赤、
青、緑）がすべて同時にドライブされるなら、フリッカ
つまりピクセルのストロボ的なちらつきは、より目立ち
やすくなる。
【００１４】より多くの電流源および高品質な部品を採
用するより高価なフラットパネルディスプレイは、フリ
ッカをある程度、緩和することができる。しかしそのよ
うなディスプレイの高くなったコストは、コンピュータ
システム全体を、価格面で競争に弱いものにしてしま
う。さらにディスプレイコントローラのメーカは、安価
なパネルディスプレイにおいてフリッカ効果が目立たな
いようにして特定のコントローラ製品が搭載された多く
の種類のフラットパネルディスプレイをサポートしなけ
ればならない。またそのようなフリッカ効果は、より多
くのピクセル数（例えば７６８×１０２４）をもつフラ
ットパネルディスプレイにおいては、カラムおよびロウ
ドライバラインの長さが長くなることに起因して、より
目立ちやすくなってしまう。
用するより高価なフラットパネルディスプレイは、フリ
ッカをある程度、緩和することができる。しかしそのよ
うなディスプレイの高くなったコストは、コンピュータ
システム全体を、価格面で競争に弱いものにしてしま
う。さらにディスプレイコントローラのメーカは、安価
なパネルディスプレイにおいてフリッカ効果が目立たな
いようにして特定のコントローラ製品が搭載された多く
の種類のフラットパネルディスプレイをサポートしなけ
ればならない。またそのようなフリッカ効果は、より多
くのピクセル数（例えば７６８×１０２４）をもつフラ
ットパネルディスプレイにおいては、カラムおよびロウ
ドライバラインの長さが長くなることに起因して、より
目立ちやすくなってしまう。
【００１５】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、特にグレイ
スケール時のフリッカを減らすか、またはなくすことが
できるシェーディングコントローラおよびシェーディン
グコントロール方法を提供することにある。
れたものであり、その目的とするところは、特にグレイ
スケール時のフリッカを減らすか、またはなくすことが
できるシェーディングコントローラおよびシェーディン
グコントロール方法を提供することにある。
【００１６】
【課題を解決するための手段】本発明によるシェーディ
ングコントローラは、フラットパネルディスプレイのた
めのシェーディングコントローラであって、複数のパタ
ーンルックアップテーブルであって、それぞれが該フラ
ットパネルディスプレイのそれぞれのサブピクセルの色
について設けられている複数のパターンルックアップテ
ーブルと、該複数のパターンルックアップテーブルのそ
れぞれに接続されて、該複数のパターンルックアップテ
ーブルのそれぞれについてのアドレスの第１部分を生成
するラインカウンタと、該複数のパターンルックアップ
テーブルのそれぞれに接続されて、該複数のパターンル
ックアップテーブルのそれぞれについてのアドレスの第
２部分を生成するピクセルカウンタと、該複数のパター
ンルックアップテーブルの少なくとも１つに接続され
て、該複数のパターンルックアップテーブルの少なくと
も１つについてのパターンルックアップテーブルアドレ
スの第３部分としてフレームカウントを供給するフレー
ムカウンタと、該フレームカウンタおよび少なくとも該
複数のパターンルックアップテーブルの他に接続され
て、該フレームカウントにオフセット値を加え、該フレ
ームカウントおよび該オフセット値の合計を、少なくと
も該複数のパターンルックアップテーブルの他に、少な
くとも該複数のパターンルックアップテーブルの他につ
いてのパターンルックアップテーブルアドレスの第３部
分として与える少なくとも１つの加算器と、を備えてお
り、そのことにより上記目的が達成される。
ングコントローラは、フラットパネルディスプレイのた
めのシェーディングコントローラであって、複数のパタ
ーンルックアップテーブルであって、それぞれが該フラ
ットパネルディスプレイのそれぞれのサブピクセルの色
について設けられている複数のパターンルックアップテ
ーブルと、該複数のパターンルックアップテーブルのそ
れぞれに接続されて、該複数のパターンルックアップテ
ーブルのそれぞれについてのアドレスの第１部分を生成
するラインカウンタと、該複数のパターンルックアップ
テーブルのそれぞれに接続されて、該複数のパターンル
ックアップテーブルのそれぞれについてのアドレスの第
２部分を生成するピクセルカウンタと、該複数のパター
ンルックアップテーブルの少なくとも１つに接続され
て、該複数のパターンルックアップテーブルの少なくと
も１つについてのパターンルックアップテーブルアドレ
スの第３部分としてフレームカウントを供給するフレー
ムカウンタと、該フレームカウンタおよび少なくとも該
複数のパターンルックアップテーブルの他に接続され
て、該フレームカウントにオフセット値を加え、該フレ
ームカウントおよび該オフセット値の合計を、少なくと
も該複数のパターンルックアップテーブルの他に、少な
くとも該複数のパターンルックアップテーブルの他につ
いてのパターンルックアップテーブルアドレスの第３部
分として与える少なくとも１つの加算器と、を備えてお
り、そのことにより上記目的が達成される。
【００１７】ある実施形態では、前記複数のパターンル
ックアップテーブルのそれぞれは、複数のシェーディン
グ値についてのシェーディングデューティサイクルの一
部を表現する複数のデータ値を出力する。
ックアップテーブルのそれぞれは、複数のシェーディン
グ値についてのシェーディングデューティサイクルの一
部を表現する複数のデータ値を出力する。
【００１８】ある実施形態では、複数のシェードセレク
タであって、それぞれがサブピクセルの色に対応してお
り、それぞれが前記複数のパターンルックアップテーブ
ルの対応する１つに接続されており、該複数のシェード
セレクタのそれぞれは、該複数のデータ値から、対応す
る色のサブピクセルの所望のシェードについてのシェー
ディングデューティサイクルに対応するデータ値を選択
するシェードセレクタをさらに備えている。
タであって、それぞれがサブピクセルの色に対応してお
り、それぞれが前記複数のパターンルックアップテーブ
ルの対応する１つに接続されており、該複数のシェード
セレクタのそれぞれは、該複数のデータ値から、対応す
る色のサブピクセルの所望のシェードについてのシェー
ディングデューティサイクルに対応するデータ値を選択
するシェードセレクタをさらに備えている。
【００１９】ある実施形態では、対応する少なくとも１
つの加算器に接続されて、シェーディングパターンフレ
ームカウントオフセット値を格納し、該シェーディング
パターンフレームカウントオフセット値を前記オフセッ
ト値として対応する該少なくとも１つの加算器に供給す
る少なくとも１つのオフセットレジスタをさらに備えて
いる。
つの加算器に接続されて、シェーディングパターンフレ
ームカウントオフセット値を格納し、該シェーディング
パターンフレームカウントオフセット値を前記オフセッ
ト値として対応する該少なくとも１つの加算器に供給す
る少なくとも１つのオフセットレジスタをさらに備えて
いる。
【００２０】ある実施形態では、前記複数のパターンル
ックアップテーブルは、３つのパターンルックアップテ
ーブルを有しており、それぞれサブピクセルの色である
赤、青および緑の１つに対応する。
ックアップテーブルは、３つのパターンルックアップテ
ーブルを有しており、それぞれサブピクセルの色である
赤、青および緑の１つに対応する。
【００２１】ある実施形態では、前記少なくとも１つの
加算器は、前記３つのパターンルックアップテーブルの
２つに接続された２つの加算器を有する。
加算器は、前記３つのパターンルックアップテーブルの
２つに接続された２つの加算器を有する。
【００２２】ある実施形態では、前記少なくとも１つの
オフセットレジスタは、それぞれが前記２つの加算器の
うちの対応する１つに接続された２つのオフセットレジ
スタを有しており、対応するオフセット値を該２つの加
算器のそれぞれに供給する。
オフセットレジスタは、それぞれが前記２つの加算器の
うちの対応する１つに接続された２つのオフセットレジ
スタを有しており、対応するオフセット値を該２つの加
算器のそれぞれに供給する。
【００２３】本発明によるシェーディングをコントロー
ルする方法は、フラットパネルディスプレイのシェーデ
ィングをコントロールする方法であって、該フラットパ
ネルディスプレイのそれぞれのサブピクセルの色のため
にそれぞれ与えられる複数のパターンルックアップテー
ブルのそれぞれにおけるシェーディングレベルをそれぞ
れが表現する複数のシェーディングパターンデューティ
サイクルを生成するステップと、該複数のパターンルッ
クアップテーブルのそれぞれについてのアドレスの第１
部分としてラインカウントを生成するステップと、該複
数のパターンルックアップテーブルのそれぞれについて
のアドレスの第２部分としてピクセルカウントを生成す
るステップと、該複数のパターンルックアップテーブル
の少なくとも１つについてのパターンルックアップテー
ブルアドレスの第３部分としてフレームカウントを生成
するステップと、該フレームカウントにオフセット値を
加え、該フレームカウントおよび該オフセット値の合計
を、少なくとも該複数のパターンルックアップテーブル
の他に、少なくとも該複数のパターンルックアップテー
ブルの他についてのパターンルックアップテーブルアド
レスの第３部分として与えるステップと、を包含してお
り、そのことにより上記目的が達成される。
ルする方法は、フラットパネルディスプレイのシェーデ
ィングをコントロールする方法であって、該フラットパ
ネルディスプレイのそれぞれのサブピクセルの色のため
にそれぞれ与えられる複数のパターンルックアップテー
ブルのそれぞれにおけるシェーディングレベルをそれぞ
れが表現する複数のシェーディングパターンデューティ
サイクルを生成するステップと、該複数のパターンルッ
クアップテーブルのそれぞれについてのアドレスの第１
部分としてラインカウントを生成するステップと、該複
数のパターンルックアップテーブルのそれぞれについて
のアドレスの第２部分としてピクセルカウントを生成す
るステップと、該複数のパターンルックアップテーブル
の少なくとも１つについてのパターンルックアップテー
ブルアドレスの第３部分としてフレームカウントを生成
するステップと、該フレームカウントにオフセット値を
加え、該フレームカウントおよび該オフセット値の合計
を、少なくとも該複数のパターンルックアップテーブル
の他に、少なくとも該複数のパターンルックアップテー
ブルの他についてのパターンルックアップテーブルアド
レスの第３部分として与えるステップと、を包含してお
り、そのことにより上記目的が達成される。
【００２４】ある実施形態では、前記複数のパターンル
ックアップテーブルのそれぞれは、複数のシェーディン
グ値についてのシェーディングデューティサイクルの一
部を表現する複数のデータ値を出力する。
ックアップテーブルのそれぞれは、複数のシェーディン
グ値についてのシェーディングデューティサイクルの一
部を表現する複数のデータ値を出力する。
【００２５】ある実施形態では、前記複数のデータ値か
ら、対応する色のサブピクセルの所望のシェードについ
てのシェーディングデューティサイクルに対応するデー
タ値を選択するステップをさらに包含する。
ら、対応する色のサブピクセルの所望のシェードについ
てのシェーディングデューティサイクルに対応するデー
タ値を選択するステップをさらに包含する。
【００２６】ある実施形態では、シェーディングパター
ンフレームカウントオフセット値を格納するステップ
と、該シェーディングパターンフレームカウントオフセ
ット値を前記オフセット値として、対応する該少なくと
も１つの加算器に供給するステップと、をさらに包含す
る。
ンフレームカウントオフセット値を格納するステップ
と、該シェーディングパターンフレームカウントオフセ
ット値を前記オフセット値として、対応する該少なくと
も１つの加算器に供給するステップと、をさらに包含す
る。
【００２７】ある実施形態では、前記複数のパターンル
ックアップテーブルは、３つのパターンルックアップテ
ーブルを有しており、それぞれサブピクセルの色である
赤、青および緑の１つに対応する。
ックアップテーブルは、３つのパターンルックアップテ
ーブルを有しており、それぞれサブピクセルの色である
赤、青および緑の１つに対応する。
【００２８】ある実施形態では、前記少なくとも１つの
加算器は、前記３つのパターンルックアップテーブルの
２つに接続された２つの加算器を有する。
加算器は、前記３つのパターンルックアップテーブルの
２つに接続された２つの加算器を有する。
【００２９】ある実施形態では、シェーディングパター
ンフレームカウントオフセット値を格納する前記ステッ
プは、２つのオフセット値を格納するステップを含み、
前記シェーディングパターンフレームカウントオフセッ
ト値を前記オフセット値として、対応する少なくとも１
つの加算器に供給する前記ステップは、該２つの加算器
のそれぞれに、対応するオフセット値を供給するステッ
プを含む。
ンフレームカウントオフセット値を格納する前記ステッ
プは、２つのオフセット値を格納するステップを含み、
前記シェーディングパターンフレームカウントオフセッ
ト値を前記オフセット値として、対応する少なくとも１
つの加算器に供給する前記ステップは、該２つの加算器
のそれぞれに、対応するオフセット値を供給するステッ
プを含む。
【００３０】本発明によるシェーディングコントローラ
は、フラットパネルディスプレイのためのシェーディン
グコントローラであって、複数のパターンルックアップ
テーブルであって、それぞれが該フラットパネルディス
プレイのそれぞれのサブピクセルの色について設けられ
ている複数のパターンルックアップテーブルと、該複数
のパターンルックアップテーブルの少なくとも１つに接
続されて、該複数のパターンルックアップテーブルの少
なくとも１つについてのパターンルックアップテーブル
アドレスの一部分としてフレームカウントを供給するフ
レームカウンタと、該フレームカウンタおよび少なくと
も該複数のパターンルックアップテーブルの他に接続さ
れて、該フレームカウントを所定の値だけオフセット
し、該オフセットフレームカウントを、少なくとも該複
数のパターンルックアップテーブルの他に、少なくとも
該複数のパターンルックアップテーブルの他についての
パターンルックアップテーブルアドレスの一部分として
出力する手段と、を備えており、そのことにより上記目
的が達成される。
は、フラットパネルディスプレイのためのシェーディン
グコントローラであって、複数のパターンルックアップ
テーブルであって、それぞれが該フラットパネルディス
プレイのそれぞれのサブピクセルの色について設けられ
ている複数のパターンルックアップテーブルと、該複数
のパターンルックアップテーブルの少なくとも１つに接
続されて、該複数のパターンルックアップテーブルの少
なくとも１つについてのパターンルックアップテーブル
アドレスの一部分としてフレームカウントを供給するフ
レームカウンタと、該フレームカウンタおよび少なくと
も該複数のパターンルックアップテーブルの他に接続さ
れて、該フレームカウントを所定の値だけオフセット
し、該オフセットフレームカウントを、少なくとも該複
数のパターンルックアップテーブルの他に、少なくとも
該複数のパターンルックアップテーブルの他についての
パターンルックアップテーブルアドレスの一部分として
出力する手段と、を備えており、そのことにより上記目
的が達成される。
【００３１】ある実施形態では、前記複数のパターンル
ックアップテーブルのそれぞれに接続されて、該複数の
パターンルックアップテーブルのそれぞれについてのア
ドレスの第２部分を生成するラインカウンタをさらに備
えている。
ックアップテーブルのそれぞれに接続されて、該複数の
パターンルックアップテーブルのそれぞれについてのア
ドレスの第２部分を生成するラインカウンタをさらに備
えている。
【００３２】ある実施形態では、前記複数のパターンル
ックアップテーブルのそれぞれに接続されて、該複数の
パターンルックアップテーブルのそれぞれについてのア
ドレスの第３部分を生成するピクセルカウンタをさらに
備えている。
ックアップテーブルのそれぞれに接続されて、該複数の
パターンルックアップテーブルのそれぞれについてのア
ドレスの第３部分を生成するピクセルカウンタをさらに
備えている。
【００３３】ある実施形態では、前記複数のパターンル
ックアップテーブルのそれぞれは、複数のシェーディン
グ値についてのシェーディングデューティサイクルの一
部を表現する複数のデータ値を出力する。
ックアップテーブルのそれぞれは、複数のシェーディン
グ値についてのシェーディングデューティサイクルの一
部を表現する複数のデータ値を出力する。
【００３４】ある実施形態では、複数のシェードセレク
タであって、それぞれがサブピクセルの色に対応してお
り、それぞれが前記複数のパターンルックアップテーブ
ルの対応する１つに接続されており、該複数のシェード
セレクタのそれぞれは、前記複数のデータ値から、対応
する色のサブピクセルの所望のシェードについてのシェ
ーディングデューティサイクルに対応するデータ値を選
択するシェードセレクタをさらに備えている。
タであって、それぞれがサブピクセルの色に対応してお
り、それぞれが前記複数のパターンルックアップテーブ
ルの対応する１つに接続されており、該複数のシェード
セレクタのそれぞれは、前記複数のデータ値から、対応
する色のサブピクセルの所望のシェードについてのシェ
ーディングデューティサイクルに対応するデータ値を選
択するシェードセレクタをさらに備えている。
【００３５】ある実施形態では、対応する少なくとも１
つの加算器に接続されて、シェーディングパターンフレ
ームカウントオフセット値を格納し、該シェーディング
パターンフレームカウントオフセット値を前記オフセッ
ト値として対応する該少なくとも１つの加算器に供給す
る少なくとも１つのオフセットレジスタをさらに備えて
いる。
つの加算器に接続されて、シェーディングパターンフレ
ームカウントオフセット値を格納し、該シェーディング
パターンフレームカウントオフセット値を前記オフセッ
ト値として対応する該少なくとも１つの加算器に供給す
る少なくとも１つのオフセットレジスタをさらに備えて
いる。
【００３６】ある実施形態では、前記複数のパターンル
ックアップテーブルは、３つのパターンルックアップテ
ーブルを有しており、それぞれサブピクセルの色である
赤、青および緑の１つに対応する。
ックアップテーブルは、３つのパターンルックアップテ
ーブルを有しており、それぞれサブピクセルの色である
赤、青および緑の１つに対応する。
【００３７】ある実施形態では、前記少なくとも１つの
加算器は、前記３つのパターンルックアップテーブルの
２つに接続された２つの加算器を有する。
加算器は、前記３つのパターンルックアップテーブルの
２つに接続された２つの加算器を有する。
【００３８】ある実施形態では、前記少なくとも１つの
オフセットレジスタは、それぞれが前記２つの加算器の
うちの対応する１つに接続された２つのオフセットレジ
スタを有しており、対応するオフセット値を該２つの加
算器のそれぞれに供給する。
オフセットレジスタは、それぞれが前記２つの加算器の
うちの対応する１つに接続された２つのオフセットレジ
スタを有しており、対応するオフセット値を該２つの加
算器のそれぞれに供給する。
【００３９】以下に作用を説明する。本発明のシェーデ
ィングコントローラは、複数のパターンルックアップテ
ーブルを備えており、１つのパターンルックアップテー
ブルは、それぞれの色のサブピクセル（赤、青、緑）に
ついて設けられている。パターンルックアップテーブル
のそれぞれは、ラインカウンタおよびピクセルカウンタ
の出力に接続されることによって、それぞれのパターン
ルックアップテーブルについてのアドレスの第１部分を
生成する。フレームカウンタは、パターンルックアップ
テーブルの１つに接続されることによって、パターンル
ックアップテーブルの１つについて、パターンルックア
ップテーブルのアドレスの第２部分としてフレームカウ
ントを供給する。フレームカウンタおよび少なくとも他
のパターンルックアップテーブルに接続された加算器
は、フレームカウントにオフセット値を加える。フレー
ムカウントの合計およびオフセット値は、少なくとも他
のパターンルックアップテーブルに、少なくとも他のパ
ターンルックアップテーブルについてのパターンルック
アップテーブルアドレスの第２部分として与えられる。
ィングコントローラは、複数のパターンルックアップテ
ーブルを備えており、１つのパターンルックアップテー
ブルは、それぞれの色のサブピクセル（赤、青、緑）に
ついて設けられている。パターンルックアップテーブル
のそれぞれは、ラインカウンタおよびピクセルカウンタ
の出力に接続されることによって、それぞれのパターン
ルックアップテーブルについてのアドレスの第１部分を
生成する。フレームカウンタは、パターンルックアップ
テーブルの１つに接続されることによって、パターンル
ックアップテーブルの１つについて、パターンルックア
ップテーブルのアドレスの第２部分としてフレームカウ
ントを供給する。フレームカウンタおよび少なくとも他
のパターンルックアップテーブルに接続された加算器
は、フレームカウントにオフセット値を加える。フレー
ムカウントの合計およびオフセット値は、少なくとも他
のパターンルックアップテーブルに、少なくとも他のパ
ターンルックアップテーブルについてのパターンルック
アップテーブルアドレスの第２部分として与えられる。
【００４０】それぞれのパターンルックアップテーブル
は、複数のシェーディング値についてのシェーディング
デューティサイクルの一部を表現する複数のデータ値を
出力する。複数のパターンルックアップテーブルのそれ
ぞれは、それぞれ色のサブピクセルに対応している、対
応するシェードセレクタに接続されている。それぞれの
シェードセレクタは、複数のデータ値から、対応する色
のサブピクセルについての所望のシェードのシェーディ
ングデューティサイクルに対応するデータ値を選択す
る。
は、複数のシェーディング値についてのシェーディング
デューティサイクルの一部を表現する複数のデータ値を
出力する。複数のパターンルックアップテーブルのそれ
ぞれは、それぞれ色のサブピクセルに対応している、対
応するシェードセレクタに接続されている。それぞれの
シェードセレクタは、複数のデータ値から、対応する色
のサブピクセルについての所望のシェードのシェーディ
ングデューティサイクルに対応するデータ値を選択す
る。
【００４１】フレームカウントに加えられたオフセット
値を用いることによって、それぞれの色のサブピクセル
についてのシェーディングデューティサイクルの位相が
変更され、これにより、特にグレイスケール時のフリッ
カを減らすか、またはなくすことができる。
値を用いることによって、それぞれの色のサブピクセル
についてのシェーディングデューティサイクルの位相が
変更され、これにより、特にグレイスケール時のフリッ
カを減らすか、またはなくすことができる。
【００４２】
【発明の実施の形態】図３は、フラットパネルディスプ
レイコントローラのための本発明によるシェーディング
回路を示すブロック図である。図３の装置においては、
異なるオフセット値が３つのサブピクセルのうちの２つ
に利用されて、図４に示すように、異なる位相で別々の
パターンルックアップテーブル３０４Ｂおよび３０４Ｃ
をドライブする。
レイコントローラのための本発明によるシェーディング
回路を示すブロック図である。図３の装置においては、
異なるオフセット値が３つのサブピクセルのうちの２つ
に利用されて、図４に示すように、異なる位相で別々の
パターンルックアップテーブル３０４Ｂおよび３０４Ｃ
をドライブする。
【００４３】ラインカウンタ３０２、ピクセルカウンタ
３０３およびフレームカウンタ３０１は、従来技術の図
１における対応する構成要素と同様に動作する。しかし
ながら、図１においては、パターンＬＵＴ１０４が一つ
だけ用いられているのに対して、ここでは、それぞれ
赤、青および緑のサブピクセルについて、３つの別々の
パターンＬＵＴ３０４Ａ、３０４Ｂおよび３０４Ｃが備
えられている。ピクセルカウンタ３０３およびラインカ
ウンタ３０２からのデータは、３つのパターンＬＵＴ３
０４Ａ、３０４Ｂおよび３０４Ｃすべてに与えられて、
従来技術と同様にパターンアドレス要素を供給する。
３０３およびフレームカウンタ３０１は、従来技術の図
１における対応する構成要素と同様に動作する。しかし
ながら、図１においては、パターンＬＵＴ１０４が一つ
だけ用いられているのに対して、ここでは、それぞれ
赤、青および緑のサブピクセルについて、３つの別々の
パターンＬＵＴ３０４Ａ、３０４Ｂおよび３０４Ｃが備
えられている。ピクセルカウンタ３０３およびラインカ
ウンタ３０２からのデータは、３つのパターンＬＵＴ３
０４Ａ、３０４Ｂおよび３０４Ｃすべてに与えられて、
従来技術と同様にパターンアドレス要素を供給する。
【００４４】しかしフレームカウンタ３０１からの出力
は、直接、パターンＬＵＴ３０４Ａに与えられる。フレ
ームカウンタ３０１の出力は、また加算器３０９および
３１０に与えられ、これらの加算器は、他の入力として
レジスタ３１１および３１２からのオフセット値をそれ
ぞれ受け取る。加算器３０９および３１０は、例えばモ
ジュロ（Ｎ−１）加算器を備えている。ここでＮは、シ
ェーディングシーケンスパターンにおけるフレームの数
である。レジスタ３１１および３１２からのオフセット
値は、工場においてコンピュータシステム製造者によっ
てＶＧＡ ＢＩＯＳを通じてプログラムされてもよい
し、またはアプリケーションやオペレーティングシステ
ムソフトウェアによって変更されてもよい。
は、直接、パターンＬＵＴ３０４Ａに与えられる。フレ
ームカウンタ３０１の出力は、また加算器３０９および
３１０に与えられ、これらの加算器は、他の入力として
レジスタ３１１および３１２からのオフセット値をそれ
ぞれ受け取る。加算器３０９および３１０は、例えばモ
ジュロ（Ｎ−１）加算器を備えている。ここでＮは、シ
ェーディングシーケンスパターンにおけるフレームの数
である。レジスタ３１１および３１２からのオフセット
値は、工場においてコンピュータシステム製造者によっ
てＶＧＡ ＢＩＯＳを通じてプログラムされてもよい
し、またはアプリケーションやオペレーティングシステ
ムソフトウェアによって変更されてもよい。
【００４５】レジスタ３１１および３１２にロードされ
たオフセット値は、４ビット値を有する。これらの値
は、異なるタイプのオペレーティングシステムを動作さ
せるときに、特定のフラットパネルディスプレイのため
の異なる値を実験的に試すことによって決定してもよ
い。さらに本発明の実施形態においては２つのオフセッ
ト値が示されているが、３つのサブピクセル（赤、青お
よび緑）のうちのいずれか１つについてオフセット値を
供給することによって、フリッカは、大幅に削減するこ
とできる。
たオフセット値は、４ビット値を有する。これらの値
は、異なるタイプのオペレーティングシステムを動作さ
せるときに、特定のフラットパネルディスプレイのため
の異なる値を実験的に試すことによって決定してもよ
い。さらに本発明の実施形態においては２つのオフセッ
ト値が示されているが、３つのサブピクセル（赤、青お
よび緑）のうちのいずれか１つについてオフセット値を
供給することによって、フリッカは、大幅に削減するこ
とできる。
【００４６】レジスタ３１１および３１２からのオフセ
ット値が加算器３０９および３１０を通じて加えられる
とき、パターンの位置、つまり位相は、図４に示すよう
にオフセットされる（つまり、ずらされる）。図４は、
本発明の技法を用いる赤、青および緑のサブピクセルの
ためのデューティサイクルを示す波形図である。図４の
例においては、５０％のデューティサイクルが示されて
いるが、本発明の精神および範囲のなかにおいて、デュ
ーティサイクルとして、他のレベルが利用されてもよい
ことがわかるだろう。好ましい実施形態においては、１
７階調までのシェーディングをおこなうために、１７以
上の異なるデューティサイクルが利用されうる。
ット値が加算器３０９および３１０を通じて加えられる
とき、パターンの位置、つまり位相は、図４に示すよう
にオフセットされる（つまり、ずらされる）。図４は、
本発明の技法を用いる赤、青および緑のサブピクセルの
ためのデューティサイクルを示す波形図である。図４の
例においては、５０％のデューティサイクルが示されて
いるが、本発明の精神および範囲のなかにおいて、デュ
ーティサイクルとして、他のレベルが利用されてもよい
ことがわかるだろう。好ましい実施形態においては、１
７階調までのシェーディングをおこなうために、１７以
上の異なるデューティサイクルが利用されうる。
【００４７】図４の例に示されるように、青および緑の
サブピクセルについてのデューティサイクルは、赤のサ
ブピクセルのデューティサイクルからそれぞれ１または
２クロックサイクルだけオフセットされている。その結
果、全体の電流引き込み量Ｉは、減少され、電流スパイ
クは低減されるか、または消滅する。さらに特定のピク
セルからのフリッカおよび／またはストロボ的なちらつ
き効果は、視覚現象の残像およびフラットパネルディス
プレイの物理的特性によってさらに低減されうる。
サブピクセルについてのデューティサイクルは、赤のサ
ブピクセルのデューティサイクルからそれぞれ１または
２クロックサイクルだけオフセットされている。その結
果、全体の電流引き込み量Ｉは、減少され、電流スパイ
クは低減されるか、または消滅する。さらに特定のピク
セルからのフリッカおよび／またはストロボ的なちらつ
き効果は、視覚現象の残像およびフラットパネルディス
プレイの物理的特性によってさらに低減されうる。
【００４８】ここでは本発明の好ましい実施形態および
さまざまな代替実施形態が開示され、詳細に説明されて
きたが、本発明の精神および範囲から逸脱することな
く、さまざまな改変がなされてもよいことは当業者には
明らかである。
さまざまな代替実施形態が開示され、詳細に説明されて
きたが、本発明の精神および範囲から逸脱することな
く、さまざまな改変がなされてもよいことは当業者には
明らかである。
【００４９】例えば加算器３０９および３１０と、レジ
スタ３１１および３１２の代わりに、上述のようなオフ
セット効果を入力値に対してオフセット値を加える（モ
ジュロ（Ｎ−１）で）ことによって実現するＲＯＭ（読
み出し専用メモリ）またはルックアップテーブルが備え
られてもよい。
スタ３１１および３１２の代わりに、上述のようなオフ
セット効果を入力値に対してオフセット値を加える（モ
ジュロ（Ｎ−１）で）ことによって実現するＲＯＭ（読
み出し専用メモリ）またはルックアップテーブルが備え
られてもよい。
【００５０】
【発明の効果】本発明によれば、特にグレイスケール時
のフリッカを減らすか、またはなくすことができる。
のフリッカを減らすか、またはなくすことができる。
【図１】フラットパネルディスプレイコントローラにお
ける従来技術によるシェーディング回路を示すブロック
図である。
ける従来技術によるシェーディング回路を示すブロック
図である。
【図２】従来技術によるシェーディング技法を用いる
赤、青および緑のサブピクセルについてのデューティサ
イクルを示す波形図である。
赤、青および緑のサブピクセルについてのデューティサ
イクルを示す波形図である。
【図３】フラットパネルディスプレイコントローラのた
めの本発明によるシェーディング回路を示すブロック図
である。
めの本発明によるシェーディング回路を示すブロック図
である。
【図４】本発明による技法を用いる赤、青および緑のサ
ブピクセルについてのデューティサイクルを示す波形図
である。
ブピクセルについてのデューティサイクルを示す波形図
である。
３０１ フレームカウンタ ３０２ ラインカウンタ ３０３ ピクセルカウンタ ３０４Ａ パターンＬＵＴ赤 ３０４Ｂ パターンＬＵＴ青 ３０４Ｃ パターンＬＵＴ緑 ３０５ シェードセレクタ赤 ３０６ シェードセレクタ青 ３０７ シェードセレクタ緑 ３０８ パネルインタフェース ３０９、３１０ 加算器 ３１１ 青オフセット ３１２ 緑オフセット
───────────────────────────────────────────────────── フロントページの続き (71)出願人 595158337 3100 Ｗｅｓｔ Ｗａｒｒｅｎ Ａｖｅｎ ｕｅ，Ｆｒｅｍｏｎｔ，Ｃａｌｉｆｏｒｎ ｉａ 94538，Ｕ．Ｓ．Ａ. (72)発明者 ロビン エス． ハン アメリカ合衆国 カリフォルニア 95070, サラトガ， ロモンド コート 13575
Claims (23)
- 【請求項１】 フラットパネルディスプレイのためのシ
ェーディングコントローラであって、 複数のパターンルックアップテーブルであって、それぞ
れが該フラットパネルディスプレイのそれぞれのサブピ
クセルの色について設けられている複数のパターンルッ
クアップテーブルと、 該複数のパターンルックアップテーブルのそれぞれに接
続されて、該複数のパターンルックアップテーブルのそ
れぞれについてのアドレスの第１部分を生成するライン
カウンタと、 該複数のパターンルックアップテーブルのそれぞれに接
続されて、該複数のパターンルックアップテーブルのそ
れぞれについてのアドレスの第２部分を生成するピクセ
ルカウンタと、 該複数のパターンルックアップテーブルの少なくとも１
つに接続されて、該複数のパターンルックアップテーブ
ルの少なくとも１つについてのパターンルックアップテ
ーブルアドレスの第３部分としてフレームカウントを供
給するフレームカウンタと、 該フレームカウンタおよび少なくとも該複数のパターン
ルックアップテーブルの他に接続されて、該フレームカ
ウントにオフセット値を加え、該フレームカウントおよ
び該オフセット値の合計を、少なくとも該複数のパター
ンルックアップテーブルの他に、少なくとも該複数のパ
ターンルックアップテーブルの他についてのパターンル
ックアップテーブルアドレスの第３部分として与える少
なくとも１つの加算器と、を備えているシェーディング
コントローラ。 - 【請求項２】 前記複数のパターンルックアップテーブ
ルのそれぞれは、複数のシェーディング値についてのシ
ェーディングデューティサイクルの一部を表現する複数
のデータ値を出力する請求項１に記載のシェーディング
コントローラ。 - 【請求項３】 複数のシェードセレクタであって、それ
ぞれがサブピクセルの色に対応しており、それぞれが前
記複数のパターンルックアップテーブルの対応する１つ
に接続されており、該複数のシェードセレクタのそれぞ
れは、該複数のデータ値から、対応する色のサブピクセ
ルの所望のシェードについてのシェーディングデューテ
ィサイクルに対応するデータ値を選択するシェードセレ
クタをさらに備えている請求項２に記載のシェーディン
グコントローラ。 - 【請求項４】 対応する少なくとも１つの加算器に接続
されて、シェーディングパターンフレームカウントオフ
セット値を格納し、該シェーディングパターンフレーム
カウントオフセット値を前記オフセット値として対応す
る該少なくとも１つの加算器に供給する少なくとも１つ
のオフセットレジスタをさらに備えている請求項３に記
載のシェーディングコントローラ。 - 【請求項５】 前記複数のパターンルックアップテーブ
ルは、３つのパターンルックアップテーブルを有してお
り、それぞれサブピクセルの色である赤、青および緑の
１つに対応する請求項４に記載のシェーディングコント
ローラ。 - 【請求項６】 前記少なくとも１つの加算器は、前記３
つのパターンルックアップテーブルの２つに接続された
２つの加算器を有する請求項５に記載のシェーディング
コントローラ。 - 【請求項７】 前記少なくとも１つのオフセットレジス
タは、それぞれが前記２つの加算器のうちの対応する１
つに接続された２つのオフセットレジスタを有してお
り、対応するオフセット値を該２つの加算器のそれぞれ
に供給する請求項６に記載のシェーディングコントロー
ラ。 - 【請求項８】 フラットパネルディスプレイのシェーデ
ィングをコントロールする方法であって、 該フラットパネルディスプレイのそれぞれのサブピクセ
ルの色のためにそれぞれ与えられる複数のパターンルッ
クアップテーブルのそれぞれにおけるシェーディングレ
ベルをそれぞれが表現する複数のシェーディングパター
ンデューティサイクルを生成するステップと、 該複数のパターンルックアップテーブルのそれぞれにつ
いてのアドレスの第１部分としてラインカウントを生成
するステップと、 該複数のパターンルックアップテーブルのそれぞれにつ
いてのアドレスの第２部分としてピクセルカウントを生
成するステップと、 該複数のパターンルックアップテーブルの少なくとも１
つについてのパターンルックアップテーブルアドレスの
第３部分としてフレームカウントを生成するステップ
と、 該フレームカウントにオフセット値を加え、該フレーム
カウントおよび該オフセット値の合計を、少なくとも該
複数のパターンルックアップテーブルの他に、少なくと
も該複数のパターンルックアップテーブルの他について
のパターンルックアップテーブルアドレスの第３部分と
して与えるステップと、を包含するシェーディングコン
トロール方法。 - 【請求項９】 前記複数のパターンルックアップテーブ
ルのそれぞれは、複数のシェーディング値についてのシ
ェーディングデューティサイクルの一部を表現する複数
のデータ値を出力する請求項８に記載のシェーディング
コントロール方法。 - 【請求項１０】 前記複数のデータ値から、対応する色
のサブピクセルの所望のシェードについてのシェーディ
ングデューティサイクルに対応するデータ値を選択する
ステップをさらに包含する請求項９に記載のシェーディ
ングコントロール方法。 - 【請求項１１】 シェーディングパターンフレームカウ
ントオフセット値を格納するステップと、 該シェーディングパターンフレームカウントオフセット
値を前記オフセット値として、対応する該少なくとも１
つの加算器に供給するステップと、をさらに包含する請
求項１０に記載のシェーディングコントロール方法。 - 【請求項１２】 前記複数のパターンルックアップテー
ブルは、３つのパターンルックアップテーブルを有して
おり、それぞれサブピクセルの色である赤、青および緑
の１つに対応する請求項１１に記載のシェーディングコ
ントロール方法。 - 【請求項１３】 前記少なくとも１つの加算器は、前記
３つのパターンルックアップテーブルの２つに接続され
た２つの加算器を有する請求項１２に記載のシェーディ
ングコントロール方法。 - 【請求項１４】 シェーディングパターンフレームカウ
ントオフセット値を格納する前記ステップは、２つのオ
フセット値を格納するステップを含み、 前記シェーディングパターンフレームカウントオフセッ
ト値を前記オフセット値として、対応する少なくとも１
つの加算器に供給する前記ステップは、該２つの加算器
のそれぞれに、対応するオフセット値を供給するステッ
プを含む、請求項１３に記載のシェーディングコントロ
ール方法。 - 【請求項１５】 フラットパネルディスプレイのための
シェーディングコントローラであって、 複数のパターンルックアップテーブルであって、それぞ
れが該フラットパネルディスプレイのそれぞれのサブピ
クセルの色について設けられている複数のパターンルッ
クアップテーブルと、 該複数のパターンルックアップテーブルの少なくとも１
つに接続されて、該複数のパターンルックアップテーブ
ルの少なくとも１つについてのパターンルックアップテ
ーブルアドレスの一部分としてフレームカウントを供給
するフレームカウンタと、 該フレームカウンタおよび少なくとも該複数のパターン
ルックアップテーブルの他に接続されて、該フレームカ
ウントを所定の値だけオフセットし、該オフセットフレ
ームカウントを、少なくとも該複数のパターンルックア
ップテーブルの他に、少なくとも該複数のパターンルッ
クアップテーブルの他についてのパターンルックアップ
テーブルアドレスの一部分として出力する手段と、を備
えているシェーディングコントローラ。 - 【請求項１６】 前記複数のパターンルックアップテー
ブルのそれぞれに接続されて、該複数のパターンルック
アップテーブルのそれぞれについてのアドレスの第２部
分を生成するラインカウンタをさらに備えている請求項
１５に記載のシェーディングコントローラ。 - 【請求項１７】 前記複数のパターンルックアップテー
ブルのそれぞれに接続されて、該複数のパターンルック
アップテーブルのそれぞれについてのアドレスの第３部
分を生成するピクセルカウンタをさらに備えている請求
項１６に記載のシェーディングコントローラ。 - 【請求項１８】 前記複数のパターンルックアップテー
ブルのそれぞれは、複数のシェーディング値についての
シェーディングデューティサイクルの一部を表現する複
数のデータ値を出力する請求項１７に記載のシェーディ
ングコントローラ。 - 【請求項１９】 複数のシェードセレクタであって、そ
れぞれがサブピクセルの色に対応しており、それぞれが
前記複数のパターンルックアップテーブルの対応する１
つに接続されており、該複数のシェードセレクタのそれ
ぞれは、前記複数のデータ値から、対応する色のサブピ
クセルの所望のシェードについてのシェーディングデュ
ーティサイクルに対応するデータ値を選択するシェード
セレクタをさらに備えている請求項１８に記載のシェー
ディングコントローラ。 - 【請求項２０】 対応する少なくとも１つの加算器に接
続されて、シェーディングパターンフレームカウントオ
フセット値を格納し、該シェーディングパターンフレー
ムカウントオフセット値を前記オフセット値として対応
する該少なくとも１つの加算器に供給する少なくとも１
つのオフセットレジスタをさらに備えている請求項１９
に記載のシェーディングコントローラ。 - 【請求項２１】 前記複数のパターンルックアップテー
ブルは、３つのパターンルックアップテーブルを有して
おり、それぞれサブピクセルの色である赤、青および緑
の１つに対応する請求項２０に記載のシェーディングコ
ントローラ。 - 【請求項２２】 前記少なくとも１つの加算器は、前記
３つのパターンルックアップテーブルの２つに接続され
た２つの加算器を有する請求項２１に記載のシェーディ
ングコントローラ。 - 【請求項２３】 前記少なくとも１つのオフセットレジ
スタは、それぞれが前記２つの加算器のうちの対応する
１つに接続された２つのオフセットレジスタを有してお
り、対応するオフセット値を該２つの加算器のそれぞれ
に供給する請求項２２に記載のシェーディングコントロ
ーラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/555,991 US5818405A (en) | 1995-11-15 | 1995-11-15 | Method and apparatus for reducing flicker in shaded displays |
| US08/555,991 | 1995-11-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09244597A true JPH09244597A (ja) | 1997-09-19 |
Family
ID=24219444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8305273A Pending JPH09244597A (ja) | 1995-11-15 | 1996-11-15 | シェーディングコントローラおよびシェーディングコントロール方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5818405A (ja) |
| EP (1) | EP0774748A3 (ja) |
| JP (1) | JPH09244597A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005234587A (ja) * | 1999-10-22 | 2005-09-02 | Sharp Corp | 画像処理装置及びディスプレイシステム |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3712802B2 (ja) * | 1996-10-29 | 2005-11-02 | 富士通株式会社 | 中間調表示方法および表示装置 |
| US6094187A (en) * | 1996-12-16 | 2000-07-25 | Sharp Kabushiki Kaisha | Light modulating devices having grey scale levels using multiple state selection in combination with temporal and/or spatial dithering |
| JP2907167B2 (ja) * | 1996-12-19 | 1999-06-21 | 日本電気株式会社 | カラープラズマディスプレイパネル |
| US6295041B1 (en) * | 1997-03-05 | 2001-09-25 | Ati Technologies, Inc. | Increasing the number of colors output by an active liquid crystal display |
| FR2826759B1 (fr) * | 2001-06-29 | 2003-11-14 | Thales Sa | Procede de zoom |
| JP4865986B2 (ja) * | 2003-01-10 | 2012-02-01 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | 有機ｅｌ表示装置 |
| US7167186B2 (en) | 2003-03-04 | 2007-01-23 | Clairvoyante, Inc | Systems and methods for motion adaptive filtering |
| US7352374B2 (en) | 2003-04-07 | 2008-04-01 | Clairvoyante, Inc | Image data set with embedded pre-subpixel rendered image |
| US7397455B2 (en) | 2003-06-06 | 2008-07-08 | Samsung Electronics Co., Ltd. | Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements |
| US8035599B2 (en) | 2003-06-06 | 2011-10-11 | Samsung Electronics Co., Ltd. | Display panel having crossover connections effecting dot inversion |
| US7187353B2 (en) | 2003-06-06 | 2007-03-06 | Clairvoyante, Inc | Dot inversion on novel display panel layouts with extra drivers |
| US7218301B2 (en) * | 2003-06-06 | 2007-05-15 | Clairvoyante, Inc | System and method of performing dot inversion with standard drivers and backplane on novel display panel layouts |
| US20040246280A1 (en) | 2003-06-06 | 2004-12-09 | Credelle Thomas Lloyd | Image degradation correction in novel liquid crystal displays |
| US7209105B2 (en) * | 2003-06-06 | 2007-04-24 | Clairvoyante, Inc | System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error |
| US7248268B2 (en) | 2004-04-09 | 2007-07-24 | Clairvoyante, Inc | Subpixel rendering filters for high brightness subpixel layouts |
| US7590299B2 (en) | 2004-06-10 | 2009-09-15 | Samsung Electronics Co., Ltd. | Increasing gamma accuracy in quantized systems |
| US7876341B2 (en) | 2006-08-28 | 2011-01-25 | Samsung Electronics Co., Ltd. | Subpixel layouts for high brightness displays and systems |
| US8018476B2 (en) | 2006-08-28 | 2011-09-13 | Samsung Electronics Co., Ltd. | Subpixel layouts for high brightness displays and systems |
| TW200943270A (en) * | 2008-04-03 | 2009-10-16 | Faraday Tech Corp | Method and related circuit for color depth enhancement of displays |
| CN104347040B (zh) * | 2013-07-25 | 2017-02-08 | 晶门科技（深圳）有限公司 | 多相帧调制系统 |
| US9811923B2 (en) * | 2015-09-24 | 2017-11-07 | Snaptrack, Inc. | Stochastic temporal dithering for color display devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6397921A (ja) * | 1986-10-14 | 1988-04-28 | Seiko Epson Corp | 液晶表示装置 |
| JPH0237389A (ja) * | 1988-07-27 | 1990-02-07 | Brother Ind Ltd | 階調表示制御装置 |
| JPH02291521A (ja) * | 1989-04-28 | 1990-12-03 | Hitachi Ltd | 中間調表示方式および中間調表示制御装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196839A (en) * | 1988-09-16 | 1993-03-23 | Chips And Technologies, Inc. | Gray scales method and circuitry for flat panel graphics display |
| US5117298A (en) * | 1988-09-20 | 1992-05-26 | Nec Corporation | Active matrix liquid crystal display with reduced flickers |
| US5185602A (en) * | 1989-04-10 | 1993-02-09 | Cirrus Logic, Inc. | Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays |
| JPH0412326A (ja) * | 1990-05-01 | 1992-01-16 | Canon Inc | 液晶素子 |
| JPH0467091A (ja) * | 1990-07-09 | 1992-03-03 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| JP2913797B2 (ja) * | 1990-08-10 | 1999-06-28 | ソニー株式会社 | 画像拡縮処理方法 |
| JPH0497126A (ja) * | 1990-08-16 | 1992-03-30 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| US5416514A (en) * | 1990-12-27 | 1995-05-16 | North American Philips Corporation | Single panel color projection video display having control circuitry for synchronizing the color illumination system with reading/writing of the light valve |
| US5485173A (en) * | 1991-04-01 | 1996-01-16 | In Focus Systems, Inc. | LCD addressing system and method |
| CA2067418C (en) * | 1991-07-22 | 1998-05-19 | Sung M. Choi | Frame buffer organization and control for real-time image decompression |
| US5430458A (en) * | 1991-09-06 | 1995-07-04 | Plasmaco, Inc. | System and method for eliminating flicker in displays addressed at low frame rates |
| US5389948A (en) * | 1992-02-14 | 1995-02-14 | Industrial Technology Research Institute | Dithering circuit and method |
| US5402141A (en) * | 1992-03-11 | 1995-03-28 | Honeywell Inc. | Multigap liquid crystal color display with reduced image retention and flicker |
| EP0635155B1 (en) | 1992-04-07 | 1998-06-17 | Cirrus Logic, Inc. | Process for producing shaded color images on display screens |
| JPH07160217A (ja) * | 1993-12-10 | 1995-06-23 | Matsushita Electric Ind Co Ltd | カラー階調表示方式およびカラー階調表示装置 |
-
1995
- 1995-11-15 US US08/555,991 patent/US5818405A/en not_active Expired - Lifetime
-
1996
- 1996-11-15 EP EP96308278A patent/EP0774748A3/en not_active Withdrawn
- 1996-11-15 JP JP8305273A patent/JPH09244597A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6397921A (ja) * | 1986-10-14 | 1988-04-28 | Seiko Epson Corp | 液晶表示装置 |
| JPH0237389A (ja) * | 1988-07-27 | 1990-02-07 | Brother Ind Ltd | 階調表示制御装置 |
| JPH02291521A (ja) * | 1989-04-28 | 1990-12-03 | Hitachi Ltd | 中間調表示方式および中間調表示制御装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005234587A (ja) * | 1999-10-22 | 2005-09-02 | Sharp Corp | 画像処理装置及びディスプレイシステム |
| JP2008158538A (ja) * | 1999-10-22 | 2008-07-10 | Sharp Corp | ディスプレイシステム及びビット深さ拡張方法 |
| JP4587838B2 (ja) * | 1999-10-22 | 2010-11-24 | シャープ株式会社 | ディスプレイシステム |
| JP4589412B2 (ja) * | 1999-10-22 | 2010-12-01 | シャープ株式会社 | ディスプレイシステム及びビット深さ拡張方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0774748A2 (en) | 1997-05-21 |
| EP0774748A3 (en) | 1997-08-27 |
| US5818405A (en) | 1998-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09244597A (ja) | シェーディングコントローラおよびシェーディングコントロール方法 | |
| US6008794A (en) | Flat-panel display controller with improved dithering and frame rate control | |
| US5313224A (en) | Apparatus for shade gradation enhancement and flicker reduction in multishade displays | |
| US6897884B2 (en) | Matrix display and its drive method | |
| US5552800A (en) | Color display control apparatus for controlling display gray scale of each scanning frame or each plurality of dots | |
| US7403195B2 (en) | Method and apparatus for driving passive matrix liquid crystal | |
| US6459416B1 (en) | Multi-gray level display apparatus and method of displaying an image at many gray levels | |
| US20040189581A1 (en) | Multiline addressing drive method and apparatus for passive matrix liquid crystal, and a liquid crystal panel | |
| US20070070019A1 (en) | Method and apparatus for driving liquid crystal display | |
| JP2003308048A (ja) | 液晶表示装置 | |
| US7202845B2 (en) | Liquid crystal display device | |
| JP3181295B2 (ja) | 液晶ディスプレイパネル用フレームレート制御グレイ・スケールシェーディング | |
| KR101280310B1 (ko) | 디스플레이 구동 방법 | |
| JP4017425B2 (ja) | 単純マトリクス液晶の駆動方法及び液晶駆動装置 | |
| KR100982083B1 (ko) | 액정 디스플레이 장치 | |
| JP2003084717A (ja) | 駆動電圧パルス制御装置、階調信号処理装置、階調制御装置、および画像表示装置 | |
| JP3353011B1 (ja) | 階調表示方法 | |
| JP3789847B2 (ja) | 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置 | |
| JP2000098957A (ja) | 階調表示用制御方法および制御回路 | |
| JP2004126626A (ja) | 多階調表示装置 | |
| CN114420052A (zh) | 显示面板的驱动方法及显示装置 | |
| JPH09120273A (ja) | 表示回路 | |
| JP2004093666A (ja) | 液晶駆動装置及び液晶駆動方法 | |
| JPH03138692A (ja) | 画像表示装置 | |
| JPH06308916A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981112 |