JPH09219607A - 伝送線路 - Google Patents

伝送線路

Info

Publication number
JPH09219607A
JPH09219607A JP8025545A JP2554596A JPH09219607A JP H09219607 A JPH09219607 A JP H09219607A JP 8025545 A JP8025545 A JP 8025545A JP 2554596 A JP2554596 A JP 2554596A JP H09219607 A JPH09219607 A JP H09219607A
Authority
JP
Japan
Prior art keywords
line
strip line
strip
floating
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8025545A
Other languages
English (en)
Other versions
JP3307212B2 (ja
Inventor
Nobuyuki Nozawa
伸幸 能沢
Hiroaki Tanaka
裕明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP02554596A priority Critical patent/JP3307212B2/ja
Publication of JPH09219607A publication Critical patent/JPH09219607A/ja
Application granted granted Critical
Publication of JP3307212B2 publication Critical patent/JP3307212B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】浮遊線路を設けることによって、ストリップ線
路のエッジ部分の電界集中を緩和して、ストリップ線路
のロスを低減し、Qを向上させる。 【解決手段】ストリップ線路2を介在する誘電体1、4
の両主面に、ストリップ線路2とそれぞれ対向するグラ
ンド電極3と浮遊線路5とが形成されてなる伝送線路。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ストリップ線路の
エッジ部分に集中する電界を緩和した伝送線路に関す
る。
【0002】
【従来の技術】従来の伝送線路を図3に示す。同図にお
いて、20は誘電体で、この誘電体20の表面にはスト
リップ線路21が形成され、その裏面にはグランド電極
22が形成されている。しかしながら、この伝送線路
は、矢印で示すように、ストリップ線路21の中央部は
その電気力線密度が一定であるが、そのエッジ部分aに
おいて電気力線が集中し、ロスを発生させて伝送線路の
Qを低下させていた。
【0003】そこで、この改善手段として、従来、図4
に示すように、ストリップ線路21の側近の誘電体20
に側溝20aを設け、局部的に低誘電率である空気の断
層を設けて、ストリップ線路21のエッジ部分aの電界
集中を防いでロスの低減を図り、Qの低下を防止してい
た。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
伝送線路において、そのロス低減手段およびQ低下防止
手段は、ストリップ線路21の側近の誘電体20に側溝
20aを加工せねばならず、セラミックス、単結晶など
の硬度の高い基板材料を用いる場合には、加工が困難で
あるという問題があった。
【0005】そこで、本発明は、浮遊線路を設けること
によって、ストリップ線路のエッジ部分の電界集中を緩
和して、ストリップ線路のロスを低減し、Qを向上させ
た伝送線路を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、上記目的を達
成するために、ストリップ線路を介在する誘電体の両主
面に、該ストリップ線路とそれぞれ対向するグランド電
極と浮遊線路とが形成されてなることを特徴とする。
【0007】また、本発明は、前記浮遊線路の浮遊線路
幅が、前記ストリップ線路のストリップ線路幅よりも小
さいことを特徴とする。
【0008】また、本発明は、前記浮遊線路が、複数個
に分割されていることを特徴とする。
【0009】また、本発明は、前記誘電体が、前記スト
リップ線路を境にして、誘電率εr1のグランド電極側誘
電体と、誘電率εr2の浮遊線路側誘電体とに2分割され
ていることを特徴とする。
【0010】また、本発明は、前記伝送線路が共振器ま
たはフィルタに用いられてなることを特徴とする。以上
のように、本発明は、前記ストリップ線路を介在する誘
電体の表裏にグランド電極と浮遊線路をそれぞれ配置し
ているので、電界が一部浮遊線路に迂回し、ストリップ
線路のエッジ部分の電界集中が緩和され、ストリップ線
路の伝送損失を低減することができる。
【0011】また、浮遊線路の幅をストリップ線路の幅
よりも小さくして、ストリップ線路の中央部に位置して
いる浮遊線路に迂回させることにより、ストリップ線路
のエッジ部分の電界集中をより緩和することができる。
【0012】また、浮遊線路を分割配置しても、同様に
電界集中を緩和して伝送損失をより低減することができ
るので、設計の自由度が向上する。
【0013】また、ストリップ線路の長さをλ/4或い
はλ/2とすることにより、ストリップ線路共振器また
はストリップ線路フィルタに用いられる伝送線路とし
て、ロスが少なくQの高いストリップ線路共振器または
ストリップ線路フィルタを構成することができる。
【0014】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。図1は本発明の伝送線路の第
1実施例を示すもので、同図において、1は誘電率εr1
のセラミックスなどの誘電体で、その上面には、ストリ
ップ線路幅w1のストリップ線路2が形成され、その下
面にはグランド電極3が形成されている。また、誘電体
1の上面およびストリップ線路2の上には、例えば、誘
電率εr2のポリイミドなどの誘電体4が形成されてい
る。そして、この誘電体4の上であって、ストリップ線
路2の対向上に、間隔tをおいて、浮遊線路幅w2の浮
遊線路5が形成されている。ここに、ストリップ線路幅
w1>浮遊線路幅w2の関係にある。
【0015】本実施例は、ストリップ線路2を介在する
誘電体1、4の外側にグランド電極3と浮遊線路5をそ
れぞれ配置しているので、ストリップ線路2から発生す
る電気力線は、矢印で示すように、グランド電極3に向
かうものと浮遊線路5に向かうものとに分かれて、スト
リップ線路2のエッジ部分aでの電界集中が緩和される
ことになる。
【0016】つぎに、本実施例に関し、具体的実験デー
タを掲げる。図1に示す構造の誘電体線路において、誘
電率εr1、誘電率εr2、ストリップ線路幅w1、間隔t
を下記のように設定し、浮遊線路幅w2[μm]を可変
した場合のQの値を表1に示す。
【0017】 誘電率εr1=109 ストリップ線路幅w1=500μm 誘電率εr2=3.3 間隔t =5μm
【0018】
【表1】
【0019】この表1に示す実験データより、浮遊線路
5の浮遊線路幅w2が、ストリップ線路2のストリップ
線路幅w1よりも小さくて、w2/w1=100μm/
500μm=1/5のときに、Qが最大になっているこ
とが理解できる。浮遊線路2が全く無い0のときはQは
低下している。なお、図示はしないが、上記実験におけ
る最適な場合における図1に示す本実施例と図3に示す
従来例とにおいて、電界の分布状況のシュミュレーショ
ンを行った。その結果、図1に示す本実施例が図3に示
す従来例に比べて、ストリップ線路2のエッジ部分aに
おける電界の集中が緩和されていた。
【0020】つぎに、本発明の伝送線路の第2実施例
を、図2を参照して説明する。本実施例は、図1に示す
第1実施例に対し、浮遊線路5を複数分割、特に3分割
して浮遊線路5aとしたものである。その他は図1と同
様なので図1と同一番号を付してその説明を省略する。
【0021】本実施例は、浮遊線路5aの浮遊線路幅、
間隔を選んで、より電界集中を緩和して伝送損失を低減
することができる。
【0022】
【発明の効果】本発明は、ストリップ線路を介在する誘
電体の表裏にグランド電極と浮遊線路を配置しているの
で、電界の一部が浮遊線路の方に迂回して、ストリップ
線路のエッジ部分の電界集中が緩和され、ストリップ線
路の伝送損失を低減することができる。
【0023】また、浮遊線路の幅をストリップ線路の幅
よりも小さくすることにより、電界をストリップ線路の
中央部に位置している浮遊線路に迂回させることによ
り、ストリップ線路のエッジ部分に集中する電界をより
緩和することができる。
【0024】また、浮遊線路を分割配置しても、同様に
電界集中を緩和して伝送損失をより低減することができ
るので、設計の自由度が向上する。
【0025】また、ストリップ線路の長さをλ/4或い
はλ/2とすることにより、ストリップ線路共振器また
はストリップ線路フィルタに用いられる伝送線路とし
て、ロスが少なくQの高いストリップ線路共振器または
ストリップ線路フィルタを構成することができる。
【図面の簡単な説明】
【図1】 本発明の伝送線路の第1実施例の形態および
電界模式図
【図2】 本発明の伝送線路の第2実施例の形態および
電界模式図
【図3】 従来の伝送線路の形態おおび電界模式図
【図4】 従来の他の伝送線路の形態および電界模式図
【符号の説明】
1、4 誘電体 2 ストリップ線路 3 グランド電極 5、5a 浮遊線路 a エッジ部分 w1 ストリップ線路幅 w2 浮遊線路幅

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ストリップ線路を介在する誘電体の両主
    面に、該ストリップ線路とそれぞれ対向するグランド電
    極と浮遊線路とが形成されてなる伝送線路。
  2. 【請求項2】 前記浮遊線路の浮遊線路幅が、前記スト
    リップ線路のストリップ線路幅よりも小さいことを特徴
    とする請求項1記載の伝送線路。
  3. 【請求項3】 前記浮遊線路が、複数個に分割されてい
    ることを特徴とする請求項1または請求項2に記載の伝
    送線路。
  4. 【請求項4】 前記誘電体が、前記ストリップ線路を境
    にして、誘電率εr1のグランド電極側誘電体と、誘電率
    εr2の浮遊線路側誘電体とに2分割されていることを特
    徴とする請求項1から請求項3のいずれかに記載の伝送
    線路。
  5. 【請求項5】 請求項1から請求項4のいずれかに記載
    の伝送線路が共振器またはフィルタに用いられてなる伝
    送線路。
JP02554596A 1996-02-13 1996-02-13 伝送線路 Expired - Fee Related JP3307212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02554596A JP3307212B2 (ja) 1996-02-13 1996-02-13 伝送線路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02554596A JP3307212B2 (ja) 1996-02-13 1996-02-13 伝送線路

Publications (2)

Publication Number Publication Date
JPH09219607A true JPH09219607A (ja) 1997-08-19
JP3307212B2 JP3307212B2 (ja) 2002-07-24

Family

ID=12168959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02554596A Expired - Fee Related JP3307212B2 (ja) 1996-02-13 1996-02-13 伝送線路

Country Status (1)

Country Link
JP (1) JP3307212B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007011270A1 (en) * 2005-07-15 2007-01-25 Telefonaktiebolaget L M Ericsson (Publ) An arrangement for peak-field suppression
WO2009048095A1 (ja) * 2007-10-09 2009-04-16 Nec Corporation 伝送線路を有する回路装置及びプリント回路基板
WO2012014493A1 (ja) * 2010-07-30 2012-02-02 三洋電機株式会社 結合配線および回路装置
EP2438644A2 (en) * 2009-06-04 2012-04-11 International Business Machines Corporation Vertical coplanar waveguide with tunable characteristic impedance, design structure and method of fabricating the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007011270A1 (en) * 2005-07-15 2007-01-25 Telefonaktiebolaget L M Ericsson (Publ) An arrangement for peak-field suppression
JP2009501488A (ja) * 2005-07-15 2009-01-15 テレフオンアクチーボラゲット エル エム エリクソン(パブル) ピーク電界抑制装置
US8218283B2 (en) 2005-07-15 2012-07-10 Telefonaktiebolaget L M Ericsson (Publ) Resistive films for electrode peak-field suppression
WO2009048095A1 (ja) * 2007-10-09 2009-04-16 Nec Corporation 伝送線路を有する回路装置及びプリント回路基板
EP2438644A2 (en) * 2009-06-04 2012-04-11 International Business Machines Corporation Vertical coplanar waveguide with tunable characteristic impedance, design structure and method of fabricating the same
EP2438644A4 (en) * 2009-06-04 2013-01-23 Ibm VERTICAL COPLANAR WAVE GUIDE WITH FINE ADJUSTABLE CHARACTER IMPEDANCE, DESIGN STRUCTURE AND MANUFACTURING METHOD THEREFOR
WO2012014493A1 (ja) * 2010-07-30 2012-02-02 三洋電機株式会社 結合配線および回路装置

Also Published As

Publication number Publication date
JP3307212B2 (ja) 2002-07-24

Similar Documents

Publication Publication Date Title
DE10325281B4 (de) Elektroakustisches Bauelement und Verfahren zur Herstellung
EP0235770A3 (en) Device for the plasma processing of substrates in a high frequency excited plasma discharge
CN108766996A (zh) 一种柔性显示面板和柔性显示装置
KR900003968A (ko) 반도체 소자 제조 방법
JPS63178216A (ja) 光スイッチ・アレイ
JPH09219607A (ja) 伝送線路
JP2000156626A (ja) 圧電共振子及びその製造方法
WO2000008686A3 (de) Substrat für hochspannungsmodule
JP2530460B2 (ja) 集積回路
JP3450926B2 (ja) 誘電体フィルタ及びその周波数帯域幅の調整方法
JPH04294602A (ja) マイクロ波回路基板
JPH0469435B2 (ja)
JPS598420A (ja) 弾性表面波素子及びその製造方法
JP2738830B2 (ja) 導波型光素子
JP2000138344A (ja) 半導体装置
JPH1022299A (ja) 半導体集積回路
JPH01112765A (ja) 半導体装置
JPS63224402A (ja) 伝送線路
JPS5451759A (en) Surface slide wave resonator filter
JPH0529809A (ja) 伝送線路
IT8783642A0 (it) Procedimento di fabbricazione di macchinette per incidere e rompere, nettamente, le piastrelle in ceramica, durissima, omogenea e macchinette ottenute con tale procedimento.
JPS60195976A (ja) 薄膜電界効果トランジスタ
JPS6060751A (ja) 半導体集積回路
FR2613537A1 (fr) Transistor a base permeable et procede de fabrication
JPH0637567A (ja) 厚み系水晶振動子の電極形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees