JPH09219607A - 伝送線路 - Google Patents
伝送線路Info
- Publication number
- JPH09219607A JPH09219607A JP8025545A JP2554596A JPH09219607A JP H09219607 A JPH09219607 A JP H09219607A JP 8025545 A JP8025545 A JP 8025545A JP 2554596 A JP2554596 A JP 2554596A JP H09219607 A JPH09219607 A JP H09219607A
- Authority
- JP
- Japan
- Prior art keywords
- line
- strip line
- strip
- floating
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】
【課題】浮遊線路を設けることによって、ストリップ線
路のエッジ部分の電界集中を緩和して、ストリップ線路
のロスを低減し、Ｑを向上させる。 【解決手段】ストリップ線路２を介在する誘電体１、４
の両主面に、ストリップ線路２とそれぞれ対向するグラ
ンド電極３と浮遊線路５とが形成されてなる伝送線路。
路のエッジ部分の電界集中を緩和して、ストリップ線路
のロスを低減し、Ｑを向上させる。 【解決手段】ストリップ線路２を介在する誘電体１、４
の両主面に、ストリップ線路２とそれぞれ対向するグラ
ンド電極３と浮遊線路５とが形成されてなる伝送線路。
Description
【０００１】
【発明の属する技術分野】本発明は、ストリップ線路の
エッジ部分に集中する電界を緩和した伝送線路に関す
る。
エッジ部分に集中する電界を緩和した伝送線路に関す
る。
【０００２】
【従来の技術】従来の伝送線路を図３に示す。同図にお
いて、２０は誘電体で、この誘電体２０の表面にはスト
リップ線路２１が形成され、その裏面にはグランド電極
２２が形成されている。しかしながら、この伝送線路
は、矢印で示すように、ストリップ線路２１の中央部は
その電気力線密度が一定であるが、そのエッジ部分ａに
おいて電気力線が集中し、ロスを発生させて伝送線路の
Ｑを低下させていた。
いて、２０は誘電体で、この誘電体２０の表面にはスト
リップ線路２１が形成され、その裏面にはグランド電極
２２が形成されている。しかしながら、この伝送線路
は、矢印で示すように、ストリップ線路２１の中央部は
その電気力線密度が一定であるが、そのエッジ部分ａに
おいて電気力線が集中し、ロスを発生させて伝送線路の
Ｑを低下させていた。
【０００３】そこで、この改善手段として、従来、図４
に示すように、ストリップ線路２１の側近の誘電体２０
に側溝２０ａを設け、局部的に低誘電率である空気の断
層を設けて、ストリップ線路２１のエッジ部分ａの電界
集中を防いでロスの低減を図り、Ｑの低下を防止してい
た。
に示すように、ストリップ線路２１の側近の誘電体２０
に側溝２０ａを設け、局部的に低誘電率である空気の断
層を設けて、ストリップ線路２１のエッジ部分ａの電界
集中を防いでロスの低減を図り、Ｑの低下を防止してい
た。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
伝送線路において、そのロス低減手段およびＱ低下防止
手段は、ストリップ線路２１の側近の誘電体２０に側溝
２０ａを加工せねばならず、セラミックス、単結晶など
の硬度の高い基板材料を用いる場合には、加工が困難で
あるという問題があった。
伝送線路において、そのロス低減手段およびＱ低下防止
手段は、ストリップ線路２１の側近の誘電体２０に側溝
２０ａを加工せねばならず、セラミックス、単結晶など
の硬度の高い基板材料を用いる場合には、加工が困難で
あるという問題があった。
【０００５】そこで、本発明は、浮遊線路を設けること
によって、ストリップ線路のエッジ部分の電界集中を緩
和して、ストリップ線路のロスを低減し、Ｑを向上させ
た伝送線路を提供することを目的とする。
によって、ストリップ線路のエッジ部分の電界集中を緩
和して、ストリップ線路のロスを低減し、Ｑを向上させ
た伝送線路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、ストリップ線路を介在する誘電体の両主
面に、該ストリップ線路とそれぞれ対向するグランド電
極と浮遊線路とが形成されてなることを特徴とする。
成するために、ストリップ線路を介在する誘電体の両主
面に、該ストリップ線路とそれぞれ対向するグランド電
極と浮遊線路とが形成されてなることを特徴とする。
【０００７】また、本発明は、前記浮遊線路の浮遊線路
幅が、前記ストリップ線路のストリップ線路幅よりも小
さいことを特徴とする。
幅が、前記ストリップ線路のストリップ線路幅よりも小
さいことを特徴とする。
【０００８】また、本発明は、前記浮遊線路が、複数個
に分割されていることを特徴とする。
に分割されていることを特徴とする。
【０００９】また、本発明は、前記誘電体が、前記スト
リップ線路を境にして、誘電率εr1のグランド電極側誘
電体と、誘電率εr2の浮遊線路側誘電体とに２分割され
ていることを特徴とする。
リップ線路を境にして、誘電率εr1のグランド電極側誘
電体と、誘電率εr2の浮遊線路側誘電体とに２分割され
ていることを特徴とする。
【００１０】また、本発明は、前記伝送線路が共振器ま
たはフィルタに用いられてなることを特徴とする。以上
のように、本発明は、前記ストリップ線路を介在する誘
電体の表裏にグランド電極と浮遊線路をそれぞれ配置し
ているので、電界が一部浮遊線路に迂回し、ストリップ
線路のエッジ部分の電界集中が緩和され、ストリップ線
路の伝送損失を低減することができる。
たはフィルタに用いられてなることを特徴とする。以上
のように、本発明は、前記ストリップ線路を介在する誘
電体の表裏にグランド電極と浮遊線路をそれぞれ配置し
ているので、電界が一部浮遊線路に迂回し、ストリップ
線路のエッジ部分の電界集中が緩和され、ストリップ線
路の伝送損失を低減することができる。
【００１１】また、浮遊線路の幅をストリップ線路の幅
よりも小さくして、ストリップ線路の中央部に位置して
いる浮遊線路に迂回させることにより、ストリップ線路
のエッジ部分の電界集中をより緩和することができる。
よりも小さくして、ストリップ線路の中央部に位置して
いる浮遊線路に迂回させることにより、ストリップ線路
のエッジ部分の電界集中をより緩和することができる。
【００１２】また、浮遊線路を分割配置しても、同様に
電界集中を緩和して伝送損失をより低減することができ
るので、設計の自由度が向上する。
電界集中を緩和して伝送損失をより低減することができ
るので、設計の自由度が向上する。
【００１３】また、ストリップ線路の長さをλ／４或い
はλ／２とすることにより、ストリップ線路共振器また
はストリップ線路フィルタに用いられる伝送線路とし
て、ロスが少なくＱの高いストリップ線路共振器または
ストリップ線路フィルタを構成することができる。
はλ／２とすることにより、ストリップ線路共振器また
はストリップ線路フィルタに用いられる伝送線路とし
て、ロスが少なくＱの高いストリップ線路共振器または
ストリップ線路フィルタを構成することができる。
【００１４】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。図１は本発明の伝送線路の第
１実施例を示すもので、同図において、１は誘電率εr1
のセラミックスなどの誘電体で、その上面には、ストリ
ップ線路幅ｗ１のストリップ線路２が形成され、その下
面にはグランド電極３が形成されている。また、誘電体
１の上面およびストリップ線路２の上には、例えば、誘
電率εr2のポリイミドなどの誘電体４が形成されてい
る。そして、この誘電体４の上であって、ストリップ線
路２の対向上に、間隔ｔをおいて、浮遊線路幅ｗ２の浮
遊線路５が形成されている。ここに、ストリップ線路幅
ｗ１＞浮遊線路幅ｗ２の関係にある。
図面を参照して説明する。図１は本発明の伝送線路の第
１実施例を示すもので、同図において、１は誘電率εr1
のセラミックスなどの誘電体で、その上面には、ストリ
ップ線路幅ｗ１のストリップ線路２が形成され、その下
面にはグランド電極３が形成されている。また、誘電体
１の上面およびストリップ線路２の上には、例えば、誘
電率εr2のポリイミドなどの誘電体４が形成されてい
る。そして、この誘電体４の上であって、ストリップ線
路２の対向上に、間隔ｔをおいて、浮遊線路幅ｗ２の浮
遊線路５が形成されている。ここに、ストリップ線路幅
ｗ１＞浮遊線路幅ｗ２の関係にある。
【００１５】本実施例は、ストリップ線路２を介在する
誘電体１、４の外側にグランド電極３と浮遊線路５をそ
れぞれ配置しているので、ストリップ線路２から発生す
る電気力線は、矢印で示すように、グランド電極３に向
かうものと浮遊線路５に向かうものとに分かれて、スト
リップ線路２のエッジ部分ａでの電界集中が緩和される
ことになる。
誘電体１、４の外側にグランド電極３と浮遊線路５をそ
れぞれ配置しているので、ストリップ線路２から発生す
る電気力線は、矢印で示すように、グランド電極３に向
かうものと浮遊線路５に向かうものとに分かれて、スト
リップ線路２のエッジ部分ａでの電界集中が緩和される
ことになる。
【００１６】つぎに、本実施例に関し、具体的実験デー
タを掲げる。図１に示す構造の誘電体線路において、誘
電率εr1、誘電率εr2、ストリップ線路幅ｗ１、間隔ｔ
を下記のように設定し、浮遊線路幅ｗ２［μｍ］を可変
した場合のＱの値を表１に示す。
タを掲げる。図１に示す構造の誘電体線路において、誘
電率εr1、誘電率εr2、ストリップ線路幅ｗ１、間隔ｔ
を下記のように設定し、浮遊線路幅ｗ２［μｍ］を可変
した場合のＱの値を表１に示す。
【００１７】 誘電率εr1＝１０９ ストリップ線路幅ｗ１＝５００μｍ 誘電率εr2＝３．３ 間隔ｔ ＝５μｍ
【００１８】
【表１】
【００１９】この表１に示す実験データより、浮遊線路
５の浮遊線路幅ｗ２が、ストリップ線路２のストリップ
線路幅ｗ１よりも小さくて、ｗ２／ｗ１＝１００μｍ／
５００μｍ＝１／５のときに、Ｑが最大になっているこ
とが理解できる。浮遊線路２が全く無い０のときはＱは
低下している。なお、図示はしないが、上記実験におけ
る最適な場合における図１に示す本実施例と図３に示す
従来例とにおいて、電界の分布状況のシュミュレーショ
ンを行った。その結果、図１に示す本実施例が図３に示
す従来例に比べて、ストリップ線路２のエッジ部分ａに
おける電界の集中が緩和されていた。
５の浮遊線路幅ｗ２が、ストリップ線路２のストリップ
線路幅ｗ１よりも小さくて、ｗ２／ｗ１＝１００μｍ／
５００μｍ＝１／５のときに、Ｑが最大になっているこ
とが理解できる。浮遊線路２が全く無い０のときはＱは
低下している。なお、図示はしないが、上記実験におけ
る最適な場合における図１に示す本実施例と図３に示す
従来例とにおいて、電界の分布状況のシュミュレーショ
ンを行った。その結果、図１に示す本実施例が図３に示
す従来例に比べて、ストリップ線路２のエッジ部分ａに
おける電界の集中が緩和されていた。
【００２０】つぎに、本発明の伝送線路の第２実施例
を、図２を参照して説明する。本実施例は、図１に示す
第１実施例に対し、浮遊線路５を複数分割、特に３分割
して浮遊線路５ａとしたものである。その他は図１と同
様なので図１と同一番号を付してその説明を省略する。
を、図２を参照して説明する。本実施例は、図１に示す
第１実施例に対し、浮遊線路５を複数分割、特に３分割
して浮遊線路５ａとしたものである。その他は図１と同
様なので図１と同一番号を付してその説明を省略する。
【００２１】本実施例は、浮遊線路５ａの浮遊線路幅、
間隔を選んで、より電界集中を緩和して伝送損失を低減
することができる。
間隔を選んで、より電界集中を緩和して伝送損失を低減
することができる。
【００２２】
【発明の効果】本発明は、ストリップ線路を介在する誘
電体の表裏にグランド電極と浮遊線路を配置しているの
で、電界の一部が浮遊線路の方に迂回して、ストリップ
線路のエッジ部分の電界集中が緩和され、ストリップ線
路の伝送損失を低減することができる。
電体の表裏にグランド電極と浮遊線路を配置しているの
で、電界の一部が浮遊線路の方に迂回して、ストリップ
線路のエッジ部分の電界集中が緩和され、ストリップ線
路の伝送損失を低減することができる。
【００２３】また、浮遊線路の幅をストリップ線路の幅
よりも小さくすることにより、電界をストリップ線路の
中央部に位置している浮遊線路に迂回させることによ
り、ストリップ線路のエッジ部分に集中する電界をより
緩和することができる。
よりも小さくすることにより、電界をストリップ線路の
中央部に位置している浮遊線路に迂回させることによ
り、ストリップ線路のエッジ部分に集中する電界をより
緩和することができる。
【００２４】また、浮遊線路を分割配置しても、同様に
電界集中を緩和して伝送損失をより低減することができ
るので、設計の自由度が向上する。
電界集中を緩和して伝送損失をより低減することができ
るので、設計の自由度が向上する。
【００２５】また、ストリップ線路の長さをλ／４或い
はλ／２とすることにより、ストリップ線路共振器また
はストリップ線路フィルタに用いられる伝送線路とし
て、ロスが少なくＱの高いストリップ線路共振器または
ストリップ線路フィルタを構成することができる。
はλ／２とすることにより、ストリップ線路共振器また
はストリップ線路フィルタに用いられる伝送線路とし
て、ロスが少なくＱの高いストリップ線路共振器または
ストリップ線路フィルタを構成することができる。
【図１】 本発明の伝送線路の第１実施例の形態および
電界模式図
電界模式図
【図２】 本発明の伝送線路の第２実施例の形態および
電界模式図
電界模式図
【図３】 従来の伝送線路の形態おおび電界模式図
【図４】 従来の他の伝送線路の形態および電界模式図
１、４ 誘電体 ２ ストリップ線路 ３ グランド電極 ５、５ａ 浮遊線路 ａ エッジ部分 ｗ１ ストリップ線路幅 ｗ２ 浮遊線路幅
Claims (5)
- 【請求項１】 ストリップ線路を介在する誘電体の両主
面に、該ストリップ線路とそれぞれ対向するグランド電
極と浮遊線路とが形成されてなる伝送線路。 - 【請求項２】 前記浮遊線路の浮遊線路幅が、前記スト
リップ線路のストリップ線路幅よりも小さいことを特徴
とする請求項１記載の伝送線路。 - 【請求項３】 前記浮遊線路が、複数個に分割されてい
ることを特徴とする請求項１または請求項２に記載の伝
送線路。 - 【請求項４】 前記誘電体が、前記ストリップ線路を境
にして、誘電率εr1のグランド電極側誘電体と、誘電率
εr2の浮遊線路側誘電体とに２分割されていることを特
徴とする請求項１から請求項３のいずれかに記載の伝送
線路。 - 【請求項５】 請求項１から請求項４のいずれかに記載
の伝送線路が共振器またはフィルタに用いられてなる伝
送線路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02554596A JP3307212B2 (ja) | 1996-02-13 | 1996-02-13 | 伝送線路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02554596A JP3307212B2 (ja) | 1996-02-13 | 1996-02-13 | 伝送線路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09219607A true JPH09219607A (ja) | 1997-08-19 |
| JP3307212B2 JP3307212B2 (ja) | 2002-07-24 |
Family
ID=12168959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02554596A Expired - Fee Related JP3307212B2 (ja) | 1996-02-13 | 1996-02-13 | 伝送線路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3307212B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007011270A1 (en) * | 2005-07-15 | 2007-01-25 | Telefonaktiebolaget L M Ericsson (Publ) | An arrangement for peak-field suppression |
| WO2009048095A1 (ja) * | 2007-10-09 | 2009-04-16 | Nec Corporation | 伝送線路を有する回路装置及びプリント回路基板 |
| WO2012014493A1 (ja) * | 2010-07-30 | 2012-02-02 | 三洋電機株式会社 | 結合配線および回路装置 |
| EP2438644A2 (en) * | 2009-06-04 | 2012-04-11 | International Business Machines Corporation | Vertical coplanar waveguide with tunable characteristic impedance, design structure and method of fabricating the same |
-
1996
- 1996-02-13 JP JP02554596A patent/JP3307212B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007011270A1 (en) * | 2005-07-15 | 2007-01-25 | Telefonaktiebolaget L M Ericsson (Publ) | An arrangement for peak-field suppression |
| JP2009501488A (ja) * | 2005-07-15 | 2009-01-15 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | ピーク電界抑制装置 |
| US8218283B2 (en) | 2005-07-15 | 2012-07-10 | Telefonaktiebolaget L M Ericsson (Publ) | Resistive films for electrode peak-field suppression |
| WO2009048095A1 (ja) * | 2007-10-09 | 2009-04-16 | Nec Corporation | 伝送線路を有する回路装置及びプリント回路基板 |
| EP2438644A2 (en) * | 2009-06-04 | 2012-04-11 | International Business Machines Corporation | Vertical coplanar waveguide with tunable characteristic impedance, design structure and method of fabricating the same |
| EP2438644A4 (en) * | 2009-06-04 | 2013-01-23 | Ibm | VERTICAL COPLANAR WAVE GUIDE WITH FINE ADJUSTABLE CHARACTER IMPEDANCE, DESIGN STRUCTURE AND MANUFACTURING METHOD THEREFOR |
| WO2012014493A1 (ja) * | 2010-07-30 | 2012-02-02 | 三洋電機株式会社 | 結合配線および回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3307212B2 (ja) | 2002-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10325281B4 (de) | Elektroakustisches Bauelement und Verfahren zur Herstellung | |
| ATE73961T1 (de) | Vorrichtung zur plasmabehandlung von substraten in einer durch hochfrequenz angeregten plasmaentladung. | |
| KR900003968A (ko) | 반도체 소자 제조 방법 | |
| JPH09219607A (ja) | 伝送線路 | |
| JP2000156626A (ja) | 圧電共振子及びその製造方法 | |
| WO2000008686A3 (de) | Substrat für hochspannungsmodule | |
| JP2530460B2 (ja) | 集積回路 | |
| JP3450926B2 (ja) | 誘電体フィルタ及びその周波数帯域幅の調整方法 | |
| JPH04294602A (ja) | マイクロ波回路基板 | |
| JPS598420A (ja) | 弾性表面波素子及びその製造方法 | |
| JPH0568102U (ja) | 積層基板 | |
| JP2738830B2 (ja) | 導波型光素子 | |
| JP2000138344A (ja) | 半導体装置 | |
| GB960257A (en) | Improvements in or relating to methods of manufacturing grid plates | |
| JPH1022299A (ja) | 半導体集積回路 | |
| JPH01112765A (ja) | 半導体装置 | |
| JPS63224402A (ja) | 伝送線路 | |
| JPH0529809A (ja) | 伝送線路 | |
| JPS60195976A (ja) | 薄膜電界効果トランジスタ | |
| JPS6060751A (ja) | 半導体集積回路 | |
| FR2613537A1 (fr) | Transistor a base permeable et procede de fabrication | |
| JPH0637567A (ja) | 厚み系水晶振動子の電極形成方法 | |
| JP2022114987A (ja) | 薄膜基板回路 | |
| JPS57132384A (en) | Semiconductor laser device and manufacture thereof | |
| JPS59181318A (ja) | 光導波路の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |