FR2613537A1 - Transistor a base permeable et procede de fabrication - Google Patents
Transistor a base permeable et procede de fabrication Download PDFInfo
- Publication number
- FR2613537A1 FR2613537A1 FR8704763A FR8704763A FR2613537A1 FR 2613537 A1 FR2613537 A1 FR 2613537A1 FR 8704763 A FR8704763 A FR 8704763A FR 8704763 A FR8704763 A FR 8704763A FR 2613537 A1 FR2613537 A1 FR 2613537A1
- Authority
- FR
- France
- Prior art keywords
- layer
- silicide
- silicon oxide
- silicon
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 title description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 230000005669 field effect Effects 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 34
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- 239000003870 refractory metal Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 229910008814 WSi2 Inorganic materials 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims 1
- 239000010941 cobalt Substances 0.000 claims 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 5
- 229910018999 CoSi2 Inorganic materials 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66416—Static induction transistors [SIT]
- H01L29/66424—Permeable base transistors [PBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
LA PRESENTE INVENTION CONCERNE UN TRANSISTOR A EFFET DE CHAMP A BASE PERMEABLE COMPRENANT, ENTERREE DANS UN MONOCRISTAL DE SILICIUM 11, 17, UNE PREMIERE GRILLE 13 FORMEE D'UN SANDWICH ISOLANTCONDUCTEURISOLANT, COMPRENANT EN OUTRE UNE DEUXIEME GRILLE 15 DE MEME STRUCTURE QUE LA PREMIERE, ACCOLEE A CELLE-CI ET DONT LES OUVERTURES SONT ALIGNEES AVEC CELLE DE LA PREMIERE GRILLE.
Description
TRANSISTOR A BASE PERMéABLE ET PROCEDE DE FABRICATION
La présente invention concerne de nouvelles structures de transistors à base perméable et leur procédé de fabrication.
La présente invention concerne de nouvelles structures de transistors à base perméable et leur procédé de fabrication.
Avec l'avénement récent des transistors à base perméable, à base en forme de grille métallique, ayant des structures telles que représentées en figure 1, comprenant un corps semiconducteur 1 à l'intérieur duquel est formée une grille 2 munie d'ouvertures et dont les faces opposées comprennent respectivement une électrode d'émetteur 3 et une électrode de collecteur 4 on arrive à une structure dont le fonctionnement théorique peut s'expliquer de façon très analogue à celui d'un tube électronique et dont les caractéristiques sont du type triode présentant notamment l'inconvénient d'une impédance de sortie faible.
Ainsi, on est tenté de se dire que si l'on formait une deuxième grille, on pourrait au lieu d'avoir un composant du type triode, avoir un composant du type pentode. On peut donc chercher à obtenir un composant tel qu'illustré très schématiquement en figure 2 comprenant à l'intérieur d'un corps semiconducteur 1 une première grille 2 et une deuxième grille 5. Ainsi, le courant entre les électrodes d'émetteur et de collecteur 3 et 4 pourrait être contrôlé à la façon d'une pentode. Néanmoins, de tels dispositifs n1 ont pas été fabriqués en pratique à défaut de technique satisfaisante pour y parvenir. En effet, dans un tube électronique telle qu'une pentode, les grilles sont constituées de treillis métallique et il n'y pas besoin qu'il y ait de correspondance entre les mailles des diverses grilles.Par contre, étant donné les dimensions en cause dans une structure de transistor à base perméable, pour arriver à obtenir un transistor du type pentode, il est nécessaire que les ouvertures des première et deuxième grilles soient en alignement en projection verticale.
Un aspect de la présente invention est d'avoir posé le problème énoncé ci-dessus et de prévoir un procédé de fabrication de transistor permettant d'atteindre ce résultat.
Pour atteindre ces objets ainsi que d'autres, la présente invention prévoit un transistor à base perméable comprenant; enterrées dans un monocristal de silicium, une première grille formée d'un sandwich isolant/conducteur/isolant et une deuxième grille de même structure que la première, accolée à celle-ci, et dont les ouvertures sont alignées avec celles de la première grille.
Selon un aspect de la présente invention, celle-ci prévoit un procédé de fabrication d'un transistor à effet de champ à partir d'un substrat de silicium monocristallin, comprenant les étapes successives suivantes : oxyder la surface du substrat du silicium pour former une première couche d'oxyde de silicium former sur la couche d'oxyde une couche d'un siliciure métallique réfractaire , oxyder la surface supérieure de la couche de silic-iure pour former une seconde couche d'oxyde de silicium ; former sur la seconde couche d'oxyde de silicium une seconde couche d'un siliciure métallique réfractaire , oxyder la surface supérieure de la seconde couche de siliciure pour former une troisième couche d'oxyde de silicium ; ouvrir des fenêtres selon la configuration de grilles souhaitées dans l'ensemble de la première couche d'oxyde de silicium, de la première couche de siliciure, de la deuxième couche d'oxyde de silicium, de la deuxième couche de siliciure et de la troisième couche d'oxyde de silicium ; former par épitaxie une deuxième couche de silicium monocristallin audessus de la grille et dans les fenêtres ouvertes dans cette grille.
Selon un autre aspect de la présente invention, celle-ci prévoit un procédé de fabrication d'un transistor à effet de champ à partir d'un substrat de silicium comprenant les étapes successives suivantes : oxyder la surface du substrat de silicium pour former une première couche d'oxyde de silicium ; former sur la première couche d'oxyde une couche d'un siliciure métallique réfractaire ; oxyder la surface supérieure de la couche de siliciure pour former une seconde couche d'oxyde de silicium ; former sur la seconde couche d'oxyde de silicium une seconde couche d'un siliciure métallique réfractaire ; ouvrir selon une configuration de grilles souhaitée les couches de siliciure et la seconde d'oxyde ; oxyder le siliciure métallique pour former une troisième couche isolante d'oxyde de silicium sur la surface de la seconde couche de siliciure et les faces latérales des première et seconde couches de siliciure ; attaquer la première couche d'oxyde thermique dans les ouvertures des grilles en laissant en place au moins en partie la troisième couche d'oxyde thermique , former par épitaxie au dessus des grilles et dans les ouvertures de ces grilles une deuxième couche de silicium.
Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles
la figure 1 représente une structure de transistor à base perméable décrite ci-dessus
la figure 2 représente très schématiquement une structure de transistor à base perméable à double grille décrite cidessus
les figures 3A à 3D représentent des étapes successives de fabrication d'un transistor à double grille selon la présente invention.
la figure 1 représente une structure de transistor à base perméable décrite ci-dessus
la figure 2 représente très schématiquement une structure de transistor à base perméable à double grille décrite cidessus
les figures 3A à 3D représentent des étapes successives de fabrication d'un transistor à double grille selon la présente invention.
Comme cela est usuel dans le domaine de la représentation des semiconducteurs, on notera que les épaisseurs et les dimensions latérales des diverses couches dans les figures ne sont pas tracées à l'échelle mais sont arbitrairement agrandies les unes par rapport aux autres pour faciliter la lisibilité des figures. De même, les figures représentent des parties de dispositifs qui seront généralement fabriqués par lots sur des tranches de grande dimension contenant une multitude de structures identiques répétées ou bien encore divers dispositifs dont certains du type décrit pour constituer des circuits intégrés.
Un premier mode de réalisation d'un transistor à effet de champ à double grille selon la présente invention va êtrU décrit en relation avec son procédé de fabrication illustré aux figures 3A à 3D.
La figure 3A représente une étape initiale de fabrication dans laquelle on forme, sur un substrat semiconducteur 11 de silicium, une couche 12 d'oxyde de silicium (SiO2) puis une couche 13 d'un siliciure métallique réfractaire, par exemple, du WSi2. La couche 12 de SiO2 est formée, par exemple, par oxydation thermique et peut avoir une épaisseur de l'ordre de 10 à 100 nm. La couche 13 de WSi2 est par exemple formée par pulvérisation cathodique et peut avoir une épaisseur de l'ordre de 30 à 200 nm.
Ensuite, comme le représente la figure 3B, on forme sur la couche 13 de WSi2 une deuxième couche d'oxyde de silicium 14, par exemple, par oxydation thermique selon une épaisseur de 10 à 100 nm. Pour faciliter la formation de cette deuxième couche, le siliciure de tungstène est de préférence sur-stoechiométrique, par exemple, WSi2,3. Sur cette deuxième couche d'oxyde de silicium 14 est déposée une deuxième couche de siliciure métallique réfractaire 15 analogue à la couche 13. Cette couche 15 est ensuite oxydée thermiquement, par exemple, pour former une couche d'oxyde 16 analogue aux couches d'oxyde 12 et 14.
Après quoi, comme le représente la figure 3C, des fenêtres sont ouvertes dans l'ensemble des couches 12 à 16 pour fournir une configuration de double grille souhaitée, par exemple une configuration en bandes parallèles, l'intervalle entre bandes pouvant être de l'ordre du micromètre ou moins et la largeur des bandes de l'ordre de 2 micromètres ou moins. Le dispositif est ensuite achevé, comme le représente la figure 3D en formant audessus des grilles et dans les ouvertures de ces grilles une couche de silicium 17 par croissance épitaxiale. Ensuite, des couches de métallisation 18 et 19 sont formées sur les deux faces du dispositif. Bien entendu, les divers procédés classiques de fabrication de semiconducteurs sont utilisés pour établir des contacts avec les grilles à partir de la face supérieure, pour assurer un contact ohmique entre les métallisations et les couches de silicium avec lesquelles elles sont en contact, etc..
Cette structure particulière du sandwich de grille présente notamment les avantages suivants
- le fait de choisir pour les couches isolantes inférieure, intermédiaire et supérieure des couches d'oxyde de silicium thermique, permet d'obtenir des couches de très bonne qualité et de très faible épaisseur comme l'indiquent les ordres de grandeur ci-dessus. Il en résulte que l'ensemble du sandwich pourra présenter une épaisseur totale très faible, petite devant la dimension des ouvertures de la grille. Notamment, on obtiendra une épaisseur de sandwich de grille inférieure aux deux tiers de la dimension des ouvertures de grille. Ceci favorisera le recouvrement épitaxial monocristallin de la surface supérieure de la grille. Ce recouvrement est également favorisé du fait que la couche isolante supérieure est une couche de silice thermique une telle couche présentant une bonne régularité.
- le fait de choisir pour les couches isolantes inférieure, intermédiaire et supérieure des couches d'oxyde de silicium thermique, permet d'obtenir des couches de très bonne qualité et de très faible épaisseur comme l'indiquent les ordres de grandeur ci-dessus. Il en résulte que l'ensemble du sandwich pourra présenter une épaisseur totale très faible, petite devant la dimension des ouvertures de la grille. Notamment, on obtiendra une épaisseur de sandwich de grille inférieure aux deux tiers de la dimension des ouvertures de grille. Ceci favorisera le recouvrement épitaxial monocristallin de la surface supérieure de la grille. Ce recouvrement est également favorisé du fait que la couche isolante supérieure est une couche de silice thermique une telle couche présentant une bonne régularité.
- le fait de choisir pour les conducteurs de grilles un siliciure métallique réfractaire tel que WSi2 ou CoSi2 entraîne au moins trois avantages. Le premier est que le siliciure réfractaire ne diffusera pas dans le silicium lors de l'épitaxie qui peut être effectuée à des températures s'élevant jusqu'à 1000 C. Le deuxième est que cela permet de former les oxydes thermiques susmentionnés au dessus des couches conductrices. Le troisième est qu'un siliciure métallique tel que CoSi2 présente un très bon accord épitaxique avec le silicium, le désaccord n'étant pas supérieur à 1,2 % pour CoSi2.
On pourrait imaginer diverses variantes de ce mode de fabrication. Par exemple, l'étape d'ouverture illustrée en figure 3C pourrait être réalisée avant l'étape de dépôt de la couche d'oxyde thermique 13, celle-ci étant formée seulement après l'ouverture, d'où il résulterait que les #faces latérales des grilles 13 et 15 seraient oxydées et donc complètement isolées du silicium et qu'il n'existerait pas de contacts latéraux de type
Schottky entre les conducteurs de grille 13 et 15 et la couche épitaxiale 17.
Schottky entre les conducteurs de grille 13 et 15 et la couche épitaxiale 17.
Dans les utilisations du dispositif, chacune des grilles sera connectée à un potentiel choisi par rapport au potentiel appliqué aux électrodes principales. Par exemple, la grille inférieure 13 servira d'électrode de commande tandis que la grille supérieure 15 sera commutée à une source de tension continue et servira d'écran électrostatique vis à vis de la tension appliquée à l'électrode principale supérieure 19. Le courant passant dans le canal sera alors presque uniquement déterminé par les potentiels appliqués aux grilles et à l'électrode principale inférieure et sera recueilli par l'électrode principale supérieure 19 d'où il résulte une forte impédance de sortie du dispositif.
Bien entendu, la présente invention est susceptible de nombreuses variantes qui apparaîtront à l'homme de l'art qui pourrs combiner la structure décrite ci-dessus, ainsi que les étapes de procédés selon la présente invention, à diverses structures et étapes classiques pour modifier cette structure dans des buts particuliers. D'autre part, alors que des structures à deux grilles ont été décrites, on pourrait augmenter le nombre de grilles superposées.
Claims (6)
1. Transistor à effet de champ à base perméable comprenant, enterrée dans un monocristal de silicium (11, 17), une première grille (13) formée d'un sandwich isolant/conducteur/isolant, caractérisé en ce qu'il comprend en outre au moins une deuxième grille (15) de même structure que la première, accolée à celle-ci, et dont les ouvertures sont alignées avec celles de la première grille.
2 Transistor à effet de champ selon la revendication 1, caractérisé en ce que lesdits sandwichs sont constitués d'un siliciure métallique réfractaire (13 , 15) isolé sur ces deux faces inférieure et supérieure par une couche de silicium thermique (12, 14 ; 14, 16).
3. Transistor à effet de champ selon l'une des revendications 1 ou 2, caractérisé en ce que le siliciure est choisi dans le groupe comprenant le siliciure de tungstène (WSi2) et le siliciure de cobalt (CoSi2).
4. Transistor à effet de champ selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les faces latérales des grilles sont également isolées.
5. Procédé de fabrication d'un transistor à effet de champ selon la revendication 1, à partir d'un substrat de silicium monocristallin (11), caractérisé en ce qu'il comprend les étapes successives suivantes
- oxyder thermiquement la surface du substrat du silicium pour former une première couche d'oxyde de silicium (12),
- former sur la première couche d'oxyde une couche d'un siliciure métallique réfractaire (13),
- oxyder thermiquement la surface supérieure de la couche de siliciure pour former une seconde couche d'oxyde de silicium (14)
- former sur la seconde couche d'oxyde de silicium une seconde couche d'un siliciure métallique réfractaire (15),
- oxyder thermiquement la surface supérieure de la seconde couche de siliciure pour former une troisième couche d'oxyde de silicium (16),
- ouvrir des fenêtres selon la configuration de grilles souhaitée dans l'ensemble de la première couche d'oxyde de silicium, de la première couche de siliciure, de la deuxième couche d'oxyde de silicium, de la deuxième couche de siliciure et de la troisième couche d'oxyde de silicium,
- former par épitaxie une deuxième couche de silicium monocristallin (17) au-dessus de la grille et dans les fenêtres ouvertes dans cette grille.
6. Procédé de fabrication d'un transistor à effet de champ selon la revendication 5, à partir d'un substrat de silicium, caractérisé en ce qu'il comprend les étapes successives suivantes
- oxyder thermiquement la surface du substrat de silicium pour former une première couche d'oxyde de silicium,
- former sur la première couche d'oxyde une couche d'un siliciure métallique réfractaire,
- oxyder thermiquement la surface supérieure de la couche de siliciure pour former une seconde couche d'oxyde de silicium,
- former sur la seconde couche d'oxyde de silicium une seconde couche d'un siliciure métallique réfractaire.
- former par épitaxie au dessus des grilles et dans les ouvertures de ces grilles une deuxième couche de silicium.
- attaquer la première couche d'oxyde thermique dans les ouvertures des grilles en laissant en place au moins en partie la troisième couche d'oxyde thermique,
- oxyder thermiquement le siliciure métallique pour former une troisième couche isolante d'oxyde de silicium sur la surface de la seconde couche de siliciure et les faces latérales des première et seconde couches de siliciure,
- ouvrir selon une configuration de grilles souhaitée les couches de siliciure et la seconde couche d'oxyde,
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8704763A FR2613537B1 (fr) | 1987-03-30 | 1987-03-30 | Transistor a base permeable et procede de fabrication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8704763A FR2613537B1 (fr) | 1987-03-30 | 1987-03-30 | Transistor a base permeable et procede de fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2613537A1 true FR2613537A1 (fr) | 1988-10-07 |
| FR2613537B1 FR2613537B1 (fr) | 1990-03-09 |
Family
ID=9349803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8704763A Expired - Lifetime FR2613537B1 (fr) | 1987-03-30 | 1987-03-30 | Transistor a base permeable et procede de fabrication |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2613537B1 (fr) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0465862A2 (fr) * | 1990-06-15 | 1992-01-15 | Forschungszentrum Jülich Gmbh | Transistor à base perméable et méthode de fabrication |
| US5155561A (en) * | 1988-01-05 | 1992-10-13 | Massachusetts Institute Of Technology | Permeable base transistor having an electrode configuration for heat dissipation |
| US5212404A (en) * | 1990-04-09 | 1993-05-18 | Fujitsu Limited | Semiconductor device having a vertical channel of carriers |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4160259A (en) * | 1976-12-27 | 1979-07-03 | Zaidan Hojin Handotai Kenkyu Shinkokai | Semiconductor device |
| EP0098111A2 (fr) * | 1982-06-24 | 1984-01-11 | Harris Semiconductor Patents, Inc. | Transistor à effet de champ à porte isolée et procédé pour sa fabrication |
| GB2122420A (en) * | 1982-06-24 | 1984-01-11 | Rca Corp | An IGFET and method for making an IGFET |
| EP0230840A1 (fr) * | 1985-10-29 | 1987-08-05 | ETAT FRANCAIS repr. par le Secrétaire d'Etat aux Postes et Télécomm. et à la Télédiffusion (CENT. NAT. D'ETUDES DES TELECOMM.) | Transistor à base perméable et procédés de fabrication |
-
1987
- 1987-03-30 FR FR8704763A patent/FR2613537B1/fr not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4160259A (en) * | 1976-12-27 | 1979-07-03 | Zaidan Hojin Handotai Kenkyu Shinkokai | Semiconductor device |
| EP0098111A2 (fr) * | 1982-06-24 | 1984-01-11 | Harris Semiconductor Patents, Inc. | Transistor à effet de champ à porte isolée et procédé pour sa fabrication |
| GB2122420A (en) * | 1982-06-24 | 1984-01-11 | Rca Corp | An IGFET and method for making an IGFET |
| EP0230840A1 (fr) * | 1985-10-29 | 1987-08-05 | ETAT FRANCAIS repr. par le Secrétaire d'Etat aux Postes et Télécomm. et à la Télédiffusion (CENT. NAT. D'ETUDES DES TELECOMM.) | Transistor à base perméable et procédés de fabrication |
Non-Patent Citations (4)
| Title |
|---|
| ELECTRONICS LETTERS, vol. 22, no. 13, 19 juin 1986, pages 699-700, Stevenage, Herts, GB; E. ROSENCHER et al.: "Si/CoSi2/Si permeable base transistor obtained by silicon molecular beam epitaxy over a CoSi2 grating" * |
| IEEE ELECTRON DEVICE LETTERS, vol. EDL-6, no. 6, juin 1985, pages 264-266, IEEE, New York, US; S. ADACHI et al.: "A new gate structure vertical-GaAs FET" * |
| SOLID STATE TECHNOLOGY, vol. 28, no. 9, septembre 1985, pages 181-185, Port Washington, New York, US; S.P. MURARKA: "Recent advances in silicide technology" * |
| THIN SOLID FILMS, vol. 140, no. 1, 16 juin 1986, pages 115-129, Elsevier Sequoia, Lausanne, CH; H. JIANG et al.: "Thermal oxidation of transition metal silicides" * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5155561A (en) * | 1988-01-05 | 1992-10-13 | Massachusetts Institute Of Technology | Permeable base transistor having an electrode configuration for heat dissipation |
| US5212404A (en) * | 1990-04-09 | 1993-05-18 | Fujitsu Limited | Semiconductor device having a vertical channel of carriers |
| US5296390A (en) * | 1990-04-09 | 1994-03-22 | Fujitsu Limited | Method for fabricating a semiconductor device having a vertical channel of carriers |
| EP0465862A2 (fr) * | 1990-06-15 | 1992-01-15 | Forschungszentrum Jülich Gmbh | Transistor à base perméable et méthode de fabrication |
| EP0465862A3 (en) * | 1990-06-15 | 1992-06-03 | Forschungszentrum Juelich Gmbh | Permeable base transistor and method of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2613537B1 (fr) | 1990-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0296997B1 (fr) | Structure de transistors MOS de puissance | |
| EP0078190B1 (fr) | Procédé de fabrication de résistances de forte valeur pour circuits intégrés | |
| EP0002165A1 (fr) | Procédé de fabrication d'une structure de conducteurs et application aux transistors à effet de champ | |
| JPS62257768A (ja) | Ｅｐｒｏｍセルの製造方法 | |
| TW200931667A (en) | Thin film transistor, active device array substrate and liquid crystal display panel | |
| EP0082783B1 (fr) | Procédé de fabrication de transistors en couches minces en silicium sur substrat isolant | |
| JPH1131820A (ja) | 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法 | |
| FR2693034A1 (fr) | Transistor à couche mince et son procédé de fabrication. | |
| FR2613537A1 (fr) | Transistor a base permeable et procede de fabrication | |
| JPS60160169A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| EP0414618A1 (fr) | Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication | |
| EP0230840B1 (fr) | Transistor à base perméable et procédés de fabrication | |
| EP0379449A1 (fr) | Procédé de fabrication de circuits intégrés | |
| US4498223A (en) | Method of fabrication of monolithic integrated circuit structure | |
| EP0949667A1 (fr) | Cellule mémoire électriquement programmable | |
| JPH065852A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| FR2760130A1 (fr) | Transistor mos a faible resistance de drain | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH08288563A (ja) | 超電導電界効果型素子およびその作製方法 | |
| JPH0332030A (ja) | 半導体装置の製造方法 | |
| FR2905519A1 (fr) | Procede de fabrication de circuit integre a transistors completement depletes et partiellement depletes | |
| JPH06132320A (ja) | 半導体集積回路 | |
| JPS62199052A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPH02211622A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |