JPH09213986A - 受光素子及びその製造方法 - Google Patents
受光素子及びその製造方法Info
- Publication number
- JPH09213986A JPH09213986A JP8015054A JP1505496A JPH09213986A JP H09213986 A JPH09213986 A JP H09213986A JP 8015054 A JP8015054 A JP 8015054A JP 1505496 A JP1505496 A JP 1505496A JP H09213986 A JPH09213986 A JP H09213986A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- stage
- stage transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高耐圧、高出力の受光素子を実現するため
に、ダーリントントランジスタの構造を受光素子に適用
しようとすると１チップ化できないという問題点があっ
た。 【解決手段】 光電変換部４と、光電変換部４によって
得られる光電流を増幅するダーリントン接続された初段
及び出力段のトランジスタ１、２とを有する受光素子に
おいて、ダーリントントランジスタの初段トランジスタ
１の増幅率よりも出力段トランジスタ２の増幅率を大き
くするとともに、出力段トランジスタ２のベースエミッ
タ間に暗電流抑制用の抵抗４を介挿してなることを特徴
とする。
に、ダーリントントランジスタの構造を受光素子に適用
しようとすると１チップ化できないという問題点があっ
た。 【解決手段】 光電変換部４と、光電変換部４によって
得られる光電流を増幅するダーリントン接続された初段
及び出力段のトランジスタ１、２とを有する受光素子に
おいて、ダーリントントランジスタの初段トランジスタ
１の増幅率よりも出力段トランジスタ２の増幅率を大き
くするとともに、出力段トランジスタ２のベースエミッ
タ間に暗電流抑制用の抵抗４を介挿してなることを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば光結合装置
等に使用される受光素子、特にダーリントントランジス
タ構成を有する受光素子及びその製造方法に関する。
等に使用される受光素子、特にダーリントントランジス
タ構成を有する受光素子及びその製造方法に関する。
【０００２】
【従来の技術】一般にトランジスタのコレクタ・エミッ
タ間降伏電圧は式（１）に示すように、ｈFEの増大に従
って低下する。
タ間降伏電圧は式（１）に示すように、ｈFEの増大に従
って低下する。
【０００３】
【数１】
【０００４】ここで、ＢＶCE0：コレクタ・エミッタ間
降伏電圧、ＢＶCB0：コレクタ・ベース間降伏電圧、ｈ
FE：直流電流増幅率、ｎ≒３〜６ これは、コレクタ・ベース接合で発生した暗電流がｈFE
増幅され、なだれ降伏過程を引き起こすためである。従
って、所定のコレクタ・エミッタ間降伏電圧を得るため
には、ｈFEをある程度の大きさに抑えなければならず出
力には限界がある。
降伏電圧、ＢＶCB0：コレクタ・ベース間降伏電圧、ｈ
FE：直流電流増幅率、ｎ≒３〜６ これは、コレクタ・ベース接合で発生した暗電流がｈFE
増幅され、なだれ降伏過程を引き起こすためである。従
って、所定のコレクタ・エミッタ間降伏電圧を得るため
には、ｈFEをある程度の大きさに抑えなければならず出
力には限界がある。
【０００５】そこで、出力を大きくとる方法の１つとし
てダーリントントランジスタが一般に用いられている
が、更に高出力、高耐圧を得るためには図８に示すよう
に、ベース・エミッタ間に抵抗を内蔵したダーリントン
トランジスタが用いられている。図８において、ＮＰＮ
タイプの初段トランジスタ１００と同じくＮＰＮタイプ
の出力段トランジスタ１０１とがダーリントン接続され
ている。そして、初段トランジスタ１００及び１０１の
それぞれのベース・エミッタ間に各々抵抗１０２及び１
０３が介挿されている。この構成は一般にパワートラン
ジスタ等に使用されている。
てダーリントントランジスタが一般に用いられている
が、更に高出力、高耐圧を得るためには図８に示すよう
に、ベース・エミッタ間に抵抗を内蔵したダーリントン
トランジスタが用いられている。図８において、ＮＰＮ
タイプの初段トランジスタ１００と同じくＮＰＮタイプ
の出力段トランジスタ１０１とがダーリントン接続され
ている。そして、初段トランジスタ１００及び１０１の
それぞれのベース・エミッタ間に各々抵抗１０２及び１
０３が介挿されている。この構成は一般にパワートラン
ジスタ等に使用されている。
【０００６】この図７の構成は、暗電流を抵抗１０２、
１０３を介してベース・エミッタ間に流すことにより、
暗電流がｈFE増幅されないようにして、ｈFEの増加によ
るコレクタ・エミッタ間降伏電圧の低下を防止するよう
にしたものである。
１０３を介してベース・エミッタ間に流すことにより、
暗電流がｈFE増幅されないようにして、ｈFEの増加によ
るコレクタ・エミッタ間降伏電圧の低下を防止するよう
にしたものである。
【０００７】
【発明が解決しようとする課題】ところで、上記ダーリ
ントントランジスタの構成を受光素子に適用しようとし
た場合、入力されるベース電流は内蔵フォトダイオード
にて発生する光電流となるが、光源の光量や受光部とな
るフォトダイオードの感度を考慮すると、少なくとも数
μＡのベース電流で初段トランジスタが駆動しなけれ
ば、その用途は非常に狭い範囲に限定されてしまう。
ントントランジスタの構成を受光素子に適用しようとし
た場合、入力されるベース電流は内蔵フォトダイオード
にて発生する光電流となるが、光源の光量や受光部とな
るフォトダイオードの感度を考慮すると、少なくとも数
μＡのベース電流で初段トランジスタが駆動しなけれ
ば、その用途は非常に狭い範囲に限定されてしまう。
【０００８】そこで、受光素子を、例えば数μＡ以上の
ベース電流が発生し得る条件下で使用するものとした場
合には、図８の構成ならば、初段トランジスタ１００の
ベース・エミッタ間のオン電圧が約０．５Ｖであること
から、初段トランジスタ１００におけるベース・エミッ
タ間の抵抗１０２は設計裕度を考慮すると、約１ＭΩ以
上の抵抗値にする必要があることになる。なお、出力段
のトランジスタ１０１におけるベース・エミッタ間の抵
抗１０３は、初段トランジスタ１００で光電流がｈFE倍
増幅されているので例えば数十ＫΩでよい。
ベース電流が発生し得る条件下で使用するものとした場
合には、図８の構成ならば、初段トランジスタ１００の
ベース・エミッタ間のオン電圧が約０．５Ｖであること
から、初段トランジスタ１００におけるベース・エミッ
タ間の抵抗１０２は設計裕度を考慮すると、約１ＭΩ以
上の抵抗値にする必要があることになる。なお、出力段
のトランジスタ１０１におけるベース・エミッタ間の抵
抗１０３は、初段トランジスタ１００で光電流がｈFE倍
増幅されているので例えば数十ＫΩでよい。
【０００９】ところで、初段トランジスタ１００で必要
とされる約１ＭΩのような高抵抗１０２を、通常のフォ
トトランジスタプロセスにて精度良く１チップ内蔵する
ことは、非常に困難である（非常に大きな面積を要して
しまう）。敢えて、この抵抗を設けようとしてもこの抵
抗を外付けせざるを得ず１チップ化はできない。
とされる約１ＭΩのような高抵抗１０２を、通常のフォ
トトランジスタプロセスにて精度良く１チップ内蔵する
ことは、非常に困難である（非常に大きな面積を要して
しまう）。敢えて、この抵抗を設けようとしてもこの抵
抗を外付けせざるを得ず１チップ化はできない。
【００１０】そこで、本発明の目的は、受光素子、特に
ダーリントントランジスタを受光素子に適用した構造に
おいて、高出力を有し、かつコレクタ・エミッタ間降伏
電圧を高く設定でき高耐圧が得られ、しかもベース・エ
ミッタ間に介挿する抵抗値を低く抑えられて内蔵抵抗と
することができる１チップ化可能な受光素子を実現する
ことにある。
ダーリントントランジスタを受光素子に適用した構造に
おいて、高出力を有し、かつコレクタ・エミッタ間降伏
電圧を高く設定でき高耐圧が得られ、しかもベース・エ
ミッタ間に介挿する抵抗値を低く抑えられて内蔵抵抗と
することができる１チップ化可能な受光素子を実現する
ことにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明の請求項１は、光電変換部と、該光電変換部に
よって得られる光電流を増幅するダーリントン接続され
た初段及び出力段のトランジスタと、を有する受光素子
において、前記ダーリントントランジスタの初段トラン
ジスタの増幅率よりも出力段トランジスタの増幅率を大
きくするとともに、前記出力段トランジスタのベースエ
ミッタ間に暗電流抑制用の抵抗を介挿してなることを特
徴とする。
に本発明の請求項１は、光電変換部と、該光電変換部に
よって得られる光電流を増幅するダーリントン接続され
た初段及び出力段のトランジスタと、を有する受光素子
において、前記ダーリントントランジスタの初段トラン
ジスタの増幅率よりも出力段トランジスタの増幅率を大
きくするとともに、前記出力段トランジスタのベースエ
ミッタ間に暗電流抑制用の抵抗を介挿してなることを特
徴とする。
【００１２】請求項２に記載の発明は、請求項１に記載
の受光素子において、前記各トランジスタの増幅率の差
異は、各トランジスタのベース領域への不純物の注入ド
ーズ量の差異によって設定されてなることを特徴とす
る。
の受光素子において、前記各トランジスタの増幅率の差
異は、各トランジスタのベース領域への不純物の注入ド
ーズ量の差異によって設定されてなることを特徴とす
る。
【００１３】請求項３に記載の発明は、本発明による受
光素子の製造方法であって、請求項１または２のいづれ
かに記載の受光素子の製造方法において、半導体基板上
に形成した酸化膜をマスクとして、前記初段及び出力段
の両トランジスタのベース領域に不純物をイオン注入す
る第１工程と、次いで前記出力段トランジスタのベース
領域をフォトレジストによって被覆し、不純物を前記初
段トランジスタのベース領域に選択的にイオン注入する
第２工程と、を含むことを特徴とする。
光素子の製造方法であって、請求項１または２のいづれ
かに記載の受光素子の製造方法において、半導体基板上
に形成した酸化膜をマスクとして、前記初段及び出力段
の両トランジスタのベース領域に不純物をイオン注入す
る第１工程と、次いで前記出力段トランジスタのベース
領域をフォトレジストによって被覆し、不純物を前記初
段トランジスタのベース領域に選択的にイオン注入する
第２工程と、を含むことを特徴とする。
【００１４】請求項４に記載の発明は、前記第１工程で
イオン注入する不純物のドーズ量を低ドーズ量とし、第
２工程でイオン注入する不純物のドーズ量を高ドーズ量
としてなることを特徴とする。
イオン注入する不純物のドーズ量を低ドーズ量とし、第
２工程でイオン注入する不純物のドーズ量を高ドーズ量
としてなることを特徴とする。
【００１５】以下、各請求項による作用を説明する。
【００１６】請求項１の発明によれば、出力段トランジ
スタのベース・エミッタ間にのみ暗電流抑制用抵抗が内
蔵されているため、受光素子としてのコレクタ・エミッ
タ降伏電圧は初段トランジスタの増幅率ｈFEで決定され
る。従って、初段トランジスタのｈFEを制御することに
より、所定のコレクタ・エミッタ間降伏電圧が得られ
る。ここで、初段トランジスタのｈFEを出力段トランジ
スタのｈFEよりも小さく設定しているので、コレクタ・
エミッタ間降伏電圧を大きくすることができる（高耐圧
化を図れる）。
スタのベース・エミッタ間にのみ暗電流抑制用抵抗が内
蔵されているため、受光素子としてのコレクタ・エミッ
タ降伏電圧は初段トランジスタの増幅率ｈFEで決定され
る。従って、初段トランジスタのｈFEを制御することに
より、所定のコレクタ・エミッタ間降伏電圧が得られ
る。ここで、初段トランジスタのｈFEを出力段トランジ
スタのｈFEよりも小さく設定しているので、コレクタ・
エミッタ間降伏電圧を大きくすることができる（高耐圧
化を図れる）。
【００１７】一方、コレクタ・エミッタ間降伏電圧に影
響を与えない出力段トランジスタ２のｈFEは逆に大きく
とっているので、ダーリントントランジスタとしてのｈ
FEは大きくできる（高出力化を図れる）。即ち、高出
力、高耐圧の受光チップを実現できる。
響を与えない出力段トランジスタ２のｈFEは逆に大きく
とっているので、ダーリントントランジスタとしてのｈ
FEは大きくできる（高出力化を図れる）。即ち、高出
力、高耐圧の受光チップを実現できる。
【００１８】請求項２のように、各トランジスタのベー
ス領域へのドーズ量を制御することにより、所望のｈFE
の値を精度よく得ることができる。
ス領域へのドーズ量を制御することにより、所望のｈFE
の値を精度よく得ることができる。
【００１９】請求項３によれば、従来の受光素子の製造
プロセスから大幅な変更を行う事なく、請求項１または
２の受光素子を得ることができる。
プロセスから大幅な変更を行う事なく、請求項１または
２の受光素子を得ることができる。
【００２０】請求項４によれば、出力段トランジスタの
増幅率／初段トランジスタの増幅率の比が大きくても、
その構成を容易に実現できる。
増幅率／初段トランジスタの増幅率の比が大きくても、
その構成を容易に実現できる。
【００２１】
【発明の実施の形態】本発明の特徴は、受光素子、特に
ダーリントントランジスタを受光素子に適用する構造に
おいて、高出力を有し、かつ初段トランジスタのｈFEを
小さく、出力段のトランジスタのｈFEを大きくするとと
もに、出力トランジスタにのみ暗電流抑制用の抵抗を内
蔵させることによって、コレクタ・エミッタ間降伏電圧
を高く設定でき高耐圧が得られ、しかも内蔵抵抗の抵抗
値を低く抑えることができるために１チップ化が可能な
受光素子を実現した点にある。
ダーリントントランジスタを受光素子に適用する構造に
おいて、高出力を有し、かつ初段トランジスタのｈFEを
小さく、出力段のトランジスタのｈFEを大きくするとと
もに、出力トランジスタにのみ暗電流抑制用の抵抗を内
蔵させることによって、コレクタ・エミッタ間降伏電圧
を高く設定でき高耐圧が得られ、しかも内蔵抵抗の抵抗
値を低く抑えることができるために１チップ化が可能な
受光素子を実現した点にある。
【００２２】以下、図面を参照して説明する。図１及び
図２はそれぞれ、本発明の一実施例によるダーリントン
フォトトランジスタチップの等価回路図及びそのチップ
略断面図である。
図２はそれぞれ、本発明の一実施例によるダーリントン
フォトトランジスタチップの等価回路図及びそのチップ
略断面図である。
【００２３】本実施例のダーリントンフォトトランジス
タチップ（以下、単に受光チップと記す）は、図１及び
図２に示すように、ＮＰＮタイプの初段トランジスタ１
と同じくＮＰＮタイプの出力段トランジスタ２とがダー
リントン接続されている。即ち、初段トランジスタ１の
コレクタ１１と出力段トランジスタ２のコレクタ２１と
が共通接続され、初段トランジスタ１のエミッタ１２が
出力段トランジスタ２のベース２２に接続されている。
そして、フォトダイオード３が初段トランジスタ１のコ
レクタ１１とベース１３との間に接続されており、拡散
抵抗４が出力段トランジスタ２のベース２２とエミッタ
２３との間に接続されている。
タチップ（以下、単に受光チップと記す）は、図１及び
図２に示すように、ＮＰＮタイプの初段トランジスタ１
と同じくＮＰＮタイプの出力段トランジスタ２とがダー
リントン接続されている。即ち、初段トランジスタ１の
コレクタ１１と出力段トランジスタ２のコレクタ２１と
が共通接続され、初段トランジスタ１のエミッタ１２が
出力段トランジスタ２のベース２２に接続されている。
そして、フォトダイオード３が初段トランジスタ１のコ
レクタ１１とベース１３との間に接続されており、拡散
抵抗４が出力段トランジスタ２のベース２２とエミッタ
２３との間に接続されている。
【００２４】なお、図１中、５はコレクタ電極、６は出
力段トランジスタ２のエミッタ電極、また、図２中、３
０は半導体基板、３１は酸化膜、３４はチャンネルスト
ッパー層である。
力段トランジスタ２のエミッタ電極、また、図２中、３
０は半導体基板、３１は酸化膜、３４はチャンネルスト
ッパー層である。
【００２５】ここで、出力段トランジスタ２の入力ベー
ス電流は初段トランジスタ１の増幅により数百μＡ程度
まで上げられる。従って、この拡散抵抗４の抵抗値とし
ては約１０ＫΩ〜数十ＫΩ程度でよい。この程度の抵抗
値であれば、通常のフォトトランジスタプロセスによる
拡散抵抗によって精度良く形成ができる。
ス電流は初段トランジスタ１の増幅により数百μＡ程度
まで上げられる。従って、この拡散抵抗４の抵抗値とし
ては約１０ＫΩ〜数十ＫΩ程度でよい。この程度の抵抗
値であれば、通常のフォトトランジスタプロセスによる
拡散抵抗によって精度良く形成ができる。
【００２６】そして、図１の等価回路では明らかではな
いが、後述するように初段トランジスタ１のベース
（層）１３よりも出力段トランジスタ２のベース（層）
２２の方が濃度が低く、従って、初段トランジスタ１の
ｈFEよりも出力段トランジスタ２のｈFEの方が大きくな
っている。
いが、後述するように初段トランジスタ１のベース
（層）１３よりも出力段トランジスタ２のベース（層）
２２の方が濃度が低く、従って、初段トランジスタ１の
ｈFEよりも出力段トランジスタ２のｈFEの方が大きくな
っている。
【００２７】本実施例のこのような構造によれば、出力
段トランジスタ２のベース・エミッタ間にのみ暗電流抑
制用の拡散抵抗４が内蔵されているため、受光チップと
してのコレクタ・エミッタ降伏電圧は初段トランジスタ
１のｈFEで決定される。従って、初段トランジスタ１の
ｈFEを制御することにより、所定のコレクタ・エミッタ
間降伏電圧が得られる。ここで、上述のように初段トラ
ンジスタ１のｈFEを小さく設定しているので、このコレ
クタ・エミッタ間降伏電圧を大きくすることができる。
段トランジスタ２のベース・エミッタ間にのみ暗電流抑
制用の拡散抵抗４が内蔵されているため、受光チップと
してのコレクタ・エミッタ降伏電圧は初段トランジスタ
１のｈFEで決定される。従って、初段トランジスタ１の
ｈFEを制御することにより、所定のコレクタ・エミッタ
間降伏電圧が得られる。ここで、上述のように初段トラ
ンジスタ１のｈFEを小さく設定しているので、このコレ
クタ・エミッタ間降伏電圧を大きくすることができる。
【００２８】一方、コレクタ・エミッタ間降伏電圧に影
響を与えない出力段トランジスタ２のｈFEは大きくとっ
ているので、ダーリントントランジスタとしてのｈFEを
大きくできる。即ち、高出力、高耐圧の受光チップが得
られる。
響を与えない出力段トランジスタ２のｈFEは大きくとっ
ているので、ダーリントントランジスタとしてのｈFEを
大きくできる。即ち、高出力、高耐圧の受光チップが得
られる。
【００２９】次に、図２の実施例の製造方法について説
明する。図３（ａ）乃至（ｅ）は本実施例の製造工程図
である。
明する。図３（ａ）乃至（ｅ）は本実施例の製造工程図
である。
【００３０】まず、図３（ａ）に示すように、Ｎ型基板
３０の表面に熱酸化法等により酸化膜３１を形成した
後、この酸化膜３１を選択的に除去する。
３０の表面に熱酸化法等により酸化膜３１を形成した
後、この酸化膜３１を選択的に除去する。
【００３１】次に図３（ｂ）に示すように、この酸化膜
３１をマスクとして、比較的低いドーズ量で、初段及び
出力段トランジスタのベース領域、フォトダイオードの
アノード及びカソード領域、拡散抵抗領域にボロン等の
Ｐ型不純物３２を選択的にイオン注入する。
３１をマスクとして、比較的低いドーズ量で、初段及び
出力段トランジスタのベース領域、フォトダイオードの
アノード及びカソード領域、拡散抵抗領域にボロン等の
Ｐ型不純物３２を選択的にイオン注入する。
【００３２】次に、図３（ｃ）に示すように、出力段ト
ランジスタのベース領域及び拡散抵抗領域をフォトレジ
スト３３で被覆し、比較的高いドーズ量でボロン等のＰ
型不純物３２の２回目のイオン注入を行う。この２回目
のイオン注入は、初段トランジスタのベース領域及びフ
ォトダイオードのアノード（カソード）領域に選択的に
イオン注入されることになる。
ランジスタのベース領域及び拡散抵抗領域をフォトレジ
スト３３で被覆し、比較的高いドーズ量でボロン等のＰ
型不純物３２の２回目のイオン注入を行う。この２回目
のイオン注入は、初段トランジスタのベース領域及びフ
ォトダイオードのアノード（カソード）領域に選択的に
イオン注入されることになる。
【００３３】次いで、フォトレジスト３３を除去した
後、熱拡散を行うことにより図３（ｄ）に示す構造を得
る。ここで、出力段トランジスタのベース層及び拡散抵
抗層（Ｐ部）の不純物濃度が初段トランジスタのベース
層及びフォトダイオードのアノード及びカソード層（Ｑ
部）の不純物濃度よりも低くなる。
後、熱拡散を行うことにより図３（ｄ）に示す構造を得
る。ここで、出力段トランジスタのベース層及び拡散抵
抗層（Ｐ部）の不純物濃度が初段トランジスタのベース
層及びフォトダイオードのアノード及びカソード層（Ｑ
部）の不純物濃度よりも低くなる。
【００３４】次に、リン等のＮ型不純物を熱拡散等によ
り拡散することで、初段、出力段トランジスタのエミッ
タ層チャンネルストッパー層３４を同時形成し、図３
（ｅ）の構造を得る。最後に、所要の電極を設けること
により図２に示した構造が得られる。
り拡散することで、初段、出力段トランジスタのエミッ
タ層チャンネルストッパー層３４を同時形成し、図３
（ｅ）の構造を得る。最後に、所要の電極を設けること
により図２に示した構造が得られる。
【００３５】なお、上記実施例では図３（ｂ）に示す工
程でのドーズ量を７×１０13ｃｍ-2、図３（ｃ）に示す
工程でのドーズ量を２．３×１０14ｃｍ-2とした。
程でのドーズ量を７×１０13ｃｍ-2、図３（ｃ）に示す
工程でのドーズ量を２．３×１０14ｃｍ-2とした。
【００３６】以上のように本発明の製造方法では、初段
トランジスタ１のベース領域１３への不純物のドーズ量
を、出力段トランジスタ２のベース領域２２への不純物
ドーズ量よりも大きくすることによって、出力トランジ
スタ４のｈFEの方を大きくしている。このように、ドー
ズ量を変えることによってトランジスタのｈFEを変えら
れることを図４を参照して説明する。
トランジスタ１のベース領域１３への不純物のドーズ量
を、出力段トランジスタ２のベース領域２２への不純物
ドーズ量よりも大きくすることによって、出力トランジ
スタ４のｈFEの方を大きくしている。このように、ドー
ズ量を変えることによってトランジスタのｈFEを変えら
れることを図４を参照して説明する。
【００３７】図４は、本発明者が実験した結果得た特性
図であって、図２と同構造の受光チップにおいて、初段
トランジスタ１のベース領域１３へのイオン注入ドーズ
量を一定にして、出力段トランジスタ２のベース領域２
２へのイオン注入ドーズ量を変えた場合の、両ドーズ量
の比（Ａ：初段トランジスタのベース領域へのドーズ量
／出力段トランジスタのベース領域へのドーズ量）と、
両トランジスタのｈFEの比（Ｂ：出力段トランジスタの
ｈFE／初段トランジスタのｈFE）との関係を示したもの
である。
図であって、図２と同構造の受光チップにおいて、初段
トランジスタ１のベース領域１３へのイオン注入ドーズ
量を一定にして、出力段トランジスタ２のベース領域２
２へのイオン注入ドーズ量を変えた場合の、両ドーズ量
の比（Ａ：初段トランジスタのベース領域へのドーズ量
／出力段トランジスタのベース領域へのドーズ量）と、
両トランジスタのｈFEの比（Ｂ：出力段トランジスタの
ｈFE／初段トランジスタのｈFE）との関係を示したもの
である。
【００３８】図４より明らかなように、初段／出力段の
各ベース領域へのイオン注入ドーズ量の比を変化させる
ことによって、出力段／初段のトランジスタｈFEの比を
変化させることができるのがわかる。
各ベース領域へのイオン注入ドーズ量の比を変化させる
ことによって、出力段／初段のトランジスタｈFEの比を
変化させることができるのがわかる。
【００３９】つまり、上記製造方法において、図３
（ｃ）に示す２回目のイオン注入の際のドーズ量、即
ち、初段トランジスタ１へのイオン注入ドーズ量を制御
することによってこの受光チップのｈFEを容易に制御す
ることができる。
（ｃ）に示す２回目のイオン注入の際のドーズ量、即
ち、初段トランジスタ１へのイオン注入ドーズ量を制御
することによってこの受光チップのｈFEを容易に制御す
ることができる。
【００４０】さらに、発明者は、上記出力段／初段のｈ
FEの比が大きい程、コレクタ・エミッタ間降伏電圧が大
きくなることを確認した。このこと、図５を参照して説
明する。図５は図４同様、発明者が確認した実験結果で
あって、出力段／初段のｈＦＥ（図４のＢ）をパラメー
ターとして、ダーリントントランジスタとしてのｈＦＥ
と初段トランジスタ１のコレクタ・エミッタ間降伏電圧
との関係を示したものである。図５より明らかなよう
に、初段トランジスタ１に比べて出力段トランジスタ２
のｈFEを大きくとる程、同じダーリントントランジスタ
のｈFEに対してコレクタ・エミッタ間降伏電圧が高くな
る。
FEの比が大きい程、コレクタ・エミッタ間降伏電圧が大
きくなることを確認した。このこと、図５を参照して説
明する。図５は図４同様、発明者が確認した実験結果で
あって、出力段／初段のｈＦＥ（図４のＢ）をパラメー
ターとして、ダーリントントランジスタとしてのｈＦＥ
と初段トランジスタ１のコレクタ・エミッタ間降伏電圧
との関係を示したものである。図５より明らかなよう
に、初段トランジスタ１に比べて出力段トランジスタ２
のｈFEを大きくとる程、同じダーリントントランジスタ
のｈFEに対してコレクタ・エミッタ間降伏電圧が高くな
る。
【００４１】即ち、初段トランジスタのｈFEを所定の値
にコントロールし、出力段トランジスタのｈFEを大きく
取ることによって、コレクタ・エミッタ間降伏電圧の値
を損なうことなく受光チップの高耐圧化を図れる。しか
も、本実施例の構造はダーリントントランジスタ構成を
とっており、出力段トランジスタのｈFEを大きくとって
いるので高出力化を図れる。
にコントロールし、出力段トランジスタのｈFEを大きく
取ることによって、コレクタ・エミッタ間降伏電圧の値
を損なうことなく受光チップの高耐圧化を図れる。しか
も、本実施例の構造はダーリントントランジスタ構成を
とっており、出力段トランジスタのｈFEを大きくとって
いるので高出力化を図れる。
【００４２】ところで、図１の回路構成において、ダー
リントントランジスタとしてのｈFEを求めれば、以下の
ような式になる。なお、説明を分かり易くするため図６
を参照して説明する（受光素子は省略している）。
リントントランジスタとしてのｈFEを求めれば、以下の
ような式になる。なお、説明を分かり易くするため図６
を参照して説明する（受光素子は省略している）。
【００４３】
【数２】
【００４４】ここで、ＩC及びＩBはそれぞれ、ｈFE測定
時のコレクタ及びベース電流、ｈFE1は初段トランジス
タのｈFE、ｈFE2は出力段トランジスタのｈFE（ベース
・エミッタ間に抵抗を内蔵していない時のｈFE）、ＲBE
は暗電流抑制用の内蔵抵抗の抵抗値、ＶBE2はｈFE測定
時の出力段トランジスタのベース・エミッタ間電圧（約
０．７Ｖ）である。
時のコレクタ及びベース電流、ｈFE1は初段トランジス
タのｈFE、ｈFE2は出力段トランジスタのｈFE（ベース
・エミッタ間に抵抗を内蔵していない時のｈFE）、ＲBE
は暗電流抑制用の内蔵抵抗の抵抗値、ＶBE2はｈFE測定
時の出力段トランジスタのベース・エミッタ間電圧（約
０．７Ｖ）である。
【００４５】従って、受光素子としての出力について
は、式（２）に基づくダーリントントランジスタとして
の出力が向上するような設定値を求め、且つ降伏電圧に
ついては上記に説明したように出力段／初段のｈFEを高
く設定することにより、高耐圧、高出力の受光素子を実
現できる。
は、式（２）に基づくダーリントントランジスタとして
の出力が向上するような設定値を求め、且つ降伏電圧に
ついては上記に説明したように出力段／初段のｈFEを高
く設定することにより、高耐圧、高出力の受光素子を実
現できる。
【００４６】具体的には、上記実施例では出力段／初段
のｈFEの値を５〜６にした。ここで、暗電流抑制用の抵
抗ＲBEの大きさは約２５ＫΩとした。これによって、耐
圧については従来構造の定格３４０Ｖを約３８０Ｖに高
耐圧化が図れ、出力については約２〜３倍に高出力化で
きた。
のｈFEの値を５〜６にした。ここで、暗電流抑制用の抵
抗ＲBEの大きさは約２５ＫΩとした。これによって、耐
圧については従来構造の定格３４０Ｖを約３８０Ｖに高
耐圧化が図れ、出力については約２〜３倍に高出力化で
きた。
【００４７】ところで、上記図１乃至図３で説明した実
施例はダーリントントランジスタがＮＰＮタイプのもの
であったが、ＰＮＰタイプのトランジスタに適用できる
ことは言うまでもない。その回路図を図６に示す。トラ
ンジスタタイプが異なることと、フォトダイオードの接
続方向が逆になっている他は、図１と同じである。
施例はダーリントントランジスタがＮＰＮタイプのもの
であったが、ＰＮＰタイプのトランジスタに適用できる
ことは言うまでもない。その回路図を図６に示す。トラ
ンジスタタイプが異なることと、フォトダイオードの接
続方向が逆になっている他は、図１と同じである。
【００４８】
【発明の効果】以上説明したように本発明によれば、出
力段トランジスタのベース・エミッタ間にのみ暗電流抑
制用抵抗が内蔵されているため、受光素子としてのコレ
クタ・エミッタ降伏電圧は初段トランジスタの増幅率ｈ
FEで決定される。従って、初段トランジスタのｈFEを制
御することにより、所定のコレクタ・エミッタ間降伏電
圧が得られる。ここで、初段トランジスタのｈFEを出力
段トランジスタよりも小さく設定しているので、コレク
タ・エミッタ間降伏電圧を大きくすることができる（高
耐圧化を図れる）。
力段トランジスタのベース・エミッタ間にのみ暗電流抑
制用抵抗が内蔵されているため、受光素子としてのコレ
クタ・エミッタ降伏電圧は初段トランジスタの増幅率ｈ
FEで決定される。従って、初段トランジスタのｈFEを制
御することにより、所定のコレクタ・エミッタ間降伏電
圧が得られる。ここで、初段トランジスタのｈFEを出力
段トランジスタよりも小さく設定しているので、コレク
タ・エミッタ間降伏電圧を大きくすることができる（高
耐圧化を図れる）。
【００４９】一方、コレクタ・エミッタ間降伏電圧に影
響を与えない出力段トランジスタ２のｈFEは逆に大きく
とっているので、ダーリントントランジスタとしてのｈ
FEは大きくできる（高出力化を図れる）。即ち、高出
力、高耐圧の受光チップを実現できる。
響を与えない出力段トランジスタ２のｈFEは逆に大きく
とっているので、ダーリントントランジスタとしてのｈ
FEは大きくできる（高出力化を図れる）。即ち、高出
力、高耐圧の受光チップを実現できる。
【００５０】さらに、暗電流抑制用抵抗は出力段トラン
ジスタに設けられているので、光電流は初段トランジス
タにて増幅されていることから、比較的小さい抵抗値で
よい。従って、通常のプロセスを使用して受光素子内に
作り込むことができ、１チップ化を容易に実現できる。
ジスタに設けられているので、光電流は初段トランジス
タにて増幅されていることから、比較的小さい抵抗値で
よい。従って、通常のプロセスを使用して受光素子内に
作り込むことができ、１チップ化を容易に実現できる。
【図１】本発明の一実施例による受光素子の等価回路図
である。
である。
【図２】図１の受光素子の具体的なチップ断面図であ
る。
る。
【図３】（ａ）乃至（ｅ）は、それぞれ本発明の一実施
例による受光素子の製造工程図である。
例による受光素子の製造工程図である。
【図４】図２の構造におけるドーズ量とｈFEとの関係を
示した特性図である。
示した特性図である。
【図５】図２の構造におけるダーリントントランジスタ
のｈFEと初段トランジスタのコレクタ・エミッタ間降伏
電圧との関係を示した特性図である。
のｈFEと初段トランジスタのコレクタ・エミッタ間降伏
電圧との関係を示した特性図である。
【図６】図１の実施例の出力を説明するための回路図で
ある。
ある。
【図７】本発明の他の実施例による受光素子の等価回路
図である。
図である。
【図８】従来の一般的なダーリントントランジスタの回
路図である。
路図である。
１ 初段トランジスタ ２ 初段段トランジスタ ３ 光電変換部 ４ 暗電流抑制用抵抗 １３ 初段トランジスタのベース領域 ２２ 出力段トランジスタのベース領域
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/78
Claims (4)
- 【請求項１】 光電変換部と、該光電変換部によって得
られる光電流を増幅するダーリントン接続された初段及
び出力段のトランジスタと、を有する受光素子におい
て、 前記ダーリントントランジスタの初段トランジスタの増
幅率よりも出力段トランジスタの増幅率を大きくすると
ともに、前記出力段トランジスタのベースエミッタ間に
暗電流抑制用の抵抗を介挿してなることを特徴とする受
光素子。 - 【請求項２】 請求項１に記載の受光素子において、前
記各トランジスタの増幅率の差異は、各トランジスタの
ベース領域への不純物の注入ドーズ量の差異によって設
定されてなることを特徴とする受光素子。 - 【請求項３】 請求項１または２のいづれかに記載の受
光素子の製造方法において、半導体基板上に形成した酸
化膜をマスクとして、前記初段及び出力段の両トランジ
スタのベース領域に不純物をイオン注入する第１工程
と、 次いで前記出力段トランジスタのベース領域をフォトレ
ジストによって被覆し、不純物を前記初段トランジスタ
のベース領域に選択的にイオン注入する第２工程と、を
含むことを特徴とする受光素子の製造方法。 - 【請求項４】 前記第１工程でイオン注入する不純物の
ドーズ量を低ドーズ量とし、第２工程でイオン注入する
不純物のドーズ量を高ドーズ量としてなることを特徴と
する請求項３に記載の受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01505496A JP3192366B2 (ja) | 1996-01-31 | 1996-01-31 | 受光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01505496A JP3192366B2 (ja) | 1996-01-31 | 1996-01-31 | 受光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213986A true JPH09213986A (ja) | 1997-08-15 |
| JP3192366B2 JP3192366B2 (ja) | 2001-07-23 |
Family
ID=11878132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01505496A Expired - Fee Related JP3192366B2 (ja) | 1996-01-31 | 1996-01-31 | 受光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192366B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0959502A2 (en) * | 1998-05-19 | 1999-11-24 | Hewlett-Packard Company | Photodetector |
| KR100745970B1 (ko) * | 2000-12-29 | 2007-08-02 | 매그나칩 반도체 유한회사 | 달링톤 회로 및 그의 레이 아웃 방법 |
| JP2008541275A (ja) * | 2005-05-13 | 2008-11-20 | クリー インコーポレイテッド | 光起動ワイドバンドギャップバイポーラパワースイッチングデバイスおよび回路 |
| WO2012124760A1 (ja) * | 2011-03-17 | 2012-09-20 | 独立行政法人産業技術総合研究所 | ゲイン可変方法、ゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、読み出し方法、および、回路 |
| JP2013225847A (ja) * | 2012-03-19 | 2013-10-31 | National Institute Of Advanced Industrial & Technology | 増幅形光電変換素子のゲイン可変方法、およびゲイン可変光電変換素子 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101914502B1 (ko) * | 2017-05-24 | 2018-12-28 | 주식회사 경동테크 | 단선 검출 plc 제어 입력장치 |
-
1996
- 1996-01-31 JP JP01505496A patent/JP3192366B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0959502A2 (en) * | 1998-05-19 | 1999-11-24 | Hewlett-Packard Company | Photodetector |
| EP0959502A3 (en) * | 1998-05-19 | 2001-08-08 | Agilent Technologies Inc. a Delaware Corporation | Photodetector |
| KR100745970B1 (ko) * | 2000-12-29 | 2007-08-02 | 매그나칩 반도체 유한회사 | 달링톤 회로 및 그의 레이 아웃 방법 |
| JP2008541275A (ja) * | 2005-05-13 | 2008-11-20 | クリー インコーポレイテッド | 光起動ワイドバンドギャップバイポーラパワースイッチングデバイスおよび回路 |
| WO2012124760A1 (ja) * | 2011-03-17 | 2012-09-20 | 独立行政法人産業技術総合研究所 | ゲイン可変方法、ゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、読み出し方法、および、回路 |
| JP5807925B2 (ja) * | 2011-03-17 | 2015-11-10 | 国立研究開発法人産業技術総合研究所 | ゲイン可変方法、ゲイン可変光電変換素子、ゲイン可変光電変換セル、ゲイン可変光電変換アレイ、読み出し方法、および、回路 |
| US9641782B2 (en) | 2011-03-17 | 2017-05-02 | National Institute Of Advanced Industrial Science And Technology | Method of varying gain, variable gain photoelectric conversion device, variable gain photoelectric conversion cell, variable gain photoelectric conversion array, method of reading out thereof, and circuit thereof |
| JP2013225847A (ja) * | 2012-03-19 | 2013-10-31 | National Institute Of Advanced Industrial & Technology | 増幅形光電変換素子のゲイン可変方法、およびゲイン可変光電変換素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3192366B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5087830A (en) | Start circuit for a bandgap reference cell | |
| US20020079554A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US20020079555A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US20020079538A1 (en) | Scr-type electrostatic discharge protection circuit | |
| US5274267A (en) | Bipolar transistor with low extrinsic base resistance and low noise | |
| JP3192366B2 (ja) | 受光素子及びその製造方法 | |
| GB2142778A (en) | Integrated overload protection circuit | |
| JPH05129532A (ja) | 逆電圧保護回路を具えたパワー半導体装置 | |
| JPH04297062A (ja) | 半導体装置とその製造方法 | |
| KR940004453B1 (ko) | 반도체장치 | |
| US4491743A (en) | Voltage translator | |
| US5021859A (en) | High-frequency amplifying semiconductor device | |
| GB1488958A (en) | Fast switching darlington circuit | |
| KR20020053031A (ko) | 과전압 방지 | |
| JP2827397B2 (ja) | 半導体光位置検出装置 | |
| JP3128885B2 (ja) | 半導体装置 | |
| US6885082B2 (en) | Semiconductor device with built in zener diode and resistor | |
| US5986290A (en) | Silicon controlled rectifier with reduced substrate current | |
| US20100200734A1 (en) | Power supply circuit and optical receiving circuit | |
| JPH0582828A (ja) | フオトトランジスタ | |
| KR100348700B1 (ko) | 광소자 및 그 제조방법 | |
| KR19990065744A (ko) | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 | |
| JPH04146660A (ja) | 入出力保護素子及びその製造方法 | |
| JPH0269980A (ja) | フォトダイオードバイアス回路 | |
| JP3047063B2 (ja) | フォトダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |