JPH09213750A - フィルム回路とその製造方法 - Google Patents
フィルム回路とその製造方法Info
- Publication number
- JPH09213750A JPH09213750A JP8019733A JP1973396A JPH09213750A JP H09213750 A JPH09213750 A JP H09213750A JP 8019733 A JP8019733 A JP 8019733A JP 1973396 A JP1973396 A JP 1973396A JP H09213750 A JPH09213750 A JP H09213750A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- film circuit
- film
- ring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 絶縁性フィルム２と、その少なくとも一
方の主面に半導体素子４の電極５と他の電子部品との間
を電気的に接続する複数の配線膜（リード）３とからな
るフィルム回路１において、半導体素子４上にフィルム
回路１を載置するだけで半導体素子４を囲繞するリング
８の半導体素子４に対する位置合わせができるように
し、延いては半導体装置の組立工数を低減することがで
きるようにする。 【解決手段】 各配線膜３と電極にて電気的に接続され
る半導体素子４を囲繞する補強用リング８を吊り部１０
を介して一体に設ける。該フィルム回路１は、三層以上
の積層板をベースとし一方の側にインナーリードを形成
し他方の側の表面層によりアウターリードを形成するリ
ードフレーム形成技術を応用して例えばアウターリード
の代わりにリングを形成することによりつくる。
方の主面に半導体素子４の電極５と他の電子部品との間
を電気的に接続する複数の配線膜（リード）３とからな
るフィルム回路１において、半導体素子４上にフィルム
回路１を載置するだけで半導体素子４を囲繞するリング
８の半導体素子４に対する位置合わせができるように
し、延いては半導体装置の組立工数を低減することがで
きるようにする。 【解決手段】 各配線膜３と電極にて電気的に接続され
る半導体素子４を囲繞する補強用リング８を吊り部１０
を介して一体に設ける。該フィルム回路１は、三層以上
の積層板をベースとし一方の側にインナーリードを形成
し他方の側の表面層によりアウターリードを形成するリ
ードフレーム形成技術を応用して例えばアウターリード
の代わりにリングを形成することによりつくる。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁性フィルム
と、その少なくとも一方の主面に形成され半導体素子の
電極と他の電子部品との間を電気的に接続する複数の配
線膜とからなるフィルム回路とその製造方法に関する。
と、その少なくとも一方の主面に形成され半導体素子の
電極と他の電子部品との間を電気的に接続する複数の配
線膜とからなるフィルム回路とその製造方法に関する。
【０００２】
【従来の技術】半導体装置として、半導体素子上に、そ
の電極と一端部にて接続されるリードを絶縁性フィルム
の一方の面側に形成し更にリードの他端部に接続された
外部端子を該絶縁性フィルムの他方の面側に形成したフ
ィルム回路を載置し、そして、半導体素子の外側にそれ
を囲繞する補強用外形リングを形成したものがある。
の電極と一端部にて接続されるリードを絶縁性フィルム
の一方の面側に形成し更にリードの他端部に接続された
外部端子を該絶縁性フィルムの他方の面側に形成したフ
ィルム回路を載置し、そして、半導体素子の外側にそれ
を囲繞する補強用外形リングを形成したものがある。
【０００３】図８はそのような半導体装置の一例を示す
断面図である。
断面図である。
【０００４】図面において、１はフィルム回路、２は絶
縁性フィルム、３はリード（配線膜）で、その一端３ａ
は半導体素子４の例えばアルミニウムからなる電極パッ
ド５に接続され、他端３ｂには上記絶縁性フィルム２の
反半導体素子側に孔を通してボール状の外部端子６が形
成されている。
縁性フィルム、３はリード（配線膜）で、その一端３ａ
は半導体素子４の例えばアルミニウムからなる電極パッ
ド５に接続され、他端３ｂには上記絶縁性フィルム２の
反半導体素子側に孔を通してボール状の外部端子６が形
成されている。
【０００５】上記フィルム回路１は例えばシリコングリ
ス等の緩衝材７を介して半導体素子４上に載置されてい
る。８は半導体素子４を囲繞する補強用外形リングであ
り、従来においては液状エポキシ樹脂やシリコーン樹脂
からなる封止剤９により半導体素子４との間が封止され
且つ固定されていた。
ス等の緩衝材７を介して半導体素子４上に載置されてい
る。８は半導体素子４を囲繞する補強用外形リングであ
り、従来においては液状エポキシ樹脂やシリコーン樹脂
からなる封止剤９により半導体素子４との間が封止され
且つ固定されていた。
【０００６】
【発明が解決しようとする課題】ところで、従来におい
ては、半導体素子４の周りにそれを囲繞する外形リング
８を配置し、該外形リング８と半導体素子４との位置合
わせをしたうえでその間に封止剤９を充填することが不
可欠であり、その位置合わせをする工程が必要であるこ
とが半導体装置の組立工数の低減を妨げる要因になって
いた。これは当然に半導体装置の低価格化を阻害する要
因になる。
ては、半導体素子４の周りにそれを囲繞する外形リング
８を配置し、該外形リング８と半導体素子４との位置合
わせをしたうえでその間に封止剤９を充填することが不
可欠であり、その位置合わせをする工程が必要であるこ
とが半導体装置の組立工数の低減を妨げる要因になって
いた。これは当然に半導体装置の低価格化を阻害する要
因になる。
【０００７】本発明はこのような問題点を解決すべく為
されたものであり、半導体素子上にフィルム回路を載置
するだけで半導体素子を囲繞するリングの半導体素子に
対する位置合わせができ、延いては半導体装置の組立工
数を低減することのできる新規なフィルム回路と、その
製造方法を提供することを目的とする。
されたものであり、半導体素子上にフィルム回路を載置
するだけで半導体素子を囲繞するリングの半導体素子に
対する位置合わせができ、延いては半導体装置の組立工
数を低減することのできる新規なフィルム回路と、その
製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１のフィルム回路
は、フィルム回路主部に半導体素子を囲繞するリングを
吊り部を介して一体に設けたことを特徴とする。
は、フィルム回路主部に半導体素子を囲繞するリングを
吊り部を介して一体に設けたことを特徴とする。
【０００９】従って、請求項１のフィルム回路によれ
ば、フィルム回路にリングが一体に取り付けられている
ので、単にフィルム回路を半導体素子上に載置するだけ
でリングが半導体素子に対して位置決めされ、半導体素
子に対して所定の位置関係でリングを設けるためだけの
特別の工程を設ける必要がない。
ば、フィルム回路にリングが一体に取り付けられている
ので、単にフィルム回路を半導体素子上に載置するだけ
でリングが半導体素子に対して位置決めされ、半導体素
子に対して所定の位置関係でリングを設けるためだけの
特別の工程を設ける必要がない。
【００１０】依って、半導体装置の組立工数の低減を図
り、延いては半導体装置の製造価格の低減を図ることが
可能になる。
り、延いては半導体装置の製造価格の低減を図ることが
可能になる。
【００１１】請求項２又は３のフィルム回路の製造方法
は、請求項１記載のフィルム回路を製造する方法であっ
て、三層以上の積層板の一方の表面側にその表面層自身
によりあるいは該表面層上に形成した別の金属層により
配線膜及び吊り部あるいはその他にリングを形成すると
共に、絶縁性フィルムを形成し、上記積層板に対するそ
れを貫通する選択的エッチングと、該積層板の他方の表
面側の層に対する選択エッチングにより該層からなるリ
ングを形成し、あるいは既に上記配線膜と共にリングを
形成した場合には単に不要部分を除去することを特徴と
する。
は、請求項１記載のフィルム回路を製造する方法であっ
て、三層以上の積層板の一方の表面側にその表面層自身
によりあるいは該表面層上に形成した別の金属層により
配線膜及び吊り部あるいはその他にリングを形成すると
共に、絶縁性フィルムを形成し、上記積層板に対するそ
れを貫通する選択的エッチングと、該積層板の他方の表
面側の層に対する選択エッチングにより該層からなるリ
ングを形成し、あるいは既に上記配線膜と共にリングを
形成した場合には単に不要部分を除去することを特徴と
する。
【００１２】請求項２又は３の製造方法によれば、三層
以上の積層板をベースとし、一方の側にインナーリード
を形成し、他方の側の表面層によりアウターリードを形
成するリードフレーム形成技術を応用してアウターリー
ドの代わりにリングを形成することによりあるいはイン
ナーリードと同じ層によりリングを形成することにより
リング付きフィルム回路を得ることができ、既に開発済
みのリードフレーム製造技術をそのまま利用して簡単に
請求項１記載のフィルム回路を得ることができる。
以上の積層板をベースとし、一方の側にインナーリード
を形成し、他方の側の表面層によりアウターリードを形
成するリードフレーム形成技術を応用してアウターリー
ドの代わりにリングを形成することによりあるいはイン
ナーリードと同じ層によりリングを形成することにより
リング付きフィルム回路を得ることができ、既に開発済
みのリードフレーム製造技術をそのまま利用して簡単に
請求項１記載のフィルム回路を得ることができる。
【００１３】
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。
従って詳細に説明する。
【００１４】図１（Ａ）、（Ｂ）は本発明の第１の実施
の形態を示すもので、（Ａ）は平面図、（Ｂ）は（Ａ）
のＢ−Ｂ線視拡大断面図である。
の形態を示すもので、（Ａ）は平面図、（Ｂ）は（Ａ）
のＢ−Ｂ線視拡大断面図である。
【００１５】図面において、１はフィルム回路、２は絶
縁性フィルムで、フィルム回路１のベースを成す。３、
３、・・・は絶縁性フィルム２の一方の側（下側）に形
成されたリード（配線膜）で、その先端部３ａが半導体
素子（４）の電極パッド（５）に接続されることにな
る。該リード３、３、・・・は形成しようとするパター
ンに対してネガのパターンを有するレジストをマスクと
して例えば銅あるいはニッケル等の金属を形成すること
により形成される。
縁性フィルムで、フィルム回路１のベースを成す。３、
３、・・・は絶縁性フィルム２の一方の側（下側）に形
成されたリード（配線膜）で、その先端部３ａが半導体
素子（４）の電極パッド（５）に接続されることにな
る。該リード３、３、・・・は形成しようとするパター
ンに対してネガのパターンを有するレジストをマスクと
して例えば銅あるいはニッケル等の金属を形成すること
により形成される。
【００１６】６、６、・・・は各リード３、３、・・・
の半導体素子（４）の電極パッド（５）と接続される側
の反対側の端部３ｂ、３ｂ、・・・上に形成されたボー
ル状の外部端子で、例えばニッケル及び半田あるいは金
等からなり、上記ベース（絶縁性フィルム）２の反半導
体素子側の面に形成され、ベース２の孔を通してリード
３の端部３ｂに接続されている。
の半導体素子（４）の電極パッド（５）と接続される側
の反対側の端部３ｂ、３ｂ、・・・上に形成されたボー
ル状の外部端子で、例えばニッケル及び半田あるいは金
等からなり、上記ベース（絶縁性フィルム）２の反半導
体素子側の面に形成され、ベース２の孔を通してリード
３の端部３ｂに接続されている。
【００１７】８は半導体素子（４）を囲繞する補強用外
形リングで、吊り部１０、１０、１０、１０を介してフ
ィルム回路主部の外側に一体に形成されており、例えば
銅、アルミニウム、銅、ニッケル等からなる積層構造を
有している。一方、吊り部１０、１０、１０、１０はリ
ード３、３、・・・と同じ層からなり、従って、例えば
銅あるいはニッケルからなる。
形リングで、吊り部１０、１０、１０、１０を介してフ
ィルム回路主部の外側に一体に形成されており、例えば
銅、アルミニウム、銅、ニッケル等からなる積層構造を
有している。一方、吊り部１０、１０、１０、１０はリ
ード３、３、・・・と同じ層からなり、従って、例えば
銅あるいはニッケルからなる。
【００１８】本フィルム回路は、図１に示したように、
フィルム回路主部１５の外側部分に吊り部１０、１０、
１０、１０を介して外形リング８が一体に形成されてい
るので、図２に示すように、単にフィルム回路１を半導
体素子４上に載置するだけでリング８が半導体素子４に
対して位置決めされる。従って、半導体素子４に対して
所定の位置関係でリング８を設けるためだけの特別の工
程を設ける必要がない。
フィルム回路主部１５の外側部分に吊り部１０、１０、
１０、１０を介して外形リング８が一体に形成されてい
るので、図２に示すように、単にフィルム回路１を半導
体素子４上に載置するだけでリング８が半導体素子４に
対して位置決めされる。従って、半導体素子４に対して
所定の位置関係でリング８を設けるためだけの特別の工
程を設ける必要がない。
【００１９】依って、半導体装置の組立工数の低減を図
り、延いては半導体装置の製造価格の低減を図ることが
可能になる。
り、延いては半導体装置の製造価格の低減を図ることが
可能になる。
【００２０】尚、図２において、４は半導体素子、５は
その電極パッド、７は例えばシリコングリスからなる緩
衝剤で、フィルム回路１・半導体素子４間に介在せしめ
られる。９は外形リング８・半導体素子４間及び外形リ
ング８・フィルム回路１間を封止し固定する封止剤であ
る。
その電極パッド、７は例えばシリコングリスからなる緩
衝剤で、フィルム回路１・半導体素子４間に介在せしめ
られる。９は外形リング８・半導体素子４間及び外形リ
ング８・フィルム回路１間を封止し固定する封止剤であ
る。
【００２１】次に、本発明に係るフィルム回路１の製造
方法について図３（Ａ）乃至（Ｈ）に従って工程順に説
明する。本製造方法は、三層構造の金属積層板をベース
として一方の側にアウターリードを、他方の側にインナ
ーリードを形成するリードフレーム製造技術（特開平７
−２１１８３４号公報、特開平７−１４７３６４号公報
に紹介された技術はこのリードフレーム製造技術を使用
している。）を応用したものであり、インナーリードの
代わりにフィルム回路１のリード３、３、・・・及び吊
り部１０、１０、１０、１０を、アウターリードの代わ
りに外形リング８を形成することが大きな特徴である。
方法について図３（Ａ）乃至（Ｈ）に従って工程順に説
明する。本製造方法は、三層構造の金属積層板をベース
として一方の側にアウターリードを、他方の側にインナ
ーリードを形成するリードフレーム製造技術（特開平７
−２１１８３４号公報、特開平７−１４７３６４号公報
に紹介された技術はこのリードフレーム製造技術を使用
している。）を応用したものであり、インナーリードの
代わりにフィルム回路１のリード３、３、・・・及び吊
り部１０、１０、１０、１０を、アウターリードの代わ
りに外形リング８を形成することが大きな特徴である。
【００２２】（Ａ）先ず、図３（Ａ）に示すように、三
層構造の金属積層板１１を用意する。該積層板１１は、
リング８となる厚さ例えば１５０μｍの銅層１２と、エ
ッチングストッパとしての役割を担う厚さ例えば３μｍ
のアルミニウム層１３と、厚さ例えば２μｍの銅あるい
はニッケルからなるメッキ下地層１４を積層したもので
ある。
層構造の金属積層板１１を用意する。該積層板１１は、
リング８となる厚さ例えば１５０μｍの銅層１２と、エ
ッチングストッパとしての役割を担う厚さ例えば３μｍ
のアルミニウム層１３と、厚さ例えば２μｍの銅あるい
はニッケルからなるメッキ下地層１４を積層したもので
ある。
【００２３】（Ｂ）次に、図３（Ｂ）に示すように、上
記メッキ下地層１４上にリード３、３、・・・及び吊り
部１０、１０、１０、１０を形成する。該リード３、
３、・・・及び吊り部１０、１０、１０、１０は、それ
の形成すべきパターンに対してネガのパターンのレジス
トを塗布し、該レジストをマスクとして層１４を下地と
して銅（あるいはニッケル）メッキ（メッキ厚さ例えば
３０μｍ）することにより形成することができる。
記メッキ下地層１４上にリード３、３、・・・及び吊り
部１０、１０、１０、１０を形成する。該リード３、
３、・・・及び吊り部１０、１０、１０、１０は、それ
の形成すべきパターンに対してネガのパターンのレジス
トを塗布し、該レジストをマスクとして層１４を下地と
して銅（あるいはニッケル）メッキ（メッキ厚さ例えば
３０μｍ）することにより形成することができる。
【００２４】（Ｃ）次に、図３（Ｃ）に示すように、金
属積層板１１に対してそれを貫通するエッチングを両面
から選択的に行うことにより複数のフィルム回路が一体
に連結されたリードフレーム形状に成形する。（Ｄ）次
に、図３（Ｄ）に示すように、上記積層板１１のリード
形成面側の表面に絶縁フィルム２を選択的に形成する。 （Ｅ）次に、図３（Ｅ）に示すように、上記リード３、
３、・・・表面に上記絶縁性フィルム２をマスクとして
外部端子となる半田ボール６、６、・・・を形成する。
該半田ボール６、６、・・・はニッケルメッキ（厚さ例
えば８０μｍ）及び半田若しくは金メッキ（厚さ例えば
３０μｍ）により形成される。
属積層板１１に対してそれを貫通するエッチングを両面
から選択的に行うことにより複数のフィルム回路が一体
に連結されたリードフレーム形状に成形する。（Ｄ）次
に、図３（Ｄ）に示すように、上記積層板１１のリード
形成面側の表面に絶縁フィルム２を選択的に形成する。 （Ｅ）次に、図３（Ｅ）に示すように、上記リード３、
３、・・・表面に上記絶縁性フィルム２をマスクとして
外部端子となる半田ボール６、６、・・・を形成する。
該半田ボール６、６、・・・はニッケルメッキ（厚さ例
えば８０μｍ）及び半田若しくは金メッキ（厚さ例えば
３０μｍ）により形成される。
【００２５】（Ｆ）次に、図３（Ｆ）に示すように、積
層板１１の裏面側に位置する厚い銅層１２の外形リング
となる部分８よりも内側を裏面側からの選択的エッチン
グにより除去する。なお、このときアルミニウム層１３
がエッチングストッパとなる。この段階では、該アルミ
ニウム層１３は図３（Ｃ）の選択的エッチングの際に除
去された部分を除き残存している状態である。
層板１１の裏面側に位置する厚い銅層１２の外形リング
となる部分８よりも内側を裏面側からの選択的エッチン
グにより除去する。なお、このときアルミニウム層１３
がエッチングストッパとなる。この段階では、該アルミ
ニウム層１３は図３（Ｃ）の選択的エッチングの際に除
去された部分を除き残存している状態である。
【００２６】（Ｇ）次に、図３（Ｇ）に示すように、上
記リード３、３、・・・及び吊り部１０、１０、１０、
１０（但し、図３には吊り部１０は一つも現れない。）
をマスクとしてその下地であるメッキ下地層１４及びエ
ッチングストッパであったアルミニウム層１３をエッチ
ングする。これにより、各リード３、３、・・・及び吊
り部１０、１０、１０、１０が独立し、ここで初めて互
いに電気的にショートした状態でなくなる。１５はフィ
ルム回路１の主部で、該主部１５は図３（Ｇ）において
は外形リング８と分離したかのように視えるが、しか
し、それは図３に示す断面に吊り部１０、１０、１０、
１０が現れないためであり、実際にはその吊り部１０、
１０、１０、１０を介して外形リング８と一体に連結さ
れている。
記リード３、３、・・・及び吊り部１０、１０、１０、
１０（但し、図３には吊り部１０は一つも現れない。）
をマスクとしてその下地であるメッキ下地層１４及びエ
ッチングストッパであったアルミニウム層１３をエッチ
ングする。これにより、各リード３、３、・・・及び吊
り部１０、１０、１０、１０が独立し、ここで初めて互
いに電気的にショートした状態でなくなる。１５はフィ
ルム回路１の主部で、該主部１５は図３（Ｇ）において
は外形リング８と分離したかのように視えるが、しか
し、それは図３に示す断面に吊り部１０、１０、１０、
１０が現れないためであり、実際にはその吊り部１０、
１０、１０、１０を介して外形リング８と一体に連結さ
れている。
【００２７】（Ｈ）次に、必要に応じて図３（Ｈ）に示
すように、各リード３、３、・・・の端部３ａ、３ａ、
・・・にバンプ１６、１６、・・・を形成する。図１に
示すフィルム回路１の場合はバンプがないのでこの工程
は必要ではないが、後で述べるところの図５に示す変形
例においてはバンプがあり、その変形例のフィルム回路
を製造する場合は、この工程でバンプを形成することに
なる。尚、バンプは半導体素子４側に形成する場合もあ
る。
すように、各リード３、３、・・・の端部３ａ、３ａ、
・・・にバンプ１６、１６、・・・を形成する。図１に
示すフィルム回路１の場合はバンプがないのでこの工程
は必要ではないが、後で述べるところの図５に示す変形
例においてはバンプがあり、その変形例のフィルム回路
を製造する場合は、この工程でバンプを形成することに
なる。尚、バンプは半導体素子４側に形成する場合もあ
る。
【００２８】このような方法によれば、三層構造の積層
金属板をベースにして一方の側にアウターリードを形成
し、他方の側にインナーリードを形成するリードフレー
ム製造方法をそのまま活用して本発明に係るフィルム回
路を製造することができる。尚、本実施の形態において
リードはメッキ下地膜上に選択的に形成したレジスト膜
をマスクとしてメッキ膜を成長させることにより形成し
ていたが、銅あるいはニッケルからなる層１４を厚めに
形成しておくこととし、それを選択エッチングによりパ
ターニングすることによってリードを形成するようにし
ても良い。
金属板をベースにして一方の側にアウターリードを形成
し、他方の側にインナーリードを形成するリードフレー
ム製造方法をそのまま活用して本発明に係るフィルム回
路を製造することができる。尚、本実施の形態において
リードはメッキ下地膜上に選択的に形成したレジスト膜
をマスクとしてメッキ膜を成長させることにより形成し
ていたが、銅あるいはニッケルからなる層１４を厚めに
形成しておくこととし、それを選択エッチングによりパ
ターニングすることによってリードを形成するようにし
ても良い。
【００２９】図４（Ａ）乃至（Ｄ）はフィルム回路１の
半導体素子への組付けを工程順に示すものである。
半導体素子への組付けを工程順に示すものである。
【００３０】（Ａ）先ず、図４（Ａ）に示すように、リ
ードフレーム状のフィルム回路１を整列された半導体素
子４上にその間に緩衝剤７を介在させた状態で位置決め
する。 （Ｂ）次に、図４（Ｂ）に示すように、各リード３、
３、・・・の先端部３ａ、３ａ、・・・を半導体素子４
の電極パッド５、５、・・・に例えばシングルポイント
ボンディングにより接続する。
ードフレーム状のフィルム回路１を整列された半導体素
子４上にその間に緩衝剤７を介在させた状態で位置決め
する。 （Ｂ）次に、図４（Ｂ）に示すように、各リード３、
３、・・・の先端部３ａ、３ａ、・・・を半導体素子４
の電極パッド５、５、・・・に例えばシングルポイント
ボンディングにより接続する。
【００３１】（Ｃ）次に、図４（Ｃ）に示すように、半
導体素子４及びフィルム回路１・外形リング８間にエポ
キシ樹脂あるいはシリコン樹脂等の封止剤９をポッテン
グにより注入して封止し、且つ半導体素子４及びフィル
ム回路１・外形リング８間を固定する。
導体素子４及びフィルム回路１・外形リング８間にエポ
キシ樹脂あるいはシリコン樹脂等の封止剤９をポッテン
グにより注入して封止し、且つ半導体素子４及びフィル
ム回路１・外形リング８間を固定する。
【００３２】（Ｄ）次に、複数のフィルム回路１を一体
に連結したリードフレームの不要部分を切断することに
より図４（Ｄ）に示すように、フィルム回路１を他から
分離する。これによってフィルム回路１を中間回路基板
として有し、該中間回路基板上に半導体素子１の各電極
と接続されたボールグリッドアレイ状の外部端子６、
６、・・・を有し、外形リング８により補強された半導
体装置を得ることができる。
に連結したリードフレームの不要部分を切断することに
より図４（Ｄ）に示すように、フィルム回路１を他から
分離する。これによってフィルム回路１を中間回路基板
として有し、該中間回路基板上に半導体素子１の各電極
と接続されたボールグリッドアレイ状の外部端子６、
６、・・・を有し、外形リング８により補強された半導
体装置を得ることができる。
【００３３】そして、かかる組立方法によれば、フィル
ム回路１に一体に外形リング８が形成されているので、
フィルム回路１を半導体素子４に対して位置決めすると
自ずと外形リング８も半導体素子４に対して位置決めさ
れるので、外形リング８を半導体素子４やフィルム回路
１に対して位置決めする特別の工程を必要としない。図
５は図１に示したフィルム回路の変形例を示す断面図で
あり、本変形例の図１に示したものとの違いは単に各リ
ード３の先端部３ａが半導体素子４上に形成された金属
バンプ１６を介して電極パッド５にボンディングされて
いる点にあるに過ぎない。
ム回路１に一体に外形リング８が形成されているので、
フィルム回路１を半導体素子４に対して位置決めすると
自ずと外形リング８も半導体素子４に対して位置決めさ
れるので、外形リング８を半導体素子４やフィルム回路
１に対して位置決めする特別の工程を必要としない。図
５は図１に示したフィルム回路の変形例を示す断面図で
あり、本変形例の図１に示したものとの違いは単に各リ
ード３の先端部３ａが半導体素子４上に形成された金属
バンプ１６を介して電極パッド５にボンディングされて
いる点にあるに過ぎない。
【００３４】図６（Ａ）、（Ｂ）は図１に示したフィル
ム回路の別の変形例を示すもので、（Ａ）は平面図、
（Ｂ）は断面図である。
ム回路の別の変形例を示すもので、（Ａ）は平面図、
（Ｂ）は断面図である。
【００３５】本変形例の図１に示したフィルム回路１と
の違いは、絶縁性フィルム２［同図（Ａ）においてはパ
ターンを解り易くするために太い実線によるハッチング
を施した。］のパターンにあり、より広く形成すること
によってフィルム回路の強度をより強くしてあるが、そ
れ以外の点では相違がない。
の違いは、絶縁性フィルム２［同図（Ａ）においてはパ
ターンを解り易くするために太い実線によるハッチング
を施した。］のパターンにあり、より広く形成すること
によってフィルム回路の強度をより強くしてあるが、そ
れ以外の点では相違がない。
【００３６】尚、外形リングは、上記各フィルム回路１
のリング８のように厚くすることは必ずしも必要でな
く、図７に示すように薄くしてもよい。なぜならば封止
剤９がリング８とフィルム回路１との位置関係の固定に
大きく寄与してリング８の補強効果を強めるからであ
る。即ち、図７に示す実施の形態においては、図３
（Ｆ）に示すところの厚い銅層１２をエッチングする工
程において、リングにあたる部分をも除去することによ
って、リングがリード３や吊り部１０と同層の銅又はニ
ッケルからなる金属層により形成されており、図７にお
いてそのリングに符号として２０を与えた。
のリング８のように厚くすることは必ずしも必要でな
く、図７に示すように薄くしてもよい。なぜならば封止
剤９がリング８とフィルム回路１との位置関係の固定に
大きく寄与してリング８の補強効果を強めるからであ
る。即ち、図７に示す実施の形態においては、図３
（Ｆ）に示すところの厚い銅層１２をエッチングする工
程において、リングにあたる部分をも除去することによ
って、リングがリード３や吊り部１０と同層の銅又はニ
ッケルからなる金属層により形成されており、図７にお
いてそのリングに符号として２０を与えた。
【００３７】また、上記実施の形態においては、吊り部
１０がフィルム回路１の４つのコーナーに設けられてい
たが、必ずしもそれは限定されず、例えば各片の中間部
に設けるようにしても良い。
１０がフィルム回路１の４つのコーナーに設けられてい
たが、必ずしもそれは限定されず、例えば各片の中間部
に設けるようにしても良い。
【００３８】
【発明の効果】請求項１のフィルム回路によれば、フィ
ルム回路にリングが一体に取り付けられているので、単
にフィルム回路を半導体素子上に載置するだけでリング
が半導体素子に対して位置決めされ、フィルム回路に対
して所定の位置関係でリングを設けるためだけの特別の
工程を設ける必要がない。
ルム回路にリングが一体に取り付けられているので、単
にフィルム回路を半導体素子上に載置するだけでリング
が半導体素子に対して位置決めされ、フィルム回路に対
して所定の位置関係でリングを設けるためだけの特別の
工程を設ける必要がない。
【００３９】依って、半導体装置の組立工数の低減を図
り、延いては半導体装置の製造価格の低減を図ることが
可能になる。
り、延いては半導体装置の製造価格の低減を図ることが
可能になる。
【００４０】請求項２又は３の製造方法によれば、三層
以上の積層板をベースとし、一方の側にインナーリード
を形成し、他方の側の表面層によりアウターリードを形
成するリードフレーム形成技術を利用してアウターリー
ドの代わりにリングを形成することによりあるいはイン
ナーリードと同じ層によりリングを形成することにより
リング付きフィルム回路を得ることができ、既に開発済
みのリードフレーム製造技術をそのまま応用して簡単に
請求項１記載のフィルム回路を得ることができる。
以上の積層板をベースとし、一方の側にインナーリード
を形成し、他方の側の表面層によりアウターリードを形
成するリードフレーム形成技術を利用してアウターリー
ドの代わりにリングを形成することによりあるいはイン
ナーリードと同じ層によりリングを形成することにより
リング付きフィルム回路を得ることができ、既に開発済
みのリードフレーム製造技術をそのまま応用して簡単に
請求項１記載のフィルム回路を得ることができる。
【図１】（Ａ）、（Ｂ）は本発明フィルム回路の第１の
実施の形態を示すもので、（Ａ）は平面図、（Ｂ）は
（Ｂ）のＡ−Ａ線視断面図である。
実施の形態を示すもので、（Ａ）は平面図、（Ｂ）は
（Ｂ）のＡ−Ａ線視断面図である。
【図２】図１に示したフィルム回路を半導体素子に組み
付けた半導体装置を示す断面図である。
付けた半導体装置を示す断面図である。
【図３】（Ａ）乃至（Ｈ）は本発明フィルム回路の製造
方法の一例を工程順に示す断面図である。
方法の一例を工程順に示す断面図である。
【図４】（Ａ）乃至（Ｄ）は本発明フィルム回路の半導
体素子への組み付け方法の一例を工程順に示す断面図で
ある。
体素子への組み付け方法の一例を工程順に示す断面図で
ある。
【図５】図１に示したフィルム回路の変形例を示す断面
図である。
図である。
【図６】図１に示したフィルム回路の別の変形例を示す
断面図である。
断面図である。
【図７】図１に示したフィルム回路の更に別の変形例を
示す断面図である。
示す断面図である。
【図８】従来例を示す断面図である。
１・・・フィルム回路、２・・・絶縁性フィルム、３・
・・リード（配線膜）、 ４・・・半導体素子、５・・
・電極（パッド）、６・・・外部端子、８・・・リン
グ、１０・・・吊り部、１１・・・積層板
・・リード（配線膜）、 ４・・・半導体素子、５・・
・電極（パッド）、６・・・外部端子、８・・・リン
グ、１０・・・吊り部、１１・・・積層板
Claims (3)
- 【請求項１】 絶縁性フィルムと、その少なくとも一方
の主面に形成され半導体素子の電極と他の電子部品との
間を電気的に接続する複数の配線膜とからなるフィルム
回路において、 上記各配線膜と電極にて電気的に接続される上記半導体
素子を囲繞するリングが吊り部を介して一体に設けられ
てなることを特徴とするフィルム回路 - 【請求項２】 三層以上の積層板を用意し、 一方の表面側に表面層自身によりあるいは該表面層上に
形成した別の金属層により配線膜及び吊り部を形成する
と共に、絶縁性フィルムを形成し、 上記積層板に対するそれを貫通する選択的エッチング
と、該積層板の他方の表面側の層に対する選択エッチン
グにより該層からなるリングを形成することを特徴とす
る請求項１に記載のフィルム回路の製造方法 - 【請求項３】 三層以上の積層板を用意し、 一方の表面側に表面層自身によりあるいは該表面層上に
形成した別の金属層により配線膜と、吊り部と、リング
とを形成すると共に、絶縁性フィルムを形成し、 上記
積層板に対するそれを貫通する選択的エッチングと、該
積層板の他方の表面側の層に対する選択エッチングをす
ることを特徴とする請求項１に記載のフィルム回路の製
造方法
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8019733A JP3039355B2 (ja) | 1996-02-06 | 1996-02-06 | フィルム回路の製造方法 |
| US08/794,203 US5843810A (en) | 1996-02-06 | 1997-01-31 | Film circuit and method of manufacturing the same |
| US09/048,550 US6153925A (en) | 1996-02-06 | 1998-03-26 | Film circuit |
| US09/361,955 US6093970A (en) | 1994-11-22 | 1999-07-27 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8019733A JP3039355B2 (ja) | 1996-02-06 | 1996-02-06 | フィルム回路の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26369099A Division JP3285017B2 (ja) | 1999-09-17 | 1999-09-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213750A true JPH09213750A (ja) | 1997-08-15 |
| JP3039355B2 JP3039355B2 (ja) | 2000-05-08 |
Family
ID=12007530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8019733A Expired - Fee Related JP3039355B2 (ja) | 1994-11-22 | 1996-02-06 | フィルム回路の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5843810A (ja) |
| JP (1) | JP3039355B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG60102A1 (en) * | 1996-08-13 | 1999-02-22 | Sony Corp | Lead frame semiconductor package having the same and method for manufacturing the same |
| SG60099A1 (en) * | 1996-08-16 | 1999-02-22 | Sony Corp | Semiconductor package and manufacturing method of lead frame |
| JP3003624B2 (ja) * | 1997-05-27 | 2000-01-31 | ソニー株式会社 | 半導体装置 |
| US6424033B1 (en) | 1999-08-31 | 2002-07-23 | Micron Technology, Inc. | Chip package with grease heat sink and method of making |
| JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
| DE19960246A1 (de) * | 1999-12-14 | 2001-07-05 | Infineon Technologies Ag | Gehäuseanordnung eines Halbleiterbausteins |
| JP2003209366A (ja) * | 2002-01-15 | 2003-07-25 | Sony Corp | フレキシブル多層配線基板およびその製造方法 |
| DE102009045911A1 (de) * | 2009-10-22 | 2011-04-28 | Robert Bosch Gmbh | Koppelvorrichtung, Anordnung mit einer Koppelvorrichtung, Verfahren zur Herstellung einer Anordnung mit einer Koppelvorrichtung |
| KR20140080112A (ko) * | 2012-12-20 | 2014-06-30 | 삼성전기주식회사 | 메탈 코어 기판 및 그 제조 방법 |
| CN111524883B (zh) * | 2020-04-29 | 2022-09-20 | 业成科技（成都）有限公司 | 膜内电子组件及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4079511A (en) * | 1976-07-30 | 1978-03-21 | Amp Incorporated | Method for packaging hermetically sealed integrated circuit chips on lead frames |
| US5583375A (en) * | 1990-06-11 | 1996-12-10 | Hitachi, Ltd. | Semiconductor device with lead structure within the planar area of the device |
| US5541447A (en) * | 1992-04-22 | 1996-07-30 | Yamaha Corporation | Lead frame |
| JP2643074B2 (ja) * | 1993-03-17 | 1997-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 電気的接続構造 |
| US5422514A (en) * | 1993-05-11 | 1995-06-06 | Micromodule Systems, Inc. | Packaging and interconnect system for integrated circuits |
| US5585600A (en) * | 1993-09-02 | 1996-12-17 | International Business Machines Corporation | Encapsulated semiconductor chip module and method of forming the same |
| DE69527473T2 (de) * | 1994-05-09 | 2003-03-20 | Nec Corp., Tokio/Tokyo | Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren |
| US5656550A (en) * | 1994-08-24 | 1997-08-12 | Fujitsu Limited | Method of producing a semicondutor device having a lead portion with outer connecting terminal |
-
1996
- 1996-02-06 JP JP8019733A patent/JP3039355B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-31 US US08/794,203 patent/US5843810A/en not_active Expired - Lifetime
-
1998
- 1998-03-26 US US09/048,550 patent/US6153925A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3039355B2 (ja) | 2000-05-08 |
| US5843810A (en) | 1998-12-01 |
| US6153925A (en) | 2000-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5945741A (en) | Semiconductor chip housing having a reinforcing plate | |
| JP3863213B2 (ja) | 半導体装置 | |
| JP5065586B2 (ja) | 半導体装置の製造方法 | |
| US6093970A (en) | Semiconductor device and method for manufacturing the same | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
| TWI409884B (zh) | 半導體裝置之製造方法 | |
| US6319749B1 (en) | Lead frame, semiconductor package having the same and method for manufacturing the same | |
| JP3003624B2 (ja) | 半導体装置 | |
| EP1109219A2 (en) | Semiconductor device having a wiring layer | |
| JP3039355B2 (ja) | フィルム回路の製造方法 | |
| JPH03270030A (ja) | 電子装置 | |
| JPH0777228B2 (ja) | テ−プキヤリア | |
| JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
| JP2937111B2 (ja) | 半導体装置とその製造方法 | |
| JP3851585B2 (ja) | プリント配線板へのベアチップ半導体素子の接続方法 | |
| JP3285017B2 (ja) | 半導体装置 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH1064959A (ja) | フィルム回路とその製造方法 | |
| JP2003142634A (ja) | 半導体装置、その製造方法及び電子機器 | |
| JP2894267B2 (ja) | リードフレームとその製造方法と半導体装置 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP2739366B2 (ja) | 電子部品搭載用基板 | |
| JPH1116947A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |