JPH09205175A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09205175A JPH09205175A JP8009957A JP995796A JPH09205175A JP H09205175 A JPH09205175 A JP H09205175A JP 8009957 A JP8009957 A JP 8009957A JP 995796 A JP995796 A JP 995796A JP H09205175 A JPH09205175 A JP H09205175A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- semiconductor device
- leads
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】リードをＪベンド形に折り曲げた半導体装置に
おいて、小形で熱放散性を良好にすると共に、多段構造
化に対応できるようにする。 【解決手段】リード４をチップ表面１ａに電気絶縁性接
着剤３を介して貼合わせる。インナリード１０とチップ
表面１ａをワイヤ６で接続する。リード４、接続部を含
むチップ表面１ａおよびチップ側面１ｂをモールド樹脂
５で封止する。装置表面で外部回路と直接接続できるよ
うにするため、アウタリード１１の肩部１１ａをモール
ド樹脂５から露出させる。チップ裏面１ｃ側でも外部回
路と直接接続できるようにするため、モールド樹脂５に
覆われていないアウタリード１１をチップ表面１ａから
裏面１ｃ側に折曲げてＪベンド形とする。
おいて、小形で熱放散性を良好にすると共に、多段構造
化に対応できるようにする。 【解決手段】リード４をチップ表面１ａに電気絶縁性接
着剤３を介して貼合わせる。インナリード１０とチップ
表面１ａをワイヤ６で接続する。リード４、接続部を含
むチップ表面１ａおよびチップ側面１ｂをモールド樹脂
５で封止する。装置表面で外部回路と直接接続できるよ
うにするため、アウタリード１１の肩部１１ａをモール
ド樹脂５から露出させる。チップ裏面１ｃ側でも外部回
路と直接接続できるようにするため、モールド樹脂５に
覆われていないアウタリード１１をチップ表面１ａから
裏面１ｃ側に折曲げてＪベンド形とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特に半導体チップ上にリードを載せ、そのリード端を半
導体チップの裏面側に折り曲げたものに関する。
特に半導体チップ上にリードを載せ、そのリード端を半
導体チップの裏面側に折り曲げたものに関する。
【０００２】
【従来の技術】大容量のＤＲＡＭ（Dynamic Random Acc
ess Memory）では、高密度実装の要求に対応して、比較
的小さなパッケージに大形化した半導体チップを収納で
きるＬＯＣ（Lead On Chip）構造が採用されている。
ess Memory）では、高密度実装の要求に対応して、比較
的小さなパッケージに大形化した半導体チップを収納で
きるＬＯＣ（Lead On Chip）構造が採用されている。
【０００３】従来、このＬＯＣ構造の半導体装置は、図
３に示すように、半導体チップ２１の表面２１ａにリー
ド２４を両面接着テープなどの電気絶縁性接着剤２３で
貼付ける。リード２４のインナリード２４ａと、半導体
チップ２１のボンディングパッド２２とをボンディング
ワイヤ２６で接続する。
３に示すように、半導体チップ２１の表面２１ａにリー
ド２４を両面接着テープなどの電気絶縁性接着剤２３で
貼付ける。リード２４のインナリード２４ａと、半導体
チップ２１のボンディングパッド２２とをボンディング
ワイヤ２６で接続する。
【０００４】ボンディングワイヤ２６の接続後、インナ
リード２４ａ、アウタリード２４ｂの一部、ボンディン
グワイヤ２６、半導体チップ２１全体を含めた領域をモ
ールド樹脂２５でモールドする。このときアウタリード
２４ｂの大部分はモールド樹脂側面２５ｂから露出させ
るが、半導体チップ表面２１ａ側に位置する一部はモー
ルド樹脂２５内に埋められる。したがって、モールド樹
脂上部２５ａにアウタリード２４ｂは露出していない。
モールド後、モールド樹脂２５の側面２５ｂから露出さ
せたアウタリード２４ｂを、モールド樹脂２５の側面２
５ｂから裏面２５ｃにかけて折り曲げてＪベンド形とし
たものである。
リード２４ａ、アウタリード２４ｂの一部、ボンディン
グワイヤ２６、半導体チップ２１全体を含めた領域をモ
ールド樹脂２５でモールドする。このときアウタリード
２４ｂの大部分はモールド樹脂側面２５ｂから露出させ
るが、半導体チップ表面２１ａ側に位置する一部はモー
ルド樹脂２５内に埋められる。したがって、モールド樹
脂上部２５ａにアウタリード２４ｂは露出していない。
モールド後、モールド樹脂２５の側面２５ｂから露出さ
せたアウタリード２４ｂを、モールド樹脂２５の側面２
５ｂから裏面２５ｃにかけて折り曲げてＪベンド形とし
たものである。
【０００５】
【発明が解決しようとする課題】しかし、上述した従来
の半導体装置には次のような問題点があった。
の半導体装置には次のような問題点があった。
【０００６】(1) 半導体装置の裏面側のアウタリードは
露出しているが、半導体装置の表面側のアウタリードが
露出していないので、半導体装置を段積みして上下のリ
ード間を接続することができない。このため半導体装置
の多段構造化に対応できない。
露出しているが、半導体装置の表面側のアウタリードが
露出していないので、半導体装置を段積みして上下のリ
ード間を接続することができない。このため半導体装置
の多段構造化に対応できない。
【０００７】(2) 半導体チップの全体を樹脂でモールド
しているため、厚さが厚くなり、半導体装置を小形化で
きない。
しているため、厚さが厚くなり、半導体装置を小形化で
きない。
【０００８】(3) また、半導体チップの全体を樹脂でモ
ールドしているため、熱放散性が悪い。
ールドしているため、熱放散性が悪い。
【０００９】本発明の目的は、上述した従来技術の問題
点を解消して、多段構造化に対応でき、小形で、熱放散
性の良好な半導体装置を提供することにある。
点を解消して、多段構造化に対応でき、小形で、熱放散
性の良好な半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】第１の発明の半導体装置
は、半導体チップ上にリードを載せ、該リードを半導体
チップ表面に電気絶縁性接着剤を介して貼合わせ、該リ
ードと半導体チップとをボンディングワイヤで接続し、
半導体チップ表面上のリードおよび接続部を含む半導体
チップの表面、および半導体チップの側面を樹脂でモー
ルドし、リードを半導体チップの表面から側面をまわし
て裏面側に折り曲げてＪベンド形とした半導体装置にお
いて、半導体チップの裏面側に折り曲げられて露出して
いるリードの足部と同様に、半導体チップの表面側に位
置するリードの肩部の樹脂が切除されてリードの肩部が
露出しているものである。リードの足部と同様にリード
の肩部も露出していると、半導体装置を積層化して、上
下の半導体装置を電気的に接続することができる。ま
た、半導体チップの裏面は樹脂モールドされておらず露
出しているので、薄型化でき、熱放散性も良好になる。
は、半導体チップ上にリードを載せ、該リードを半導体
チップ表面に電気絶縁性接着剤を介して貼合わせ、該リ
ードと半導体チップとをボンディングワイヤで接続し、
半導体チップ表面上のリードおよび接続部を含む半導体
チップの表面、および半導体チップの側面を樹脂でモー
ルドし、リードを半導体チップの表面から側面をまわし
て裏面側に折り曲げてＪベンド形とした半導体装置にお
いて、半導体チップの裏面側に折り曲げられて露出して
いるリードの足部と同様に、半導体チップの表面側に位
置するリードの肩部の樹脂が切除されてリードの肩部が
露出しているものである。リードの足部と同様にリード
の肩部も露出していると、半導体装置を積層化して、上
下の半導体装置を電気的に接続することができる。ま
た、半導体チップの裏面は樹脂モールドされておらず露
出しているので、薄型化でき、熱放散性も良好になる。
【００１１】第２の発明の半導体装置は、第１の発明の
半導体装置を複数個段積みし、下段側に位置する半導体
装置の表面側に露出したリードの肩部と、上段側に位置
する半導体装置の裏面側に露出したリードの足部とを電
気的に接続したものである。これによれば、半導体装置
の機能、容量、回路規模を増大できるとともに、単位投
影面積当たりの実装密度を増大して実装効率を向上でき
る。
半導体装置を複数個段積みし、下段側に位置する半導体
装置の表面側に露出したリードの肩部と、上段側に位置
する半導体装置の裏面側に露出したリードの足部とを電
気的に接続したものである。これによれば、半導体装置
の機能、容量、回路規模を増大できるとともに、単位投
影面積当たりの実装密度を増大して実装効率を向上でき
る。
【００１２】
【発明の実施の形態】以下に本発明の実施の形態を図面
を用いて詳細に説明する。図１は本実施の形態の半導体
装置の断面図である。
を用いて詳細に説明する。図１は本実施の形態の半導体
装置の断面図である。
【００１３】リード４は、半導体チップ１と接続される
インナリード１０と、外部端子となって外部回路等と接
続されるアウタリード１１とを有する。インナリード１
０は、半導体チップ１のボンディングパッド２の形成さ
れた表面１ａに、両面接着テープなどの電気絶縁性接着
剤３を介して貼合わされる。さらに、インナリード１０
は、半導体チップ表面１ａ上に設けたボンディングパッ
ド２とボンディングワイヤ６で接続される。なお、イン
ナリード１０はダウンセット加工を施されていないた
め、アウタリード１１と面一である。
インナリード１０と、外部端子となって外部回路等と接
続されるアウタリード１１とを有する。インナリード１
０は、半導体チップ１のボンディングパッド２の形成さ
れた表面１ａに、両面接着テープなどの電気絶縁性接着
剤３を介して貼合わされる。さらに、インナリード１０
は、半導体チップ表面１ａ上に設けたボンディングパッ
ド２とボンディングワイヤ６で接続される。なお、イン
ナリード１０はダウンセット加工を施されていないた
め、アウタリード１１と面一である。
【００１４】ボンディング後、リード４および接続部を
含む半導体チップ表面１ａ、および半導体チップ側面１
ｂをモールド樹脂５でモールドするが、半導体チップ１
の裏面１ｃはモールドせずに露出させる。このとき、後
にアウタリード１１を半導体チップ１の裏面側に折り曲
げるとき、折曲げ部分の付根となるアウタリード１１の
肩部１１ａは、樹脂５から露出させる。これは、モール
ド樹脂５側から見ると、ちょうどアウタリードの肩部１
１ａでモールド樹脂５が一部切除された格好になる。な
お、半導体チップ１の表面１ａ側のモールド樹脂５の高
さは、ボンディングワイヤ６のループの最高点よりも高
い位置に来るようにする。
含む半導体チップ表面１ａ、および半導体チップ側面１
ｂをモールド樹脂５でモールドするが、半導体チップ１
の裏面１ｃはモールドせずに露出させる。このとき、後
にアウタリード１１を半導体チップ１の裏面側に折り曲
げるとき、折曲げ部分の付根となるアウタリード１１の
肩部１１ａは、樹脂５から露出させる。これは、モール
ド樹脂５側から見ると、ちょうどアウタリードの肩部１
１ａでモールド樹脂５が一部切除された格好になる。な
お、半導体チップ１の表面１ａ側のモールド樹脂５の高
さは、ボンディングワイヤ６のループの最高点よりも高
い位置に来るようにする。
【００１５】樹脂モールド後、リード４を図示しないダ
ムバーから切断し、モールド樹脂５より露出しているア
ウタリード１１を、その肩部１１ａから、樹脂モールド
されている半導体チップ側面１ｂをまわして半導体チッ
プ裏面１ｃ側に折り曲げてＪベンド形とする。このと
き、半導体チップ裏面１ｃに折り曲げられたアウタリー
ド部を、アウタリードの肩部１１ａに対して、アウタリ
ードの足部１１ｂと呼ぶことにする。
ムバーから切断し、モールド樹脂５より露出しているア
ウタリード１１を、その肩部１１ａから、樹脂モールド
されている半導体チップ側面１ｂをまわして半導体チッ
プ裏面１ｃ側に折り曲げてＪベンド形とする。このと
き、半導体チップ裏面１ｃに折り曲げられたアウタリー
ド部を、アウタリードの肩部１１ａに対して、アウタリ
ードの足部１１ｂと呼ぶことにする。
【００１６】ところで、モールド樹脂５が半導体チップ
１の裏面１ｃまで回り込むと、その回り込んだ分、半導
体装置は厚くなってしまう。半導体装置は、小形化のた
めには厚さが薄いほどよい。そのために本実施の形態で
は、図１に示すように、樹脂モールド時に、モールド樹
脂５が半導体チップ１の裏面１ｃに回り込まないように
することによって、半導体装置の小型化を図っている。
半導体チップ裏面１ｃにモールド樹脂５が回り込まない
ようにするには、モールド金型と半導体チップ裏面１ｃ
との間に隙間を作らないようにすればよい。
１の裏面１ｃまで回り込むと、その回り込んだ分、半導
体装置は厚くなってしまう。半導体装置は、小形化のた
めには厚さが薄いほどよい。そのために本実施の形態で
は、図１に示すように、樹脂モールド時に、モールド樹
脂５が半導体チップ１の裏面１ｃに回り込まないように
することによって、半導体装置の小型化を図っている。
半導体チップ裏面１ｃにモールド樹脂５が回り込まない
ようにするには、モールド金型と半導体チップ裏面１ｃ
との間に隙間を作らないようにすればよい。
【００１７】上述したように本実施の形態によれば、モ
ールド樹脂５を半導体チップ表面１ａおよびチップ側面
１ｂのみに設け、チップ裏面１ｃには設けないようにし
て、チップ裏面１ｃを露出させるようにしたので、装置
全体を薄型化することができ、熱放散性も向上すること
ができる。また、半導体チップ表面１ａ側に位置するア
ウタリードの肩部１１ａをモールド樹脂５から露出させ
るとともに、半導体チップ裏面１ｃ側に折り曲げたアウ
タリードの足部１１ｂも露出させているため、半導体装
置の上下に外部回路を直接接続することができる。
ールド樹脂５を半導体チップ表面１ａおよびチップ側面
１ｂのみに設け、チップ裏面１ｃには設けないようにし
て、チップ裏面１ｃを露出させるようにしたので、装置
全体を薄型化することができ、熱放散性も向上すること
ができる。また、半導体チップ表面１ａ側に位置するア
ウタリードの肩部１１ａをモールド樹脂５から露出させ
るとともに、半導体チップ裏面１ｃ側に折り曲げたアウ
タリードの足部１１ｂも露出させているため、半導体装
置の上下に外部回路を直接接続することができる。
【００１８】さて、本半導体装置はアウタリード１１の
表面側および裏面側がともに露出しているため、図２に
示すように、半導体装置の上下に別な半導体装置を接続
して、多段構造化することができる。すなわち、図１に
示す半導体装置１３を複数個段積みし、下段側に位置す
る半導体装置１３の露出したアウタリードの肩部１１ａ
と、上段側に位置する半導体装置１３の露出したアウタ
リードの足部１１ｂとを接触させ、これらを半田７など
で電気的に接続した構造とすることができる。これによ
れば、半導体装置の機能、容量、回路規模を増大できる
とともに、単位投影面積当たりの実装密度を増大して実
装効率を向上できる。
表面側および裏面側がともに露出しているため、図２に
示すように、半導体装置の上下に別な半導体装置を接続
して、多段構造化することができる。すなわち、図１に
示す半導体装置１３を複数個段積みし、下段側に位置す
る半導体装置１３の露出したアウタリードの肩部１１ａ
と、上段側に位置する半導体装置１３の露出したアウタ
リードの足部１１ｂとを接触させ、これらを半田７など
で電気的に接続した構造とすることができる。これによ
れば、半導体装置の機能、容量、回路規模を増大できる
とともに、単位投影面積当たりの実装密度を増大して実
装効率を向上できる。
【００１９】以上述べた実施の形態において、使用した
リード４の厚さは０．１２５mm、電気絶縁性接着剤３の
厚さは０．０８mmである。なお、上記実施の形態で使用
するリード４と半導体チップ１とを貼合わせる電気絶縁
性接着剤は、両面接着テープの他に、単層の接着剤でも
よい。
リード４の厚さは０．１２５mm、電気絶縁性接着剤３の
厚さは０．０８mmである。なお、上記実施の形態で使用
するリード４と半導体チップ１とを貼合わせる電気絶縁
性接着剤は、両面接着テープの他に、単層の接着剤でも
よい。
【００２０】
【発明の効果】本発明によれば、半導体チップの裏面を
露出して薄型化したので、装置の小形化が図れ、熱放散
性を向上できる。また、半導体チップの表面側と裏面側
にリードの露出部があるため、積層化が容易である。
露出して薄型化したので、装置の小形化が図れ、熱放散
性を向上できる。また、半導体チップの表面側と裏面側
にリードの露出部があるため、積層化が容易である。
【００２１】また、本発明のように半導体装置を多段構
造化した場合には、半導体装置を高密度実装することが
できる。
造化した場合には、半導体装置を高密度実装することが
できる。
【図１】本発明の実施の形態の半導体装置を示す断面図
である。
である。
【図２】本実施の形態の半導体装置を使って多段構造化
した多段半導体装置の断面図である。
した多段半導体装置の断面図である。
【図３】従来例の半導体装置を示す断面図である。
１ 半導体チップ １ａ 半導体チップ表面 １ｂ 半導体チップ側面 １ｃ 半導体チップ裏面 ３ 電気絶縁性接着剤 ４ リード ５ モールド樹脂 ６ ボンディングワイヤ １１ アウタリード １１ａ アウタリードの肩部 １１ｂ アウタリードの足部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 村上 元 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内
Claims (2)
- 【請求項１】半導体チップ上にリードを載せ、該リード
を半導体チップ表面に電気絶縁性接着剤を介して貼合わ
せ、該リードと半導体チップとをボンディングワイヤで
接続し、半導体チップ表面上のリードおよび接続部を含
む半導体チップの表面、および半導体チップの側面を樹
脂でモールドし、リードを半導体チップの表面から側面
をまわして裏面側に折り曲げてＪベンド形とした半導体
装置において、半導体チップの裏面側に折り曲げられて
露出しているリードの足部と同様に、半導体チップの表
面側に位置するリードの肩部の樹脂が切除されてリード
の肩部が露出していることを特徴とする半導体装置。 - 【請求項２】請求項１に記載の半導体装置を複数個段積
みし、下段側に位置する半導体装置の表面側に露出した
リードの肩部と、上段側に位置する半導体装置の裏面側
に露出したリードの足部とを電気的に接続した半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8009957A JPH09205175A (ja) | 1996-01-24 | 1996-01-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8009957A JPH09205175A (ja) | 1996-01-24 | 1996-01-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09205175A true JPH09205175A (ja) | 1997-08-05 |
Family
ID=11734435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8009957A Pending JPH09205175A (ja) | 1996-01-24 | 1996-01-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09205175A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534845B1 (en) | 1998-10-16 | 2003-03-18 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| EP1318546A1 (en) * | 2000-07-19 | 2003-06-11 | Shindo Company, Ltd. | Semiconductor device |
-
1996
- 1996-01-24 JP JP8009957A patent/JPH09205175A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534845B1 (en) | 1998-10-16 | 2003-03-18 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| US6913951B2 (en) | 1998-10-16 | 2005-07-05 | Oki Electric Industry Co., Ltd. | Method of making a lead-on-chip device |
| EP1318546A1 (en) * | 2000-07-19 | 2003-06-11 | Shindo Company, Ltd. | Semiconductor device |
| EP1318546A4 (en) * | 2000-07-19 | 2007-08-08 | Shindo Company Ltd | SEMICONDUCTOR COMPONENT |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| JP3163961B2 (ja) | 半導体装置 | |
| US6087722A (en) | Multi-chip package | |
| US9224677B1 (en) | Semiconductor package | |
| US6459148B1 (en) | QFN semiconductor package | |
| US20030025199A1 (en) | Super low profile package with stacked dies | |
| KR20080091058A (ko) | 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법 | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| US20030057573A1 (en) | Semiconductor device | |
| JPH08316405A (ja) | Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法 | |
| JPH09199662A (ja) | 半導体装置 | |
| JP3417095B2 (ja) | 半導体装置 | |
| JPH09205175A (ja) | 半導体装置 | |
| JP3198889B2 (ja) | 半導体装置 | |
| KR100422608B1 (ko) | 적층칩패키지 | |
| JPH10256473A (ja) | 半導体装置 | |
| JPH0629429A (ja) | 半導体装置 | |
| JP3565114B2 (ja) | 樹脂封止型半導体装置 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| KR100639700B1 (ko) | 칩 스케일 적층 칩 패키지 | |
| KR20030083561A (ko) | 수지밀봉형 반도체장치 | |
| KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| KR100525450B1 (ko) | 반도체 칩 적층형 반도체 패키지 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| WO2005055320A1 (en) | Integrated circuit package and leadframe |