JP3198889B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3198889B2 JP3198889B2 JP24420595A JP24420595A JP3198889B2 JP 3198889 B2 JP3198889 B2 JP 3198889B2 JP 24420595 A JP24420595 A JP 24420595A JP 24420595 A JP24420595 A JP 24420595A JP 3198889 B2 JP3198889 B2 JP 3198889B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- outer lead
- semiconductor device
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特に半導体チップ上にリードを載せ、そのリード端を半
導体チップの裏面に折曲げたものに関する。
特に半導体チップ上にリードを載せ、そのリード端を半
導体チップの裏面に折曲げたものに関する。
【０００２】
【従来の技術】大容量のＤＲＡＭ（Dynamic Random Acc
ess Memory）では、高密度実装の要求に対応して、比較
的小さなパッケージに大形化した半導体チップを収納で
きるＬＯＣ（Lead On Chip）構造が採用されている。
ess Memory）では、高密度実装の要求に対応して、比較
的小さなパッケージに大形化した半導体チップを収納で
きるＬＯＣ（Lead On Chip）構造が採用されている。
【０００３】従来、このＬＯＣ構造の半導体装置は、図
５に示すように、半導体チップ２１の表面２１ａにリー
ド２４を両面接着テープ２３で貼付ける。リード２４の
インナリード２４ａと、半導体チップ２１のボンディン
グパッド２２とをボンディングワイヤ２６で接続する。
このときインナリード２４ａはアウタリード２４ｂに対
して段差を設けていないため、ボンディングワイヤ２６
のループの最高点は、リード２４よりも高くなる。
５に示すように、半導体チップ２１の表面２１ａにリー
ド２４を両面接着テープ２３で貼付ける。リード２４の
インナリード２４ａと、半導体チップ２１のボンディン
グパッド２２とをボンディングワイヤ２６で接続する。
このときインナリード２４ａはアウタリード２４ｂに対
して段差を設けていないため、ボンディングワイヤ２６
のループの最高点は、リード２４よりも高くなる。
【０００４】ボンディングワイヤ２６の接続後、インナ
リード２４ａ、アウタリード２４ｂの一部、ボンディン
グワイヤ２６、半導体チップ２１全体を含めた領域をモ
ールド樹脂２５で封止する。このときアウタリード２４
ｂの大部分はモールド樹脂側面２５ｂから露出させる
が、半導体チップ表面２１ａ側に位置する一部はモール
ド樹脂２５内に埋められる。したがって、モールド樹脂
表面５ａにアウタリード２４ｂは露出していない。封止
後、モールド樹脂２５の側面２５ｂから露出させたアウ
タリード２４ｂを、モールド樹脂２５の側面２５ｂから
裏面２５ｃにかけて折曲げてＪ字形としたものである。
リード２４ａ、アウタリード２４ｂの一部、ボンディン
グワイヤ２６、半導体チップ２１全体を含めた領域をモ
ールド樹脂２５で封止する。このときアウタリード２４
ｂの大部分はモールド樹脂側面２５ｂから露出させる
が、半導体チップ表面２１ａ側に位置する一部はモール
ド樹脂２５内に埋められる。したがって、モールド樹脂
表面５ａにアウタリード２４ｂは露出していない。封止
後、モールド樹脂２５の側面２５ｂから露出させたアウ
タリード２４ｂを、モールド樹脂２５の側面２５ｂから
裏面２５ｃにかけて折曲げてＪ字形としたものである。
【０００５】
【発明が解決しようとする課題】しかし、上述した従来
の半導体装置には次のような問題点があった。
の半導体装置には次のような問題点があった。
【０００６】(1) ボンディングワイヤはリードより高い
位置にあるので、樹脂封止されていても外部からの衝撃
を直接受けることになる。したがって、わずかな衝撃で
もループが乱れて短絡、断線等の不良が生じるため、取
扱いが難しい。
位置にあるので、樹脂封止されていても外部からの衝撃
を直接受けることになる。したがって、わずかな衝撃で
もループが乱れて短絡、断線等の不良が生じるため、取
扱いが難しい。
【０００７】(2) 半導体装置の裏面側のアウタリードは
露出しているが、半導体装置の表面側にアウタリードが
露出していないので、半導体装置を段積みして上下のリ
ード間を接続することができない。このため半導体装置
の多段構造化に対応できない。
露出しているが、半導体装置の表面側にアウタリードが
露出していないので、半導体装置を段積みして上下のリ
ード間を接続することができない。このため半導体装置
の多段構造化に対応できない。
【０００８】本発明の目的は、上述した従来技術の問題
点を解消して、取扱いが容易で、多段構造化に対応した
半導体装置を提供することにある。
点を解消して、取扱いが容易で、多段構造化に対応した
半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】インナリードとアウタリ
ードとを有するリードを半導体チップの表面に接着剤を
介して貼合わせ、インナリードと半導体チップ表面とを
ボンディングワイヤで接続し、半導体チップ表面とボン
ディングワイヤによる接続部とをモールド樹脂で封止
し、半導体チップ表面から裏面にかけてアウタリードを
折曲げて、このアウタリードをモールド樹脂から露出さ
せた半導体装置を複数個段積みし、下側に位置する半導
体装置の半導体チップ表面側の露出した表面側アウタリ
ード部と、上側に位置する半導体装置の半導体チップ裏
面側の露出した裏面側アウタリード部とを電気的に接続
した多段半導体装置において、半導体チップ表面とボン
ディングワイヤで接続されるインナリードを半導体チッ
プ表面側に位置する表面側アウタリード部より一段低く
凹ませて、半導体チップ表面側に位置する表面側アウタ
リード部をボンディングワイヤの最高点よりも高くし、
モールド樹脂の表面側の高さを半導体チップ表面側に位
置する表面側アウタリード部よりも低くし、半導体チッ
プ裏面側がモールド樹脂から露出しており、半導体チッ
プ裏面側に折曲げた裏面側アウタリード部と半導体チッ
プ裏面との間に電気絶縁性の接着剤を介在させたことを
特徴とする多段半導体装置である。 本発明は、衝撃に
弱いボンディングワイヤがアウタリード部よりも低い部
分に来るので、外部からの衝撃は表面側アウタリード部
により緩和されるため、ボンディングワイヤが乱れるこ
とがなく、短絡、断線等の不良を有効に防止することが
できる。
ードとを有するリードを半導体チップの表面に接着剤を
介して貼合わせ、インナリードと半導体チップ表面とを
ボンディングワイヤで接続し、半導体チップ表面とボン
ディングワイヤによる接続部とをモールド樹脂で封止
し、半導体チップ表面から裏面にかけてアウタリードを
折曲げて、このアウタリードをモールド樹脂から露出さ
せた半導体装置を複数個段積みし、下側に位置する半導
体装置の半導体チップ表面側の露出した表面側アウタリ
ード部と、上側に位置する半導体装置の半導体チップ裏
面側の露出した裏面側アウタリード部とを電気的に接続
した多段半導体装置において、半導体チップ表面とボン
ディングワイヤで接続されるインナリードを半導体チッ
プ表面側に位置する表面側アウタリード部より一段低く
凹ませて、半導体チップ表面側に位置する表面側アウタ
リード部をボンディングワイヤの最高点よりも高くし、
モールド樹脂の表面側の高さを半導体チップ表面側に位
置する表面側アウタリード部よりも低くし、半導体チッ
プ裏面側がモールド樹脂から露出しており、半導体チッ
プ裏面側に折曲げた裏面側アウタリード部と半導体チッ
プ裏面との間に電気絶縁性の接着剤を介在させたことを
特徴とする多段半導体装置である。 本発明は、衝撃に
弱いボンディングワイヤがアウタリード部よりも低い部
分に来るので、外部からの衝撃は表面側アウタリード部
により緩和されるため、ボンディングワイヤが乱れるこ
とがなく、短絡、断線等の不良を有効に防止することが
できる。
【００１０】また、本発明は、半導体チップ表面側から
裏面にかけて折曲げたアウタリードをモールド樹脂から
露出させている。したがってモールド樹脂から露出して
いるアウタリード部の表面に、外部回路を直接かつ容易
に接続することができる。
裏面にかけて折曲げたアウタリードをモールド樹脂から
露出させている。したがってモールド樹脂から露出して
いるアウタリード部の表面に、外部回路を直接かつ容易
に接続することができる。
【００１１】また、本発明は、半導体チップの裏面がモ
ールド樹脂から露出しており、半導体チップ裏面側に折
曲げた裏面側アウタリード部と半導体チップ裏面との間
に電気絶縁性の接着剤を介在させている。したがって半
導体チップ裏面にモールド樹脂が回り込まないため、半
導体装置の厚さを薄くすることができる。また、半導体
チップの裏面に曲げ込んだアウタリード部と半導体チッ
プの裏面との間に電気絶縁性の接着剤を介在させたの
で、アウタリードと半導体チップ間を電気的に絶縁する
ことができる。
ールド樹脂から露出しており、半導体チップ裏面側に折
曲げた裏面側アウタリード部と半導体チップ裏面との間
に電気絶縁性の接着剤を介在させている。したがって半
導体チップ裏面にモールド樹脂が回り込まないため、半
導体装置の厚さを薄くすることができる。また、半導体
チップの裏面に曲げ込んだアウタリード部と半導体チッ
プの裏面との間に電気絶縁性の接着剤を介在させたの
で、アウタリードと半導体チップ間を電気的に絶縁する
ことができる。
【００１２】また、本発明は、インナリードとアウタリ
ードとを有するリードを半導体チップの表面に接着剤を
介して貼合わせ、インナリードと半導体チップ表面とを
ボンディングワイヤで接続し、半導体チップ表面から裏
面にかけてアウタリードを折曲げて露出させた半導体装
置において、半導体チップ表面とボンディングワイヤで
接続されるインナリードを半導体チップ表面側に位置す
るアウタリード部より一段低く凹ませて、半導体チップ
表面側に位置するアウタリード部をボンディングワイヤ
の最高点よりも高くし、半導体チップ表面上のワイヤボ
ンディング部を含む領域のみに封止樹脂をポッティング
して、ポッティングされた封止樹脂の表面側の高さを半
導体チップ表面側に位置する表面側アウタリード部より
も低くしている。このように樹脂封止は液状樹脂を滴下
して加熱硬化させるポッティング方式であるため、成形
用金型を使って樹脂モールドする方法のように、成形用
金型に樹脂が付着しないように離型材を混入させる必要
がなくなり、リードやチップとの密着力が強く、水の侵
入を有効に防止することができる。
ードとを有するリードを半導体チップの表面に接着剤を
介して貼合わせ、インナリードと半導体チップ表面とを
ボンディングワイヤで接続し、半導体チップ表面から裏
面にかけてアウタリードを折曲げて露出させた半導体装
置において、半導体チップ表面とボンディングワイヤで
接続されるインナリードを半導体チップ表面側に位置す
るアウタリード部より一段低く凹ませて、半導体チップ
表面側に位置するアウタリード部をボンディングワイヤ
の最高点よりも高くし、半導体チップ表面上のワイヤボ
ンディング部を含む領域のみに封止樹脂をポッティング
して、ポッティングされた封止樹脂の表面側の高さを半
導体チップ表面側に位置する表面側アウタリード部より
も低くしている。このように樹脂封止は液状樹脂を滴下
して加熱硬化させるポッティング方式であるため、成形
用金型を使って樹脂モールドする方法のように、成形用
金型に樹脂が付着しないように離型材を混入させる必要
がなくなり、リードやチップとの密着力が強く、水の侵
入を有効に防止することができる。
【００１３】また、本発明は、半導体装置を複数個段積
みし、下側に位置する半導体装置の半導体チップ表面側
の露出した表面側アウタリード部と、上側に位置する半
導体装置の半導体チップ裏面側の露出した裏面側アウタ
リード部とを電気的に接続している。このように半導体
装置の表面側および裏面側の両方にアウタリードの露出
部を作ってあるので、複数の半導体素子を容易に多段構
造とすることができる。
みし、下側に位置する半導体装置の半導体チップ表面側
の露出した表面側アウタリード部と、上側に位置する半
導体装置の半導体チップ裏面側の露出した裏面側アウタ
リード部とを電気的に接続している。このように半導体
装置の表面側および裏面側の両方にアウタリードの露出
部を作ってあるので、複数の半導体素子を容易に多段構
造とすることができる。
【００１４】
【発明の実施の形態】以下に本発明の実施の形態を図面
を用いて詳細に説明する。図１は本実施の形態の半導体
装置の断面図である。
を用いて詳細に説明する。図１は本実施の形態の半導体
装置の断面図である。
【００１５】リード４は、半導体チップ１と接続される
インナリード１０と、外部端子となって外部回路等と接
続されるアウタリード１１とを有する。インナリード１
０は、アウタリード１１より一段低く凹ませるために、
ダウンセット加工が施されている。このリード４は、半
導体チップ１のボンディングパッド２の形成された表面
１ａに、インナリード１０が電気絶縁性の両面接着テー
プ３を介して貼合わされる。
インナリード１０と、外部端子となって外部回路等と接
続されるアウタリード１１とを有する。インナリード１
０は、アウタリード１１より一段低く凹ませるために、
ダウンセット加工が施されている。このリード４は、半
導体チップ１のボンディングパッド２の形成された表面
１ａに、インナリード１０が電気絶縁性の両面接着テー
プ３を介して貼合わされる。
【００１６】一段低く凹まされたインナリード１０と半
導体チップ表面１ａのボンディングパッド２とはボンデ
ィングワイヤ６で接続される。このとき、ボンディング
ワイヤ６のループの最高点よりも、半導体チップ１の表
面１ａ側に位置する表面側アウタリード部１１ａが高い
位置に来るように、ループの高さを抑えてボンディング
する。
導体チップ表面１ａのボンディングパッド２とはボンデ
ィングワイヤ６で接続される。このとき、ボンディング
ワイヤ６のループの最高点よりも、半導体チップ１の表
面１ａ側に位置する表面側アウタリード部１１ａが高い
位置に来るように、ループの高さを抑えてボンディング
する。
【００１７】ボンディング後、半導体チップ１およびア
ウタリード１１の一部を除いたリード４を含めた領域を
モールド樹脂５で封止する。この封止により半導体チッ
プ１、ボンディングワイヤ６、およびインナリード１０
の全体をモールド樹脂５内に埋め込む。しかし、アウタ
リード１１については、後に折曲げる裏面側アウタリー
ド部１１ｂの全体をモールド樹脂５から露出させ、かつ
半導体チップ表面１ａ上に位置する表面側アウタリード
部１１ａの表面１２を、外部端子として直接使用できる
ようにモールド樹脂表面５ａに露出させる。
ウタリード１１の一部を除いたリード４を含めた領域を
モールド樹脂５で封止する。この封止により半導体チッ
プ１、ボンディングワイヤ６、およびインナリード１０
の全体をモールド樹脂５内に埋め込む。しかし、アウタ
リード１１については、後に折曲げる裏面側アウタリー
ド部１１ｂの全体をモールド樹脂５から露出させ、かつ
半導体チップ表面１ａ上に位置する表面側アウタリード
部１１ａの表面１２を、外部端子として直接使用できる
ようにモールド樹脂表面５ａに露出させる。
【００１８】樹脂封止後、リード４を図示しないダムバ
ーから切断し、モールド樹脂５より露出している裏面側
アウタリード部１１ｂを、半導体チップ表面１ａに対応
するモールド樹脂表面５ａから半導体チップ側面１ｂに
対応するモールド樹脂側面５ｂに回して、半導体チップ
裏面１ｃに対応するモールド樹脂裏面５ｃ側に折曲げて
Ｊ字形とする。このとき、半導体チップ表面１ａから側
面１ｂを経て裏面１ｃにかけてモールド樹脂５が介在し
ているから、折曲げた裏面側アウタリード部１１ｂと半
導体チップ１との電気的絶縁は確保できる。
ーから切断し、モールド樹脂５より露出している裏面側
アウタリード部１１ｂを、半導体チップ表面１ａに対応
するモールド樹脂表面５ａから半導体チップ側面１ｂに
対応するモールド樹脂側面５ｂに回して、半導体チップ
裏面１ｃに対応するモールド樹脂裏面５ｃ側に折曲げて
Ｊ字形とする。このとき、半導体チップ表面１ａから側
面１ｂを経て裏面１ｃにかけてモールド樹脂５が介在し
ているから、折曲げた裏面側アウタリード部１１ｂと半
導体チップ１との電気的絶縁は確保できる。
【００１９】このようにしてボンディングワイヤ６をリ
ード４よりも低く位置させるため、モールド樹脂封止後
に、外部から衝撃が加わっても、その衝撃を表面側アウ
タリード部１１ａが緩和するため、ワイヤループが乱れ
ることがなく、取扱いが容易となる。したがって、特に
外部衝撃が加わりやすいオートハンドラを使用してもボ
ンディングワイヤ６に短絡や断線等の不良が生じない。
また、表面側アウタリード部１１ａの表面１２を半導体
チップ表面１ａ側で露出させるとともに、裏面側アウタ
リード部１１ｂを半導体チップ１の裏面１ｃ側で露出さ
せているため、半導体装置の上下に外部回路を直接接続
することができる。
ード４よりも低く位置させるため、モールド樹脂封止後
に、外部から衝撃が加わっても、その衝撃を表面側アウ
タリード部１１ａが緩和するため、ワイヤループが乱れ
ることがなく、取扱いが容易となる。したがって、特に
外部衝撃が加わりやすいオートハンドラを使用してもボ
ンディングワイヤ６に短絡や断線等の不良が生じない。
また、表面側アウタリード部１１ａの表面１２を半導体
チップ表面１ａ側で露出させるとともに、裏面側アウタ
リード部１１ｂを半導体チップ１の裏面１ｃ側で露出さ
せているため、半導体装置の上下に外部回路を直接接続
することができる。
【００２０】半導体装置の上下に外部回路を接続できる
ため、図２に示すように半導体装置を多段構造化するこ
とができる。すなわち、半導体装置１３を複数個段積み
し、下側に位置する半導体装置１３の半導体チップ表面
１ａ側の露出した表面側アウタリード部１１ａと、上側
に位置する半導体装置１３の半導体チップ裏面１ｃ側の
露出した裏面側アウタリード部１１ｂと接触させ、これ
らを半田７などで電気的に接続した構造とすることがで
きる。これによれば、半導体装置の機能、容量、回路規
模を増大できるとともに、単位投影面積当たりの実装密
度を増大して実装効率を向上できる。
ため、図２に示すように半導体装置を多段構造化するこ
とができる。すなわち、半導体装置１３を複数個段積み
し、下側に位置する半導体装置１３の半導体チップ表面
１ａ側の露出した表面側アウタリード部１１ａと、上側
に位置する半導体装置１３の半導体チップ裏面１ｃ側の
露出した裏面側アウタリード部１１ｂと接触させ、これ
らを半田７などで電気的に接続した構造とすることがで
きる。これによれば、半導体装置の機能、容量、回路規
模を増大できるとともに、単位投影面積当たりの実装密
度を増大して実装効率を向上できる。
【００２１】ところで、図１の実施の形態では、モール
ド樹脂５が半導体チップ１の裏面１ｃまで回り込んでい
るため、その回り込んでいる分、半導体装置は厚くなっ
てしまうが、小形化のためには薄いほどよい。このた
め、図３に示すように、モールド樹脂封止時に、モール
ド樹脂５が半導体チップ１の裏面１ｃに回り込まないよ
うにすることによって、半導体装置の薄型化を図ること
ができる。半導体チップ裏面１ｃにモールド樹脂５が回
り込まないようにするには、モールド金型の大きさと、
リードフレームに設ける樹脂ダムバーの位置とを略半導
体チップ１の大きさに合わせればよい。なお、モールド
樹脂５が裏面１ｃに回りこまないために半導体チップ裏
面１ｃが露出するようになると、折曲げた裏面側アウタ
リード部１１ｂが半導体チップ裏面１ｃに直接触れるた
め、これを回避する必要がある。そのためには、折曲げ
た裏面側アウタリード部１１ｂが半導体チップ１の裏面
１ｃにくる部分に、あらかじめ半導体チップ１にリード
４を貼合わせたときと同じ電気絶縁性の両面接着テープ
３を貼っておけば、接触を回避して電気的絶縁を取るこ
とができる。
ド樹脂５が半導体チップ１の裏面１ｃまで回り込んでい
るため、その回り込んでいる分、半導体装置は厚くなっ
てしまうが、小形化のためには薄いほどよい。このた
め、図３に示すように、モールド樹脂封止時に、モール
ド樹脂５が半導体チップ１の裏面１ｃに回り込まないよ
うにすることによって、半導体装置の薄型化を図ること
ができる。半導体チップ裏面１ｃにモールド樹脂５が回
り込まないようにするには、モールド金型の大きさと、
リードフレームに設ける樹脂ダムバーの位置とを略半導
体チップ１の大きさに合わせればよい。なお、モールド
樹脂５が裏面１ｃに回りこまないために半導体チップ裏
面１ｃが露出するようになると、折曲げた裏面側アウタ
リード部１１ｂが半導体チップ裏面１ｃに直接触れるた
め、これを回避する必要がある。そのためには、折曲げ
た裏面側アウタリード部１１ｂが半導体チップ１の裏面
１ｃにくる部分に、あらかじめ半導体チップ１にリード
４を貼合わせたときと同じ電気絶縁性の両面接着テープ
３を貼っておけば、接触を回避して電気的絶縁を取るこ
とができる。
【００２２】図１、図３に示す半導体装置においては、
モールド樹脂成形を行なっているため、少なくともモー
ルド樹脂５中に成形用金型に樹脂５が付着しないように
離型材を混入させる必要がある。このためリード４や半
導体チップ１との密着力が弱く、水の侵入を許し、半導
体チップ表面１ａまで水が容易に到達して腐食を発生さ
せ、信頼性が低くなる。したがって、離型材を混入させ
ないで樹脂封止することが好ましい。そのためには図４
に示すように、ポッティング方式を採用するとよい。す
なわち、半導体チップ表面１ａ上のインナリード１０、
ボンディングワイヤ６を含むワイヤボンディング領域の
みに封止樹脂８をポッティングする。ポッティングした
封止樹脂８の表面８ａが、露出した半導体チップ表面側
に位置する表面側アウタリード部１１ａよりも低い位置
に来るようにする。樹脂の形成の仕方が、ポッティング
方式であり、離型材を混入する必要がないため、半導体
チップ１やリード４の表面と樹脂８との密着力が著しく
向上し、外部より水の侵入があっても水分子が半導体チ
ップ１やリード表面に接触することができない。したが
って、腐食が発生せず信頼性が高い。
モールド樹脂成形を行なっているため、少なくともモー
ルド樹脂５中に成形用金型に樹脂５が付着しないように
離型材を混入させる必要がある。このためリード４や半
導体チップ１との密着力が弱く、水の侵入を許し、半導
体チップ表面１ａまで水が容易に到達して腐食を発生さ
せ、信頼性が低くなる。したがって、離型材を混入させ
ないで樹脂封止することが好ましい。そのためには図４
に示すように、ポッティング方式を採用するとよい。す
なわち、半導体チップ表面１ａ上のインナリード１０、
ボンディングワイヤ６を含むワイヤボンディング領域の
みに封止樹脂８をポッティングする。ポッティングした
封止樹脂８の表面８ａが、露出した半導体チップ表面側
に位置する表面側アウタリード部１１ａよりも低い位置
に来るようにする。樹脂の形成の仕方が、ポッティング
方式であり、離型材を混入する必要がないため、半導体
チップ１やリード４の表面と樹脂８との密着力が著しく
向上し、外部より水の侵入があっても水分子が半導体チ
ップ１やリード表面に接触することができない。したが
って、腐食が発生せず信頼性が高い。
【００２３】以上述べてきた実施の形態において、使用
したリード４の厚さは０．１０mm、ダウンセット加工の
深さは０．１０mm、両面接着テープ３の厚さは０．０８
mmであり、半導体チップ表面１ａからのボンディングワ
イヤ６のループ高さを０．２６mm以下に抑えてワイヤボ
ンディングをした。なお、上記実施の形態ではリード４
と半導体チップ１との貼合わせに両面接着テープ３を使
用したが、単層の接着剤を使用してもよい。また、イン
ナリード１０をアウタリード１１より一段低く凹ませる
には、ダウンセット加工の他に、インナリード１０をコ
イニングしたりハーフエッチングしたりしてアウタリー
ド１１よりも薄くするようにしてもよい。また、アウタ
リード１１が表裏に露出している図３及び図４の半導体
装置も図１と同様に多段構造化することができることは
勿論である。
したリード４の厚さは０．１０mm、ダウンセット加工の
深さは０．１０mm、両面接着テープ３の厚さは０．０８
mmであり、半導体チップ表面１ａからのボンディングワ
イヤ６のループ高さを０．２６mm以下に抑えてワイヤボ
ンディングをした。なお、上記実施の形態ではリード４
と半導体チップ１との貼合わせに両面接着テープ３を使
用したが、単層の接着剤を使用してもよい。また、イン
ナリード１０をアウタリード１１より一段低く凹ませる
には、ダウンセット加工の他に、インナリード１０をコ
イニングしたりハーフエッチングしたりしてアウタリー
ド１１よりも薄くするようにしてもよい。また、アウタ
リード１１が表裏に露出している図３及び図４の半導体
装置も図１と同様に多段構造化することができることは
勿論である。
【００２４】
【発明の効果】本発明によれば、半導体チップ表面とボ
ンディングワイヤで接続されるインナリードを半導体チ
ップ表面側に位置する表面側アウタリード部より一段低
く凹ませて、半導体チップ表面側に位置する表面側アウ
タリード部をボンディングワイヤの最高点よりも高く
し、モールド樹脂の表面側の高さを半導体チップ表面側
に位置する表面側アウタリード部よりも低くしたため、
ボンディングワイヤを外部の衝撃から有効に保護するこ
とができるので、取扱いが容易になる。また、半導体装
置を多段構造化できるため、半導体装置を高密度実装す
ることができる。
ンディングワイヤで接続されるインナリードを半導体チ
ップ表面側に位置する表面側アウタリード部より一段低
く凹ませて、半導体チップ表面側に位置する表面側アウ
タリード部をボンディングワイヤの最高点よりも高く
し、モールド樹脂の表面側の高さを半導体チップ表面側
に位置する表面側アウタリード部よりも低くしたため、
ボンディングワイヤを外部の衝撃から有効に保護するこ
とができるので、取扱いが容易になる。また、半導体装
置を多段構造化できるため、半導体装置を高密度実装す
ることができる。
【図１】本発明の実施の形態の半導体装置を示す断面図
である。
である。
【図２】本実施の形態の半導体装置を使って多段構造化
した多段半導体装置の断面図である。
した多段半導体装置の断面図である。
【図３】他の実施の形態の半導体チップの裏面を露出し
た半導体装置を示す断面図である。
た半導体装置を示す断面図である。
【図４】他の実施の形態のポッティング方式を採用した
半導体装置を示す断面図である。
半導体装置を示す断面図である。
【図５】従来例の半導体装置を示す断面図である。
１ 半導体チップ １ａ 半導体チップ表面 １ｃ 半導体チップ裏面 ３ 両面接着テープ ４ リード ５ モールド樹脂 ５ａ モールド樹脂表面 ６ ボンディングワイヤ １１ アウタリード １１ａ 表面側アウタリード部 １１ｂ 裏面側アウタリード部 １２ 表面側アウタリード部の表面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電 線株式会社システムマテリアル研究所内 (72)発明者 村上 元 茨城県日立市助川町３丁目１番１号 日 立電線株式会社電線工場内 (56)参考文献 特開 平４−85837（ＪＰ，Ａ) 特開 平６−132453（ＪＰ，Ａ) 特開 平８−8389（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/52
Claims (1)
- 【請求項１】インナリードとアウタリードとを有するリ
ードを半導体チップの表面に接着剤を介して貼合わせ、
インナリードと半導体チップ表面とをボンディングワイ
ヤで接続し、半導体チップ表面とボンディングワイヤに
よる接続部とをモールド樹脂で封止し、半導体チップ表
面から裏面にかけてアウタリードを折曲げて、このアウ
タリードをモールド樹脂から露出させた半導体装置を複
数個段積みし、下側に位置する半導体装置の半導体チッ
プ表面側の露出した表面側アウタリード部と、上側に位
置する半導体装置の半導体チップ裏面側の露出した裏面
側アウタリード部とを電気的に接続した多段半導体装置
において、半導体チップ表面とボンディングワイヤで接
続されるインナリードを半導体チップ表面側に位置する
表面側アウタリード部より一段低く凹ませて、半導体チ
ップ表面側に位置する表面側アウタリード部をボンディ
ングワイヤの最高点よりも高くし、モールド樹脂の表面
側の高さを半導体チップ表面側に位置する表面側アウタ
リード部よりも低くし、半導体チップ裏面側がモールド
樹脂から露出しており、半導体チップ裏面側に折曲げた
裏面側アウタリード部と半導体チップ裏面との間に電気
絶縁性の接着剤を介在させたことを特徴とする多段半導
体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24420595A JP3198889B2 (ja) | 1995-09-22 | 1995-09-22 | 半導体装置 |
| US08/710,658 US6002167A (en) | 1995-09-22 | 1996-09-20 | Semiconductor device having lead on chip structure |
| KR1019960041615A KR970018432A (ko) | 1995-03-07 | 1996-09-23 | 리이드 온 칩(Lead on chip) 구조를 가지는 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24420595A JP3198889B2 (ja) | 1995-09-22 | 1995-09-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0992769A JPH0992769A (ja) | 1997-04-04 |
| JP3198889B2 true JP3198889B2 (ja) | 2001-08-13 |
Family
ID=17115338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24420595A Expired - Fee Related JP3198889B2 (ja) | 1995-03-07 | 1995-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3198889B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6014316A (en) * | 1997-06-13 | 2000-01-11 | Irvine Sensors Corporation | IC stack utilizing BGA contacts |
| EP0948048A1 (en) * | 1998-03-20 | 1999-10-06 | Caesar Technology Inc. | Chip scale package |
| KR100421774B1 (ko) * | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| JP4761662B2 (ja) * | 2001-07-17 | 2011-08-31 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP5098085B2 (ja) * | 2007-12-18 | 2012-12-12 | スパンション エルエルシー | 半導体装置及びその製造方法 |
-
1995
- 1995-09-22 JP JP24420595A patent/JP3198889B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0992769A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3163961B2 (ja) | 半導体装置 | |
| US6261865B1 (en) | Multi chip semiconductor package and method of construction | |
| US6459148B1 (en) | QFN semiconductor package | |
| US6574107B2 (en) | Stacked intelligent power module package | |
| CN100414696C (zh) | 引线框及制造方法以及树脂密封型半导体器件及制造方法 | |
| JP2915892B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US5471088A (en) | Semiconductor package and method for manufacturing the same | |
| US6853059B1 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| US8354739B2 (en) | Thin semiconductor package and method for manufacturing same | |
| JPH0567726A (ja) | 樹脂封止型半導体装置 | |
| US7968371B2 (en) | Semiconductor package system with cavity substrate | |
| KR101473905B1 (ko) | 오프셋 적층형 다이를 구비한 집적회로 패키지 시스템 | |
| JPH09199662A (ja) | 半導体装置 | |
| JP3198889B2 (ja) | 半導体装置 | |
| JPH05299456A (ja) | 樹脂封止型半導体装置 | |
| JP3417095B2 (ja) | 半導体装置 | |
| US6541870B1 (en) | Semiconductor package with stacked chips | |
| JP3565114B2 (ja) | 樹脂封止型半導体装置 | |
| JPH10256473A (ja) | 半導体装置 | |
| JPS61237458A (ja) | 樹脂封止型半導体装置 | |
| JP3182374B2 (ja) | 半導体装置 | |
| JP2662991B2 (ja) | 混成集積回路パッケージ | |
| JP3406147B2 (ja) | 半導体装置 | |
| JPS61241954A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
| LAPS | Cancellation because of no payment of annual fees |