JPH09204396A

JPH09204396A - バスのスタック監視方式

Info

Publication number: JPH09204396A
Application number: JP8011410A
Authority: JP
Inventors: Masakazu Nakamura; 正和中村; Makoto Okazaki; 眞岡崎
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-01-26
Filing date: 1996-01-26
Publication date: 1997-08-05
Anticipated expiration: 2016-01-26
Also published as: JP3421492B2

Abstract

(57)【要約】【課題】本発明は複数のプロセッサが接続された各バス
インタフェース回路がスプリット転送方式のシステムバ
スを介して相互に接続するシステムのバスのスタック監
視方式に関し，コマンド送信のリトライ動作中にアンサ
の送信に切り替わっても規定回数で再送のオーバフロー
を正確に検出してシステムバスの転送効率を向上するこ
とを目的とする。【解決手段】バスインタフェース制御回路の送信制御部
は，自プロセッサから発生したコマンドと他からのアク
セスにより発生したアンサの何れかをシステムバスへ送
信すると相手からのステータスの応答を判定し，無応答
またはステータスの内容がエラーの場合にリトライ制御
部を起動してコマンドまたはアンサの再送を行い，コマ
ンドの再送回数を計数するコマンドリトライカウンタと
アンサの再送回数を計数するアンサリトライカウンタと
を備え，それぞれ予め設定された値数に達するまで再送
の制御を行うよう構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は複数のプロセッサが
ローカルバスを経て接続されたバスインタフェース回路
を介してスプリット転送方式のシステムバスに接続され
るマルチプロセッサシステムにおけるスプリットバスの
スタック監視方式に関する。

【０００２】各バスインタフェース制御回路のローカル
バスに接続されたバスマスタ（プロセッサ）がシステム
バスを介して他のバスインタフェース制御回路を介して
そのローカルバスのローカルメモリ等にアクセスする場
合，システムバスがスプリット転送方式によりコマンド
を送信し，受信先から受信状態（ステータス）を返送し
て送信側で確認を行うことによりエラーの発生を検出す
る方法がある。コマンドの送信だけでなく，コマンドの
送信先においてコマンドを実行して得られたデータ（例
えば，リードコマンドの実行により得られたリードデー
タ）をアンサとしてコマンドの送信元に転送する動作が
行われ，その場合にもアンサを送信した後相手からアン
サ受信の状態（ステータス）を返送する動作が行われ
る。

【０００３】このような，コマンドやアンサの送信に対
して相手方からの受信確認の応答を受ける時に，応答が
返ってこない場合や，エラーの応答が返ってくると，再
送動作が行われる。その再送動作は一定回数だけ繰り返
すと再送を停止するようになっているが，従来の方式で
はカウントが正確に行われない場合があってその改善が
望まれている。

【０００４】

【従来の技術】図６は従来のマルチプロセッサシステム
の構成例である。複数のプロセッサＣＰＵ０〜ＣＰＵ２
がそれぞれローカルバスＬＢ０〜ＬＢ２を介して対応す
るバスインタフェース制御回路ＢＩＦ０〜ＢＩＦ２に接
続され，各バスインタフェース制御回路ＢＩＦ０〜ＢＩ
Ｆ２はシステムバスにより相互に接続され，各ローカル
バスＬＢ０〜ＬＢ２にはそれぞれローカルメモリ（メモ
リコントローラを含む）ＬＭ０〜ＬＭ２が接続されてい
る。

【０００５】各プロセッサは自ローカルバスのローカル
メモリにアクセスする場合は，図示されないローカルバ
スのアービタ回路の調停によりローカルバスの使用許可
を獲得してローカルバスをロックしてアクセスすること
ができる。また，プロセッサＣＰＵ０から他のプロセッ
サＣＰＵ１側のローカルメモリＬＭ１にアクセスする場
合は，バスマスタ（ＣＰＵ０）からローカルバスＬＢ０
を介してバスインタフェース制御回路ＢＩＦ０にコマン
ド（メモリのリードまたはライト）を転送して，バスイ
ンタフェース制御回路ＢＩＦ０がシステムバスの使用許
可を図示されないシステムバスのアービタ回路の調停に
より獲得すると，システムバスにコマンドを送信する。
システムバスをスプリット方式（正確にはタイムスプリ
ット方式）により転送する場合，コマンドを送信後シス
テムバスを解放する。

【０００６】アクセス先（送信先）のバスインタフェー
ス制御回路ＢＩＦ１は，受信した結果（正常か異常であ
るかに対応するＯＫまたはＮＧ）をステータスとして送
信元のバスインタフェース制御回路ＢＩＦ０に送信す
る。送信元のバスインタフェース制御回路ＢＩＦ０はス
テータスを受信し，送信先で正常に受信動作が行われた
か判定し，もし正常に受信できなかったことが分かる
と，再度同じアクセスを再送するリトライ動作を行う。
この動作は，ステータスが異常であった時に行われ，予
め決められたｎ回のリトライ動作を行った後でもなおス
テータスが異常であればリトライオーバフローとしてエ
ラー通知の動作に移る。このリトライ動作を一定回数だ
け行う技術は発明の名称「タイムスプリットバスの制御
回路」（特開平５−１３６７８７号公報）に開示されて
いる。

【０００７】また，バスインタフェース制御回路は，例
えばＢＩＦ０からシステムバスにコマンドを送信してい
る時に，他のプロセッサ例えばＣＰＵ１からシステムバ
スを介してローカルメモリＬＭ０をリードするアクセス
が発生すると，ＢＩＦ０からローカルバスＬＢ０を介し
てローカルメモリＬＭ０にアクセスし，バススレーブで
あるローカルメモリＬＭ０からに対してアンサ（リード
データ）をアクセス元のＣＰＵ１へ送信しなければなら
ない。この場合，ＢＩＦ０は，バススレーブ（ＬＭ０）
からのアンサが発生するとＣＰＵ０からのコマンドの送
信を一時取り止めてアンサを優先して送信する機能（ア
ンサの追い越し機能または先出し機能）を備えている。
そのような技術は，例えば，発明の名称「バスインタフ
ェース制御方式」：特開平５−３１４０６１号公報に開
示されている。このアンサをバスインタフェース制御回
路ＢＩＦ０からＢＩＦ１に対し送信すると，送信先から
アンサ受信のステータスを受け取るのを確認しなければ
ならないが，そのステータスが異常（ＮＧ）の場合はア
ンサを再送する動作が行われる。

【０００８】図７は従来のバスインタフェース制御回路
のブロック構成図である。図７において，ローカルバス
８０にバスインタフェース制御回路（以下，ＢＩＦとい
う）８１が接続され，ＢＩＦ８１内にはローカルバス８
０を介してデータ（コマンド，アンサ等）の転送制御を
行うローカルバス制御回路８２，ローカルバス８０から
のコマンドやアンサを一時格納してシステムバスへ出力
するための送信バッファ８３，システムバス８６から入
力するコマンドやアンサを一時格納してローカルバス８
０へ出力するための受信バッファ８４及びシステムバス
８６を介して相手側のＢＩＦとの間でデータの送受信の
制御を行うシステムバス制御回路８５が設けられてい
る。送信バッファ８３はコマンド送信バッファ８３ａと
アンサ送信バッファ８３ｂとで構成され，受信バッファ
８４はコマンド受信バッファ８４ａ，アンサ受信バッフ
ァ８４ｂとで構成される。また，システムバス制御回路
８５はシステムバスへの送信制御を行う送信制御部８５
ａ，システムバスからの受信制御を行う受信制御部８５
ｂとで構成される。

【０００９】図８に従来の送信制御部のリトライ制御に
関係する構成を示す。図８において，８３ａ，８３ｂは
上記図７の同一符号と同じコマンド送信バッファ，アン
サ送信バッファ，８５０〜８５３の各部は送信制御部８
５ａを構成し，８５０はリトライ制御部，８５１はリト
ライカウンタ，８５２は選択部，８５３は相手先から送
られてくるステータスを受信して内容を判定する送信デ
ータ受信判定部である。

【００１０】リトライ制御部８５０は，コマンド送信バ
ッファ８３ａまたはアンサ送信バッファ８３ｂからの第
１回のコマンドまたはアンサの送信に対し，相手先から
のステータスの内容を送信データ受信判定部８５３で判
定し，ステータスエラーが検出されると起動される。起
動するとリトライカウンタ８５１を＋１し，バス要求信
号をシステムバスのバスアービタへ送出してバス要求許
可信号を受け取ると，予め入力されているコマンド書き
込みアドレスや，アンサ書き込みアドレスを用いて，コ
マンドまたはアンサを対応するコマンド送信バッファ８
３ａまたはアンサ送信バッファ８３ｂの読み出しアドレ
スを対応するバッファへ供給する。このアドレスにより
読み出された出力コマンドデータまたは出力アンサデー
タは選択部８５２へ供給される。選択部８５２はリトラ
イ制御部８５０から供給されるリトライ動作の種別（コ
マンドまたはアンサ）を表すコマンド／アンサ選択信号
により一方のデータを選択してシステムバスデータ線に
出力する。

【００１１】図９は従来のリトライ制御部（図８の８５
０）の構成である。図９において，８５０，８５１はそ
れぞれ上記図８と同様にそれぞれリトライ制御部，リト
ライカウンタを表す。リトライ制御部８５０内は，読み
出しアドレス制御部８５０ａ，アンド回路８５０ｂ，８
５０ｃ，オア回路８５０ｄ及び入・出力の各信号線とで
構成される。リトライカウンタ８５１はイネーブル端子
（ＥＮ）に“１”が入力された時，ロード端子（Ｌ）に
“０”が入力されるとカウントアップ動作を行い，イネ
ーブル端子（ＥＮ）に“１”が入力された時，ロード端
末（Ｌ）に“１”が入力されているとカウンタをリセッ
トする。

【００１２】すなわち，コマンドまたはアンサを送信し
て転送完了信号が“１”となってイネーブル端子（Ｅ
Ｎ）に供給された時，コマンドまたはアンサの送信先か
ら送られてくるステータスを送信データ受信判定部（上
記図８の８５３）で判定して，ステータスエラー信号と
して“１”（エラー表示状態）を出力するとアンド回路
８５０ｂ，８５０ｃは何れも“０”を発生し，ロード端
子（Ｌ）に“１”が入力されないため，リトライカウン
タ８５１はカウントアップを行う。このステータスエラ
ーが検出された場合は，読み出しアドレス制御部８５０
ａは，送信したデータの再送を行うためにコマンドまた
はアンサの読み出しアドレスを再度出力する。

【００１３】また，コマンド送信のリトライを行ってい
る時に，アンサ送信が開始するとコマンド／アンサ切り
替わり信号が“１”（パルス状信号）となってオア回路
８５０ｄから“１”が発生しロード端子（Ｌ）を駆動し
て，リトライカウンタ８５１をリセットする（この時イ
ネーブル端子（ＥＮ）には転送完了信号は供給されなく
てもよい）。

【００１４】図１０，図１１はシステムバス制御回路の
リトライの制御フロー（その１），（その２）である。
この制御はシステムバス制御回路内のリトライ制御部を
含む送信制御部（図７）で実行され，その内容を概説す
る。

【００１５】送信制御部（図７）は，スタートするとア
ンサ送信があるか判別する（図１０のＳ１）。アンサ送
信が無い場合はコマンド送信要求（バス要求信号を出
力）を行い（同Ｓ２），バス許可信号線に許可信号が発
生しているか判別し（同Ｓ３），発生していると送信バ
ッファの内容（コマンド）の内容を読み出してシステム
バスに出力して（同Ｓ４），読み出しアドレスを更新す
る（同Ｓ５）。次にデータが終了したか判別し（同Ｓ
６），終了しないとＳ４の処理に戻る。

【００１６】また，上記図１０のＳ１において，アンサ
送信が有ると判定されると，コマンド／アンサ送信切り
替えを行うか判別する（図１０のＳ７）。すなわち，コ
マンド送信中（リトライの場合を含む）に，後から発生
したアンサを先出しする状態になると，切替えのために
リトライカウンタをリセットする（図１０のＳ８）。上
記Ｓ７でコマンド／アンサ送信切り替えが行われない場
合及びＳ８の処理に続いてアンサ送信要求を発生する
（同Ｓ９）。この後，図１０のＳ１０〜Ｓ１３におい
て，上記コマンドの送信と同様の処理（図１０のＳ３〜
Ｓ６）によりアンサの送信が実行される。コマンドまた
はアンサの送信が終了すると，送信先から送られてくる
ステータスを判別し（図１１のＳ１４），ＯＫの場合は
カウンタをリセットして（同Ｓ１９）終了するが，異常
（一定時間内にステータスが受け取れない場合を含む）
の場合はリトライカウンタを更新（＋１）し（同Ｓ１
５），リトライカウンタが限界値（ｎ）になったか判定
し（同Ｓ１６），限界値に達しない場合は図１０のＳ１
に戻ってリトライ動作を行う。また，限界値に達した場
合はカウンタをリセットして（同Ｓ１７），打ち切りエ
ラー表示の出力を発生する（同Ｓ１８）。

【００１７】

【発明が解決しようとする課題】上記したように，従来
のスプリット転送方式を用いたバスインタフェース制御
回路では，バスマスタ（ＣＰＵ０）からのコマンドまた
はバススレーブ（ＬＭ０）からのアンサを転送した後，
送信先からの応答（ステータス）が異常（応答が無い場
合を含む）の場合はリトライ（再送）カウンタによりコ
マンドまたはアンサの再送回数をカウントし，一定回数
以上の場合は打ち切りエラー表示を出力していた。しか
し，コマンドのリトライ動作による送信中にアンサが発
生すると，アンサの追い越し機能によりリトライカウン
タは送信データの切り替わりでリセット（上記図１０の
Ｓ７）されるので，コマンドのリトライ動作は最初から
やり直さなければならなかった。

【００１８】従って，コマンド送信中で再送のオーバフ
ローが発生しない内にアンサ送信状態になると，再送を
やり直すので，何時までもコマンドの再送がオーバフロ
ーせず無効な転送がシステムバス上に流れてバスがスタ
ックすることによる転送効率の低下が問題となってい
た。

【００１９】本発明はバスインタフェース制御回路から
のコマンド送信のリトライ動作中にアンサの送信に切り
替わっても規定回数で再送のオーバフローを正確に検出
してシステムバスの転送効率を向上することができるス
プリットバスのスタック監視方式を提供することを目的
とする。

【００２０】

【課題を解決するための手段】図１は本発明の原理構成
図である。図１において，１はバスインタフェース制御
回路（ＢＩＦ）の送信制御部，２はリトライ制御部，３
はコマンドリトライカウンタ，４はアンサリトライカウ
ンタ，５は応答判定部である。

【００２１】本発明はリトライカウンタとしてコマンド
リトライカウンタ３とアンサリトライカウンタ４を送信
制御部２に設け，コマンドリトライカウンタ３とアンサ
リトライカウンタのクリア信号及びカウントアップ信号
をリトライ制御部２から発生するようにしたものであ
る。リトライ制御部２は，コマンドまたはアンサの送信
に対して相手から送られた応答が正常であることを応答
判定部５で検出するとリトライを行うことなく各カウン
タ３，４のクリアを行い，コマンドまたはアンサの送信
に対し相手から送られた応答が異常（応答が一定時間無
い場合を含む）であると判定されると送信したコマンド
またはアンサに対応するリトライカウンタ３または４の
カウントアップを行い，コマンドまたはアンサの再送
（リトライ）を行う。また，送信制御部１はコマンドの
再送中にアンサの送信要求が発生すると，アンサの先出
しを行う。この場合，コマンドからアンサへの切り替え
の信号によりアンサリトライカウンタ４に対しクリア信
号が供給され，コマンドリトライカウンタ３はその時の
カウント値を保持したままであり，アンサの送信が正常
な応答により確認されるとコマンドの送信を，前回のカ
ウント値から再開する。コマンドリトライカウンタ３及
びアンサリトライカウンタ４は，それぞれに設定された
一定値（限界値）に達するとそれぞれリトライオーバフ
ロー信号を出力し，それ以上の再送を打ち切るためのエ
ラー表示を行う。

【００２２】

【発明の実施の形態】図２は実施例の構成図である。図
２はバスインタフェース制御回路の送信制御部に設けら
れ，上記図１０に示す従来例の構成に対応する本発明の
送信制御部のリトライ制御に関係する実施例の構成を示
す。図中，２０はリトライ制御部（図１の２に対応），
２１はコマンドリトライカウンタ（図１の３に対応），
２２はアンサリトライカウンタ（図１の４に対応），２
３はコマンド送信バッファ，２４はアンサ送信バッフ
ァ，２５は送信データ受信判定部，２６は選択部であ
る。

【００２３】リトライ制御部２０は，コマンド送信バッ
ファ２３にコマンドが書き込まれると，コマンド書き込
みアドレスを受け取って送信すべきコマンドの発生を検
出し，バス要求信号をバスアービタ（図示省略）へ出力
し，バス要求許可信号が入力すると，選択部２６に対し
コマンド／アンサ選択信号としてコマンドを選択する信
号を出力して，コマンド送信バッファ２３にコマンド読
み出しアドレスを供給して読み出しを行う。読み出しさ
れた出力コマンドデータは，選択部２６からシステムバ
スデータ線へ送出される。このコマンドをシステムバス
を介して受信した相手装置（相手バスインタフェース制
御回路）からデータ受信ステータスが返って来ると，送
信データ受信判定部２５でステータスの内容を判定し，
正常か異常（エラー状態またはステータスが返って来な
い場合）かの判定結果をステータスエラー信号としてリ
トライ制御部で受け取る。

【００２４】ステータスエラー信号がエラーを表示して
いると，コマンドリトライカウンタ２１のカウントアッ
プの出力を発生し，正常を表示しているとコマンドリト
ライカウンタ２１をリセットする出力を発生する。

【００２５】コマンド送信に対して送信データ受信判定
部２５で異常（エラー）を検出すると，リトライ制御部
２０はコマンドの送信のリトライを開始し，コマンドリ
トライカウンタ２１のカウントアップ出力を発生し，上
記のバス要求信号の出力，バス要求許可信号の受け取り
を初めとする再送動作を開始する。コマンド送信のリト
ライが予め設定された回数（ｎ回）に達するとコマンド
リトライカウンタ２１からオーバフロー信号が発生し，
リトライ制御部２０はこの信号を受け取るとリトライエ
ラー通知の信号を出力する。

【００２６】コマンド送信中にアンサ送信バッファ２４
にアンサが書き込まれて，アンサ送信バッファ２４にア
ンサが書き込まれると，リトライ制御部２０はアンサの
先出し機能が働いてアンサ送信の制御を行う。この場
合，コマンド送信のリトライを中止し（コマンドリトラ
イカウンタ２１のカウント状態は保持される），アンサ
送信のためのバス要求信号を出力し，バス要求許可信号
を受け取ると，コマンド／アンサ選択信号としてアンサ
を選択する信号を発生して選択部２６の選択動作をアン
サ側に切り変える。続いてアンサ送信バッファ２４に読
み出しアドレスを供給し，対応するアドレスから出力ア
ンサデータが出力され，選択部２６を介してシステムバ
スデータ線に出力される。

【００２７】このアンサの送信に対してデータ受信ステ
ータス信号が相手装置から送られて来ると送信データ受
信判定部２５で受信判定する。その判定結果は上記のコ
マンド送信の場合と同様にステータスエラー信号として
リトライ制御部２０へ供給される。リトライ制御部２０
ではそのステータスエラー信号がエラーを表示している
と，アンサのリトライ動作を開始し，アンサリトライカ
ウンタ２２にカウントアップ出力を発生し，バス要求信
号の出力とバス要求許可信号の受信を待つ。この場合，
コマンドリトライカウンタは何ら影響を受けない。アン
サのリトライが実行され，一定回数以内に正常に転送が
行われると，リトライ制御部２０からアンサリトライカ
ウンタ２２に対しカウントリセット信号を出力してアン
サリトライカウンタ２２はリセットされる。また，アン
サのリトライ動作が一定回数に達するとアンサオーバフ
ロー信号がアンサリトライカウンタ２２から出力され
る。

【００２８】アンサの送信に対して相手装置から送られ
てきたデータステータスが正常である場合は，送信デー
タ受信判定部２５からステータスエラー信号により正常
を表示する。この場合，リトライ制御部２０はアンサリ
トライカウンタ２２をリセットする。

【００２９】アンサの先出し機能によりアンサの送信が
終了すると，中断されていたコマンドのリトライが再開
される。この場合，コマンドリトライカウンタ２１は前
回までのリトライ回数を保持しているので，再開された
コマンド送信動作は保持していたリトライ回数から予め
設定された回数（ｎ回）までのリトライ動作を行うこと
ができる。

【００３０】図３はリトライ制御部と関連する部分の構
成例である。図３において，２０，２１，２２は上記図
２の同じ符号の各部を表し，リトライ制御部２０内の２
００は読み出しアドレス制御部，２０１，２０２，２０
４，，２０５及び２０６はアンド回路，２０３，２０
７，２０８はオア回路である。

【００３１】コマンドリトライカウンタ２１とアンサリ
トライカウンタ２２は，入力端子のロード端子（Ｌ）と
イネーブル端子（ＥＮ）への信号入力に対して，上記図
９のリトライカウンタ８５１と同様に動作を行い，イネ
ーブル端子（ＥＮ）に“１”が入力した時，ロード端子
（Ｌ）に“０”が供給されているとカウントアップ動作
を行い，ロード端子（Ｌ）に“１”が供給されると（こ
の時イネーブル端子（ＥＮ）は“０”又は“１”の何れ
でもよい）カウンタをリセットする。

【００３２】アンサリトライカウンタ２２のロード端子
（Ｌ）には，コマンド／アンサ切り替わり信号がオア回
路２０７を介して入力され，コマンド送信中にアンサ送
信に切り替わった場合にカウンタ値がリセットされる
が，この切り替わりでコマンドリトライカウンタ２１は
リセットされない。

【００３３】コマンドリトライカウンタ２１は，読み出
しアドレス制御部２００からコマンド送信信号と転送完
了信号のアンドをとってカウンタのイネーブル端子（Ｅ
Ｎ）に“１”を供給する。この時のステータスエラー信
号が“１”となってエラー発生を表示するとアンド回路
２０１，２０２の何れからも“１”が発生せず，ロード
端子（Ｌ）に“０”が入力し，イネーブル端子（ＥＮ）
に“１”が入力するので，コマンドリトライカウンタ２
１はカウントアップを行う。ステータスエラーが発生す
ると，読み出しアドレス制御部２００は，送信したデー
タの再送を行うためにコマンドの読み出しアドレスを再
度出力する。

【００３４】また，コマンド送信に対して，相手装置か
ら受け取ったステータスが正常であってステータスエラ
ー信号が“０”であると，アンド回路２０１から“１”
が発生して，オア回路２０３からロード端子（Ｌ）に
“１”が供給され，この時イネーブル端子（ＥＮ）にも
“１”が供給されて，コマンドリトライカウンタ２１は
リセットされる。

【００３５】このように，コマンドリトライカウンタ２
１またはアンサリトライカウンタ２２はコマンドまたは
アンサのリトライを行って，ステータスエラーを検出す
ると，対応するカウンタの値が＋１されて，ある規定値
になるとコマンドリトライオーバフローまたはアンサリ
トライオーバフローが発生すると，読み出しアドレス制
御部２００に通知すると共にリトライエラー通知を外部
に出力し，お互いのカウンタ値をリセットする。

【００３６】図４，図５は本発明によるシステムバス制
御回路のリトライの制御フロー（その１），（その２）
を示す図である。図４において，スタートすると，アン
サ送信があるか判別し（図４のＳ１），無い場合はコマ
ンド送信要求（図２のバス要求信号に対応）が行われ
（図４のＳ２），これに対しバス許可信号線（図２のバ
ス要求許可信号線）に許可信号が発生したか判別し（同
Ｓ３），許可信号が発生すると送信バッファの内容を読
み出してシステムバスに出力し（同Ｓ４），アドレスを
更新して（同Ｓ５）データ終了か判別する（同Ｓ６）。
終了していないと上記Ｓ４に戻り，終了した場合は図５
のＳ１２が実行される。

【００３７】上記Ｓ１において，アンサ送信があること
が判別されると，アンサ送信要求を発生し（図４のＳ
７），続いて上記コマンド送信における処理（図４のＳ
３〜Ｓ６）と同様の処理Ｓ８〜Ｓ１１が実行される。ア
ンサのデータ終了またはコマンドのデータ終了が判別さ
れると（図４のＳ６またはＳ１１），図５に移行して，
相手装置から送られてくるステータスの内容が正常（Ｏ
Ｋ）であるか判別し（図５のＳ１２），正常であればカ
ウンタをリセットして（同Ｓ１３）処理を終了する。但
し，コマンド送信のリトライ中に発生したアンサの送信
が正常終了した場合はコマンド送信のリトライが再開さ
れる。

【００３８】ステータスが異常（エラー）である場合
は，コマンド送信中か判別し（図５のＳ１４），コマン
ド送信中である場合はコマンドリトライカウンタを更新
（＋１）し（同Ｓ１７），リトライカウンタは限界値
（設定値）か判別し（同Ｓ１８），限界値に達していな
いと上記図４のＳ１へ戻り次のコマンド送信のリトライ
を開始する。また，上記図５のＳ１４において，コマン
ド送信中であることが判別されるとアンサリトライカウ
ンタを更新（＋１）し（同Ｓ１５），次にアンサリトラ
イカウンタは限界値（設定値）か判別し（同Ｓ１６），
限界値に達してないと上記図４のＳ１に戻る。図５のＳ
１６及びＳ１８においてそれぞれ限界値に達したと判定
されると，カウンタをリセットし（同Ｓ１９），打ち切
りエラー表示を発生する（図５のＳ２０）。

【００３９】上記に説明したように，コマンド送信の再
送中にアンサ送信が発生してアンサの先出しが行われた
場合にも，それまでのコマンドのリトライカウント値が
保存されるため，アンサの送信が終了した後にコマンド
の再送を再開しても，前回までのリトライのカウント値
に新たなリトライの回数が加算されることになり，従来
例のように予め設定された回数（ｎ回）になるまでの無
駄なリトライ動作を防止することができる。なお，アン
サリトライカウンタの設定数は，例えば連続６回とし，
コマンドリトライカウンタの設定数は，例えば通算１６
回とするというように設定することができる。

【００４０】

【発明の効果】本発明によればスプリットバスにおい
て，無駄な転送が発生することがなくなるので，バスの
転送効率を向上することができ，マルチプロセッサシス
テムの処理速度を向上することができる。

【図面の簡単な説明】

【図１】本発明の原理構成を示す図である。

【図２】実施例の構成図である。

【図３】リトライ制御部と関連する部分の構成例であ
る。

【図４】本発明によるシステムバス制御回路のリトライ
の制御フロー（その１）を示す図である。

【図５】本発明によるシステムバス制御回路のリトライ
の制御フロー（その２）を示す図である。

【図６】従来のマルチプロセッサシステムの構成例を示
す図である。

【図７】従来のバスインタフェース制御回路のブロック
構成図である。

【図８】従来の送信制御部のリトライ制御に関係する構
成を示す図である。

【図９】従来のリトライ制御部の構成を示す図である。

【図１０】システムバス制御回路のリトライの制御フロ
ー（その１）を示す図である。

【図１１】システムバス制御回路のリトライの制御フロ
ー（その２）を示す図である。

【符号の説明】

１バスインタフェース制御回路（ＢＩＦ）の送信制
御部２リトライ制御部３コマンドリトライカウンタ４アンサリトライカウンタ５応答判定部

Claims

【特許請求の範囲】

【請求項１】複数のプロセッサがそれぞれローカルバ
スと接続された各バスインタフェース回路がスプリット
転送方式のシステムバスを介して相互に接続するシステ
ムにおけるバスのスタック監視方式において，バスイン
タフェース制御回路の送信制御部は，自プロセッサから
発生したコマンドと他プロセッサからのアクセスにより
発生したアンサの何れかをシステムバスへ送信すると相
手からのステータスの応答を判定する手段と，ステータ
スが正常であると送信を終了し，応答が無いかステータ
スの内容がエラーである場合にコマンドまたはアンサの
再送を行うリトライ制御部と，コマンドの再送回数を計
数するコマンドリトライカウンタとアンサの再送回数を
計数するアンサリトライカウンタとを備え，前記リトラ
イ制御部は前記コマンドリトライカウンタとアンサリト
ライカウンタの値が予め設定された値数に達するまで再
送の制御を行うことを特徴とするバスのスタック監視方
式。
【請求項２】請求項１において，前記送信制御部はコ
マンドの再送中に後からアンサ送信の要求が発生すると
アンサの先出しを行い，前記リトライ制御部は前記コマ
ンド送信からアンサ送信への切り替えが発生すると前記
コマンドリトライカウンタの値を保存して前記アンサリ
トライカウンタをリセットし，前記アンサの送信終了後
に，コマンドの再送を前記コマンドリトライカウンタが
保存したカウント値を基に再開することを特徴とするバ
スのスタック監視方式。
【請求項３】請求項１において，前記送信制御部は，
コマンドが格納されるコマンド送信バッファとアンサが
格納されるアンサ送信バッファの読み出しアドレス制御
部を備え，前記読み出しアドレス制御部は，前記コマン
ド送信バッファへのコマンドの書き込みまたは前記アン
サ送信バッファへの書き込みに応じて読み出しアドレス
を発生して送信を行い，各コマンドまたはアンサの転送
完了時に前記ステータスの内容がエラーの時対応するカ
ウンタのカウントアップを行い，前記ステータスの内容
が正常の場合は対応するカウンタをリセットすることを
特徴とするバスのスタック監視方式。