CN113760627B - 一种采用应答机制的总线中接口调试控制方法及装置 - Google Patents

一种采用应答机制的总线中接口调试控制方法及装置 Download PDF

Info

Publication number
CN113760627B
CN113760627B CN202110850943.3A CN202110850943A CN113760627B CN 113760627 B CN113760627 B CN 113760627B CN 202110850943 A CN202110850943 A CN 202110850943A CN 113760627 B CN113760627 B CN 113760627B
Authority
CN
China
Prior art keywords
return signal
bus
beat
host
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110850943.3A
Other languages
English (en)
Other versions
CN113760627A (zh
Inventor
范里政
刘付东
陈才
杨有桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phytium Technology Co Ltd
Original Assignee
Phytium Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phytium Technology Co Ltd filed Critical Phytium Technology Co Ltd
Priority to CN202110850943.3A priority Critical patent/CN113760627B/zh
Publication of CN113760627A publication Critical patent/CN113760627A/zh
Application granted granted Critical
Publication of CN113760627B publication Critical patent/CN113760627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/267Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016Inter-integrated circuit (I2C)
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026PCI express
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开一种采用应答机制的总线中接口调试控制方法,该方法步骤包括:步骤S1.对待调试接口调试时,侦测总线中返回给主机的目标返回信号,目标返回信号包括来自于预设地址发出的第一返回信号和/或预设类型的第二返回信号;步骤S2.当侦测到第一返回信号或第二返回信号时,控制调整侦测到的信号中SYNC同步节拍内的数据内容为预设的应答信息,以使得切换将预设的应答信息回复给主机。本发明能够减少应答机制总线中接口调试的故障,提高接口调试的效率以及安全可靠性。

Description

一种采用应答机制的总线中接口调试控制方法及装置
技术领域
本发明涉及总线调试技术领域,尤其涉及一种采用应答机制的总线中接口调试控制方法及装置。
背景技术
在复杂的工业环境中,要求现场总线能够正确、快速、稳定的通信,从而保证工业控制系统既能得到及时、准确的现场数据,经过高效处理后,又能快速、精确的发出执行命令。应答机制,也即为反馈控制,是在发送方向接收方发送数据后,接收方需要向发送方返回ACK(回执)。由于通信过程会存在不可靠性,传输的数据不可避免的会出现丢失、延迟、错误、重复等各种状况,应答机制即可以解决该类问题。因而在存在有应答机制的总线中,基于应答机制可以有效的确保总线通信的可靠性。应答机制的关键也即体现在控制指令如何到达执行器,而控制效果如何通过传感器返回控制系统。
针对于采用应答机制的总线,在接口调试过程中通常都是基于传统的应答机制实现主机与设备之间的数据通信。但是传统应答机制的返回值都是固定的(通常由各个接口的协议确定),固定返回值能很好的适应正常的通信需求,而在进行总线接口调试时,总是固定的返回值(应答值)则可能会引起调试故障,影响调试效率。
比如在系统级调试过程中,会存在各种各样的情况,如设备BMC(BaseboardManager Controller)由于硬件、软件等等情况没有正确的配置,导致通讯过程中设备不响应或者回复错误的同步数据等,可能会存在以下几种情形:
1、在LPC总线中调试LPC接口时,对于存在有地址但实际上地址内并无存储内容的情况,若设备访问该地址,则会返回固定的全高态,而当返回全高态时,部分处理器平台会直接上报同步异常,导致发生系统运行故障;或者LPC接口的SYNC同步节拍如果返回的是1111(非协议规定的同步数据),也有可能会造成SOC运行故障。
2、在IIC总线中调试IIC接口时,如设备BMC(Baseboard Manager Controller)由于硬件、软件等等情况没有正确的配置,会导致通讯过程中设备不响应或者回复错误的同步数据等,而如果设备不响应,即ACK无应答,同样会导致发生系统运行故障;如果IIC接口返回NACK(否认应答),会有可能导致需要复位控制器的问题,致使需要执行复位等操作而影响系统调试效率。
3、其他如TCP(传输控制协议)、PCIe(外部设备互联)等总线中,同样的,当发生上述返回非协议规定的同步数据、错误的同步数据或者设备不响应等情况时,或者是调试过程中从机频繁给主机回复错误,同样可能会导致系统运行异常或者需要执行复位等操作,影响调试的效率。
在系统级调试过程中,会存在各种各样的应答情况,如上述的设备BMC(BaseboardManager Controller)由于硬件、软件等等情况没有正确的配置,会导致通讯过程中设备不响应或者回复错误的同步数据等,而传统应答机制中返回值是固定的,在调试过程中如果设备不响应或返回错误的同步数据,均可能会影响调试的正常执行甚至造成故障,如从机频繁给主机回复错误而造成接口控制器运行故障,进而导致在调试的过程中频繁需要重启设备,这不仅会影响调试的安全可靠性,而且还会大大地降低调试的效率。
发明内容
本发明要解决的技术问题就在于:针对现有技术存在的技术问题,本发明提供一种实现方法简单、调试效率高、灵活性强且安全可靠的采用应答机制的总线中接口调试控制方法及装置,能够减少应答机制总线中接口调试的故障,提高接口调试的效率以及安全可靠性。
为解决上述技术问题,本发明提出的技术方案为:
一种采用应答机制的总线中接口调试控制方法,步骤包括:
步骤S1.对待调试接口调试时,侦测总线中返回给主机的目标返回信号,所述目标返回信号包括来自于预设地址发出的第一返回信号和/或预设类型的第二返回信号;
步骤S2.当侦测到所述第一返回信号或所述第二返回信号时,控制调整侦测到的信号中SYNC同步节拍内的数据内容为预设的应答信息,以使得切换将所述预设的应答信息回复给主机。
进一步的,所述第一返回信号为未正确配置的设备、或向主机回复错误信号的设备、或不对主机响应的设备所发出的返回信号。
进一步的,所述第二返回信号为会引起复位操作类、或引起故障类、或引起异常反馈类的返回信号。
进一步的,所述步骤S1的步骤包括:
S101.侦测主机发送的起始节拍信号;
S102.侦测到所述起始节拍信号后,确定出所述SYNC同步节拍,根据所述SYNC同步节拍的数据内容判断是否为所述第一返回信号或第二返回信号。
进一步的,所述步骤S101中,侦测到所述起始节拍信号时启动节拍计数,以用于根据计数结果确定出所述SYNC同步节拍。
进一步的,所述步骤S2中调整所述SYNC同步节拍内的数据内容时,具体将所述SYNC同步节拍内部分或全部的数据内容替换为所述预设的应答信息。
进一步的,当主机接收到所述预设的应答信息时,主机收取所述预设的应答信息后指定个节拍的数据后,停止当前数据通信。
进一步的:所述总线为LPC(low pin count)总线、IIC总线、TCP协议总线、PCIe总线中任意一种。
一种采用应答机制的总线中接口调试控制装置,包括:
侦测单元,用于对待调试接口调试时,侦测总线中返回给主机的目标返回信号,所述目标返回信号包括来自于预设地址发出的第一返回信号和/或预设类型的第二返回信号;
调整单元,用于当侦测到所述第一返回信号或所述第二返回信号时,控制调整所述第一返回信号或第二返回信号中SYNC同步节拍内的数据内容为预设的应答信息,以使得切换将所述预设的应答信息回复给主机。
一种计算机装置,包括处理器以及存储器,所述存储器用于存储计算机程序,所述处理器用于执行所述计算机程序,所述处理器用于执行所述计算机程序以执行如上述方法。
与现有技术相比,本发明的优点在于:
1、本发明在采用应答机制的总线接口调试过程中,通过侦测来自于预设地址发出的第一返回信号和/或预设类型的第二返回信号,当侦测到第一返回信号或第二返回信号时,控制调整信号中SYNC同步节拍内的数据内容为预设的应答信息,以使得切换将预设的应答信息回复给主机,使得应答机制中的应答节拍是可编辑的,实现可编辑的应答机制,可以尽可能减少不必要的复位操作、调试故障的发生,确保调试的安全可靠性,同时可以优化调试过程,大大提高调试效率。
2、本发明在采用应答机制的总线接口调试过程中,基于可编辑的应答机制,可以灵活的适用于不同的场景,满足不同应用需求中的调试需求。
3、本发明在采用应答机制的总线接口调试过程中,基于可编辑的应答机制,可识别地址的反馈方式,既保证了部分地址应答机制的可控,同时还能保证其他地址错误时候的错误上报功能。
附图说明
图1是本实施例采用应答机制的总线中接口调试控制方法的实现流程示意图。
图2是传统LPC协议规范的应答机制原理示意图。
图3是本实施例中实现SYNC同步节拍切换调整的原理示意图。
图4是具体应用实施例中实现SYNC同步节拍切换调整的详细流程示意图。
图5是本实施例中实现总线接口调试控制的结构原理示意图。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述,但并不因此而限制本发明的保护范围。
如图1所示,本实施例采用应答机制的总线中接口调试控制方法的步骤包括:
步骤S1.对待调试接口调试时,侦测总线中返回给主机的目标返回信号,目标返回信号包括来自于预设地址发出的第一返回信号和/或预设类型的第二返回信号;
步骤S2.当侦测到第一返回信号或第二返回信号时,控制调整侦测到的信号中SYNC同步节拍内的数据内容为预设的应答信息,以使得切换将预设的应答信息回复给主机。
考虑到第一、在系统级调试过程中,如上述的设备BMC由于硬件、软件等等情况没有正确的配置,导致通讯过程中设备不响应或者回复错误的同步数据等,而实际上设备的该状态对用户而言可能是已知的,因而该类设备发出的返回信号时可以不必要传输给主机的,若能够避免该类返回信号回复给主机,可以避免由于设备不响应或者回复错误而造成的故障,同时又不会影响调试过程;
第二、在调试过程中错误回复、非协议规定的返回信号并不是调试过程中所需要关注的,如调试过程中并不需要关注应答信号中错误、长等待时间、短等待时间等信息,但是该类错误的返回信号又会引起系统运行异常、故障,若能够避免该类信号传输给主机,同样的,可以避免由于回复错误而造成的故障,同时又不会影响调试过程。
本实施例基于上述考虑,在采用应答机制的总线接口调试过程中,通过侦测来自于预设地址发出的第一返回信号和/或预设类型的第二返回信号,当侦测到第一返回信号或第二返回信号时,控制调整信号中SYNC同步节拍内的数据内容为预设的应答信息,以使得切换将预设的应答信息回复给主机,即将SYNC同步节拍内的数据内容切换为预设的应答信息,使得应答机制中的应答节拍是可编辑的,实现可编辑的应答机制。通过上述可编辑的应答机制,可以避免将预设地址的返回信号或者指定类型返回信号(如上述回复错误信号)直接返回给主机造成故障,从而使得调试的过程中能够绕开不需要关注的已知信息,尽可能减少不必要的复位操作、调试故障的发生,可以大大提高调试效率。
以LPC为例,LPC的协议规范的传统应答机制(SYNC)如图2所示,LPC总线的数据读写过程为:CPU依次发出起始(Start)节拍、CT/DIR节拍、地址节拍(ADDR),后两个周期为总线权限转换时间节拍TAR,将总线的控制权转移给设备端,此时设备会根据自身的情况给主机回复应答(SYNC节拍)。在LPC总线中,应答(SYNC节拍)具体包括长等待(Long Wait)、短等待(Short Wait)、准备完成(Ready)、错误(Error)及一些预留的信息(Reserved)。如果设备应答的是准备完成(Ready),则紧跟着给主机回复地址对应的数据,数据回复完成后,整个操作的流程结束。LPC的协议的节拍定义具体如表1所示。本实施例是通过对SYNC节拍进行调整,以优化调试过程、避免故障产生。
表1:LPC的协议的节拍定义。
节拍名 含义及作用
Start 代表一个数据帧的开始。
CT/DIR 代表数据传输的模式,如:I/O、DMA。及表面读还是写。
ADDR 总线域的地址。
TAR 总线控制权限更换,包括由主机控制转从机控制,及从机控制转主机。
SYNC 同步节拍,为设备给主机返回的应答信号,包括长等待、段等待等等。
DATA 总线需要传递的地址信息。
如图3所示,本发明采用类似于单刀双置开关的方式,在侦测到第一返回信号或第二返回信号时,巧妙地把同步SYNC节拍内的数据内容进行替换,进而使得给主机回复的是正常的应答信号,从而避免在调试过程中由于返回信号错误而发生故障。
本实施例上述预设的应答信号具体可以为正常的应答信号,也可以根据实际需求配置为其他所需的应答信号,以确保调试正常、高效的执行。
本实施例上述第一返回信号具体可以为未正确配置的设备、或向主机回复错误信号的设备、或不对主机响应的设备所发出的返回信号。由于未正确配置的设备会导致通讯过程中设备不响应,或者是回复错误的同步数据,而设备不响应,或者是回复错误的同步数据可能会造成系统运行故障,则对于预先已知的该类设备,则可以获取对应的设备地址,在调试过程中,如果接收到是由该类设备地址发送的返回信号,则将同步SYNC节拍内的数据内容切换为预设的应答信息,以避免故障的发生,确保调试效率以及安全可靠性。
可以理解的是,上述第一返回信号所针对的设备,还可以根据实际需求配置为其他需要调整应答信号的设备。
本实施例上述第二返回信号具体可以为会引起复位操作类、或引起故障类、或引起异常反馈类的返回信号。如IIC接口返回NACK(否认应答),会有可能导致需要复位控制器,又如LPC接口调试时,对于存在有地址但实际上地址内并无存储内容的情况,或者LPC接口的同步SYNC节拍为非协议规定的同步数据,均可能会造成系统运行故障,本实施例针对上述会引起复位操作类、引起故障类型的返回信号,在调试过程中,如果接收到是该类型返回信号,则将同步SYNC节拍内的数据内容切换为预设的应答信息,以避免故障的发生,确保调试效率以及安全可靠性。
可以理解的是,上述第二返回信号所针对的返回信号类型,还可以根据实际需求配置为其他类型可以引起复位操作、引起故障发生,甚至引起异常产生的返回信号。
在具体应用实施例中,如果需要所有的地址都不报错,则可以不关注地址,直接关注会引起复位操作类、或引起故障类、或引起异常反馈类的第二返回信号,当侦测到该类返回信号时执行同步SYNC节拍的替换。第一返回信号与第二返回信号是否需要同时侦测,或者需要侦测其中的哪一类均可根据实际需求配置。
在具体应用实施例中,当调试LPC接口时,如果存在有地址但实际上地址内并无存储内容的情况,由于该情况会返回固定的全高态而引起系统运行故障,本实施通过置换返回信号中同步SYNC节拍为预设的应答信息给CPU,以提示CPU不对该状况进行处理,可以优化调试过程,避免故障发生,确保LPC调试的安全可靠性。
本实施例中,步骤S1的具体步骤包括:
S101.侦测主机发送的起始节拍(Start)信号;
S102.侦测到起始节拍信号Start后,确定出SYNC同步节拍,根据SYNC同步节拍的数据内容判断是否为第一返回信号或第二返回信号。
上述步骤S101中,具体在侦测到起始节拍信号时启动节拍计数,以用于根据计数结果确定出SYNC同步节拍。如对于LPC总线协议,Start、CT\DIR、ADDR、TAR节拍的总数应为:8,则从起始节拍(Start)信号开始计数,即可确定出SYNC同步节拍,进而实现SYNC同步节拍的切换。
上述步骤S2中调整SYNC同步节拍内的数据内容时,具体将SYNC同步节拍内指定的部分数据内容替换为预设的应答信息,保留SYNC同步节拍所需的指定数据,也可以将SYNC同步节拍内全部数据内容替换为预设的应答信息,具体可根据实际需求配置。
本实施例中,当主机接收到预设的应答信息时,主机收取预设的应答信息后指定个节拍的数据后,停止当前数据通信。由于主机接收到的为预设的应答信息,也即为正常的应答信息,不会引起需要复位操作或引起故障等。
在具体应用实施例中,通过配置应答控制单元实现上述接口调试控制功能,由应答控制单元控制各设备Device与主机之间的应答信号调整,如图4、5所示,调整SYNC同步节拍的详细步骤为:
第一步:确认需要监测的设备Device的地址及对应的预设应答信息。如CPU与BMC使用IPMI通信,使用的地址是0xca2,需要回复的应答信息为ready(0x0)。如果需要所有的地址都不报错,则可以不关注地址,进而执行第二步。
第二步:控制单元侦测start信号,当start信号来到的时候,启动节拍计数。
第三步:控制单元根据访问的模式依次记录下时钟节拍数,包括Start、CT\DIR、ADDR、TAR节拍,同时根据第一步的需要,记录下addr的内容。
第四步:根据访问的模式,将SYNC同步节拍切换应答信息给CPU(master)。
如为IO cycle不关注地址的时候,start、CT\DIR、ADDR、TAR节拍的总数应为:8,确定出SYNC同步节拍后切换为应答信息;如关注地址为IOcycle则根据第一步及第三步的结果,如果采集到的地址等于预设地址,则在确定出SYNC同步节拍后切换应答信息给CPU。
第五步:CPU收到ready信号后,收取后续的两个节拍的数据,并停止本次数据通信帧。
本实施例上述总线为LPC总线,当然还可以为IIC总线、TCP、PCIe总线等任意一种,即可以应用于LPC总线、IIC总线、TCP协议总线中,以提高对应的LPC接口、IIC接口、TCP协议接口、PCIe接口调试的效率。
本实施例还提供采用应答机制的总线中接口调试控制装置,包括:
侦测单元,用于对待调试接口调试时,侦测总线中返回给主机的目标返回信号,目标返回信号包括来自于预设地址发出的第一返回信号和/或预设类型的第二返回信号;
调整单元,用于当侦测到第一返回信号或第二返回信号时,控制调整第一返回信号或第二返回信号中SYNC同步节拍内的数据内容为预设的应答信息,以使得切换将预设的应答信息回复给主机。
本实施例采用应答机制的总线中接口调试控制装置与上述采用应答机制的总线中接口调试控制方法为一一对应,在此不再一一赘述。
本实施例还提供采用应答机制的总线中接口调试控制系统,包括主机以及多台设备,主机与多台设备之间通过采用应答机制的总线连接,主机以及各设备之间具体通过上述接口调试控制装置连接,通过接口调试控制装置控制调整各台设备返回给主机的应答信号,以优化调试过程,避免由于错误应答等情况而造成的故障,确保调试的安全可靠性。
本实施例还提供计算机装置,包括处理器以及存储器,存储器用于存储计算机程序,处理器用于执行计算机程序,处理器用于执行计算机程序以执行上述方法。
上述只是本发明的较佳实施例,并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明。因此,凡是未脱离本发明技术方案的内容,依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均应落在本发明技术方案保护的范围内。

Claims (7)

1.一种采用应答机制的总线中接口调试控制方法,其特征在于,步骤包括:
步骤S1. 对待调试接口调试时,侦测总线中返回给主机的目标返回信号,所述目标返回信号包括来自于预设地址发出的第一返回信号和/或预设类型的第二返回信号,所述第一返回信号为未正确配置的设备、或向主机回复错误信号的设备、或不对主机响应的设备所发出的返回信号,所述第二返回信号为会引起复位操作类、或引起故障类、或引起异常反馈类的返回信号;
步骤S2. 当侦测到所述第一返回信号或所述第二返回信号时,控制调整侦测到的信号中SYNC同步节拍内的数据内容为预设的应答信息,以使得切换为所述预设的应答信息,并将所述预设的应答信息回复给主机;
所述步骤S2中调整所述SYNC同步节拍内的数据内容时,具体将所述SYNC同步节拍内部分或全部的数据内容替换为所述预设的应答信息。
2.根据权利要求1所述的采用应答机制的总线中接口调试控制方法,其特征在于,所述步骤S1的步骤包括:
S101. 侦测主机发送的起始节拍信号;
S102. 侦测到所述起始节拍信号后,确定出所述SYNC同步节拍,根据所述SYNC同步节拍的数据内容判断是否为所述第一返回信号或第二返回信号。
3.根据权利要求2所述的采用应答机制的总线中接口调试控制方法,其特征在于:所述步骤S101中,侦测到所述起始节拍信号时启动节拍计数,以用于根据计数结果确定出所述SYNC节拍。
4.根据权利要求1~3中任意一项所述的采用应答机制的总线中接口调试控制方法,其特征在于:当主机接收到所述预设的应答信息时,主机收取所述预设的应答信息后指定个节拍的数据后,停止当前数据通信。
5.根据权利要求1~3中任意一项所述的采用应答机制的总线中接口调试控制方法,其特征在于:所述总线为LPC总线、IIC总线、TCP协议总线、PCIe总线中任意一种。
6.一种采用应答机制的总线中接口调试控制装置,其特征在于,包括:
侦测单元,用于对待调试接口调试时,侦测总线中返回给主机的目标返回信号,所述目标返回信号包括来自于预设地址发出的第一返回信号和/或预设类型的第二返回信号,所述第一返回信号为未正确配置的设备、或向主机回复错误信号的设备、或不对主机响应的设备所发出的返回信号,所述第二返回信号为会引起复位操作类、或引起故障类、或引起异常反馈类的返回信号;
调整单元,用于当侦测到所述第一返回信号或所述第二返回信号时,控制调整所述第一返回信号或第二返回信号中SYNC同步节拍内的数据内容为预设的应答信息,以使得切换为所述预设的应答信息,并将所述预设的应答信息回复给主机;
所述调整单元中调整所述SYNC同步节拍内的数据内容时,具体将所述SYNC同步节拍内部分或全部的数据内容替换为所述预设的应答信息。
7.一种计算机装置,包括处理器以及存储器,所述存储器用于存储计算机程序,其特征在于,所述处理器用于执行所述计算机程序以执行如权利要求1~5中任意一项所述方法。
CN202110850943.3A 2021-07-27 2021-07-27 一种采用应答机制的总线中接口调试控制方法及装置 Active CN113760627B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110850943.3A CN113760627B (zh) 2021-07-27 2021-07-27 一种采用应答机制的总线中接口调试控制方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110850943.3A CN113760627B (zh) 2021-07-27 2021-07-27 一种采用应答机制的总线中接口调试控制方法及装置

Publications (2)

Publication Number Publication Date
CN113760627A CN113760627A (zh) 2021-12-07
CN113760627B true CN113760627B (zh) 2023-03-21

Family

ID=78787959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110850943.3A Active CN113760627B (zh) 2021-07-27 2021-07-27 一种采用应答机制的总线中接口调试控制方法及装置

Country Status (1)

Country Link
CN (1) CN113760627B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6248831A (ja) * 1985-08-28 1987-03-03 Hitachi Ltd 通信制御装置
JPH09204396A (ja) * 1996-01-26 1997-08-05 Fujitsu Ltd バスのスタック監視方式
CN104541491A (zh) * 2014-06-30 2015-04-22 华为技术有限公司 网页页面的推送方法、装置及终端
CN106227688A (zh) * 2016-07-26 2016-12-14 中国航空工业集团公司西安飞行自动控制研究所 一种兼容多模式的目标机软件维护通信方法
CN110879781A (zh) * 2019-11-06 2020-03-13 北京奇艺世纪科技有限公司 程序调试方法、装置、电子设备及计算机可读存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6248831A (ja) * 1985-08-28 1987-03-03 Hitachi Ltd 通信制御装置
JPH09204396A (ja) * 1996-01-26 1997-08-05 Fujitsu Ltd バスのスタック監視方式
CN104541491A (zh) * 2014-06-30 2015-04-22 华为技术有限公司 网页页面的推送方法、装置及终端
CN106227688A (zh) * 2016-07-26 2016-12-14 中国航空工业集团公司西安飞行自动控制研究所 一种兼容多模式的目标机软件维护通信方法
CN110879781A (zh) * 2019-11-06 2020-03-13 北京奇艺世纪科技有限公司 程序调试方法、装置、电子设备及计算机可读存储介质

Also Published As

Publication number Publication date
CN113760627A (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
CN110580235B (zh) 一种sas扩展器通信方法及装置
TWI759719B (zh) 快閃記憶體控制器及用於快閃記憶體控制器的方法
CN105183575A (zh) 处理器故障的诊断方法、装置及系统
CN112256507A (zh) 芯片故障诊断方法、装置、可读存储介质及电子设备
EP3118749B1 (en) System and method of monitoring a serial bus
CN113760627B (zh) 一种采用应答机制的总线中接口调试控制方法及装置
TWI329806B (en) Apparatus and method for scanning slave addresses of smbus slave devices
CN114564334B (zh) 一种mrpc数据处理方法、系统及相关组件
JP3711871B2 (ja) Pciバスの障害解析容易化方式
KR102438148B1 (ko) 임베디드 컴퓨팅 모듈의 이상을 감지하는 이상 감지 장치, 시스템 및 방법
US20030154288A1 (en) Server-client system and data transfer method used in the same system
JP6217086B2 (ja) 情報処理装置、エラー検出機能診断方法およびコンピュータプログラム
EP2555116A1 (en) Multi-cluster system
US11232197B2 (en) Computer system and device management method
CN115955416B (zh) 测试upi降带宽的方法、装置、设备及存储介质
CN104038309A (zh) 仿真系统通信方法和仿真系统
CN116136805A (zh) 内存通道故障检测方法及装置、内存系统及计算机系统
US10762026B2 (en) Information processing apparatus and control method for suppressing obstacle
CN112084049B (zh) 用于监控基板管理控制器的常驻程序的方法
JP5556226B2 (ja) インタフェース試験装置及びインタフェース試験方法
CN115686896A (zh) 扩展内存错误处理方法、系统、电子设备及存储介质
JP2707663B2 (ja) メツセージ転送チエツク方式
CN114356708A (zh) 一种设备故障监控方法、装置、设备及可读存储介质
CN117992385A (zh) 一种PCIe完成超时错误处理方法及控制单元
JP4327765B2 (ja) バスシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant