JPH09200212A - ローカル・エリア・ネットワークｌａｎ端末及び端末間の衝突回避方法 - Google Patents

ローカル・エリア・ネットワークｌａｎ端末及び端末間の衝突回避方法

Info

Publication number
JPH09200212A
JPH09200212A JP32202696A JP32202696A JPH09200212A JP H09200212 A JPH09200212 A JP H09200212A JP 32202696 A JP32202696 A JP 32202696A JP 32202696 A JP32202696 A JP 32202696A JP H09200212 A JPH09200212 A JP H09200212A
Authority
JP
Japan
Prior art keywords
data
logic circuit
packet
signal
communication channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32202696A
Other languages
English (en)
Other versions
JP3760009B2 (ja
Inventor
Lee F Hartley
リー・エフ・ハートリー
Danny Mckay
ダニー・マッケイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH09200212A publication Critical patent/JPH09200212A/ja
Application granted granted Critical
Publication of JP3760009B2 publication Critical patent/JP3760009B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W74/00—Wireless channel access, e.g. scheduled or random access
    • H04W74/08—Non-scheduled or contention based access, e.g. random access, ALOHA, CSMA [Carrier Sense Multiple Access]
    • H04W74/0808—Non-scheduled or contention based access, e.g. random access, ALOHA, CSMA [Carrier Sense Multiple Access] using carrier sensing, e.g. as in CSMA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W74/00—Wireless channel access, e.g. scheduled or random access
    • H04W74/08—Non-scheduled or contention based access, e.g. random access, ALOHA, CSMA [Carrier Sense Multiple Access]
    • H04W74/0808—Non-scheduled or contention based access, e.g. random access, ALOHA, CSMA [Carrier Sense Multiple Access] using carrier sensing, e.g. as in CSMA
    • H04W74/0816—Non-scheduled or contention based access, e.g. random access, ALOHA, CSMA [Carrier Sense Multiple Access] using carrier sensing, e.g. as in CSMA carrier sensing with collision avoidance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/10—Small scale networks; Flat hierarchical networks
    • H04W84/12—WLAN [Wireless Local Area Networks]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 【課題】 無線ローカル・エリア・ネットワーク（ＬＡ
Ｎ）で適用するための自動打切り衝突回避型搬送波感知
多重アクセス（ＣＳＭＡ／ＡＡ）コントローラの提供。 【解決手段】 このＣＳＭＡ／ＡＡコントローラは、通
信チャネル上での衝突条件から生じる無効状態の件数を
削減する。このコントローラは、時間が重要な機能のハ
ードウェア論理制御を特徴とする。ハードウェア論理回
路は、ＣＳＭＡ予約プロトコルの下で、媒体アクセス制
御ソフトウエア層が見落とす可能性のある事象と障害条
件を検出し、送信手続きを打ち切る。時間が重要な機能
の負担を削減することによって、システムのパフォーマ
ンスを向上させ、システムＣＰＵに関連するオーバーヘ
ッド実行時間から生じる変動性を低減する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、コンピュータが伝
送媒体を介して相互に通信するローカル・エリア・ネッ
トワークに関し、特には、無線伝送媒体上における端末
間の衝突を回避するシステムに係わる。
【０００２】
【従来の技術】ローカル・エリア・ネットワーク（ＬＡ
Ｎ）において、通信チャネルに複数の装置が同時にアク
セスしようとすると衝突が起こる。通信チャネルは、デ
ータ搬送波がそれを通って伝播する媒体である。無線通
信網では、チャネル媒体は自由空間であり、データ搬送
波は変調赤外線放射を含む。（たとえば競合端末が発信
する）きわめて強力なローカル信号に重なっている（た
とえば遠隔端末から発信される）弱い遠方信号を分解す
ることができないため、無線チャネルを獲得しようとす
る複数の装置間の衝突を検出することは困難である。
【０００３】無線通信網では、衝突検出型搬送波感知多
重アクセス（ＣＳＭＡ／ＣＤ）と呼ばれるプロトコルを
使用してチャネル上の衝突を検出する。衝突が検出され
ると、適切なバックオフ・アルゴリズムが実行される。
ＣＳＭＡ／ＣＤを使用するシステムでは、メッセージを
送信しようとする端末は、伝送チャネルが空くまで監視
してから情報パケットの送信を開始する。端末は、送信
開始後もチャネルを監視し続け、衝突が検出された場
合、すなわち複数の端末がデータ・パケットの送信を開
始している場合、衝突を検出した端末はメッセージの送
信を終了し、ジャム・パターンを送信する。ジャム・パ
ターンによって他のすべての端末に衝突が通知され、そ
れらの端末はそれぞれのバックオフ・アルゴリズムの実
行を開始する。バックオフ・アルゴリズムには、メッセ
ージ送信の終止と、もう一度メッセージ送信の開始を試
みるまでのランダムな時間の待機とが含まれる。
【０００４】ＣＳＭＡ／ＣＤプロトコルでは、主として
有線ＬＡＮで使用される。単一のチャネルで信号の送受
信を行うことができないため、すなわち、ダイナミック
・レンジが大きすぎて一般に端末は送信中に受信するこ
とができないため、ＣＳＭＡ／ＣＤプロトコルは一般
に、単一の無線チャネルを備える無線ＬＡＮには不向き
である。その結果、無線ＬＡＮでは衝突検出ではなく衝
突回避に焦点を合わせてきた。無線通信チャネルにアク
セスする装置間の衝突を回避するために、媒体アクセス
制御（ＭＡＣ）のための様々な方法またはプロトコルが
開発されている。このような方法は、無線ＬＡＮに結合
された装置すなわち端末が、実際のデータ送信を開始す
る前にまずＭＡＣレベル制御フレームを介して対等端末
との通信を確立しなければならない通信予約プロトコル
を含む。そのようなシステムでは、ネットワークの有効
な動作にとって、折衝制御フレームの保全性がきわめて
重要である。
【０００５】無線ＬＡＮ通信に広く使用されている１つ
のプロトコルは、ＣＳＭＡ／ＣＡ（衝突回避型搬送波感
知多重アクセス）と呼ばれる。ＣＳＭＡ／ＣＡ方式は、
競合する端末間の衝突の可能性を最小限にしようとする
ものである。ＣＳＭＡ／ＣＡプロトコルによると、複数
の装置による通信チャネルへのアクセスは、各装置がチ
ャネル活動を検出する能力、すなわち搬送波感知と、同
時アクセスの可能性を最小限にするアルゴリズムを実施
する能力、すなわち衝突回避によって制御される。ＣＳ
ＭＡ／ＣＡを使用するネットワークの有効な動作は、折
衝制御フレームの保全性に依存する。この周知の方法に
よると、１つの予約は６パケット構造を備え、媒体アク
セス制御（ＭＡＣ）層を使用するソフトウェアがチャネ
ル上の予約を監視する。データ・パケットを送信しよう
とする端末はまず、ＬＡＮに結合されているすべての端
末に接続要求（ＣＲ）パケットを同報送信する。ＣＲパ
ケットは、予約要求の発信元の識別フィールドと、予約
しようとする相手の端末を識別する宛先フィールドを含
む。それに応答して、宛先端末は接続確認（ＣＣ）パケ
ットを同報送信する。ＣＣパケットの同報送信によっ
て、発信元と宛先端末との間の通信チャネル上での予約
の確立が確認される。次に、発信元端末がその予約のた
めのデータ転送（ＸＦＲ）パケットを送信する。ＸＦＲ
パケットは、転送するデータを含み、一般には６予約パ
ケット構造内で最大のパケットを構成する。ＸＦＲデー
タ・パケットは、特にその宛先端末に限定して送られ
る。宛先端末はＸＦＲデータ・パケットを受信すると、
データ転送肯定応答（ＸＡＣＫ）パケットで応答してデ
ータ・パケットの受信を確認する。ＸＡＣＫパケット
は、発信元端末に特に限定して宛てて送られる。発信元
端末はＸＡＣＫパケットに応答して、宛先端末に向けて
送られ、他の端末も受信する切断要求（ＤＲ）パケット
を同報送信する。ＤＲパケットは、通信チャネルの予約
を終了するという発信元端末の意図を示す。宛先端末
は、発信元端末に宛てて送られ、他の端末も受信する切
断確認（ＤＣ）パケットを同報送信する。通信チャネル
が空くのを待っていた他の端末は、これでチャネルへの
アクセスを獲得して予約を確立するためのそれぞれの手
続き（すなわち接続要求）を開始することができるよう
になる。
【０００６】
【発明が解決しようとする課題】無線ＬＡＮに適用され
るＣＳＭＡ／ＣＡプロトコルには問題が残る。１つの端
末によって接続要求（ＣＲ）パケットが送信されると、
他の端末は最初の接続要求（ＣＲ）パケットを送信して
いる端末に与えられた予約が終了し、残りの端末がチャ
ネルを使用できるようになるまで、他の接続要求（Ｃ
Ｒ）パケットの送信を試みてはならない。これは、ＭＡ
Ｃ層ソフトウェアが、それ自体のＣＲパケットを送信す
る前に別の端末によって接続要求（ＣＲ）パケットが送
信されたかどうかを判断するために受信側の状況を綿密
に監視しなければならないことを意味する。この手法の
本質的な問題は、決定プロセスの実行に費やされる時間
によって、所望の状況を見落とす可能性がある窓が生
じ、競合する端末から送られる連続した接続要求（Ｃ
Ｒ）パケットによって予約が損なわれる可能性があるこ
とである。さらに、複数の端末による接続要求（ＣＲ）
パケットの送信によって、通信チャネルでの衝突の可能
性が高くなり、どの端末が予約を確立したかに関してチ
ャネルを争奪する端末を混乱させる。この混乱が起こる
と、それらの端末は、長く複雑になりがちなバックオフ
手続きを実行しなければならない。また、連続する接続
要求（ＣＲ）パケットの処理と取扱いのための付加的な
オーバーヘッドも、ＣＳＭＡ／ＣＡを使用するシステム
のスループットと効率を低下させる。このようなシステ
ムでは、予約プロトコルの実行時間がエラーの窓の制御
要因になり、したがってエラーの窓がシステムＣＰＵす
なわちマイクロプロセッサの速度によって変動すること
からも問題が生じる。これは、端末の感受性がシステム
ＣＰＵに使用されるマイクロプロセッサの速度に一部依
存することを意味する。
【０００７】本発明は、ソフトウェア制御によってパケ
ット送信が開始され、論理回路によってパケットが通信
チャネルに入れられるシステムを提供することによっ
て、上記の欠点を克服する。この論理回路は、無条件打
切りを発行してパケット送信手続き中の衝突を回避し、
予約プロトコルに付随する、時間が重要な処理機能の負
担を軽減する能力を備える。本発明によるシステムは、
重要なＭＡＣ制御パケットの通信チャネルへの入力を厳
密に制御する能力に基づいて、ネットワーク・パフォー
マンスを大幅に向上させる。
【０００８】
【課題を解決するための手段】本発明は、無線ローカル
・エリア・ネットワーク（ＬＡＮ）における適用に適し
た自動打切り衝突回避型搬送波感知多重アクセス（ＣＳ
ＭＡ／ＡＡ）コントローラを提供する。
【０００９】本発明によるＣＳＭＡ／ＡＡコントローラ
は、従来のＣＳＭＡ／ＣＡ実施態様を使用して得られる
ものより優れた無線ネットワーク動作の向上を実現す
る。本発明による実施態様は、時間のかかるバックオフ
手続きの実行による多量の遊休時間期間の原因となるＭ
ＡＣサブ層における無効状態の件数を削減する。
【００１０】ＣＳＭＡ／ＡＡコントローラの特徴は、時
間が重要な機能のハードウェア論理回路制御である。こ
のハードウェア論理回路は、ＣＳＭＡ予約プロトコル下
でチャネル上での衝突につながる媒体アクセス制御ソフ
トウェアが見落とす可能性のある事象及び障害条件を検
出する手段を提供する。本発明のこの態様によって、時
間が重要な機能をシステムＣＰＵから解放することがで
き、それによってシステム・オーバーヘッド実行要件及
びプロセッサ速度から生じる変動性が減少する。
【００１１】第１の態様では、本発明は、ＬＡＮ上で動
作する通信チャネルに結合されたトランシーバと共に使
用するローカル・エリア・ネットワークＬＡＮ端末を提
供する。このトランシーバは端末用のデータ受信ポート
とデータ送信ポートを備え、前記端末は、（ａ）前記通
信チャネル上でのデータの送受信を制御する前記トラン
シーバに結合された通信コントローラ手段と、（ｂ）前
記通信チャネルで送信するデータと受信するデータを記
憶する記憶手段とを含み、（ｃ）前記通信コントローラ
手段は、前記通信チャネルからデータを受信する前記ト
ランシーバの受信ポートに結合された受信器手段を備
え、（ｄ）前記通信コントローラ手段は、前記通信チャ
ネルでデータを送信する前記トランシーバの送信ポート
に結合された送信器手段を有し、（ｅ）前記通信コント
ローラ手段は、データ受信の保留中に送信手続きを打ち
切る論理回路手段を備え、（ｆ）前記論理回路手段は前
記受信器に結合され、受信活動が検出されたときに前記
送信器の動作を打ち切るように前記受信ポートでの活動
に応答して打切り制御信号を発生する手段を有する。
【００１２】他の態様では、本発明は、各端末が、通信
チャネル上で動作するトランシーバと、トランシーバか
らデータを受信する受信器手段と、トランシーバにデー
タを送信する送信器手段と、端末と通信チャネルの間の
データの転送を制御するコントローラ手段と、論理回路
手段とを備える、ローカル・エリア・ネットワークＬＡ
Ｎによって結合された単一の通信チャネルで通信する端
末間の衝突を回避する方法であって、（ａ）前記通信チ
ャネルが使用可能か否かを判断するステップと、（ｂ）
ステップ（ａ）から前記通信チャネルが使用可能な場合
に、送信器手段をイネーブルするように前記コントロー
ラ手段を介して信号を発生することによってデータ送信
を開始するステップと、（ｃ）前記コントローラ手段を
介して前記論理回路手段をイネーブルするステップと、
（ｄ）前記トランシーバ手段及び前記送信器手段を介し
て前記通信チャネル上でのデータの送信を開始するステ
ップと、（ｅ）前記論理回路手段を使用して前記受信器
手段におけるデータ受信活動を監視するステップと、
（ｆ）データ受信活動の検出に応答して、前記論理回路
手段を介して打切り信号を発生することによって前記送
信器手段の動作を打ち切るステップと、（ｇ）打ち切ら
れた送信を前記コントローラ手段に通知するステップと
を含む方法を提供する。
【００１３】
【発明の実施の形態】まず、図１を参照すると、本発明
による自動打切り衝突回避型搬送波感知多重アクセス・
コントローラと共に使用するのに適したタイプの無線ロ
ーカル・エリア・ネットワーク（ＬＡＮ）が図示されて
いる。このＬＡＮは参照符号１によって一般的に示し、
端末２ａないし２ｎとして個別に図示する複数のデータ
処理端末を含む。各端末２は、トランシーバ４ａないし
４ｎとして個別に図示するトランシーバ４を有する。端
末２は、参照符号６によって一般的に示す共通の単一の
無線通信チャネルを介して互いに通信する。無線チャネ
ル６とトランシーバ４は、赤外線波長ビームなどの特定
のデータ搬送波用に実現される。
【００１４】各端末は典型的には、パーソナル・コンピ
ュータ（ＰＣ）などのコンピュータ８を含む。図１で
は、コンピュータ８は８ａないし８ｎとして個別に図示
する、モニタ（図示されている）、キーボード及びその
他の入出力装置と周辺装置を備える。コンピュータ８は
ＬＡＮコントローラを介してトランシーバ４に結合され
ている。本発明によるＬＡＮコントローラは、以下で詳
述するような自動打切り型搬送波感知多重アクセス・コ
ントローラを含む。
【００１５】図２を参照すると、本発明による自動打切
り衝突回避型搬送波感知多重アクセス（ＣＳＭＡ／Ａ
Ａ）コントローラが図示されており、１０によって一般
的に示されている。ＣＳＭＡ／ＡＡコントローラ１０
は、コンピュータ８とトランシーバ４との間にインタフ
ェースを提供する。ＣＳＭＡ／ＡＡコントローラ１０
は、データ・バス１２ａと制御バス１２ｂを含むコンピ
ュータ・バス１２を介してコンピュータ８に結合されて
いる。データ・バス１２ａはデータ転送用の並列バスで
あり、制御バス１２ｂは制御信号のためのインタフェー
スを提供する。ＣＳＭＡ／ＡＡコントローラ１０は、直
列送信データ線１４及び直列受信データ線１６でトラン
シーバ４とインタフェースする。トランシーバ４は、た
とえば従来の赤外線トランシーバ技術などの周知の技法
を使用して実施する。
【００１６】ＣＳＭＡ／ＡＡコントローラ１０は、ディ
ジタル送信器１８とディジタル受信器２０と打切り制御
論理装置２２とを含む。ディジタル送信器１８は、コン
ピュータ・データ・バス１２ａに結合され、通信チャネ
ル６を介して送信するデータをコンピュータ８から受信
する。ディジタル受信器２０は、トランシーバ４を介し
て通信チャネル６から受信したデータをデータ・バス１
２ａを介してコンピュータ８へ転送する。ＣＳＭＡ／Ａ
Ａコントローラ１０は、制御インタフェース２４を介し
てコンピュータ８の制御バス１２ｂに結合されている。
コンピュータ８は、ネットワーク・ソフトウェア・モジ
ュール２６（破線で図示されている）を介してＣＳＭＡ
／ＡＡコントローラを制御する。ネットワーク・ソフト
ウェア・モジュール２６は、コントローラ１０のソフト
ウェア態様を備え、媒体アクセス制御層またはモジュー
ル２８を含む。ＭＡＣ層２８は、コンピュータ８上で稼
働するネットワーク・ソフトウェア２６を介して要求側
アプリケーション・プログラム（破線の輪郭で図示され
ている）３０を支援して、通信チャネル６での大量デー
タ転送を管理する。ＭＡＣ層２８は、制御バス１２ｂを
介してＣＳＭＡ／ＡＡコントローラ１０を制御する。Ｍ
ＡＣ層２８は、ＣＳＭＡ／ＡＡコントローラ１０によっ
て生成される割込みに応答する。３２で一般的に示され
ている割込みハンドラがあり、受信割込みＲＸ ＩＲ
Ｑ、フレーム間スペース・タイマ割込みＩＦＳ ＴＩＭ
ＥＯＵＴ、及び送信割込みＴＸ＿ＡＢＯＲＴを含むコン
トローラ１０に関連する割込みを処理する。ＣＳＭＡ／
ＡＡコントローラ１０はハードウェア態様とソフトウェ
ア態様を備えることがわかる。コントローラ１０と制御
ソフトウェアの動作については、以下で詳述する。
【００１７】次に、ディジタル受信器２０を詳細に示す
３図を参照する。ディジタル受信器２０は、受信制御回
路２１と論理回路２３ａ、２３ｂを含む。受信制御回路
２１は、制御バス１２ｂとインタフェースし、内部信号
を生成し、ＭＡＣ層２８及びネットワーク・ソフトウェ
ア２６からのハンドシェークと制御を扱う。論理回路２
３ａ及び２３ｂは、直列受信線１６上の活動を検出し、
トランシーバ４とコンピュータ・データ・バス１２ａと
の間の受信データＲＸＤの転送を管理する。後述するよ
うに、論理回路２３ａ、２３ｂは制御信号ＲＸ＿ＩＮ＿
ＰＲＯＧＲＥＳＳ及びＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩ
ＮＧも生成する。ＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳＳ及びＲ
Ｘ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧは、後述するよう
に、打切り制御論理回路２２（図４）に制御信号を供給
する。ＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧ信号は、Ｍ
ＡＣソフトウェア層２８が使用する割込みＲＸ ＩＲＱ
も含む。
【００１８】図３に示すように、受信器２０はトランシ
ーバ４からの直列受信データＲＸＤを入力する入力線３
４を有する。入力線３４は直列受信線１６（図２）に接
続されている。ＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳＳ信号及び
ＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧ信号のほかに、受
信器２０は、通信チャネル６から受信したデータを転送
するようにコンピュータ・データ・バス１２ａに結合さ
れた、たとえばバイト幅の並列出力ポートを備えるＲＸ
出力データ用の出力線を有する。
【００１９】ＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳＳ信号は、受
信線１６でＲＸＤデータを受信すると生成される。ＲＸ
＿ＩＮ＿ＰＲＯＧＲＥＳＳ信号を生成する論理回路２３
ａは、フリップフロップ３６と、排他的論理和（ＸＯ
Ｒ）ゲート３８と、遊休カウンタ４０と、ＪＫフリップ
フロップ４２とを含む。ＲＸＤ入力線３４はフリップフ
ロップ３６の入力端子に接続され、ＸＯＲゲート３８の
一方の入力端子にも接続される。フリップフロップ３６
の出力がＸＯＲゲート３８の他方の入力信号を供給す
る。フリップフロップ３６はＢＩＴ＿ＣＬＫによってク
ロック制御されてＲＸＤビットをラッチする。ＢＩＴ＿
ＣＬＫは遊休カウンタ４０にもクロック信号を供給す
る。ＪＫフリップフロップ４２の「Ｊ」（セット）入力
端子には、ＸＯＲゲート３８の出力線が接続される。Ｊ
Ｋフリップフロップ４２の「Ｋ」（リセット）入力端子
には、遊休カウンタ４０からの出力線が接続される。Ｘ
ＯＲゲート３８の出力は、遊休カウンタ４０のＲＥＳＥ
Ｔ入力端子にも接続される。ＪＫフリップフロップ４２
はＭＣＬＫによってクロック制御される。
【００２０】図３を参照すると、ＲＸＤ線３４上の論理
遷移は、トランシーバ４から直列受信データを受信中で
あること、すなわち通信チャネル６が使用中であること
を示す。フリップフロップ３６とＸＯＲゲート３８がＲ
ＸＤ線３４上の遷移をラッチする。ＸＯＲゲート３８か
らのアクティブ高出力すなわちＲＸ＿ＰＥＮＤＩＮＧに
よって、アクティブ高ＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳＳ信
号を供給するＪＫフリップフロップ４２がセットされ
る。また、ＸＯＲゲート３８からの出力は、遊休カウン
タ４０をリセットする。遊休カウンタ４０は、ＢＩＴ＿
ＣＬＫによってクロック制御されるフリー・ランニング
・カウンタであり、ビット時間をカウントする。ＲＸ＿
ＰＥＮＤＩＮＧがＨＩＧＨのとき、遊休カウンタ４０は
リセット状態に保持され、ＲＸ＿ＰＥＮＤＩＮＧが低に
なるまでその状態を維持する。ＲＸＤ入力線３４上の遷
移が停止して、データをそれ以上受信していないことを
示す場合、ＲＸ＿ＰＥＮＤＩＮＧが低になる。ＲＸ＿Ｐ
ＥＮＤＩＮＧ低は、チャネル６が空いていること、すな
わち使用中でないことを示す。リセットがない場合、遊
休カウンタ４０はＢＩＴ＿ＣＬＫのエッジでカウントを
続け、所定数のビット時間後、遊休カウンタ４０の出力
がＨＩＧＨになる。遊休カウンタ４０の出力によって、
次のＭＣＬＫエッジでＪＫフリップフロップ４２がリセ
ットされ、それによってＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳＳ
出力がクリアされる。信号ＢＩＴ＿ＣＬＫ、ＭＣＬＫ
は、受信制御回路２１によって周知の方式で生成され、
これは当業者の理解の範囲内であろう。
【００２１】ＲＸＤとＲＸ＿ＰＥＮＤＩＮＧとＲＸ＿Ｉ
Ｎ＿ＰＲＯＧＲＥＳＳとの関係を、図６のタイミング図
に示す。ＲＸＤ入力線３４上の活動によって、ＲＸ＿Ｐ
ＥＮＤＩＮＧ線がトグルし、各パルスによって遊休カウ
ンタ４０がクリアされた後で、カウンタはＪＫフリップ
フロップ４２をリセットすることができる。遊休カウン
タ４０は、４１でＲＸ＿ＰＥＮＤＩＮＧが低になるまで
リセットまたは低のままである。ＲＸ＿ＰＥＮＤＩＮＧ
が低になると、遊休カウンタ４０は時間Ｔ後にタイム・
アウトになる。時間Ｔは、それ以上のデータを受信しな
いことを示す妥当な時間の長さを表すように選定され、
典型的にはフル・データ・パケットを基準として短い時
間、たとえば１０〜１２ビット時間である。ＲＸ＿ＩＮ
＿ＰＲＯＧＲＥＳＳは、ＭＣＬＫによってクロック制御
されるＲＸ＿ＰＥＮＤＩＮＧの最初のパルスでアクティ
ブＨＩＧＨに上げられ、時間Ｔ後にタイム・アウトにな
る遊休カウンタ４０によってリセットされるまでＨＩＧ
Ｈを維持する。ＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳＳアクティ
ブＨＩＧＨは、通信チャネル６（図１）が使用中である
こと、すなわち着信受信データＲＸＤがあることを示
す。
【００２２】図３を参照すると、ＲＸＤ線３４は、ＲＸ
シフト・レジスタ４４とＡＤＤＲ比較論理回路４６とＥ
ＮＤ＿ＯＦ＿ＰＫＴ比較論理回路４８とＲＸデータ保持
レジスタ５０とを含む受信データ受信論理回路２３ｂに
も入力信号を供給する。受信データＲＸＤは、ＢＩＴ＿
ＣＬＫの立ち上がりでＲＸシフト・レジスタ４４内にク
ロック書き込み、すなわちシフト入力される。ＲＸシフ
ト・レジスタ４４は、直列ＲＸＤデータ・ストリームを
ＰＡＲＡＬＬＥＬ ＲＸ ＤＡＴＡに変換し、それがバ
イト幅バス５１でＲＸデータ保持レジスタ５０に出力さ
れる。ＲＸ保持レジスタ５０の並列出力端子はコンピュ
ータ・データ・バス１２ａ（図２）に結合されており、
ＲＸＤパケットのアドレス・フィールドと端末２のアド
レスとの間で一致がある場合にＲＸ保持レジスタ５０の
出力がイネーブルされる。ＲＸ保持レジスタ５０からデ
ータ・バス１２ａにデータ・バイトを転送する信号は、
受信制御回路２１によって周知の方式で制御される。
【００２３】アドレス検出は、ＡＤＤＲ比較論理回路４
６によって行われる。ＲＸシフト・レジスタ４４からの
ＰＡＲＡＬＬＥＬ ＲＸ ＤＡＴＡは、出力線５３でＡ
ＤＤＲ比較論理回路４６に送られ、ＲＸデータのうちの
アドレス・フィールドに対応する部分が、端末２の論理
ＡＤＤＲ識別子と比較される。ネットワーク１内の各端
末２は固有のＡＤＤＲ識別子を有し、ＡＤＤＲ識別子は
ハードワイヤードするか、ＤＩＰスイッチによって固定
するか、または不揮発性メモリ（図示せず）に記憶する
ことができる。ＡＤＤＲ比較論理回路４６の出力はＭＡ
ＴＣＨ出力を含み、ＰＡＲＡＬＬＥＬ ＲＸ ＤＡＴＡ
のアドレス・フィールドとＡＤＤＲ識別子との間に一致
がある場合にアクティブＨＩＧＨになる。ＭＡＴＣＨ出
力はＡＮＤゲート５２の一方の入力端子に接続され、ゲ
ート５２の他方の入力端子は信号ＡＤＤＲ＿ＣＨＫに接
続されている。ＡＤＤＲ＿ＣＨＫ信号はＲＸパケットの
アドレス・フィールドの終わりで生成され、ＭＡＴＣＨ
線をゲート制御する。ＡＮＤゲート５２からの出力は、
フリップフロップ５４への入力信号を供給し、これはク
ロックＣＬＫの立ち上がりでラッチされる。フリップフ
ロップ５４の出力は、ＡＤＤＲ＿ＭＡＴＣＨ＿ＯＫ信号
を生成する。ＡＤＤＲ＿ＭＡＴＣＨ＿ＯＫ信号は、ＲＸ
保持レジスタ５０のＥＮＡＢＬＥ信号であり、ＲＸ保持
レジスタ５０をイネーブルして、ＰＡＲＡＬＬＥＬ Ｒ
Ｘ ＤＡＴＡをデータ・バス１２ａに転送することがで
きるようにする。ＰＡＲＡＬＬＥＬ ＲＸ ＤＡＴＡ
は、当業者ならわかるように、ＲＸ保持レジスタ５０を
受信制御回路２１によって生成されるクロック信号ＢＹ
ＴＥ＿ＣＬＫでクロック制御することによってバイト間
隔で転送される。
【００２４】図３を参照すると、信号ＡＤＤＲ＿ＭＡＴ
ＣＨ＿ＯＫは別のＡＮＤゲート５６への入力も供給す
る。ＡＮＤゲート５６の他方の入力端子は、ＥＮＤ＿Ｏ
Ｆ＿ＰＫＴ比較論理回路４８によって生成される信号Ｐ
ＫＴ＿ＤＯＮＥを受け取る。ＥＮＤ＿ＯＦ＿ＰＫＴ比較
論理回路４８は、ＲＸシフト・レジスタ４４によって出
力されたＰＡＲＡＬＬＥＬ ＲＸ ＤＡＴＡバイト内で
「パケットの終わり」標識を探す。パケットの終わり標
識の一致があると、比較論理回路４８は出力信号ＰＫＴ
＿ＤＯＮＥを生成する。出力信号ＰＫＴ＿ＤＯＮＥは、
ＡＤＤＲ＿ＭＡＴＣＨ＿ＯＫ信号との間で論理積がとら
れ、フリップフロップ５８によってラッチされて、出力
信号ＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧが生成され
る。信号ＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧがアクテ
ィブ（ＨＩＧＨ）になることは、着信ＲＸパケットが端
末２のアドレスと一致し、受信が完了しており、ＲＸパ
ケットが入力バッファ内のメモリに記憶されることを意
味する。ＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧ信号は割
込みＲＸ＿ＩＲＱを含み、これが割込みハンドラ３２に
よって処理され、それによってＭＡＣ層２８が入力バッ
ファに記憶されているＲＸパケットを処理する。
【００２５】制御信号ＢＩＴ＿ＣＬＫ、ＢＹＴＥ＿ＣＬ
Ｋ、ＣＬＫ、ＡＤＤＲ＿ＣＨＫ、ＭＣＬＫ、及びＲＸ＿
ＰＫＴ＿ＡＣＫは、当業者なら熟知している周知の方式
で受信制御回路２１によって生成される。
【００２６】再び図６を参照すると、ＲＸ＿ＰＡＣＫＥ
Ｔ＿ＰＥＮＤＩＮＧ信号と他の信号との関係が図示され
ている。図からわかるように、ＲＸパケット内の最後の
ビットがＥＮＤ比較論理回路４８によって受信され、処
理されると、すなわちＡＮＤゲート５６の出力がＢＩＴ
＿ＣＬＫの次のエッジでラッチされるとまもなく、ＲＸ
＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧがＨＩＧＨになる。
【００２７】図３に戻って参照すると、ＲＸ＿ＩＮ＿Ｐ
ＲＯＧＲＥＳＳ信号は通信チャネル６からのＲＸパケッ
トの受信が開始されたことを示す。一方、ＲＸ＿ＰＡＣ
ＫＥＴ＿ＰＥＮＤＩＮＧ信号は、完全なＲＸパケットが
受信され、記憶されたことを示す。ＲＸ＿ＰＡＣＫＥＴ
＿ＰＥＮＤＩＮＧ信号は、受信割込みＲＸ ＩＲＱを含
み、これは割込みハンドラ３２によって処理され、ＭＡ
Ｃ層２８に対して入力バッファ内に保留ＲＸパケットが
あることを通知する。ＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳＳ信
号とＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧ信号は、以下
に説明するように打切り制御論理回路２２が衝突を回避
するためにも使用する。
【００２８】次に図４を参照すると、本発明による打切
り制御論理回路２２が詳細に図示されている。打切り制
御論理回路２２は、ＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳＳ信号
とＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧ信号に応答す
る。論理回路２２は入力信号ＡＢＯＲＴ＿ＥＮにも応答
する。ＡＢＯＲＴ＿ＥＮ信号は、ＭＡＣソフトウェア層
２８の制御下でコントローラ１０によって生成される。
打切り論理回路２２は出力信号ＴＸ＿ＡＢＯＲＴを生成
する。ＴＸ＿ＡＢＯＲＴによって割込みが起こり、以下
で詳述するように割込みハンドラ３２によって処理され
て、通信チャネル６上での衝突事象を含む障害条件の下
でディジタル送信器１８の動作が打ち切られる。
【００２９】図４に示すように、打切り制御論理回路２
２は第１及び第２のＡＮＤゲート６０及び６２と、ＯＲ
ゲート６４と、フリップフロップ６６とを含む。第１の
ＡＮＤゲート６０は、ＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩ
ＮＧ信号を受信するように接続された入力端子と、ＡＢ
ＯＲＴ＿ＥＮ信号の入力端子と、ＴＲＡＮＳＭＩＴ＿Ｅ
Ｎ信号を受信する他の入力端子とを有する。ＴＲＡＮＳ
ＭＩＴ＿ＥＮ信号は、以下で図５を参照しながら説明す
るように、ディジタル送信器１８内の論理回路によって
生成される。第２のＡＮＤゲート６２の場合、１つの入
力端子が信号ＡＢＯＲＴ＿ＥＮを受け取るように接続さ
れ、他の入力端子がＴＲＡＮＳＭＩＴ＿ＥＮ信号に接続
されている。ＡＮＤゲート６２の第３の入力端子が、図
３に図示するようにディジタル受信器２０内の論理回路
２３ａによって生成されたＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳ
Ｓ信号を受け取るように接続されている。ＡＮＤゲート
６０の出力と第２のＡＮＤゲート６２の出力との論理和
がとられる。ＡＮＤゲート６０、６２からのそれぞれの
出力はＯＲゲート６４の入力端子に接続され、ＯＲゲー
ト６６の出力はＢＩＴ＿ＣＬＫ信号のエッジでフリップ
フロップ６６によってラッチされる。
【００３０】ＡＢＯＲＴ＿ＥＮ及びＴＲＡＮＳＭＩＴ＿
ＥＮがイネーブルされ、ＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳＳ
がＨＩＧＨ（すなわち通信チャネル６が使用中）になる
と、ＡＮＤゲート６２の出力がＨＩＧＨになる。ＡＢＯ
ＲＴ＿ＥＮ信号及びＴＲＡＮＳＭＩＴ＿ＥＮ信号は、通
信チャネル６での送信を開始するためにイネーブルされ
る。ＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳＳ信号のアクティブ状
態は、ＲＸデータを受信中で通信チャネル６が使用中で
あることを示し、したがって受信器２０と送信器１８と
の衝突が回避され、打切り制御論理回路２２がＴＸ＿Ａ
ＢＯＲＴを生成して送信器１８の動作を中断する。同様
に、ＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧ信号は、チャ
ネル６が使用中であること、すなわち、ＲＸパケットが
受信され、コンピュータ８で処理する必要があることを
示す。ＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧがアクティ
ブの間にディジタル送信器２０が送信を行おうとした場
合、打切り制御論理回路２２がＴＸ＿ＡＢＯＲＴ出力信
号を生成して送信器２０の動作を中断する。送信動作中
は、ＡＢＯＲＴ＿ＥＮ及びＴＲＡＮＳＭＩＴ＿ＥＮがイ
ネーブルされ、ＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧが
ＨＩＧＨ状態で、ＡＮＤゲート６２の出力信号がＨＩＧ
Ｈになり、フリップフロップ６６によってラッチされ
る。
【００３１】図２に示すように、ディジタル送信器１８
はコンピュータ・バス１２ａから並列データを受け取
り、それをトランシーバ４による通信チャネル６での送
信のために直列データ・ストリームに変換する。ディジ
タル送信器１８の動作を制御する論理回路を図５に示
す。ディジタル送信器１８は、送信器制御回路１９を含
み、送信データ保持レジスタ６８を有する。送信器制御
回路１９はコンピュータ８の制御バス１２ｂとインタフ
ェースし、ＢＹＴＥ＿ＣＬＫ及びＳＨＩＦＴ＿ＣＬＫを
含む送信制御信号を生成する。図５に示すように、送信
データ・レジスタ６８はコンピュータ・データ・バス１
２ａに結合され、送信データ・バイトがレジスタ６８に
書き込まれる。保持レジスタ６８の出力端子は送信シフ
ト・レジスタ７０に結合される。送信シフト・レジスタ
７０は、保持レジスタ６８からの並列データを直列デー
タ・ストリーム出力に変換し、それがトランシーバ４の
直列送信データ線１４に接続される。トランシーバ４
は、データを通信チャネル６での送信に適した形式に変
換する従来のアナログ送信器を備える。
【００３２】ディジタル送信器１８の動作は、ＴＲＡＮ
ＳＭＩＴ＿ＥＮ信号とＴＸ＿ＡＢＯＲＴ信号によって制
御される。ＴＸ＿ＡＢＯＲＴ信号は、上記で図４を参照
しながら説明した打切り制御論理回路２２によって生成
される。ＴＸ＿ＡＢＯＲＴ信号は反転され、ＮＡＮＤゲ
ート７２の一方の入力信号となる。ＮＡＮＤゲート７２
の出力は、送信保持レジスタ６８及び送信シフト・レジ
スタ７０上の入力をイネーブル（アクティブＨＩＧＨ）
するように接続される。
【００３３】図５を参照すると、ＴＲＡＮＳＭＩＴ＿Ｅ
Ｎ信号は打切り制御回路２２によって使用される信号と
同じ信号である。ＴＲＡＮＳＭＩＴ＿ＥＮ信号は、コン
ピュータ・バス１２に結合されたフリップフロップ７４
によって生成される。ＭＡＣ層２８のソフトウェアが、
データ・バス１２ａでフリップフロップ７４の記憶場所
に論理１を書き込み、フリップフロップ７４によってそ
のビットがラッチされる。フリップフロップ７４の出力
は、ＮＡＮＤゲート７２の他方の入力を供給する。ＴＲ
ＡＮＳＭＩＴ＿ＥＮがＨＩＧＨ、すなわちソフトウェア
を介して設定されて、ＴＸ＿ＡＢＯＲＴがＬＯＷ、すな
わち受信器２０の論理回路２３ａ、２３ｂによって判断
されたＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳＳとＲＸ＿ＰＡＣＫ
ＥＴ＿ＰＥＮＤＩＮＧがＦＡＬＳＥであるとき、ディジ
タル送信器１８がイネーブルされる。送信シーケンス中
の任意の時点でＴＸ＿ＡＢＯＲＴがアクティブになった
場合、ＮＡＮＤゲート７２の出力がＨＩＧＨになり、送
信保持レジスタ６８と送信シフト・レジスタ７０がディ
スエーブルされた場合、割込みＴＸ＿ＡＢＯＲＴに応答
してソフトウェアが送信動作を中断するコードを実行す
る。送信打切りがあると、リセット入力に結合されたＴ
Ｘ＿ＡＢＯＲＴによってフリップフロップ７４がクリア
される。これによって、ハードウェアにより生成された
ＴＸ＿ＡＢＯＲＴがディジタル送信器１８をディスエー
ブルするだけでなく、ホスト・ソフトウェアによって設
定されたＴＸ＿ＥＮＡＢＬＥ信号をそれと同時にクリア
する。
【００３４】次に図７を参照すると、情報伝送のために
通信チャネル６の予約を争う端末２ａ、２ｂ、２ｃ、及
び２ｄのためのＣＳＭＡ／ＡＡコントローラ１０の動作
が示されている。ＣＳＭＡプロトコルを使用するシステ
ムでは、１つの予約は、接続要求（ＣＲ）、接続確認
（ＣＣ）、データ転送（ＸＦＲ）、データ転送肯定応答
（ＸＡＣＫ）、切断要求（ＤＲ）、及び切断確認（Ｄ
Ｃ）の６個のパケットを含む。
【００３５】図７を参照すると、端末２ａ、２ｂ、２
ｃ、２ｄはすべて情報伝送のために通信チャネル６を受
信しようとしている。図に示すように、端末２ｎは切断
確認（ＤＣ）パケットを送信することによって切断要求
（ＤＲ）に応答したところである。ＤＣパケットの終わ
りでフレーム間スペース（ＩＦＳ）時間、すなわち通信
チャネル６上の後続パケット間の最小時間の満了後、チ
ャネル６を争奪する端末２ａ、２ｂ、２ｃ、２ｄは時点
Ｔ１で示すように接続要求（ＣＲ）パケットを送信する
ことによって開始することができる。要求する端末２
ａ、２ｂ、２ｃ、２ｄがすべて時点Ｔ１でチャネル６に
行くことができるため、たとえばＩＦＳ時間の満了後に
ランダムな時間期間を組み込むことによって、送信要求
スキュー方法を使用することが好ましい。このステップ
の目的は、端末２ｎからのＤＣパケットを待っていた端
末２ａ、２ｂ、２ｃ、及び２ｄからの送信要求がチャネ
ル６に達する時点をずらすことである。接続要求をずら
すことによって、時点Ｔ１での端末間の衝突が回避され
る。
【００３６】再び図７を参照すると、端末２ｃが通信チ
ャネル６へのアクセスを獲得し、時点Ｔ２で接続要求
（ＣＲ）パケットを送信する。この接続要求（ＣＲ）パ
ケットは通信チャネル６に入れられ、端末２ｄに宛てて
送られる。接続要求（ＣＲ）は、チャネル６に結合され
ている他の端末２も受信し、ＲＸ入力線３４上の活動が
それぞれの受信器２０内の論理回路２３ａによって検出
されて、ＲＸ＿ＩＮ＿ＰＲＯＧＲＥＳＳ信号が生成され
る。これらの端末、すなわち２ａ及び２ｂでは、ＣＲパ
ケットのアドレス・フィールドとの一致はあり得ないた
め、ＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧ線は非アクテ
ィブのままである。端末２ａ及び２ｂがチャネル６で送
信しようとしている場合、すなわちＴＲＡＮＳＭＩＴ＿
ＥＮ及びＡＢＯＲＴ＿ＥＮがアクティブの場合、図３及
び図４を参照しながら前述したようにＲＸ＿ＩＮ＿ＰＲ
ＯＧＲＥＳＳ信号によって打切り制御論理回路２２がＴ
Ｘ＿ＡＢＯＲＴを生成する。ＴＸ＿ＡＢＯＲＴは、図７
に示すように時点Ｔ２で端末２ａ及び２ｂの送信動作を
中断させる。時点Ｔ２から開始すると、ＡＢＯＲＴ＿Ｅ
Ｎ線がイネーブルされている場合、宛先端末２ｄも送信
が妨げられる。
【００３７】図７を参照すると、時点Ｔ４で接続要求
（ＣＲ）の完全なパケットを受信すると、受信器２０内
の論理回路２３ｂがＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮ
Ｇ（すなわちアクティブＨＩＧＨ）を生成する。ＲＸ＿
ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧ信号に応答にして、宛先
端末２ｄは受信パケットを処理し、接続確認（ＣＣ）パ
ケットで応答する準備をする。ＣＲパケットに接続確認
（ＣＣ）パケットで応答する前に、端末２ｄはＩＦＳ時
間が満了するまで待ってから、時点Ｔ５で送信を開始す
る。端末２ｄによるＣＣパケットの送信によって、他の
端末、すなわち２ａ及び２ｂでＲＸ＿ＩＮ＿ＰＲＯＧＲ
ＥＳＳ信号がアクティブになる。端末２ａ及び２ｂがＴ
ＲＡＮＳＭＩＴ＿ＥＮをイネーブルすることによって送
信を試み、ＡＢＯＲＴ＿ＥＮがアクティブの場合、ＴＸ
＿ＡＢＯＲＴが生成されてその送信の試行を中断させ
る。
【００３８】図７を参照すると、端末２ｃがそのＣＲパ
ケットをチャネル６にのせた後は、他の端末２ａ、２
ｂ、及び２ｄはそのＣＲパケットの送信が完了するまで
打切り制御論理回路２２によって送信を抑止される。こ
れによって、端末２ａ、２ｂ、及び２ｄからのパケット
の衝突が防止されると共に、送信が中断され、したがっ
てチャネル６のトラヒックがクリアされ、それによって
ＩＦＳ時間の満了後に宛先端末２ｄが接続確認（ＣＣ）
パケットを送信することができるようになる。本発明に
よる自動打切り機能がないと、複数のＣＲパケットがチ
ャネル６に到達する可能性がある。これによって不要な
トラヒックが生じるだけでなく、宛先端末、たとえば２
ｄからの接続確認（ＣＣ）パケットの送信が遅延する。
さらに、後続のＣＲパケットに対してそれぞれのＣＣパ
ケットで応答する各端末によって競合が生じることにな
る。たとえば図７の端末２ｄによって１つの接続要求が
すでに許可されているため、残りの接続要求は許可され
ず、チャネル６は無用にふさがれることになる。本発明
の利点は、チャネル６で複数の端末２が接続要求（Ｃ
Ｒ）パケットを送信してしまう状況を回避し、その結果
として各端末２のＭＡＣソフトウェアが「バックオフ」
手続きを実行しなくても済むようになることである。バ
ックオフ処理自体が衝突の可能性を生じさせることがあ
る。
【００３９】ＣＳＭＡ／ＡＡコントローラ１０の動作
を、図１１のフローチャートによって詳しく示す。本発
明による自動打切り型ＣＳＭＡコントローラ１０は、ソ
フトウェア制御すなわちＭＡＣソフトウェア層２８によ
るソフトウェア制御によって送信が開始され、通信チャ
ネル６上での衝突を回避するために打切り制御論理回路
２２の起動によって送信手続き中に無条件ハードウェア
生成打切りを発行することができる機能を備えたシステ
ムを含む。本発明によると、接続要求（ＣＲ）パケット
を送信することによって情報転送のために通信チャネル
を予約しようとする端末は、まず、チャネル６が使用可
能であるか判断するために必要な検査を実行することか
ら始める（ブロックＡ）。チャネル６が使用可能な場
合、端末２は自動打切りをアクティブにした状態で送信
器１８をイネーブルする（ブロックＢ及びＣ）。自動打
切りモードをアクティブにすることによって（ブロック
Ｂ）、打切り制御論理回路２２が、ソフトウェアすなわ
ちＭＡＣ層２８が衝突または衝突の可能性を見落とした
状況を検出する（ブロックＤ）。打切り制御論理回路２
２は、送信を打切り、ＭＡＣ層２８が送信手続きを中断
する（ブロックＥ）。ＭＡＣ層２８は後で送信シーケン
スを試行する（ブロックＦ）。様々な衝突事例中におけ
る本発明の動作を、以下で図８ないし図１０を参照しな
がら説明する。
【００４０】図８を参照すると、着信パケットの受信中
にパケットの送信が開始された場合のコントローラ１０
の動作が事例＃１として図示されている。この事例で
は、時点１０１で通信チャネル６から接続要求（ＣＲ）
パケット１００が着信し始める。着信ＲＸパケットは、
ＲＥＣＥＩＶＥ＿ＣＬＫ（またはＲＸ＿ＩＮ＿ＰＲＯＧ
ＲＥＳＳ）によって示されている。ＲＥＣＥＩＶＥ＿Ｃ
ＬＫは、入力線３４上で復号直列ＲＸデータを送信する
ために使用されるローカルで生成されたクロックであ
る。ＲＥＣＥＩＶＥ＿ＣＬＫは、トランシーバ４からデ
ータを受信しているときにのみ動作する。トランシーバ
４内の受信器サブシステムが非アクティブのときには動
作しない。端末２は、その送信シーケンスを非同期で開
始し、ＭＡＣソフトウェア層２８は、ＣＲパケット１０
０を受信したか否かを検査する。ＭＡＣソフトウェア層
２８はＣＲパケット１００が着信中であることを認識せ
ず、検査を通り、時点１０２で送信器１８がイネーブル
された状態で送信シーケンスが続行する。図８に示すよ
うに、割込みＲＸ ＩＲＱは時点１０４でＣＲパケット
１００全体を受信し、待ち時間期間ＴWが時点１０６で
満了するまで生成されない。本発明によって、ＭＡＣソ
フトウェア層２８が制御ビットを書き込むことによって
送信器１８をイネーブルし（図５）、時点１０２でＴＲ
ＡＮＳＭＩＴ＿ＥＮをアクティブにし、ＡＢＯＲＴ＿Ｅ
Ｎ線（図４）もアクティブになって打切り制御論理回路
２２（図４）がイネーブルされる。打切り制御論理回路
２２がイネーブルされることによって、着信ＣＲパケッ
ト１００が検出され、時点１０８でＲＸ＿ＩＮ＿ＰＲＯ
ＧＲＥＳＳ信号によってＴＸ＿ＡＢＯＲＴ割込みが生成
され、それによって送信器１８（図５）がディスエーブ
ルされる。割込みハンドラ３２が送信割込みＴＸ＿ＡＢ
ＯＲＴを確認し、ＭＡＣソフトウェア層２８に通知し、
ＭＡＣソフトウェア層２８は送信動作を中断させ、ＣＲ
パケット１００の受信の完了を待つ。完全なパケット１
００の受信後、ＭＡＣソフトウェア２８はＣＳＭＡ予約
プロトコルに従ってパケット１００を処理する。
【００４１】図４及び図８を参照すると、ＲＸ＿ＩＮ＿
ＰＲＯＧＲＥＳＳはＴＲＡＮＳＭＩＴ＿ＥＮビットの状
態をサンプリングする。ＴＲＡＮＳＭＩＴ＿ＥＮがアク
ティブ（ＨＩＧＨ）の場合、打切り制御論理回路２２が
ＴＸ＿ＡＢＯＲＴ割込みを生成し、それによってＴＲＡ
ＮＳＭＩＴ＿ＥＮが非アサートになる（図５）。ＲＸ＿
ＩＮ＿ＰＲＯＧＲＥＳＳによって、割込みハンドラ３２
は、受信完了割込みＲＸ＿ＩＲＱすなわちＲＸ＿ＰＡＣ
ＫＥＴ＿ＰＥＮＤＩＮＧが生成された時点ではなく、送
信打切り条件を検出するとただちにその条件に応答する
ことができる。これによって、ＴＲＡＮＳＭＩＴ＿ＥＮ
ビットが設定されている時点で物理チャネル受信が進行
中であるタイミング窓がカバーされる。この機能は、本
発明によるコントローラ１０を使用するシステム１にお
ける割込みハンドラ３２の実行時間が改善される。
【００４２】次に図９を参照すると、ＣＳＭＡ／ＡＡコ
ントローラ１０が着信パケット受信の終わりと割込みＲ
Ｘ ＩＲＱの生成との衝突条件を検出する事例＃２が図
示されている。これは、後続の関連のないパケットが送
信を待っている間に、システムによって検査されていな
いパケットが到着したための障害条件である。従来のＣ
ＳＭＡ／ＣＡコントローラであれば、保留中の割込みＲ
Ｘ ＩＲＱを見落としてパケットの送信に進み、それに
よって衝突が発生することになる。本発明によるＣＳＭ
Ａ／ＡＡコントローラ１０は、ＩＦＳ時間（それにラン
ダムなＣＡ時間を加えた時間）の終了時点でチャネルに
パケットが入るのを防止する。
【００４３】図９に示すように、着信ＣＲパケット１１
０は時点１１２で到着し始める。ＣＲパケット１１０は
時点１１４で完全に受信され、ＣＳＭＡ／ＡＡコントロ
ーラ１０は待ち時間期間ＴWを開始してから時点１１６
で受信割込みＲＸ ＩＲＱを生成する。端末が時点１１
６より前に非同期で時点１１８で送信シーケンスを開始
する。ＭＡＣソフトウェア２８は（たとえば状態レジス
タ・フラグを）検査してＣＲパケット１１０を受信して
いないことを確認し、ＲＸ ＩＲＱがまだ生成されてい
ないためにこの検査は合格する。（時点１１８で）ＴＲ
ＡＮＳＭＩＴ＿ＥＮとＡＢＯＲＴ＿ＥＮをアクティブに
することによって送信器１８がイネーブルされ、送信器
１８はＩＦＳがタイムアウトして満了するのを待ってか
らチャネル６に入る。ＣＳＭＡコントローラ１０が必要
な状態レジスタとＤＭＡカウンタを更新した後、時点１
１６で受信割込みＲＸ ＩＲＱが生成される。時点１１
４でＣＲパケット１１０の受信が完了すると、ＲＸ＿Ｐ
ＡＣＫＥＴ＿ＰＥＮＤＩＮＧがＨＩＧＨになり、ＡＢＯ
ＲＴ＿ＥＮがアクティブになって、時点１２０で打切り
制御論理隘路がＴＸ＿ＡＢＯＲＴ割込みを生成して送信
動作を中断する。言い換えると、ＲＸ＿ＰＡＣＫＥＴ＿
ＰＥＮＤＩＮＧ信号の立ち上がりでＴＲＡＮＳＭＩＴ＿
ＥＮ線の状態がサンプリングされ、アクティブな場合
は、ＴＸ＿ＡＢＯＲＴが生成され、ＴＲＡＮＳＭＩＴ＿
ＥＮがクリアまたは非アサートにされる。割込みハンド
ラがＴＸ＿ＡＢＯＲＴを確認し、受信割込みＲＸ ＩＲ
Ｑを処理する。割込みを処理する際に実行されるステッ
プは、ＭＡＣ層２８の構造によって異なり、たとえば、
ＲＸ ＩＲＱをクリアするステップすなわちＲＸ＿ＰＫ
Ｔ＿ＡＣＫ（図３）をアサートするステップと、入力バ
ッファ内に処理可能になっているパケットがあることを
示すフラグを設定するステップなどが含まれる。ＭＡＣ
層２８はフラグをポーリングした後、入力バッファから
パケットを読み出し、必要な処理を行う。
【００４４】図４及び図９を参照すると、割込みＲＸ＿
ＩＲＱ（すなわちＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮ
Ｇ）の立ち上がりでＴＲＡＮＳＭＩＴ＿ＥＮビットの状
態がサンプリングされる。ＴＲＡＮＳＭＩＴ＿ＥＮがア
クティブの場合、割込みＴＸ＿ＡＢＯＲＴが生成され、
それによってフリップフロップ７４（図５）がクリアさ
れて、ＴＲＡＮＳＭＩＴ＿ＥＮビットがクリアされる。
割込みハンドラ３２がＴＸ＿ＡＢＯＲＴ割込みを処理
し、ＭＡＣ層２８に中断された送信を通知する。
【００４５】次に図１０を参照すると、受信割込みの保
留中にＣＳＭＡ／ＡＡコントローラ１０が送信パケット
と受信パケットとの衝突を回避する事例＃３が図示され
ている。これは、後続の関連のないパケットが送信を待
っている間に、まだシステムによって検査されていない
パケットが到着したための障害条件である。従来のＣＳ
ＭＡ／ＣＡコントローラであれば、ＩＦＳタイムアウト
にランダムなＣＡ時間を加えた時間が終了すると同時
に、送信パケットがチャネルに入ることができる。
【００４６】図１０に示すように、時点１２４で着信接
続要求（ＣＲ）パケット１２２が到着を開始し、時点１
２６でパケット１２２の受信が完了する。次に、ＣＳＭ
Ａ／ＡＡコントローラ１０が待ち時間期間ＴWを開始し
てから割込みＲＸ ＩＲＱを生成する。それとほぼ同時
に、より優先順位の高いシステム割込みが発生し、それ
によって割込みハンドラ３２が他のより優先順位の低い
割込みを処理するのを阻止される。ＣＲパケット１２２
の受信が完了し、時点１２８で受信割込みＲＸＩＲＱが
生成される。同期送信をキューイングするランダムなバ
ックオフ期間が経過し、ＴＩＭＥＲ ＩＲＱが生成され
る。ＴＩＭＥＲ ＩＲＱはＲＸ ＩＲＱ割込みよりも優
先順位が高く、割込みハンドラ３２はＴＩＭＥＲ ＩＲ
Ｑを処理し、時点１３０でＴＲＡＮＳＭＩＴ＿ＥＮとＡ
ＢＯＲＴ＿ＥＮをアクティブにすることによってパケッ
ト送信が開始される。受信パケット１２２の保留の結
果、ＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧがアクティブ
になり、それによって時点１３２で打切り制御論理回路
２２がＴＸ＿ＡＢＯＲＴ割込みを生成する。割込みハン
ドラ３２が送信割込みＴＸ＿ＡＢＯＲＴに肯定応答し、
送信手続きを中断して保留中の受信割込みＲＸ ＩＲＱ
を処理する。
【００４７】図４及び図１０を参照すると、ＴＲＡＮＳ
ＭＩＴ＿ＥＮビットの立ち上がりでＲＸ＿ＩＲＱ（すな
わちＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮＤＩＮＧ）割込みの状
態がサンプリングされる。ＲＸ＿ＰＡＣＫＥＴ＿ＰＥＮ
ＤＩＮＧがアクティブの場合、ＴＸ＿ＡＢＯＲＴ割込み
が生成され、それによってフリップフロップ７４がクリ
アされてＴＲＡＮＳＭＩＴ＿ＥＮが非アサートになる。
これによって、ソフトウェア生成タイマ割込みＩＦＳ
ＴＩＭＥＯＵＴがＭＡＣソフトウェア２８が送信を要求
することができることを示すタイミング窓がカバーされ
る。この時点で、受信は、完了したばかりであって、Ｉ
ＦＳ ＴＩＭＥＯＵＴ割込みの処理のためにまだ処理さ
れていない。割込みハンドラ３２は送信が打ち切られた
ことをＭＡＣ層２８に通知する。
【００４８】また、ＲＸ ＩＲＱの窓の外で２つの競合
する端末間で衝突が発生する可能性もある。そのような
衝突の窓は小さく、したがってまれにしか発生しない。
そのような衝突の発生は、通信チャネル６からの接続要
求（ＣＲ）パケットの到着で始まる以下のような事象の
シーケンスから成る。端末２は、非同期で、すなわちタ
イマ割込みＩＦＳ ＴＩＭＥＯＵＴによってトリガされ
ずに、送信シーケンスを開始する。端末２は、ＣＲパケ
ットを受信していないことを確認するために検査し、シ
ステム（すなわちＭＡＣソフトウェア・モジュール２
８）はＣＲパケットを受信中であることを認識していな
いため、この検査は合格する。ＭＡＣモジュール２８が
送信を可能にする実行経路にある間、そのコードはＣＲ
パケットの受信と同時にＲＸ ＩＲＱによって割り込ま
れ、割込みハンドラ３２に制御が渡る。割込みハンドラ
３２は、たとえばＭＡＣソフトウェア・モジュール２８
に状態変化を知らせるフラグを設定することによって受
信パケットの処理を開始する。次に、割込みハンドラ３
２はＲＸ＿ＰＫＴ＿ＡＣＫ信号（図３）によってＲＸＩ
ＲＱ割込みを非アサートにし、送信実行経路に制御が返
る。送信経路は、ＴＲＡＮＳＭＩＴ＿ＥＮとＡＢＯＲＴ
＿ＥＮをアクティブにすることによって送信を可能にす
る。現在処理中の受信（すなわち図８の事例＃１）がな
く、ＲＸ ＩＲＱがトリガしたときに進行中の送信（す
なわち図９の事例＃２）がなく、送信開始の時点で保留
中の未処理のＲＸ ＩＲＱ（すなわち事例＃３）もない
ため、送信パケットは通信チャネル６にのる。その結
果、他の端末が以下の含意で連続するＣＲパケットを検
出すると予約の衝突が発生する。（ｉ）入力バッファ内
にスタックされたＣＲ、（ii）受信割込み及びタイマ割
込みの順序変更、及び（iii）非対称または全物理チャ
ネル衝突。事象（ｉ）及び（ii）は、ＭＡＣソフトウェ
ア２８による適切な実行処理によって回復可能な予約衝
突であるが、事象（iii）は回復不能な予約障害を示
す。無線環境では端末はその端末自体の送信と同時に行
われた他の端末からの送信を感知することができないた
め、物理チャネル衝突は回復不能のままであることがわ
かるであろう。
【００４９】予約衝突の結果、各端末のＭＡＣソフトウ
ェア２８は、バックオフ手続きの実行とその後のタイム
アウト期間後のチャネル６での送信の試行を含む例外処
理を開始する。タイムアウト期間は、ランダムな遅延を
実施するハードウェア・タイマによってトリガされるこ
とが好ましい。（ランダムな遅延は、通信チャネル６を
争奪する様々な端末２による送信の試行をずらす効果が
あり、それによって図７を参照しながら前述したような
パフォーマンスの向上が得られる。）後続の予約試行は
ＡＢＯＲＴ＿ＥＮをイネーブルして実行され、したがっ
てコントローラ１０は前述の事例１ないし３の通りに衝
突回避を行う。
【００５０】受信割込みＲＸ ＩＲＱが遷移していると
きに同時にＴＲＡＮＳＭＩＴ＿ＥＮビット（図５）が遷
移する場合に生じる可能性がある不安定状態を防止する
ために、ハードウェア・セマフォが呼び出され、それに
よってＴＲＡＮＳＭＩＴ＿ＥＮビットを設定するシステ
ム・アクセスが、ＲＸ ＩＲＱビットを設定する受信器
制御サブセットからアービトレーション回路を介してセ
マフォ・ロックされる。これによって、１つの操作だけ
が行われるようになり、したがって２つの信号の遷移時
点が明確に異なるように保証される。
【００５１】本発明は、本発明の精神または本質的な特
徴から逸脱することなく他の特定の態様でも実施するこ
とができる。したがって、以上で述べた実施態様は例示
的なものであって限定的なものではないとみなされ、本
発明の範囲は上記の説明ではなく特許請求の範囲によっ
て示され、したがって特許請求の範囲と同等の意味及び
範囲内に収まるすべての変更は、特許請求の範囲に含ま
れるものとする。
【００５２】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００５３】（１）トランシーバが端末に受信データ・
ポートと送信データ・ポートを提供する、ＬＡＮ上で動
作する通信チャネルに結合されたトランシーバと共に使
用するローカル・エリア・ネットワークＬＡＮ端末であ
って、前記端末は、（ａ）前記通信チャネルでのデータ
の送信と受信を制御するように前記トランシーバに結合
された通信コントローラ手段と、（ｂ）前記通信チャネ
ルで送信するデータと受信するデータを記憶するメモリ
手段とを含み、（ｃ）前記通信コントローラ手段は、前
記通信チャネルからデータを受信する前記トランシーバ
の受信ポートに結合された受信器を備え、（ｄ）前記通
信コントローラ手段は、前記通信チャネルでデータを送
信する前記トランシーバに結合された送信器手段を有
し、（ｅ）前記通信コントローラ手段は、データ受信が
保留中のときに送信手続きを打ち切る論理回路手段を備
え、（ｆ）前記論理回路手段は前記受信器手段に結合さ
れ、受信活動が検出された場合に前記送信器の動作を打
ち切るために前記受信ポートでの活動に応答して打切り
制御信号を生成する手段を有する端末。 （２）前記端末で動作しているアプリケーション・プロ
グラムに対して前記メモリ手段に記憶されている送信デ
ータ及び受信データへのアクセスを提供する手段をさら
に含み、アクセスを提供する前記手段は前記打切り制御
信号と前記受信器手段によって生成された受信割込み信
号とに応答する、上記（１）に記載のＬＡＮ端末。 （３）前記受信器手段が、前記受信ポートに結合された
第１の論理回路を含み、前記第１の論理回路は、前記受
信ポートでの活動を検出する手段と前記受信ポートでの
活動に応答して第１の制御信号を生成する手段とを有
し、前記論理回路手段は、前記受信ポートでの活動に応
答して前記送信器手段の動作を打ち切るために前記第１
の制御信号を使用して打切り制御信号を生成することを
特徴とする、上記（２）に記載のＬＡＮ端末。 （４）前記受信器手段が、前記受信ポートに結合された
第２の論理回路を含み、前記第２の論理回路は、前記通
信チャネルからの受信パケットを入力し、前記受信パケ
ットを前記メモリ手段に記憶する手段を有し、前記第２
の論理回路は、前記受信パケットの受信に応答して第２
の制御信号を生成する手段を備え、前記論理回路手段
は、前記パケットの受信の完了に応答して前記送信器の
動作を打ち切るために前記第２の制御信号を使用して打
切り制御信号を生成することを特徴とする、上記（３）
に記載のＬＡＮ端末。 （５）前記通信チャネルが無線媒体を含み、前記トラン
シーバが前記無線媒体上で動作する手段を備えることを
特徴とする、上記（１）に記載のＬＡＮ端末。 （６）前記データがＣＳＭＡ／ＣＡプロトコルに従って
通信チャネルを介して送信されたパケットを含むことを
特徴とする、上記（５）に記載のＬＡＮ端末。 （７）前記メモリ手段に記憶されている送信データ及び
受信データへのアクセスを提供する前記手段が、前記打
切り制御信号を処理する手段と前記受信割込み信号を処
理する手段とを有する割込みハンドラを含み、アクセス
を提供する前記手段が、前記割込みハンドラに応答して
前記アプリケーション・プログラムと前記通信チャネル
との間のデータ伝送を制御する媒体アクセス制御層を含
むことを特徴とする、上記（２）に記載のＬＡＮ端末。 （８）前記受信ポートでの活動を検出する前記手段が、
前記受信ポートからの最後のデータ・ビットをラッチす
るラッチと、受信ポートに現れる最後のデータ・ビット
と現行データ・ビットの間の遷移を検出する手段とを含
み、前記検出手段が前記遷移を使用して前記第１の制御
信号を生成することを特徴とする、上記（３）に記載の
ＬＡＮ端末。 （９）受信パケットを入力する前記手段が、前記受信パ
ケット内のアドレス・フィールドを端末識別子と比較
し、一致がある場合に第１の受信信号を生成するアドレ
ス比較論理回路と、受信パケットの終わりを検出し、パ
ケットを受信した場合に第２の受信信号を生成するパケ
ット受信論理回路とを含み、前記第２の制御信号を生成
する前記手段が前記第１及び第２の受信信号を使用して
前記第２の制御信号を生成することを特徴とする、上記
（４）に記載のＬＡＮ端末。 （１０）前記論理回路手段が、前記通信チャネルでデー
タを送信するときに前記送信器手段によって生成された
送信イネーブル信号を受信する入力端子と、前記通信コ
ントローラ手段によって生成された打切りイネーブル信
号を受信する入力端子と、前記第１の論理回路によって
生成された前記第１の制御信号を受信する入力端子とを
有するゲート手段を含み、前記ゲート手段は前記送信イ
ネーブル信号と打切りイネーブル信号と第１の制御信号
とがアクティブの場合に打切り制御信号を生成すること
を特徴とする、上記（３）に記載のＬＡＮ端末。 （１１）前記論理回路手段が、前記通信チャネルでデー
タを送信するときに前記送信器手段によって生成された
送信イネーブル信号を受信する入力端子と、前記通信コ
ントローラ手段によって生成された打切りイネーブル信
号を受信する入力端子と、前記第１の論理回路によって
生成された前記第１の制御信号を受信する入力端子とを
有する第１のゲート手段を含み、前記第１のゲート手段
は、前記送信イネーブル信号と打切りイネーブル信号と
第１の制御信号とがアクティブの場合に第１の出力信号
を生成し、前記論理回路手段が、前記送信イネーブル信
号を受信する入力端子と、前記打切りイネーブル信号を
受信する入力端子と、前記第２の論理回路によって生成
された前記第２の制御信号を受信するもう１つの入力端
子とを有する第２のゲート手段を含み、前記第２のゲー
ト手段は、前記送信イネーブル信号と打切りイネーブル
信号と第１の制御信号とがアクティブの場合に第２の出
力信号を生成し、前記論理回路手段が、前記第１及び第
２の出力信号を使用して前記打切り制御信号を生成する
出力手段を含むことを特徴とする、上記（４）に記載の
ＬＡＮ端末。 （１２）各端末が、通信チャネル上で動作するトランシ
ーバと、トランシーバからデータを受信する受信器手段
と、トランシーバにデータを送信する送信器手段と、端
末と通信チャネルと論理回路手段との間のデータの伝送
を制御するコントローラ手段とを含む、ローカル・エリ
ア・ネットワークＬＡＮによって結合された単一の通信
チャネルを介して通信する端末間の衝突を回避する方法
であって、（ａ）前記通信チャネルが使用可能か否かを
判断するステップと、（ｂ）ステップ（ａ）から前記通
信チャネルが使用可能な場合に、送信器手段をイネーブ
ルするように前記コントローラ手段を介して信号を生成
することによってデータ送信を開始するステップと、
（ｃ）前記コントローラ手段を介して前記論理回路手段
をイネーブルするステップと、（ｄ）前記トランシーバ
及び送信器手段を介して前記通信チャネルでデータの送
信を開始するステップと、（ｅ）前記論理回路手段を使
用して前記受信器手段内のデータ活動を監視するステッ
プと、（ｆ）受信データ活動の検出に応答して、前記論
理回路手段を介して打ち切り信号を生成することによっ
て前記送信器手段の動作を打ち切るステップと、（ｇ）
打ち切られた送信を前記コントローラ手段に通知するス
テップとを含む方法。 （１３）通信が無線媒体で行われることを特徴とする、
上記（１２）に記載の衝突回避方法。 （１４）通信チャネルで送信されるデータがＣＳＭＡ／
ＣＡプロトコルに従ってパケットで送信されることを特
徴とする、上記（１３）に記載の衝突回避方法。 （１５）受信データ活動を監視する前記ステップが、不
完全な着信パケットの受信を検出するステップを含むこ
とを特徴とする、上記（１２）に記載の衝突回避方法。 （１６）受信データ活動を監視する前記ステップが、完
全な着信パケットの受信を検出するステップと、着信パ
ケットを受信して間もなく打ち切り信号を生成するステ
ップとを含むことを特徴とする、上記（１２）に記載の
衝突回避方法。 （１７）前記打切り信号が前記コントローラ手段とは独
立して生成されることを特徴とする、上記（１５）に記
載の衝突回避方法。
【図面の簡単な説明】
【図１】無線ローカル・エリア・ネットワーク（ＬＡ
Ｎ）において通信チャネルによって結合されたコンピュ
ータを示すブロック図である。
【図２】本発明による自動打切り型搬送波感知多重アク
セス（ＣＳＭＡ／ＡＡ）コントローラを示すブロック図
である。
【図３】図２のＣＳＭＡ／ＡＡコントローラのためのデ
ィジタル受信器を示す回路図である。
【図４】図２のＣＳＭＡ／ＡＡコントローラのための打
切り制御論理装置を示す回路図である。
【図５】図２のＣＳＭＡ／ＡＡコントローラのためのデ
ィジタル送信器を示す回路図である。
【図６】図３のディジタル受信器の選択された信号のタ
イミングを示すタイミング図である。
【図７】通信チャネルを予約しようとする端末からの接
続要求（ＣＲ）パケット間の関係を示すタイミング図で
ある。
【図８】早期ＴＸ ＡＢＯＲＴ発生中の選択された信号
のタイミングを示すタイミング図である。
【図９】後期ＴＸ ＡＢＯＲＴ発生中の選択された信号
のタイミングを示すタイミング図である。
【図１０】他の後期ＴＸ ＡＢＯＲＴ発生中の選択され
た信号のタイミングを示すタイミング図である。
【図１１】本発明による自動打切り衝突回避を使用した
送信を開始する順序を示すフローチャートである。
【符号の説明】
１ 無線ローカル・エリア・ネットワーク ２ 端末 ４ トランシーバ ６ 無線通信チャネル ８ コンピュータ １０ ＣＳＭＡ／ＡＡコントローラ １２ａ データ・バス １２ｂ 制御バス １４ 直列送信データ線 １６ 直列受信データ線 １８ ディジタル送信器 １９ 送信器制御回路 ２０ ディジタル受信器 ２１ 受信制御回路 ２２ 打切り制御論理装置 ２３ 論理回路 ２４ 制御インタフェース ２６ ネットワーク・ソフトウェア・モジュール ２８ 媒体アクセス制御層 ３２ 割込みハンドラ ３４ 入力線 ３６ フリップフロップ ３８ ＸＯＲゲート ４０ 遊休カウンタ ４２ ＪＫフリップフロップ ４４ ＲＸシフト・レジスタ ４６ ＡＤＤＲ比較論理回路 ４８ ＥＮＤ＿ＯＦ＿ＰＫＴ比較論理回路 ５０ ＲＸデータ保持レジスタ ５１ バイト幅バス ５２ ＡＮＤゲート ５４ フリップフロップ ５６ ＡＮＤゲート ５８ フリップフロップ ６０ ＡＮＤゲート ６２ ＡＮＤゲート ６４ ＯＲゲート ６６ フリップフロップ ６８ 送信データ保持レジスタ ７０ 送信シフト・レジスタ ７２ ＮＡＮＤゲート ７４ フリップフロップ
フロントページの続き (72)発明者 ダニー・マッケイ カナダ オンタリオ州トロント エグリン トン・アベニュー 445 アパートメント 800

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】トランシーバが端末に受信データ・ポート
    と送信データ・ポートを提供する、ＬＡＮ上で動作する
    通信チャネルに結合されたトランシーバと共に使用する
    ローカル・エリア・ネットワークＬＡＮ端末であって、
    前記端末は、 （ａ）前記通信チャネルでのデータの送信と受信を制御
    するように前記トランシーバに結合された通信コントロ
    ーラ手段と、 （ｂ）前記通信チャネルで送信するデータと受信するデ
    ータを記憶するメモリ手段とを含み、 （ｃ）前記通信コントローラ手段は、前記通信チャネル
    からデータを受信する前記トランシーバの受信ポートに
    結合された受信器を備え、 （ｄ）前記通信コントローラ手段は、前記通信チャネル
    でデータを送信する前記トランシーバに結合された送信
    器手段を有し、 （ｅ）前記通信コントローラ手段は、データ受信が保留
    中のときに送信手続きを打ち切る論理回路手段を備え、 （ｆ）前記論理回路手段は前記受信器手段に結合され、
    受信活動が検出された場合に前記送信器の動作を打ち切
    るために前記受信ポートでの活動に応答して打切り制御
    信号を生成する手段を有する端末。
  2. 【請求項２】前記端末で動作しているアプリケーション
    ・プログラムに対して前記メモリ手段に記憶されている
    送信データ及び受信データへのアクセスを提供する手段
    をさらに含み、アクセスを提供する前記手段は前記打切
    り制御信号と前記受信器手段によって生成された受信割
    込み信号とに応答する、請求項１に記載のＬＡＮ端末。
  3. 【請求項３】前記受信器手段が、 前記受信ポートに結合された第１の論理回路を含み、 前記第１の論理回路は、前記受信ポートでの活動を検出
    する手段と前記受信ポートでの活動に応答して第１の制
    御信号を生成する手段とを有し、 前記論理回路手段は、前記受信ポートでの活動に応答し
    て前記送信器手段の動作を打ち切るために前記第１の制
    御信号を使用して打切り制御信号を生成することを特徴
    とする、請求項２に記載のＬＡＮ端末。
  4. 【請求項４】前記受信器手段が、 前記受信ポートに結合された第２の論理回路を含み、 前記第２の論理回路は、前記通信チャネルからの受信パ
    ケットを入力し、前記受信パケットを前記メモリ手段に
    記憶する手段を有し、 前記第２の論理回路は、前記受信パケットの受信に応答
    して第２の制御信号を生成する手段を備え、 前記論理回路手段は、前記パケットの受信の完了に応答
    して前記送信器の動作を打ち切るために前記第２の制御
    信号を使用して打切り制御信号を生成することを特徴と
    する、請求項３に記載のＬＡＮ端末。
  5. 【請求項５】前記通信チャネルが無線媒体を含み、前記
    トランシーバが前記無線媒体上で動作する手段を備える
    ことを特徴とする、請求項１に記載のＬＡＮ端末。
  6. 【請求項６】前記データがＣＳＭＡ／ＣＡプロトコルに
    従って通信チャネルを介して送信されたパケットを含む
    ことを特徴とする、請求項５に記載のＬＡＮ端末。
  7. 【請求項７】前記メモリ手段に記憶されている送信デー
    タ及び受信データへのアクセスを提供する前記手段が、
    前記打切り制御信号を処理する手段と前記受信割込み信
    号を処理する手段とを有する割込みハンドラを含み、ア
    クセスを提供する前記手段が、前記割込みハンドラに応
    答して前記アプリケーション・プログラムと前記通信チ
    ャネルとの間のデータ伝送を制御する媒体アクセス制御
    層を含むことを特徴とする、請求項２に記載のＬＡＮ端
    末。
  8. 【請求項８】前記受信ポートでの活動を検出する前記手
    段が、前記受信ポートからの最後のデータ・ビットをラ
    ッチするラッチと、受信ポートに現れる最後のデータ・
    ビットと現行データ・ビットの間の遷移を検出する手段
    とを含み、前記検出手段が前記遷移を使用して前記第１
    の制御信号を生成することを特徴とする、請求項３に記
    載のＬＡＮ端末。
  9. 【請求項９】受信パケットを入力する前記手段が、 前記受信パケット内のアドレス・フィールドを端末識別
    子と比較し、一致がある場合に第１の受信信号を生成す
    るアドレス比較論理回路と、 受信パケットの終わりを検出し、パケットを受信した場
    合に第２の受信信号を生成するパケット受信論理回路と
    を含み、 前記第２の制御信号を生成する前記手段が前記第１及び
    第２の受信信号を使用して前記第２の制御信号を生成す
    ることを特徴とする、請求項４に記載のＬＡＮ端末。
  10. 【請求項１０】前記論理回路手段が、前記通信チャネル
    でデータを送信するときに前記送信器手段によって生成
    された送信イネーブル信号を受信する入力端子と、前記
    通信コントローラ手段によって生成された打切りイネー
    ブル信号を受信する入力端子と、前記第１の論理回路に
    よって生成された前記第１の制御信号を受信する入力端
    子とを有するゲート手段を含み、前記ゲート手段は前記
    送信イネーブル信号と打切りイネーブル信号と第１の制
    御信号とがアクティブの場合に打切り制御信号を生成す
    ることを特徴とする、請求項３に記載のＬＡＮ端末。
  11. 【請求項１１】前記論理回路手段が、 前記通信チャネルでデータを送信するときに前記送信器
    手段によって生成された送信イネーブル信号を受信する
    入力端子と、前記通信コントローラ手段によって生成さ
    れた打切りイネーブル信号を受信する入力端子と、前記
    第１の論理回路によって生成された前記第１の制御信号
    を受信する入力端子とを有する第１のゲート手段を含
    み、 前記第１のゲート手段は、前記送信イネーブル信号と打
    切りイネーブル信号と第１の制御信号とがアクティブの
    場合に第１の出力信号を生成し、 前記論理回路手段が、 前記送信イネーブル信号を受信する入力端子と、前記打
    切りイネーブル信号を受信する入力端子と、前記第２の
    論理回路によって生成された前記第２の制御信号を受信
    するもう１つの入力端子とを有する第２のゲート手段を
    含み、 前記第２のゲート手段は、前記送信イネーブル信号と打
    切りイネーブル信号と第１の制御信号とがアクティブの
    場合に第２の出力信号を生成し、 前記論理回路手段が、前記第１及び第２の出力信号を使
    用して前記打切り制御信号を生成する出力手段を含むこ
    とを特徴とする、請求項４に記載のＬＡＮ端末。
  12. 【請求項１２】各端末が、通信チャネル上で動作するト
    ランシーバと、トランシーバからデータを受信する受信
    器手段と、トランシーバにデータを送信する送信器手段
    と、端末と通信チャネルと論理回路手段との間のデータ
    の伝送を制御するコントローラ手段とを含む、ローカル
    ・エリア・ネットワークＬＡＮによって結合された単一
    の通信チャネルを介して通信する端末間の衝突を回避す
    る方法であって、 （ａ）前記通信チャネルが使用可能か否かを判断するス
    テップと、 （ｂ）ステップ（ａ）から前記通信チャネルが使用可能
    な場合に、送信器手段をイネーブルするように前記コン
    トローラ手段を介して信号を生成することによってデー
    タ送信を開始するステップと、 （ｃ）前記コントローラ手段を介して前記論理回路手段
    をイネーブルするステップと、 （ｄ）前記トランシーバ及び送信器手段を介して前記通
    信チャネルでデータの送信を開始するステップと、 （ｅ）前記論理回路手段を使用して前記受信器手段内の
    データ活動を監視するステップと、 （ｆ）受信データ活動の検出に応答して、前記論理回路
    手段を介して打ち切り信号を生成することによって前記
    送信器手段の動作を打ち切るステップと、 （ｇ）打ち切られた送信を前記コントローラ手段に通知
    するステップとを含む方法。
  13. 【請求項１３】通信が無線媒体で行われることを特徴と
    する、請求項１２に記載の衝突回避方法。
  14. 【請求項１４】通信チャネルで送信されるデータがＣＳ
    ＭＡ／ＣＡプロトコルに従ってパケットで送信されるこ
    とを特徴とする、請求項１３に記載の衝突回避方法。
  15. 【請求項１５】受信データ活動を監視する前記ステップ
    が、不完全な着信パケットの受信を検出するステップを
    含むことを特徴とする、請求項１２に記載の衝突回避方
    法。
  16. 【請求項１６】受信データ活動を監視する前記ステップ
    が、完全な着信パケットの受信を検出するステップと、
    着信パケットを受信して間もなく打ち切り信号を生成す
    るステップとを含むことを特徴とする、請求項１２に記
    載の衝突回避方法。
  17. 【請求項１７】前記打切り信号が前記コントローラ手段
    とは独立して生成されることを特徴とする、請求項１５
    に記載の衝突回避方法。
JP32202696A 1995-12-29 1996-12-02 ローカル・エリア・ネットワークｌａｎ端末及び端末間の衝突回避方法 Expired - Fee Related JP3760009B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA2166343 1995-12-29
CA002166343A CA2166343C (en) 1995-12-29 1995-12-29 Carrier sense collision avoidance with auto abort

Publications (2)

Publication Number Publication Date
JPH09200212A true JPH09200212A (ja) 1997-07-31
JP3760009B2 JP3760009B2 (ja) 2006-03-29

Family

ID=4157262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32202696A Expired - Fee Related JP3760009B2 (ja) 1995-12-29 1996-12-02 ローカル・エリア・ネットワークｌａｎ端末及び端末間の衝突回避方法

Country Status (5)

Country Link
US (1) US6473414B1 (ja)
EP (1) EP0782298A1 (ja)
JP (1) JP3760009B2 (ja)
KR (1) KR100312792B1 (ja)
CA (1) CA2166343C (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6665267B1 (en) * 1998-09-14 2003-12-16 Kabushiki Kaisha Toshiba Access management method, communications apparatus, and monitor and control system
US6996088B1 (en) 1998-09-18 2006-02-07 Harris Corporation Distributed trunking mechanism for VHF networking
EP1114542B1 (en) * 1998-09-18 2008-03-12 Harris Corporation Distributed trunking mechanism for a vhf network
US6651107B1 (en) * 1999-09-21 2003-11-18 Intel Corporation Reduced hardware network adapter and communication
WO2002037754A2 (en) 2000-11-03 2002-05-10 At & T Corp. Tiered contention multiple access (tcma): a method for priority-based shared channel access
US7027462B2 (en) * 2001-01-02 2006-04-11 At&T Corp. Random medium access methods with backoff adaptation to traffic
JP3607632B2 (ja) * 2001-03-29 2005-01-05 株式会社東芝 無線通信装置及び無線通信制御方法
US20090031419A1 (en) 2001-05-24 2009-01-29 Indra Laksono Multimedia system and server and methods for use therewith
US7200855B2 (en) * 2001-05-24 2007-04-03 Vixs Systems, Inc. Method and apparatus of multiplexing a plurality of channels in a multimedia system
US8291457B2 (en) 2001-05-24 2012-10-16 Vixs Systems, Inc. Channel selection in a multimedia system
US7277413B2 (en) 2001-07-05 2007-10-02 At & T Corp. Hybrid coordination function (HCF) access through tiered contention and overlapped wireless cell mitigation
US7136361B2 (en) * 2001-07-05 2006-11-14 At&T Corp. Hybrid coordination function (HCF) access through tiered contention and overlapped wireless cell mitigation
US7180905B2 (en) * 2001-11-02 2007-02-20 At & T Corp. Access method for periodic contention-free sessions
US7280517B2 (en) 2001-11-02 2007-10-09 At&T Corp. Wireless LANs and neighborhood capture
US7245605B2 (en) 2001-11-02 2007-07-17 At&T Corp. Preemptive packet for maintaining contiguity in cyclic prioritized multiple access (CPMA) contention-free sessions
AU2002346389A1 (en) * 2001-11-02 2003-05-12 At And T Corp. Wireless lans and neighborhood capture
US7248600B2 (en) * 2001-11-02 2007-07-24 At&T Corp. ‘Shield’: protecting high priority channel access attempts in overlapped wireless cells
US7245604B2 (en) * 2001-11-02 2007-07-17 At&T Corp. Fixed deterministic post-backoff for cyclic prioritized multiple access (CPMA) contention-free sessions
US7277415B2 (en) * 2001-11-02 2007-10-02 At&T Corp. Staggered startup for cyclic prioritized multiple access (CPMA) contention-free sessions
US8181215B2 (en) * 2002-02-12 2012-05-15 Comcast Cable Holdings, Llc System and method for providing video program information or video program content to a user
US7058071B1 (en) * 2002-03-04 2006-06-06 Cisco Systems Wireless Networking (Australia) Pty Limited Method and apparatus using pipelined execution data sets for processing transmission frame sequences conforming to a wireless network MAC protocol
US7130586B2 (en) * 2003-05-30 2006-10-31 Microsoft Corporation Using directional antennas to mitigate the effects of interference in wireless networks
US20050147099A1 (en) * 2003-12-17 2005-07-07 Intel Corporation Data transmission apparatus, systems, and methods
US7920530B2 (en) * 2005-01-18 2011-04-05 Marvell World Trade Ltd. WLAN TDM IFS time selection protocol
US8483190B2 (en) 2005-01-18 2013-07-09 Marvell World Trade Ltd. Wireless local area network (WLAN) time division multiplexed (TDM) interframe space (IFS) time selection protocol
JP4674181B2 (ja) * 2006-04-21 2011-04-20 富士通株式会社 伝送装置及びデータ通信チャネル処理方法
US8605869B1 (en) * 2008-08-08 2013-12-10 Mobilesphere, Ltd. Method and apparatus for forcing a call to a carrier provided voice mail facility
US8155140B1 (en) 2008-11-25 2012-04-10 Qualcomm Atheros, Inc. Collision avoidance for a network system
EP3372042A1 (en) * 2015-11-06 2018-09-12 Telefonaktiebolaget LM Ericsson (PUBL) Communication device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4259663A (en) * 1979-06-07 1981-03-31 Ford Motor Company Contention interference detection by comparison of transmitted and received signal information
EP0064818A1 (en) * 1981-04-20 1982-11-17 Pitney Bowes, Inc. Data collision avoidance method
JPH0638601B2 (ja) * 1985-11-13 1994-05-18 富士通株式会社 光複合トランシーバー
GB9019489D0 (en) * 1990-09-06 1990-10-24 Ncr Co Antenna control for a wireless local area network station
JP2953763B2 (ja) * 1990-09-06 1999-09-27 富士通株式会社 光トランシーバ
US5384777A (en) * 1993-04-19 1995-01-24 International Business Machines Corporation Adaptive medium access control scheme for wireless LAN
US5394433A (en) * 1993-04-22 1995-02-28 International Business Machines Corporation Frequency hopping pattern assignment and control in multiple autonomous collocated radio networks
CA2103135C (en) * 1993-11-15 1999-05-11 Lee F. Hartley Predictive collision avoidance method and apparatus for wireless communications
JP3248348B2 (ja) * 1994-03-15 2002-01-21 松下電器産業株式会社 通信方法及び通信装置

Also Published As

Publication number Publication date
KR100312792B1 (ko) 2001-12-28
CA2166343C (en) 1999-08-10
US6473414B1 (en) 2002-10-29
KR970056527A (ko) 1997-07-31
JP3760009B2 (ja) 2006-03-29
EP0782298A1 (en) 1997-07-02
CA2166343A1 (en) 1997-06-30

Similar Documents

Publication Publication Date Title
JP3760009B2 (ja) ローカル・エリア・ネットワークｌａｎ端末及び端末間の衝突回避方法
EP0094180B1 (en) Dual-count, round-robin distributed arbitration technique for serial buses
EP0811285B1 (en) Method and apparatus in network adapter for automatic retransmission of packets
JPH08163130A (ja) 無線ｌａｎのアクセス制御方式
JPS6097752A (ja) 多重アクセス制御方法
JPH10207822A (ja) 高速ｉ／ｏコントローラにおける割り込み処理方法
JP3909351B2 (ja) イーサネットネットワークにおける循環性優先配置
EP1895710B1 (en) Transitioning of a port in a communications system from an active state to a standby state
CN103650401A (zh) 一种移动终端内部通信方法
JPH11252124A (ja) 通信システム、通信装置及びその制御方法
JP2004334840A (ja) システムバスの制御方法及び関連装置
JP2002185560A (ja) シリアル転送方式
JP2628620B2 (ja) 衝突低減方法及び通信制御装置
JPH0483439A (ja) データ転送量異常検出方式
US6766384B2 (en) Method for avoiding data collision in half-duplex mode using direct memory access logic
JPH044786B2 (ja)
KR100441884B1 (ko) 패킷 처리 엔진과 메인 프로세서간에 고속 블록 데이터전송을 수행하는 네트워크 시스템 및 그것의 ｄｍａ운영방법
JPH06110831A (ja) データ転送装置
JP3463146B2 (ja) 通信制御方法及び装置
JPS61175842A (ja) 高速の直列バス構造およびデ−タ転送方法
KR20050063605A (ko) 무선 랜 시스템과 그의 ｄｍａ 데이터 송수신 제어방법
JPH0575622A (ja) 優先度付き緊急通信制御方式
JPH08149148A (ja) ループ状シリアル通信手順及びループ状シリアル通信網
JP2933039B2 (ja) 通信用コントローラ
JP2003348097A (ja) 無線ｌａｎ装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050809

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20060104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140113

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees