JPH09199756A - 反射型光結合装置 - Google Patents
反射型光結合装置Info
- Publication number
- JPH09199756A JPH09199756A JP868496A JP868496A JPH09199756A JP H09199756 A JPH09199756 A JP H09199756A JP 868496 A JP868496 A JP 868496A JP 868496 A JP868496 A JP 868496A JP H09199756 A JPH09199756 A JP H09199756A
- Authority
- JP
- Japan
- Prior art keywords
- light
- led
- light receiving
- receiving element
- optical coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 高光感度で且つ小型化が可能な反射型光結合
装置を提供することである。 【解決手段】 第１のリードフレームにマウントされた
発光素子部と、前記第１のリードフレームと電気的に絶
縁された第２のリードフレームに前記発光素子部と略同
一平面でマウントされた受光素子部と、前記発光素子部
及び前記受光素子部を被覆してなる光透過層と、少なく
とも前記光透過層上に形成された光反射部とを備えた反
射型光結合装置において、前記発光素子部は、複数個の
発光素子を所定の配列パターンで直列接続して小基板上
に配置することにより一単位素子として構成した。
装置を提供することである。 【解決手段】 第１のリードフレームにマウントされた
発光素子部と、前記第１のリードフレームと電気的に絶
縁された第２のリードフレームに前記発光素子部と略同
一平面でマウントされた受光素子部と、前記発光素子部
及び前記受光素子部を被覆してなる光透過層と、少なく
とも前記光透過層上に形成された光反射部とを備えた反
射型光結合装置において、前記発光素子部は、複数個の
発光素子を所定の配列パターンで直列接続して小基板上
に配置することにより一単位素子として構成した。
Description
【０００１】
【発明の属する技術分野】本発明は、交流スイッチや直
流スイッチなどに利用される反射型光結合装置に関す
る。
流スイッチなどに利用される反射型光結合装置に関す
る。
【０００２】
【従来の技術】発光素子（ＬＥＤ）で発せられた光束を
反射層で一旦で反射させて受光素子へ送る反射型光結合
装置は、小型化に適するなどの利点を有する光結合装置
として従来より既に知られている。
反射層で一旦で反射させて受光素子へ送る反射型光結合
装置は、小型化に適するなどの利点を有する光結合装置
として従来より既に知られている。
【０００３】図９は（ａ），（ｂ），（ｃ）は、ＬＥＤ
を１個搭載した従来の反射型光結合装置の構成を示す図
であり、同図（ａ）はその平面図、同図（ｂ）は断面図
及び同図（ｃ）は等価回路図である。
を１個搭載した従来の反射型光結合装置の構成を示す図
であり、同図（ａ）はその平面図、同図（ｂ）は断面図
及び同図（ｃ）は等価回路図である。
【０００４】この反射型光結合装置は、第１のリードフ
レーム１０１を有し、そのリードフレーム１０１のベッ
ド部にはＬＥＤ素子１０２が１個マウントされている。
ＬＥＤ素子１０２は、その一方の電極がワイヤ１０３を
介してリードフレーム１０４にボンディングされ、他方
の電極は該ＬＥＤ素子１０２の裏面電極となりフレーム
１０１に接続されている。
レーム１０１を有し、そのリードフレーム１０１のベッ
ド部にはＬＥＤ素子１０２が１個マウントされている。
ＬＥＤ素子１０２は、その一方の電極がワイヤ１０３を
介してリードフレーム１０４にボンディングされ、他方
の電極は該ＬＥＤ素子１０２の裏面電極となりフレーム
１０１に接続されている。
【０００５】更に、前記リードフレーム１０１と所定の
間隔をおいて突き合わせる形で該リードフレーム１０１
と電気的に絶縁された第２のリードフレーム１１０が配
置され、このリードフレーム１１０には前記ＬＥＤ素子
１０２と略同一平面で受光素子部１１１が配置されてい
る。受光素子部１１１は、複数の受光素子が直列接続さ
れ、その一方の電極が該受光素子部１１１の裏面を通し
てフレーム１１０に接続され、他方の電極はワイヤ１１
２を介してフレーム１１３に接続されている。
間隔をおいて突き合わせる形で該リードフレーム１０１
と電気的に絶縁された第２のリードフレーム１１０が配
置され、このリードフレーム１１０には前記ＬＥＤ素子
１０２と略同一平面で受光素子部１１１が配置されてい
る。受光素子部１１１は、複数の受光素子が直列接続さ
れ、その一方の電極が該受光素子部１１１の裏面を通し
てフレーム１１０に接続され、他方の電極はワイヤ１１
２を介してフレーム１１３に接続されている。
【０００６】また、前記第１及び第２のリードフレーム
１０１，１１０にマウントされたＬＥＤ素子１０２と受
光素子部１１１を被覆し光路となる光結合層１２０が形
成され、更に光結合層１２０を含むフレーム１０１，１
１０のベッド部周囲全体を覆うように、白色樹脂からな
る光反射部１２１が形成されている。
１０１，１１０にマウントされたＬＥＤ素子１０２と受
光素子部１１１を被覆し光路となる光結合層１２０が形
成され、更に光結合層１２０を含むフレーム１０１，１
１０のベッド部周囲全体を覆うように、白色樹脂からな
る光反射部１２１が形成されている。
【０００７】そして、図９（ｃ）に示すように、発光側
のフレーム１０１，１０４には、ＬＥＤ素子１０２を駆
動するためのＬＥＤドライブ回路１３０が接続され、加
えて、受光側のフレーム１１０，１１３は、大電力メイ
ン部１３１が接続されている。
のフレーム１０１，１０４には、ＬＥＤ素子１０２を駆
動するためのＬＥＤドライブ回路１３０が接続され、加
えて、受光側のフレーム１１０，１１３は、大電力メイ
ン部１３１が接続されている。
【０００８】上記の反射型光結合装置によれば、１個の
ＬＥＤ１０２から発せられた光束は、光結合層１２０を
通過して光反射部１２１の壁面で反射し、受光素子部１
１１へ到達することにより、メイン部１３１駆動用とし
て受光素子部１１１内に配置された受光素子から起電圧
を得る。
ＬＥＤ１０２から発せられた光束は、光結合層１２０を
通過して光反射部１２１の壁面で反射し、受光素子部１
１１へ到達することにより、メイン部１３１駆動用とし
て受光素子部１１１内に配置された受光素子から起電圧
を得る。
【０００９】しかし、光結合層１２０の光透過率のばら
つき等により受光素子部１１１への光束が減衰し、発光
素子と受光素子が対向して構成された対向型光結合装置
と比較した場合、同入力電流において得られる起電圧は
低くなり、同レベルの起電圧を得るためには、反射型で
は対向型よりも大きい入力電流が必要となる。そのた
め、反射型では、発光素子の劣化の促進作用が大きくな
るだけでなく、大きな入力電流を流すためにＬＥＤドラ
イブ回路１３０を特別な仕様にする必要があった。
つき等により受光素子部１１１への光束が減衰し、発光
素子と受光素子が対向して構成された対向型光結合装置
と比較した場合、同入力電流において得られる起電圧は
低くなり、同レベルの起電圧を得るためには、反射型で
は対向型よりも大きい入力電流が必要となる。そのた
め、反射型では、発光素子の劣化の促進作用が大きくな
るだけでなく、大きな入力電流を流すためにＬＥＤドラ
イブ回路１３０を特別な仕様にする必要があった。
【００１０】要するに、上記反射型光結合装置において
は、受光素子部１１１に到達する発光側からの光束は、
発光素子１個分であり、対向型と比較して密度が低く、
受光量も少ない。そのため、メイン部１３１の駆動開始
時の入力電流ＩF を多く必要とし、ＩFT値（メイン部１
３１が駆動開始するのに必要なＬＥＤの電流値）が高く
なっていた。
は、受光素子部１１１に到達する発光側からの光束は、
発光素子１個分であり、対向型と比較して密度が低く、
受光量も少ない。そのため、メイン部１３１の駆動開始
時の入力電流ＩF を多く必要とし、ＩFT値（メイン部１
３１が駆動開始するのに必要なＬＥＤの電流値）が高く
なっていた。
【００１１】そこで、この点を解決するために、複数個
の発光素子を直列接続して発光側を構成することが考え
られている。
の発光素子を直列接続して発光側を構成することが考え
られている。
【００１２】図１０は、ＬＥＤを２個搭載した従来の反
射型光結合装置の構成を示す平面図であり、図９と共通
の要素には同一の符号を付し、その説明を省略する。
射型光結合装置の構成を示す平面図であり、図９と共通
の要素には同一の符号を付し、その説明を省略する。
【００１３】この反射型光結合装置は、発光側にリード
フレーム１０１ａ，１０１ｂを有し、そのリードフレー
ム１０１ａ，１０１ｂの各ベッド部にはＬＥＤ素子１０
２ａ，１０２ｂがそれぞれ１個ずつマウントされてい
る。そして、ＬＥＤ素子１０２ａと１０２ｂとを直列接
続すべく、ＬＥＤ素子１０２ａは、その一方の電極がワ
イヤ１０３ａを介してリードフレーム１０１ｂにボンデ
ィングされ、他方の電極は該ＬＥＤ素子１０２ａの裏面
電極となりフレーム１０１ａに接続されている。同様
に、ＬＥＤ素子１０２ｂは、その一方の電極がワイヤ１
０３ｂを介してフレーム１０４にボンディングされ、他
方の電極は該ＬＥＤ素子１０２ｂの裏面電極となりフレ
ーム１０１ｂに接続されている。
フレーム１０１ａ，１０１ｂを有し、そのリードフレー
ム１０１ａ，１０１ｂの各ベッド部にはＬＥＤ素子１０
２ａ，１０２ｂがそれぞれ１個ずつマウントされてい
る。そして、ＬＥＤ素子１０２ａと１０２ｂとを直列接
続すべく、ＬＥＤ素子１０２ａは、その一方の電極がワ
イヤ１０３ａを介してリードフレーム１０１ｂにボンデ
ィングされ、他方の電極は該ＬＥＤ素子１０２ａの裏面
電極となりフレーム１０１ａに接続されている。同様
に、ＬＥＤ素子１０２ｂは、その一方の電極がワイヤ１
０３ｂを介してフレーム１０４にボンディングされ、他
方の電極は該ＬＥＤ素子１０２ｂの裏面電極となりフレ
ーム１０１ｂに接続されている。
【００１４】また、前記リードフレーム１０１ａ，１０
１ｂと所定の間隔をおいて突き合わせる形で該リードフ
レーム１０１ａ，１０１ｂと電気的に絶縁された受光側
のリードフレーム１１０が配置され、このリードフレー
ム１１０には前記ＬＥＤ素子１０２ａ，１０２ｂと略同
一平面で受光素子部１１１が配置されている。
１ｂと所定の間隔をおいて突き合わせる形で該リードフ
レーム１０１ａ，１０１ｂと電気的に絶縁された受光側
のリードフレーム１１０が配置され、このリードフレー
ム１１０には前記ＬＥＤ素子１０２ａ，１０２ｂと略同
一平面で受光素子部１１１が配置されている。
【００１５】上記の反射型光結合装置によれば、２個の
ＬＥＤ素子１０２ａ，１０２ｂから発せられた光束は、
光結合層１２０を通過して光反射部１２１の壁面で反射
し、受光素子部１１１へ到達することにより、メイン部
１３１駆動用として受光素子部１１１から十分な起電圧
を得ることができる。すなわち、上記図９に示したＬＥ
Ｄ１個搭載型に比べて、光感度、つまり同入力電流にお
いて得られる起電圧が向上する。
ＬＥＤ素子１０２ａ，１０２ｂから発せられた光束は、
光結合層１２０を通過して光反射部１２１の壁面で反射
し、受光素子部１１１へ到達することにより、メイン部
１３１駆動用として受光素子部１１１から十分な起電圧
を得ることができる。すなわち、上記図９に示したＬＥ
Ｄ１個搭載型に比べて、光感度、つまり同入力電流にお
いて得られる起電圧が向上する。
【００１６】
【発明が解決しようとする課題】しかしながら、複数個
の発光素子を直列接続して発光側を構成した上記図１０
に示す反射型光結合装置では、次のような問題点があっ
た。
の発光素子を直列接続して発光側を構成した上記図１０
に示す反射型光結合装置では、次のような問題点があっ
た。
【００１７】従来のフレームは、ＬＥＤ素子を直接マウ
ントするため、例えばＬＥＤ２個搭載型ではフレームの
型がＬＥＤ２個用というように、マウントするＬＥＤ素
子の数によってフレームの種類（ベッド数が異なる）が
決まり、１種類のフレームには２〜５個程度のＬＥＤ素
子を搭載できるようになっている。従って、メイン部１
３１で大きな起電圧が必要となって２個以上のＬＥＤ素
子を搭載する場合は、それに応じて多種のフレームを用
意する必要があるばかりか、装置の小型化に支障を来す
という問題があった。
ントするため、例えばＬＥＤ２個搭載型ではフレームの
型がＬＥＤ２個用というように、マウントするＬＥＤ素
子の数によってフレームの種類（ベッド数が異なる）が
決まり、１種類のフレームには２〜５個程度のＬＥＤ素
子を搭載できるようになっている。従って、メイン部１
３１で大きな起電圧が必要となって２個以上のＬＥＤ素
子を搭載する場合は、それに応じて多種のフレームを用
意する必要があるばかりか、装置の小型化に支障を来す
という問題があった。
【００１８】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、高光感度で且
つ小型化が可能な反射型光結合装置を提供することであ
る。またその他の目的は、製造が簡単で且つ高光感度な
反射型光結合装置を提供することである。
するためになされたもので、その目的は、高光感度で且
つ小型化が可能な反射型光結合装置を提供することであ
る。またその他の目的は、製造が簡単で且つ高光感度な
反射型光結合装置を提供することである。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明の特徴は、第１のリードフレームにマウ
ントされた発光素子部と、前記第１のリードフレームと
電気的に絶縁された第２のリードフレームに前記発光素
子部と略同一平面でマウントされた受光素子部と、前記
発光素子部及び前記受光素子部を被覆してなる光透過層
と、少なくとも前記光透過層上に形成された光反射部と
を備えた光結合装置において、前記発光素子部は、複数
個の発光素子を所定の配列パターンで直列接続して小基
板上に配置することにより一単位素子として構成したこ
とにある。
に、第１の発明の特徴は、第１のリードフレームにマウ
ントされた発光素子部と、前記第１のリードフレームと
電気的に絶縁された第２のリードフレームに前記発光素
子部と略同一平面でマウントされた受光素子部と、前記
発光素子部及び前記受光素子部を被覆してなる光透過層
と、少なくとも前記光透過層上に形成された光反射部と
を備えた光結合装置において、前記発光素子部は、複数
個の発光素子を所定の配列パターンで直列接続して小基
板上に配置することにより一単位素子として構成したこ
とにある。
【００２０】この第１の発明によれば、同入力電流量で
ありながら発光量が向上するため、受光素子部へ到達す
る光量を増加させ感度を上げることができ、必要な起電
圧に応じた光エネルギーをＬＥＤ素子の搭載個数でコン
トロールすることが可能となる。
ありながら発光量が向上するため、受光素子部へ到達す
る光量を増加させ感度を上げることができ、必要な起電
圧に応じた光エネルギーをＬＥＤ素子の搭載個数でコン
トロールすることが可能となる。
【００２１】第２の発明の特徴は、受光素子を搭載する
受光素子部と、前記受光素子部の周囲に該受光素子部と
電気的に絶縁して直列接続された複数の発光素子とを同
一基板平面上に形成するとともに、前記複数の発光素子
及び前記受光素子部を被覆してなる光透過層と、前記各
発光素子で発せられた光を前記受光素子部側へ反射する
光反射部とを形成したことにある。
受光素子部と、前記受光素子部の周囲に該受光素子部と
電気的に絶縁して直列接続された複数の発光素子とを同
一基板平面上に形成するとともに、前記複数の発光素子
及び前記受光素子部を被覆してなる光透過層と、前記各
発光素子で発せられた光を前記受光素子部側へ反射する
光反射部とを形成したことにある。
【００２２】この第２の発明によれば、ＬＥＤアレイと
受光素子部とが１チップ化し同一平面上に固定されるた
め、製造工程が簡素化され且つより高感度な光結合を得
ることができる。
受光素子部とが１チップ化し同一平面上に固定されるた
め、製造工程が簡素化され且つより高感度な光結合を得
ることができる。
【００２３】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１（ａ），（ｂ），（ｃ）は、本
発明の第１実施形態に係る反射型光結合装置の構成を示
す図であり、同図（ａ）はその平面図、同図（ｂ）は断
面図及び同図（ｃ）は等価回路図である。
基づいて説明する。図１（ａ），（ｂ），（ｃ）は、本
発明の第１実施形態に係る反射型光結合装置の構成を示
す図であり、同図（ａ）はその平面図、同図（ｂ）は断
面図及び同図（ｃ）は等価回路図である。
【００２４】この反射型光結合装置は、第１のリードフ
レーム１を有し、そのリードフレーム１のベッド部には
本発明の特徴をなすＬＥＤアレイチップ２が接着剤等に
よって固着されている。
レーム１を有し、そのリードフレーム１のベッド部には
本発明の特徴をなすＬＥＤアレイチップ２が接着剤等に
よって固着されている。
【００２５】ＬＥＤアレイチップ２は、後述する所定の
配列パターンで例えば５個のＬＥＤ素子２Ａが直列接続
して配置され、その一方の入力パッドがＡｕワイヤ３を
介してリードフレーム１にボンディングされ、他方の入
力パッドがＡｕワイヤ４を介してフレーム５に接続され
ている。
配列パターンで例えば５個のＬＥＤ素子２Ａが直列接続
して配置され、その一方の入力パッドがＡｕワイヤ３を
介してリードフレーム１にボンディングされ、他方の入
力パッドがＡｕワイヤ４を介してフレーム５に接続され
ている。
【００２６】更に、前記リードフレーム１と所定の間隔
をおいて突き合わせる形でリードフレーム１と電気的に
絶縁された第２のリードフレーム１０が配置されてい
る。リードフレーム１０には前記ＬＥＤアレイチップ２
と略同一平面で受光素子部１１が配置されている。受光
素子部１１は、複数の受光素子が直列接続され、その一
方の電極が該受光素子１１の裏面を通してフレーム１０
に接続され、他方の電極はワイヤ１２を介してフレーム
１３に接続されている。
をおいて突き合わせる形でリードフレーム１と電気的に
絶縁された第２のリードフレーム１０が配置されてい
る。リードフレーム１０には前記ＬＥＤアレイチップ２
と略同一平面で受光素子部１１が配置されている。受光
素子部１１は、複数の受光素子が直列接続され、その一
方の電極が該受光素子１１の裏面を通してフレーム１０
に接続され、他方の電極はワイヤ１２を介してフレーム
１３に接続されている。
【００２７】また、前記第１及び第２のリードフレーム
１，１０にそれぞれマウントされたＬＥＤアレイチップ
２と受光素子部１１を被覆し光路となる光結合層２０が
光透過性ゲルで形成され、更に光結合層２０を含むリー
ドフレーム１，１０のベッド部周囲全体を覆うように、
白色樹脂からなる光反射部２１が例えばとランスファー
モールド法を用いて形成されている。
１，１０にそれぞれマウントされたＬＥＤアレイチップ
２と受光素子部１１を被覆し光路となる光結合層２０が
光透過性ゲルで形成され、更に光結合層２０を含むリー
ドフレーム１，１０のベッド部周囲全体を覆うように、
白色樹脂からなる光反射部２１が例えばとランスファー
モールド法を用いて形成されている。
【００２８】そして、図１（ｃ）に示すように、ＬＥＤ
側のフレーム１，５には、ＬＥＤ素子２Ａを駆動するた
めのＬＥＤドライブ回路３０が接続され、さらに受光側
のフレーム１０，１３は、ＭＯＳトランジスタなどから
なる大電力メイン部３１が接続されている。
側のフレーム１，５には、ＬＥＤ素子２Ａを駆動するた
めのＬＥＤドライブ回路３０が接続され、さらに受光側
のフレーム１０，１３は、ＭＯＳトランジスタなどから
なる大電力メイン部３１が接続されている。
【００２９】図２（ａ），（ｂ）は、図１中のＬＥＤア
レイチップ２の具体的構成を示す図であり、同図（ａ）
はその平面図、同図（ｂ）は断面図である。
レイチップ２の具体的構成を示す図であり、同図（ａ）
はその平面図、同図（ｂ）は断面図である。
【００３０】このＬＥＤアレイチップ２は、シリコン基
板２ａ上に絶縁膜２ｂを介してＬＥＤ素子２Ａ設置用の
Ａｌパターン２ｃが形成されている。Ａｌパターン２ｃ
は、ＬＥＤ素子２Ａ設置数に対応した個数分（本例では
５個）形成され、その各々には、個々のＬＥＤ素子２Ａ
を設置するＬＥＤ設置領域及びボンディングパッド領域
が設けられている。
板２ａ上に絶縁膜２ｂを介してＬＥＤ素子２Ａ設置用の
Ａｌパターン２ｃが形成されている。Ａｌパターン２ｃ
は、ＬＥＤ素子２Ａ設置数に対応した個数分（本例では
５個）形成され、その各々には、個々のＬＥＤ素子２Ａ
を設置するＬＥＤ設置領域及びボンディングパッド領域
が設けられている。
【００３１】そして、各Ａｌパターン２ｃに設置された
各ＬＥＤ素子２Ａは、その一方の電極が当該Ａｌパター
ン２ｃに直列接続され、他方の電極が○Ａｕワイヤ２ｄ
を介して、隣接したＡｌパターン２ｃに接続されてい
る。
各ＬＥＤ素子２Ａは、その一方の電極が当該Ａｌパター
ン２ｃに直列接続され、他方の電極が○Ａｕワイヤ２ｄ
を介して、隣接したＡｌパターン２ｃに接続されてい
る。
【００３２】このようにして、複数のＬＥＤ素子２Ａが
直列接続されて、一方の入力パッド２ｅに上記リードフ
レーム１に接続される入力用ワイヤ３がボンディングさ
れ、他方の入力パッド２ｆに上記リードフレーム２に接
続される入力用ワイヤ４がボンディングされている。
直列接続されて、一方の入力パッド２ｅに上記リードフ
レーム１に接続される入力用ワイヤ３がボンディングさ
れ、他方の入力パッド２ｆに上記リードフレーム２に接
続される入力用ワイヤ４がボンディングされている。
【００３３】より具体的なＬＥＤアレイチップ２の構成
方法としては、まず、ＬＥＤアレイチップ２の土台とな
る基板として、シリコン基板２ａ表面を酸化させて２μ
ｍ程度の絶縁膜２ｂを構成し、その上に前記Ａｌパター
ン２ｃを形成すべく金属膜（Ａｌ）を被着し、フォトエ
ッチングプロセスを利用してＬＥＤ設置領域及びワイヤ
ボンディングパッド領域を設けたＡｌパターン２ｃを形
成する。この基板上にＬＥＤ素子２Ａ（例えばＧａＡ
ｓ：０．３ｍｍ□ ）をマウントし、上記必要部分にワ
イヤ２ｄによるボンディングを施して、例えば２ｍｍ□
のＬＥＤアレイチップ２を完成させる。
方法としては、まず、ＬＥＤアレイチップ２の土台とな
る基板として、シリコン基板２ａ表面を酸化させて２μ
ｍ程度の絶縁膜２ｂを構成し、その上に前記Ａｌパター
ン２ｃを形成すべく金属膜（Ａｌ）を被着し、フォトエ
ッチングプロセスを利用してＬＥＤ設置領域及びワイヤ
ボンディングパッド領域を設けたＡｌパターン２ｃを形
成する。この基板上にＬＥＤ素子２Ａ（例えばＧａＡ
ｓ：０．３ｍｍ□ ）をマウントし、上記必要部分にワ
イヤ２ｄによるボンディングを施して、例えば２ｍｍ□
のＬＥＤアレイチップ２を完成させる。
【００３４】このようなＬＥＤアレイチップ２をマウン
トした本実施形態の光結合装置によれば、複数のＬＥＤ
素子２Ａから発せられた光束は、光結合層２０を通過し
て光反射部２１で反射し、受光素子部１１で光電変換さ
れ、メイン部３１駆動用として受光素子部１１内に配置
された受光素子から起電圧を得る。この時、ＬＥＤ素子
が１個の場合の従来装置に比べ、ＩFT電流は、１／ｎ
（ｎ：ＬＥＤ素子の直列数）と高感度になる。
トした本実施形態の光結合装置によれば、複数のＬＥＤ
素子２Ａから発せられた光束は、光結合層２０を通過し
て光反射部２１で反射し、受光素子部１１で光電変換さ
れ、メイン部３１駆動用として受光素子部１１内に配置
された受光素子から起電圧を得る。この時、ＬＥＤ素子
が１個の場合の従来装置に比べ、ＩFT電流は、１／ｎ
（ｎ：ＬＥＤ素子の直列数）と高感度になる。
【００３５】従来の光結合装置の発光部（例えば交流ス
イッチの発光部）は、ＬＥＤ素子が１個のみで十分な光
起電圧を得るために、対向型の光結合装置に比べ、大き
な入力電流を必要としていた。これに対して、本実施形
態の光結合装置によれば、発光側が受光側に比べて比較
的場所的に余裕があるのを利用し、前述のＬＥＤアレイ
チップ２を発光側に設置するようにしたので、ＬＥＤ１
個搭載型の場合（図９の従来装置）と同入力電流量（Ｉ
F1＝ＩF2）でありながら発光量が向上する。
イッチの発光部）は、ＬＥＤ素子が１個のみで十分な光
起電圧を得るために、対向型の光結合装置に比べ、大き
な入力電流を必要としていた。これに対して、本実施形
態の光結合装置によれば、発光側が受光側に比べて比較
的場所的に余裕があるのを利用し、前述のＬＥＤアレイ
チップ２を発光側に設置するようにしたので、ＬＥＤ１
個搭載型の場合（図９の従来装置）と同入力電流量（Ｉ
F1＝ＩF2）でありながら発光量が向上する。
【００３６】これにより、受光素子部へ到達する光量を
増加させ（ＩD2＞ＩD1）感度を上げることができ、大電
力メイン部３１に必要な起電圧に応じた光エネルギーｈ
νをＬＥＤ素子の搭載個数でコントロールすることが可
能となる。すなわち、得られる光起電圧は増加するた
め、従来の例えば交流スイッチと同等の光起電圧を得る
のに小入力電流で済む。その結果、ＬＥＤ素子の劣化促
進を抑え、寿命も延ばすことができ、しかもＬＥＤドラ
イブ回路３０の構成を簡素化することができる。
増加させ（ＩD2＞ＩD1）感度を上げることができ、大電
力メイン部３１に必要な起電圧に応じた光エネルギーｈ
νをＬＥＤ素子の搭載個数でコントロールすることが可
能となる。すなわち、得られる光起電圧は増加するた
め、従来の例えば交流スイッチと同等の光起電圧を得る
のに小入力電流で済む。その結果、ＬＥＤ素子の劣化促
進を抑え、寿命も延ばすことができ、しかもＬＥＤドラ
イブ回路３０の構成を簡素化することができる。
【００３７】また、従来の反射型光結合用フレームに対
しても本発明によるＬＥＤアレイチップ２を使用すれ
ば、そのまま組み立てることができる。
しても本発明によるＬＥＤアレイチップ２を使用すれ
ば、そのまま組み立てることができる。
【００３８】なお、入力電源を５Ｖ〜１２Ｖ程度とする
と、例えば、ＶF ＝１．２ＶのＬＥＤ素子は、ＬＥＤア
レイチップ２上において、入力電源５Ｖまでは４個ま
で、入力電源１２Ｖでは１０個程度まで直列接続するこ
とが可能である。例えば、２個のＬＥＤ素子を直列に接
続して実際にＤＣスイッチを構成した場合、感度がＬＥ
Ｄ１個搭載型よりも５０％程度改善された（ＩFT＝１．
４６ｍＡ→０．９７ｍＡＴ（ＩF ＝１０ｍＡ））。
と、例えば、ＶF ＝１．２ＶのＬＥＤ素子は、ＬＥＤア
レイチップ２上において、入力電源５Ｖまでは４個ま
で、入力電源１２Ｖでは１０個程度まで直列接続するこ
とが可能である。例えば、２個のＬＥＤ素子を直列に接
続して実際にＤＣスイッチを構成した場合、感度がＬＥ
Ｄ１個搭載型よりも５０％程度改善された（ＩFT＝１．
４６ｍＡ→０．９７ｍＡＴ（ＩF ＝１０ｍＡ））。
【００３９】本発明の特徴を成す上記ＬＥＤアレイチッ
プとして、ＬＥＤ素子を５個搭載したものを説明してき
たが、光結合装置の出力側の大電力メイン部３１でより
大きな起電圧が必要となった場合は、必要とする起電圧
に応じてＬＥＤ素子の搭載個数を増加する。ＬＥＤ素子
を多数搭載した例を図３〜図６を用いて、以下に説明す
る。
プとして、ＬＥＤ素子を５個搭載したものを説明してき
たが、光結合装置の出力側の大電力メイン部３１でより
大きな起電圧が必要となった場合は、必要とする起電圧
に応じてＬＥＤ素子の搭載個数を増加する。ＬＥＤ素子
を多数搭載した例を図３〜図６を用いて、以下に説明す
る。
【００４０】図３は、第１のＬＥＤ配列パターン（六法
最密型）で構成されたＬＥＤアレイチップ２の一例を示
す平面図であり、図４は他の六法最密型で構成されたＬ
ＥＤアレイチップ２の一例を示す平面図であり、図５
は、第２のＬＥＤ配列パターン（単一立法最密型）で構
成されたＬＥＤアレイチップ２の一例を示す平面図であ
る。また、図６（ａ），（ｂ），（ｃ）は、これらの配
列パターンを説明するための概念図であり、同図（ａ）
は図３のＬＥＤ配列パターンの概念図であり、同図
（ｂ）は図４のＬＥＤ配列パターンの概念図であり、同
図（ｃ）は図５のＬＥＤ配列パターンの概念図である。
最密型）で構成されたＬＥＤアレイチップ２の一例を示
す平面図であり、図４は他の六法最密型で構成されたＬ
ＥＤアレイチップ２の一例を示す平面図であり、図５
は、第２のＬＥＤ配列パターン（単一立法最密型）で構
成されたＬＥＤアレイチップ２の一例を示す平面図であ
る。また、図６（ａ），（ｂ），（ｃ）は、これらの配
列パターンを説明するための概念図であり、同図（ａ）
は図３のＬＥＤ配列パターンの概念図であり、同図
（ｂ）は図４のＬＥＤ配列パターンの概念図であり、同
図（ｃ）は図５のＬＥＤ配列パターンの概念図である。
【００４１】まず、図３において、このＬＥＤアレイチ
ップの断面構造は、上記図２（ｂ）に示すものと同じで
あり、共通する要素には同一の符号が付されている。こ
のＬＥＤアレイチップは、図６（ａ）に示すようにＬＥ
Ｄ数を１個減じた列を交互に入れた六法最密型でＬＥＤ
素子を配列したもので、この場合では、図面（図６
（ａ））上下方向の発光量ｈν1 ，ｈν2 がほぼ等しく
なる。
ップの断面構造は、上記図２（ｂ）に示すものと同じで
あり、共通する要素には同一の符号が付されている。こ
のＬＥＤアレイチップは、図６（ａ）に示すようにＬＥ
Ｄ数を１個減じた列を交互に入れた六法最密型でＬＥＤ
素子を配列したもので、この場合では、図面（図６
（ａ））上下方向の発光量ｈν1 ，ｈν2 がほぼ等しく
なる。
【００４２】図４に示すＬＥＤアレイチップは、図６
（ｂ）に示すようにＬＥＤ素子数を各列揃えた六法最密
型でＬＥＤ素子を配列したもので、上記図２（ｂ）と共
通する要素には同一の符号が付されている。この場合で
は、図面（図６（ａ））上下方向の発光量ｈν1 ，ｈν
2 が異なってくる。この例は、受光素子部１１に搭載さ
れた受光素子が該受光素子部１１の中央部に配置され
ず、偏って配置されている場合に有効な配列パターンで
ある。
（ｂ）に示すようにＬＥＤ素子数を各列揃えた六法最密
型でＬＥＤ素子を配列したもので、上記図２（ｂ）と共
通する要素には同一の符号が付されている。この場合で
は、図面（図６（ａ））上下方向の発光量ｈν1 ，ｈν
2 が異なってくる。この例は、受光素子部１１に搭載さ
れた受光素子が該受光素子部１１の中央部に配置され
ず、偏って配置されている場合に有効な配列パターンで
ある。
【００４３】これら図３及び図４に示す六法最密型の配
列パターンでは、空きスペースが少なくスペースが効率
的に使用されるので、ＬＥＤアレイチップの小型化に有
効である。
列パターンでは、空きスペースが少なくスペースが効率
的に使用されるので、ＬＥＤアレイチップの小型化に有
効である。
【００４４】また、図５に示すＬＥＤアレイチップは、
図６（ｃ）に示すように格子状にＬＥＤ素子を配列した
単一立法最密型の配列パターンで構成されている。この
単一立法最密型では、六法最密型に比較して空きスペー
スが多く生ずるが、使用するボンディングワイヤの長さ
が均一となり、製造しやすい利点がある。
図６（ｃ）に示すように格子状にＬＥＤ素子を配列した
単一立法最密型の配列パターンで構成されている。この
単一立法最密型では、六法最密型に比較して空きスペー
スが多く生ずるが、使用するボンディングワイヤの長さ
が均一となり、製造しやすい利点がある。
【００４５】図７（ａ），（ｂ）は、本発明の第２実施
形態に係る反射型光結合装置の構成を示す図であり、同
図（ａ）はその平面図、同図（ｂ）は断面図である。
形態に係る反射型光結合装置の構成を示す図であり、同
図（ａ）はその平面図、同図（ｂ）は断面図である。
【００４６】この光結合装置は、ＬＥＤアレイと受光素
子とを一体化して１チップで構成したもので、その断面
構造は、上記図２（ｂ）と同様に上面に絶縁膜が形成さ
れたシリコン基板５１上に各Ａｌパターン５２を介して
それぞれＬＥＤ素子５３が配置されている。ここで、各
ＬＥＤ素子５３を配置した個々のＡｌパターン５２は、
チップ外周辺に沿って形成され、その各々には、個々の
ＬＥＤ素子５３を設置するＬＥＤ設置領域及びボンディ
ングパッド領域が設けられている。
子とを一体化して１チップで構成したもので、その断面
構造は、上記図２（ｂ）と同様に上面に絶縁膜が形成さ
れたシリコン基板５１上に各Ａｌパターン５２を介して
それぞれＬＥＤ素子５３が配置されている。ここで、各
ＬＥＤ素子５３を配置した個々のＡｌパターン５２は、
チップ外周辺に沿って形成され、その各々には、個々の
ＬＥＤ素子５３を設置するＬＥＤ設置領域及びボンディ
ングパッド領域が設けられている。
【００４７】そして、各Ａｌパターン５２に設置された
各ＬＥＤ素子５３は、その一方の電極が当該Ａｌパター
ン５２に直列接続され、他方の電極がＡｕワイヤ５４を
介して、隣接したＡｌパターン５２に接続されている。
各ＬＥＤ素子５３は、その一方の電極が当該Ａｌパター
ン５２に直列接続され、他方の電極がＡｕワイヤ５４を
介して、隣接したＡｌパターン５２に接続されている。
【００４８】このようにして、複数のＬＥＤ素子５３が
直列接続されて、一方の入力パッド５５に入力用ワイヤ
５７がボンディングされ、他方の入力パッド５６に入力
用ワイヤ５８がボンディングされている。
直列接続されて、一方の入力パッド５５に入力用ワイヤ
５７がボンディングされ、他方の入力パッド５６に入力
用ワイヤ５８がボンディングされている。
【００４９】一方、当該一体型チップ中央部には、受光
素子搭載用のベッド部が形成され、上記絶縁膜上の該ベ
ッド部には複数の受光素子が直列接続された受光素子部
６１が固着されている。
素子搭載用のベッド部が形成され、上記絶縁膜上の該ベ
ッド部には複数の受光素子が直列接続された受光素子部
６１が固着されている。
【００５０】また、受光素子部６１の一方の電極は、Ａ
ｕワイヤ６２を介して出力パッド６３にボンディングさ
れ、同様に他方の電極はＡｕワイヤ６５を介して出力パ
ッド６６にボンディングされ、該出力パッド６３，６６
からはそれぞれワイヤ６４，６７を介して大電力メイン
部に接続されている。
ｕワイヤ６２を介して出力パッド６３にボンディングさ
れ、同様に他方の電極はＡｕワイヤ６５を介して出力パ
ッド６６にボンディングされ、該出力パッド６３，６６
からはそれぞれワイヤ６４，６７を介して大電力メイン
部に接続されている。
【００５１】そして、この一体型チップ上面全体に光透
過性ゲルからなる光結合層７１が形成され、さらに該光
結合層７１を含むチップ全体が白色樹脂からなる光反射
部７２に被覆されている。
過性ゲルからなる光結合層７１が形成され、さらに該光
結合層７１を含むチップ全体が白色樹脂からなる光反射
部７２に被覆されている。
【００５２】本実施形態によれば、ＬＥＤアレイと受光
素子部とを１チップ化し同一平面上に固定したので、上
記第１実施形態のように製造時に２本のフレームを突き
合わせるといったことが不要となり、製造工程が簡素化
され、且つより高感度な光結合を得ることができる。
素子部とを１チップ化し同一平面上に固定したので、上
記第１実施形態のように製造時に２本のフレームを突き
合わせるといったことが不要となり、製造工程が簡素化
され、且つより高感度な光結合を得ることができる。
【００５３】本実施形態の適用例を図８に示す。
【００５４】上記一体型チップ５０は一本のフレーム８
１にマウントされ、前記ワイヤ５７を介して該フレーム
８１と前記入力パッド５５が接続されている。さらに、
入力パッド５６がワイヤ５８を介してフレーム８２に接
続されている。前記出力パッド６３，６６は、それぞれ
ワイヤ６４，６７を介してフレーム８３にマウントされ
たＭＯＳトランジスタ側（大電力メイン部）に接続され
ている。すなわち、ワイヤ６４はＭＯＳトランジスタ８
４のゲート電極８４ａに、ワイヤ６７はフレーム８５を
介してＭＯＳトランジスタ８４のソース電極８４ａにそ
れぞれ接続され、ドレイン電極はＭＯＳトランジスタ８
４の裏面に形成されて前記フレーム８３に接続されてい
る。
１にマウントされ、前記ワイヤ５７を介して該フレーム
８１と前記入力パッド５５が接続されている。さらに、
入力パッド５６がワイヤ５８を介してフレーム８２に接
続されている。前記出力パッド６３，６６は、それぞれ
ワイヤ６４，６７を介してフレーム８３にマウントされ
たＭＯＳトランジスタ側（大電力メイン部）に接続され
ている。すなわち、ワイヤ６４はＭＯＳトランジスタ８
４のゲート電極８４ａに、ワイヤ６７はフレーム８５を
介してＭＯＳトランジスタ８４のソース電極８４ａにそ
れぞれ接続され、ドレイン電極はＭＯＳトランジスタ８
４の裏面に形成されて前記フレーム８３に接続されてい
る。
【００５５】図８に示した適用例から明らかなように、
本実施形態は、上記第１実施形態と異なり、一本のフレ
ーム上に光結合装置をマウントすることができるため、
該光結合装置を搭載する集積回路の構成を簡素化するこ
とが可能となる。
本実施形態は、上記第１実施形態と異なり、一本のフレ
ーム上に光結合装置をマウントすることができるため、
該光結合装置を搭載する集積回路の構成を簡素化するこ
とが可能となる。
【００５６】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、発光素子部を、複数個の発光素子を所定の配
列パターンで直列接続して小基板上に配置することによ
り一単位素子として構成したので、光感度が向上し且つ
小型化が可能となる。さらに、光感度が向上するため、
ＬＥＤ素子の寿命が長くなり、且つＬＥＤ素子をドライ
ブする回路を簡素化することができる。
によれば、発光素子部を、複数個の発光素子を所定の配
列パターンで直列接続して小基板上に配置することによ
り一単位素子として構成したので、光感度が向上し且つ
小型化が可能となる。さらに、光感度が向上するため、
ＬＥＤ素子の寿命が長くなり、且つＬＥＤ素子をドライ
ブする回路を簡素化することができる。
【００５７】第２の発明によれば、受光素子部の周囲に
該受光素子部と電気的に絶縁して直列接続された複数の
発光素子と受光素子部とを同一基板平面上に形成すると
ともに、前記複数の発光素子及び前記受光素子部を被覆
してなる光透過層と、前記各発光素子で発せられた光を
前記受光素子部側へ反射する光反射部とを形成したの
で、製造工程を簡素化でき、且つより高感度な光結合を
得ることが可能となる。
該受光素子部と電気的に絶縁して直列接続された複数の
発光素子と受光素子部とを同一基板平面上に形成すると
ともに、前記複数の発光素子及び前記受光素子部を被覆
してなる光透過層と、前記各発光素子で発せられた光を
前記受光素子部側へ反射する光反射部とを形成したの
で、製造工程を簡素化でき、且つより高感度な光結合を
得ることが可能となる。
【図１】本発明の第１実施形態に係る反射型光結合装置
の構成を示す図である。
の構成を示す図である。
【図２】図１中のＬＥＤアレイチップ２の具体的構成を
示す図である。
示す図である。
【図３】六法最密型で構成されたＬＥＤアレイチップ２
の一例を示す平面図である。
の一例を示す平面図である。
【図４】他の六法最密型で構成されたＬＥＤアレイチッ
プ２の一例を示す平面図である。
プ２の一例を示す平面図である。
【図５】単一立法最密型で構成されたＬＥＤアレイチッ
プ２の一例を示す平面図である。
プ２の一例を示す平面図である。
【図６】図３、図４及び図５の配列パターンを説明する
ための概念図である。
ための概念図である。
【図７】本発明の第２実施形態に係る反射型光結合装置
の構成を示す図である。
の構成を示す図である。
【図８】第２実施形態の適用例を示す図である。
【図９】ＬＥＤ素子を１個搭載した従来の反射型光結合
装置の構成を示す図である。
装置の構成を示す図である。
【図１０】ＬＥＤ素子を２個搭載した従来の反射型光結
合装置の構成を示す平面図である。
合装置の構成を示す平面図である。
１，１０ リードフレーム ２，５０ ＬＥＤアレイチップ ３，４入力用ワイヤ １１，６１ 受光素子部 ２０，７１ 光結合層 ２１，７２ 光反射部 ２Ａ，５３ ＬＥＤ素子 ３１ 大電力メイン部 ３０ ＬＥＤドライブ回路 ６１ 受光素子部 ８４ ＭＯＳトランジスタ
Claims (2)
- 【請求項１】 第１のリードフレームにマウントされた
発光素子部と、前記第１のリードフレームと電気的に絶
縁された第２のリードフレームに前記発光素子部と略同
一平面でマウントされた受光素子部と、前記発光素子部
及び前記受光素子部を被覆してなる光透過層と、少なく
とも前記光透過層上に形成された光反射部とを備えた反
射型光結合装置において、 前記発光素子部は、複数個の発光素子を所定の配列パタ
ーンで直列接続して小基板上に配置することにより一単
位素子として構成したことを特徴とする反射型光結合装
置。 - 【請求項２】 受光素子を搭載する受光素子部と、前記
受光素子部の周囲に該受光素子部と電気的に絶縁して直
列接続された複数の発光素子とを同一基板平面上に形成
するとともに、 前記複数の発光素子及び前記受光素子部を被覆してなる
光透過層と、前記各発光素子で発せられた光を前記受光
素子部側へ反射する光反射部とを形成したことを特徴と
する反射型光結合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP868496A JPH09199756A (ja) | 1996-01-22 | 1996-01-22 | 反射型光結合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP868496A JPH09199756A (ja) | 1996-01-22 | 1996-01-22 | 反射型光結合装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199756A true JPH09199756A (ja) | 1997-07-31 |
Family
ID=11699757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP868496A Pending JPH09199756A (ja) | 1996-01-22 | 1996-01-22 | 反射型光結合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199756A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003515939A (ja) * | 1999-11-26 | 2003-05-07 | センター ナショナル デ ラ レシェルシェ サイエンティフィック（シーエヌアールエス） | 高電圧ハイブリッド回路 |
| US6590232B2 (en) | 2000-08-28 | 2003-07-08 | Sharp Kabushiki Kaisha | Optical coupling semiconductor apparatus and method for manufacturing the same |
| US6759667B2 (en) | 2000-05-11 | 2004-07-06 | Sharp Kabushiki Kaisha | Photocoupling device and method of manufacturing the same |
| WO2007061758A1 (en) * | 2005-11-18 | 2007-05-31 | Cree, Inc. | Tiles for solid state lighting |
| US7439549B2 (en) | 2000-10-16 | 2008-10-21 | Osram Gmbh | LED module |
| WO2010084890A1 (ja) * | 2009-01-20 | 2010-07-29 | 古河電気工業株式会社 | ２次元面発光レーザアレイ素子、面発光レーザ装置および光源 |
| JP2010258165A (ja) * | 2009-04-23 | 2010-11-11 | Omron Corp | 光結合装置 |
| JP2012209377A (ja) * | 2011-03-29 | 2012-10-25 | Citizen Electronics Co Ltd | Ｌｅｄ発光装置 |
| JP2013519233A (ja) * | 2010-02-03 | 2013-05-23 | ソラア インコーポレーテッド | 白色光装置および方法 |
| US8866410B2 (en) | 2007-11-28 | 2014-10-21 | Cree, Inc. | Solid state lighting devices and methods of manufacturing the same |
| US9419189B1 (en) | 2013-11-04 | 2016-08-16 | Soraa, Inc. | Small LED source with high brightness and high efficiency |
| US9583678B2 (en) | 2009-09-18 | 2017-02-28 | Soraa, Inc. | High-performance LED fabrication |
| US9761763B2 (en) | 2012-12-21 | 2017-09-12 | Soraa, Inc. | Dense-luminescent-materials-coated violet LEDs |
| US9978904B2 (en) | 2012-10-16 | 2018-05-22 | Soraa, Inc. | Indium gallium nitride light emitting devices |
-
1996
- 1996-01-22 JP JP868496A patent/JPH09199756A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003515939A (ja) * | 1999-11-26 | 2003-05-07 | センター ナショナル デ ラ レシェルシェ サイエンティフィック（シーエヌアールエス） | 高電圧ハイブリッド回路 |
| US6759667B2 (en) | 2000-05-11 | 2004-07-06 | Sharp Kabushiki Kaisha | Photocoupling device and method of manufacturing the same |
| US6590232B2 (en) | 2000-08-28 | 2003-07-08 | Sharp Kabushiki Kaisha | Optical coupling semiconductor apparatus and method for manufacturing the same |
| US7862211B2 (en) | 2000-10-16 | 2011-01-04 | Osram Gmbh | Configuration of multiple LED modules |
| US8511855B2 (en) | 2000-10-16 | 2013-08-20 | Osram Gmbh | Configuration of multiple LED module |
| US7439549B2 (en) | 2000-10-16 | 2008-10-21 | Osram Gmbh | LED module |
| US8113688B2 (en) | 2000-10-16 | 2012-02-14 | Osram Ag | Configuration of multiple LED module |
| US8123375B2 (en) | 2005-11-18 | 2012-02-28 | Cree, Inc. | Tile for solid state lighting |
| WO2007061758A1 (en) * | 2005-11-18 | 2007-05-31 | Cree, Inc. | Tiles for solid state lighting |
| KR101361883B1 (ko) * | 2005-11-18 | 2014-02-12 | 크리 인코포레이티드 | 고상 발광 타일들 |
| JP2009516394A (ja) * | 2005-11-18 | 2009-04-16 | クリー インコーポレイテッド | 固体素子照明タイル |
| US9491828B2 (en) | 2007-11-28 | 2016-11-08 | Cree, Inc. | Solid state lighting devices and methods of manufacturing the same |
| US8866410B2 (en) | 2007-11-28 | 2014-10-21 | Cree, Inc. | Solid state lighting devices and methods of manufacturing the same |
| WO2010084890A1 (ja) * | 2009-01-20 | 2010-07-29 | 古河電気工業株式会社 | ２次元面発光レーザアレイ素子、面発光レーザ装置および光源 |
| JP2010258165A (ja) * | 2009-04-23 | 2010-11-11 | Omron Corp | 光結合装置 |
| US9583678B2 (en) | 2009-09-18 | 2017-02-28 | Soraa, Inc. | High-performance LED fabrication |
| US10693041B2 (en) | 2009-09-18 | 2020-06-23 | Soraa, Inc. | High-performance LED fabrication |
| JP2013519233A (ja) * | 2010-02-03 | 2013-05-23 | ソラア インコーポレーテッド | 白色光装置および方法 |
| JP2012209377A (ja) * | 2011-03-29 | 2012-10-25 | Citizen Electronics Co Ltd | Ｌｅｄ発光装置 |
| US9978904B2 (en) | 2012-10-16 | 2018-05-22 | Soraa, Inc. | Indium gallium nitride light emitting devices |
| US9761763B2 (en) | 2012-12-21 | 2017-09-12 | Soraa, Inc. | Dense-luminescent-materials-coated violet LEDs |
| US9419189B1 (en) | 2013-11-04 | 2016-08-16 | Soraa, Inc. | Small LED source with high brightness and high efficiency |
| US10529902B2 (en) | 2013-11-04 | 2020-01-07 | Soraa, Inc. | Small LED source with high brightness and high efficiency |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09199756A (ja) | 反射型光結合装置 | |
| KR101389719B1 (ko) | 반도체 발광 장치 | |
| JP5148045B2 (ja) | オプトカプラおよびオプトカプラ製造方法 | |
| JP2007531310A5 (ja) | ||
| JP2001250986A (ja) | ドットマトリクス表示装置 | |
| JP2006222454A (ja) | 半導体発光装置および表面実装型パッケージ | |
| JP3791872B2 (ja) | 線状照明装置 | |
| JP4426279B2 (ja) | 赤外線データ通信モジュール | |
| JPH0538845A (ja) | 発光ダイオードアレイプリンタヘツド | |
| KR20240034889A (ko) | 발광 장치 및 표시 장치 | |
| JP3256951B2 (ja) | 発光ダイオード | |
| JP2001177150A (ja) | 発光ダイオードアレイ | |
| JPH098360A (ja) | 発光ダイオード | |
| JP2003218401A (ja) | 半導体発光装置およびその製造方法 | |
| JPH1041539A (ja) | 赤外線送受信モジュールの構造 | |
| KR102239822B1 (ko) | 다채널 구동 표면실장 타입 레이저 다이오드 | |
| JP2001284656A (ja) | Ｌｅｄランプ | |
| JP2002009345A (ja) | Ｌｅｄランプ | |
| JPH04356974A (ja) | フォトカプラ及び半導体リレー | |
| JPH08195508A (ja) | 半導体発光素子 | |
| JP3118353B2 (ja) | 光半導体結合装置 | |
| JPH05303058A (ja) | 光ファイバアレイ基板および光ファイバアレイ基板を用いた完全密着型イメージセンサ | |
| JP2000036623A (ja) | 半導体発光素子アレイ及びその製造方法 | |
| JPH0513490A (ja) | 樹脂封止型半導体装置 | |
| JPH06196748A (ja) | 光結合装置 |