JPH09191061A - チップキャリア - Google Patents

チップキャリア

Info

Publication number
JPH09191061A
JPH09191061A JP165096A JP165096A JPH09191061A JP H09191061 A JPH09191061 A JP H09191061A JP 165096 A JP165096 A JP 165096A JP 165096 A JP165096 A JP 165096A JP H09191061 A JPH09191061 A JP H09191061A
Authority
JP
Japan
Prior art keywords
brazing
chip carrier
brazing material
present
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP165096A
Other languages
English (en)
Other versions
JP2814973B2 (ja
Inventor
Kazumi Shiikuma
一実 椎熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP165096A priority Critical patent/JP2814973B2/ja
Publication of JPH09191061A publication Critical patent/JPH09191061A/ja
Application granted granted Critical
Publication of JP2814973B2 publication Critical patent/JP2814973B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【目的】 チップキャリア上に半導体チップ、単板コン
デンサ等を異種のろう材にて隣接してろう付けする場合
に、一方のろう材が他方のろう材と融合して侵食するこ
とによるろう付け性の悪化を防止する。 【構成】 チップキャリア3上のろう付け部4とろう付
け部5との間に凹部2を形成する。このような構成にす
ることによって、例えばろう付け部4に部品をAという
ろう材でろう付けした場合にろう材Aが流れても凹部2
に流れ込むので、例えばBというろう材でろう付け部5
に問題なく部品をろう付けすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チップキャリアに関
し、特に、高周波帯の集積回路などで使用されるチップ
キャリアに関する。
【0002】
【従来の技術】従来における高周波帯の集積回路などで
使用されているチップキャリアは、図7で示されるよう
な導体ブロック30で形成されており、半導体チップや
単板コンデンサ等の部品を搭載するろう付け部31は、
一様に平面であった。
【0003】この種のチップキャリアは、例えば、19
88年、“MICRO WAVESOLID CIRC
UIT DESIGN”JOHN WILEY&SON
S,第792頁〜第805頁、あるいは特開平2−14
1005号公報の第4図に示されているような従来技術
が知られている。
【0004】
【発明が解決しようとする課題】しかしながら、叙上の
従来技術には下記に示す如き課題があった。
【0005】第1の問題点は、従来の形状のチップキャ
リアでは、同一チップキャリアに複数の部品を隣接して
ろう付けする場合において、異種のろう材を用いた場合
に、ろう付性が悪化することである。
【0006】その理由は、あるろう材でろう付けを行う
と、周囲にろう材の流れが生じ、別の部品を異なるろう
材で隣接してろう付けする場合に、複数のろう材がまじ
りあってしまい、一方のろう材が他方のろう材を侵食し
て、チップキャリアとろう材、あるいはろう材と部品の
間でのろう材のねれが悪化したり、全くろう付けができ
なくなってしまうからである。
【0007】このために、この種の形状のチップキャリ
アでは、例えばあるろう材(甲乙とする)について、あ
らかじめ別のチップキャリアに部品をろう材(甲)にて
ろう付けしておき、次にべースとなるチップキャリア
に、この部品を搭載したチップキャリアをろう材(乙)
にてろう付けし、隣接して別の部品をろう材(乙)を用
いてろう付けすることにより、ろう材甲とろう材乙がま
じりあわないようにすることは可能である。
【0008】しかしながら、第2の問題点として、その
ような作業を行うことで組立作業性が低下するという問
題がある。
【0009】その理由は、ろう付けの工程が増え、また
必要なチップキャリアの数が増えるからである。
【0010】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸課題を解決し、異種のろう材を用いても同一
のチップキャリアに複数の部品を隣接してろう付けで
き、かつ作業性を低下させないことを可能とした新規な
チップキャリアを提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るチップキャリアは、導体ブロックと、
導体上面に部品のろう付け部とを有し、部品のろう付け
部に凹部あるいは凸部を有するような異種ろう材融合阻
止構造を持ち、チップキャリアを構成する部品数が一点
のみであることを特徴としている。
【0012】
【作用】本発明においては、ろう付けの際に、チップキ
ャリアのろう付け部に設けられた凹部あるいは凸部が、
ろう材が周辺に流れ出すことを防止している。このため
に、隣接したろう付け部に、種類の異なるろう材を用い
て部品をろう付けしても、ろう材が部品のろう付け部で
まざりあう(融合する)ことがない。
【0013】また、他のチップキャリアを使用せずに、
異種のろう材を用いて部品を隣接してろう付けできるた
めに、作業性を低下させたり、部品点数を増やすことが
ない。
【0014】
【実施例】次に、本発明をその好ましい各実施例につい
て図面を参照して詳細に説明する。
【0015】図1は、本発明による第1の実施例を示
し、本発明に係るチップキャリアの外観を示す斜視図で
ある。
【0016】図1を参照するに、本第1の実施例では、
チップキャリア3の材料となる導体1と、導体1の上面
に形成された2箇所の部品のろう付け部4、5と、異種
ろう材融合阻止構造として、ろう付け部4、5の間に設
けられた1箇所の凹部(凹溝)2とによりチップキャリ
ア3を構成している。この第1の実施例における凹部2
は断面が四角状またはコ字状に形成されている。
【0017】導体1は、所望のろう付け部4、5の大き
さ、高さならびに凹部が得られるような形状に加工され
ている。
【0018】ろう付け部4、5の大きさや凹部2の大き
さ、高さ等は、ろう付けされる部品の種類、大きさ、ろ
う材の量などで決めればよい。
【0019】図2は本発明による第2の実施例を示す斜
視図である。
【0020】図2において、本発明による第2の実施例
においては、異種ろう材融合阻止構造として、前記第1
の実施例の断面コ字状の凹部2の代わりに、断面逆コ字
形の凸部(凸条)21が形成されている。
【0021】次に、本発明による第1の実施例の動作に
ついて、図3を参照しながら詳細に説明する。
【0022】図3は、本第1の実施例の凹部2を有する
チップキャリア3に、2種類の部品10と部品11をろ
う付けした様子を示す外観図である。
【0023】図3において、部品10と部品11は、例
えば半導体チップや単板コンデンサであり、ろう材12
とろう材13は、それぞれ部品10とチップキャリア3
のろう付け部4と、部品11とチップキャリア3のろう
付け部5とをそれぞれろう付けするためのろう材であ
る。ろう材12とろう材13は、それぞれ異種のろう材
であるものとする。
【0024】このとき、例えば部品10を部品11より
先にろう付けする場合を考えると、ろう材12が部品1
0の周辺に流れ出るが、凹部2があることにより、ろう
材12がろう付部5に流れ出ることを防止することがで
きる。このために、部品11をろう付けする際にろう材
13でろう付けを行っても、ろう材13とろう材12が
ろう付部5で混じりあうことがないために、正しくろう
付けを行うことができる。
【0025】本実施例の動作の説明では、凹部2を有す
る第1の実施例のチップキャリアを例にあげたが、第2
の実施例の凸部21を有するチップキャリアの場合にお
いても、ほぼ同じ動作が得られることは言うまでもな
い。
【0026】即ち、本発明による第2の実施例において
は、ろう付け部4、5の間に形成された凸部21が障壁
となって、ろう付け部4、5上のろう材が互いに融合し
て干渉することが回避される。その他の機能は前述した
第1の実施例と同様である。
【0027】また本実施例では、ろう材が2種類の場合
について説明したが、使用するろう材の種類に応じてろ
う付け部の数を増やし、各々のろう付け部の間に凹部あ
るいは凸部を設けることにより、複数種類のろう材を用
いて、複数の部品を隣接してろう付けすることが可能で
あることは明白である。
【0028】次に、本発明による第3、第4、第5の実
施例について図面を参照して説明する。
【0029】図4は本発明による第3の実施例を示す斜
視図である。
【0030】図4を参照するに、この第3の実施例は、
前記した第1の実施例におけるチップキャリアの凹部の
形状の変形例である。即ち、第3の実施例においては、
ディジタル1の実施例の断面コ字形の凹部2の代わり
に、断面が三角状の凹部(凹溝)22が形成されてい
る。図4に示すような凹部22の形状であっても、前記
第1の実施例と同じ動作が可能である。
【0031】図5は本発明による第4の実施例を示す斜
視図である。この第4の実施例も前記第1の実施例にお
ける凹部の形状の変形例である。即ち、この第4の実施
例においては、第1の実施例の断面コ字形の凹部2の代
わりに、断面が半円形の凹部(凹溝)23が形成されて
いる。この第4の実施例は前記第1の実施例と同様の動
作を可能とする。
【0032】図6は本発明による第5の実施例を示す斜
視図である。この第5の実施例は前記第2の実施例にお
ける凸部の形状の変形例である。即ち、この第5の実施
例においては、第2の実施例の断面逆コ字形の凸部21
の代わりに、断面が三角状の凸部(または凸条)24が
形成されている。この第5の実施例は前記第2の実施例
と同様の動作を可能とする。
【0033】また、これらの各変形例においても、第1
の実施例と同様に、複数種類のろう材を用いて、複数の
部品を隣接してろう付けすることが可能であることは明
白である。
【0034】本発明による第6の実施例として、複数個
設けられたろう付け部に段差を付けた構造を構成するこ
とができる。この実施例の場合には、ろう付け処理を低
いろう付け部から始めて、順次高いろう付け部について
実行することになる。
【0035】以上本発明による第1〜第6の実施例につ
いて説明されたが、本発明に係るチップキャリアの凹部
または凸部の断面形状は、ここで説明された各実施例に
示された形状に限定されるものではなく、その他にも断
面半だ円形、半五角、半六角等種々の形状が含まれるも
のであることは勿論である。
【0036】
【発明の効果】本発明は以上の如く構成され、作用する
ものであり、本発明によれば、以下に示す諸効果が得ら
れる。
【0037】第1の効果は、半導体チップ、単板コンデ
ンサ等の複数の部品を異なるろう材でろう付けする際
に、異種のろう材が互いに混ざり合わないということで
ある。これにより、安全なろう付けを行うことができる
ようになる。
【0038】その理由は、チップキャリアに凹部または
凸部を設け、ろう材が別のろう付け部に流れ出すのを防
止するような構造を有しているからである。
【0039】第2の効果は、第1の効果を得るに際し、
部品点数や組立作業工程が増加しないということであ
る。これにより、従来と変わらない作業性を得ることが
できる。
【0040】その理由は、本発明に係るチップキャリア
が、1つの部品のみから構成されるからである。
【図面の簡単な説明】
【図1】本発明に係るチップキャリアの第1の実施例の
外観を示す斜視図である。
【図2】本発明に係るチップキャリアの第2の実施例の
外観を示す斜視図である。
【図3】本発明に係るチップキャリアの第1の実施例の
動作を示す斜視図である。
【図4】本発明による第3の実施例を示す斜視図であ
る。
【図5】本発明による第4の実施例を示す斜視図であ
る。
【図6】本発明による第5の実施例を示す斜視図であ
る。
【図7】従来技術のチップキャリアを示す外観図であ
る。
【符号の説明】
1…導体 2、22、23…凹部 21、24…凸部 3…チップキャリア 4、5…ろう付け部 10、11…部品 12、13…ろう材 30…導体ブロック 31…ろう付け部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 異種のろう材を複数用いても複数の各ろ
    う付け部に異種のろう材が融合することなく複数の部品
    を隣接して安定にろう付けすることができる異種ろう材
    融合阻止構造を有することを特徴としたチップキャリ
    ア。
  2. 【請求項2】 部品に設けられた複数個の各ろう付け部
    の間に前記異種ろう材融合阻止構造を有することを更に
    特徴とする請求項1に記載のチップキャリア。
  3. 【請求項3】 部品点数が一点のみで構成されることを
    更に特徴とする請求項1に記載のチップキャリア。
  4. 【請求項4】 前記異種ろう材融合阻止構造を、複数形
    成された各ろう付け部の間に設けられた凹部により形成
    したことを更に特徴とする請求項1に記載のチップキャ
    リア。
  5. 【請求項5】 前記異種ろう材融合阻止構造を、複数形
    成された各ろう付け部の間に設けられた凸部により形成
    したことを更に特徴とする請求項1に記載のチップキャ
    リア。
  6. 【請求項6】 前記異種ろう材融合阻止構造を、複数の
    各ろう付け部に段差を付けることにより形成したことを
    更に特徴とする請求項1に記載のチップキャリア。
JP165096A 1996-01-09 1996-01-09 チップキャリア Expired - Fee Related JP2814973B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP165096A JP2814973B2 (ja) 1996-01-09 1996-01-09 チップキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP165096A JP2814973B2 (ja) 1996-01-09 1996-01-09 チップキャリア

Publications (2)

Publication Number Publication Date
JPH09191061A true JPH09191061A (ja) 1997-07-22
JP2814973B2 JP2814973B2 (ja) 1998-10-27

Family

ID=11507402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP165096A Expired - Fee Related JP2814973B2 (ja) 1996-01-09 1996-01-09 チップキャリア

Country Status (1)

Country Link
JP (1) JP2814973B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008113402A (ja) * 2006-05-09 2008-05-15 Mitsubishi Electric Corp 増幅器
JP2011233977A (ja) * 2010-04-23 2011-11-17 Daishinku Corp 圧電発振器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497614B (zh) * 2012-06-29 2015-08-21 Universal Scient Ind Shanghai 組裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418778U (ja) * 1987-07-23 1989-01-30
JPH02132850A (ja) * 1988-11-12 1990-05-22 Nec Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418778U (ja) * 1987-07-23 1989-01-30
JPH02132850A (ja) * 1988-11-12 1990-05-22 Nec Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008113402A (ja) * 2006-05-09 2008-05-15 Mitsubishi Electric Corp 増幅器
JP2011233977A (ja) * 2010-04-23 2011-11-17 Daishinku Corp 圧電発振器

Also Published As

Publication number Publication date
JP2814973B2 (ja) 1998-10-27

Similar Documents

Publication Publication Date Title
KR100523330B1 (ko) Smd 및 nsmd 복합형 솔더볼 랜드 구조를 가지는bga 반도체 패키지
JPH098332A (ja) モノリシックアセンブリ
JP2814973B2 (ja) チップキャリア
JPS6335099B2 (ja)
US6005294A (en) Method of arranging alignment marks
EP0831585A2 (en) 1-Port type surface acoustic wave device
JPH0537271A (ja) チツプ部品の電極形成方法
JP2008091758A (ja) 半導体装置およびその製造方法
KR20030091231A (ko) 핀 구조의 터미널을 갖는 전력용 반도체 모듈
KR100267517B1 (ko) 반도체 장치에서 내부 단자를 전극에 접합시키는 구조
JPH0329388A (ja) 電子部品装置
JPS60234335A (ja) 半導体装置
JPH0529520A (ja) リードフレームとその製造方法
JPS62214647A (ja) マイクロ波半導体装置
JPH03152966A (ja) 半導体装置用リードフレーム
JP2001319715A (ja) 表面実装用電子部品及び回路基板の電極
JPS61287244A (ja) 半導体素子
JPH098441A (ja) 半導体装置
JP2005197416A (ja) 半導体装置およびトリミング装置
GB2276981A (en) Integrated circuits
JPH07335679A (ja) アルミポストのはんだ付け構造
JP2000022082A (ja) 容量素子内蔵半導体装置および入力端子容量調整方法
JPH02230790A (ja) セラミックス回路基板の製造方法
JPH0992677A (ja) 半導体装置
JPH11145330A (ja) 回路基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070814

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100814

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110814

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110814

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees