JPH0918875A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】国際動画像符号化復号化方式に準拠して画像デ
ータを処理するデータ処理装置の回路規模を縮小する。 【構成】絶対値入力ＤＩ［１７：０］および符号入力Ｓ
Ｉを入力とし、０検出回路１０１と、インバータ１０２
および１０３と、２入力論理積１０４と、デクリメンタ
１０５と、排他的論理和１０６と、最上位ビットの符号
を付加する出力手段１−１と、絶対値の最下位ビットの
変換データとして０検出回路１０１の出力に対応した信
号を出力し絶対値の下位２ビット目から最上位ビットま
での変換データとして排他的論理和１０６の対応するビ
ット出力を出力する出力手段１−２とから構成され、２
の補数表現での符号依存による偶数から奇数への０方向
丸め変換出力ＤＯ［１８：０］を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ処理装置に関し、
特に動画像データを処理するデータ処理装置に関する。

【０００２】

【従来の技術】動画像データを処理する方式として、国
際動画像符号化復号化方式がある。たとえば、図２およ
び図３は、国際動画像符号化復号化方式の符号化装置お
よび復号化装置の１例をそれぞれ示すブロック図であ
る。

【０００３】図２および図３を参照すると、符号化装置
および復号化装置の両方に逆ＤＣＴ回路が存在する。符
号化装置で逆ＤＣＴ回路が必要な理由は、動き補償予測
に用いる参照画像を、量子化、逆量子化、逆ＤＣＴの処
理を経て復号化しているからである。復号化装置では逆
量子化した後、逆ＤＣＴと動き補償で画像を復号化す
る。符号化装置と復号化装置それぞれの逆ＤＣＴの演算
方法によっては、符号化装置内で復号化した画像と復号
化装置の出力となる画像が異なり、誤りが蓄積してしま
う。これを逆ＤＣＴミスマッチという。国際標準規格で
あるＨ．２６１やＭＰＥＧ１では、全てのＤＣＴ係数を
ゼロに近づける方向で奇数化して、逆ＤＣＴミスマッチ
を解決している。

【０００４】図４は、これらのデータ処理装置における
逆量子化回路の詳細構成を示すブロック図である。

【０００５】図４を参照すると、この逆量子化回路に
は、乗算回路が用いられ、その次段にＤＣＴミスマッチ
を解決するための偶数から奇数への０方向丸め変換回路
が付加され、その次段にはオーバフローを防止するため
のリミッタが付加されており、最終段に逆量子化された
データかもしくは変換しないデータかを選択するマルチ
プレクサが備えられている。復号化の場合、可変長復号
化での計算を簡便に、ハードウェア量を少なくするため
に絶対値での処理を行う。それに対して逆ＤＣＴでは２
の補数表現にて演算しなければならないため、符号付き
絶対値表現を２の補数表現に変換する処理も必要とな
る。従って、符号依存による偶数から奇数への０方向丸
め変換処理が必要となる。

【０００６】図５は、従来のデータ処理装置における符
号依存による偶数から奇数への０方向丸め変換回路を示
す回路図である。

【０００７】図５を参照すると、この変換回路は、絶対
値入力ＤＩ［１７：０］および符号入力ＳＩを入力と
し、偶奇丸め変換部５−１と、２の補数演算部５−２
と、この２の補数演算部５−２の出力に最上位ビットの
符号を付加する出力手段５−３とから大きく構成され、
２の補数表現での符号依存による偶数から奇数への０方
向丸め変換出力ＤＯ［１８：０］を出力する。

【０００８】偶奇丸め変換部５−１は、絶対値を偶数か
ら奇数へ変換、つまり０以外の偶数の場合は−１し奇数
および０の場合はそのまま出力する回路であり、２の補
数演算部５−２は、符号が正の場合５−１の出力をその
まま出力し、負の場合２の補数演算を行う回路である。

【０００９】さらに、説明を続けると、偶奇丸め変換部
５−１は、入力（ＤＩ［１７：０］）が０の場合のみ
“１”を出力する０検出回路５０１と、インバータ５０
２，５０３と、２入力論理積５０４と、制御信号（５０
４の出力）が“１”の場合入力値をデクリメントし制御
信号が“０”の場合入力値をそのまま出力する（以下ス
ルーと呼ぶ）制御信号付きデクリメンタ５０５から構成
され、２の補数演算部５−２は、排他的論理和５０６
と、制御信号（ＳＩ）が“１”の場合入力値をインクリ
メントし制御信号が“０”の場合スルーする制御信号付
きインクリメンタ５０７とから構成されている。

【００１０】次に、図５を参照し動作の詳細を説明す
る。まず、偶奇丸め変換部５−１について説明する。

【００１１】ＤＩ［１７：０］が奇数の場合、ＤＩ
［０］は“１”となり、インバータ５０３の出力は
“０”となる。２入力論理積５０４の出力は“０”とな
るため、デクリメンタ５０５にてＤＩ［１７：０］はス
ルーされる。

【００１２】ＤＩ［１７：０］が０以外の偶数の場合、
ＤＩ［０］は“０”となりインバータ５０３の出力は
“１”となる。また、０検出回路５０１の出力は“０”
となり、インバータ５０２の出力は“１”となる。２入
力論理積５０４の出力は“１”となるため、デクリメン
タ５０５にてＤＩ［１７：０］はデクリメントされる。
つまり、０方向に１丸められ奇数となる。

【００１３】ＤＩ［１７：０］が０の場合、０検出回路
５０１の出力は“１”となり、インバータ５０２の出力
は“０”となる。２入力論理積５０４の出力は“０”と
なるため、デクリメンタ５０５にてＤＩ［１７：０］は
スルーされる。

【００１４】次に、２の補数演算部５−２について説明
する。

【００１５】符号入力ＳＩが正の場合、値は“０”とな
り、排他的論理和５０６は他方の入力を反転することな
くそのまま出力し、インクリメンタ５０７もスルーす
る。つまり、結果的にはデータの変換は行わない。

【００１６】符号入力ＳＩが負の場合、値は“１”とな
り、排他的論理和５０６は他方の入力を反転させ、イン
クリメンタ５０７にてインクリメントされるため結果的
に２の補数が取られることになる。

【００１７】以上の説明で解るように、絶対値入力ＤＩ
［１７：０］が偶数であり且つ符号入力ＳＩが正の数つ
まり“０”である場合、偶奇丸め変換部５−１でデクリ
メントされ２の補数演算部５−２でスルーされるため、
０方向に１丸められる。

【００１８】絶対値入力ＤＩ［１７：０］が奇数であり
且つ符号入力ＳＩが正の数つまり“０”である場合、偶
奇変換部５−１ではスルーされ２の補数演算部５−２で
もスルーされるため、出力値は入力値と同じである。

【００１９】絶対値入力ＤＩ［１７：０］が偶数であり
且つ符号入力ＳＩが負の数つまり“１”である場合、偶
奇変換部５−１でデクリメントされ２の補数演算部５−
２で２の補数が取られ最上位ビットが“１”となるた
め、０方向に１丸められる。

【００２０】絶対値入力ＤＩ［１７：０］が奇数であり
且つ符号入力ＳＩが負の数つまり“１”出ある場合、偶
奇変換部５−１ではスルーされ２の補数演算部５−２で
２の補数が取られるため、符号反転のみされる。

【００２１】絶対値入力ＤＩ［１７：０］が０であり且
つ符号入力ＳＩが“０”である場合、偶奇変換部５−１
ではスルーされ２の補数演算部５−２でもスルーされる
ため、出力値は０となる。

【００２２】以上をまとめると、表１のようになる。

【００２３】

【００２４】

【発明が解決しようとする課題】上述した従来のデータ
処理装置における符号依存による偶数から奇数への０方
向丸め変換回路は、インクリメンタとデクリメンタを持
っているため回路規模が大きいという問題を有してい
た。

【００２５】したがって、本発明の目的は、国際動画像
符号化復号化方式に準拠して画像データを処理するデー
タ処理装置の回路規模を縮小することにある。

【００２６】

【課題を解決するための手段】そのため、本発明による
データ処理装置は、国際動画像符号化復号化方式に準拠
し、動画像を符号ビットおよび絶対値により表現したデ
ータを偶数から奇数へゼロ方向に丸め変換し、２の補数
表現で出力するデータ変換手段を有するデータ処理装置
において、前記データ変換手段は、前記データの絶対値
のゼロ値を検出するゼロ検出手段と、前記データが偶数
であるとき前記絶対値をデクリメントするデクリメント
手段と、前記データが負数であるとき前記デクリメント
手段の出力をビット反転し出力する排他的論理和手段
と、前記絶対値の最下位ビットの変換データとして前記
ゼロ検出手段の出力に対応した信号を出力し前記絶対値
の下位２ビット目から最上位ビットまでの変換データと
して前記排他的論理和手段の対応するビット出力を出力
する出力手段とを備えている。

【００２７】また、前記出力手段は、前記データの絶対
値のゼロ値を検出したとき、前記絶対値の変換データと
してゼロ値を出力する。

【００２８】前記データ変換手段の入出力をまとめる
と、表２のようになる。

【００２９】

【００３０】さらに、前記データ変換手段の構成につい
て、詳細説明を続ける。

【００３１】本発明のデータ処理装置における符号依存
による偶数から奇数への０方向丸め変換回路は、符号反
転をビット反転した後＋１する方法から、−１した後ビ
ット反転する方法に変えることにより、表２に示す真理
値表に基づいた回路構成となっている。

【００３２】表１との大きな違いは負の偶数の場合であ
り、従来−１と＋１の両方で行っていたものを−２する
ことで実現している。−２するということは１ビットめ
以上を−１することに等しく、つまりデクリメンタ１個
で符号依存による偶数から奇数への０方向丸めを行える
ということになる。つまり入力データを最下位ビットと
それ以外のビットに分割して演算すればよい。最下位ビ
ットとそれ以外のビットに分割した場合の式を表３に示
す。なお、“｛ ， ， ｝”はビットの連結を意味す
る。

【００３３】

【００３４】各々について説明すると、まず、符号入力
ＳＩが正（０）であり且つデータＤＩが０以外の偶数で
あるとき、必ずボローが発生するためビット１７〜１の
データＤＩ［１７：１］は−１されて出力される。その
とき最下位ビットは必ず“１”となる。

【００３５】符号入力ＳＩが正（０）であり且つデータ
ＤＩが奇数であるとき、入力データがそのまま出力され
るためビット１７〜１のデータＤＩ［１７：１］はその
まま出力され、最下位ビットは必ず“１”となる。

【００３６】符号入力ＳＩが負（１）であり且つデータ
ＤＩが０以外の偶数であるとき、−２して反転するた
め、ビット１７〜１のデータＤＩ［１７：１］を−１
し、さらに反転出力し、最下位ビットを“１”にする。

【００３７】符号入力ＳＩが負（１）であり且つデータ
ＤＩが奇数であるとき、最下位ビットが“１”のため、
入力データを−１しても、ビット１７〜１のデータＤＩ
［１７：１］は影響を受けないのでそのまま反転のみさ
れて出力され、最下位ビットは１−１（＝０）の反転で
“１”が出力される。

【００３８】データＤＩが０であるとき、最下位ビット
には“０”を出力し、ビット１７〜１のデータＤＩ［１
７：１］をそのまま出力する。

【００３９】符号ビットである最上位ビットＤＯ［１
８］としては、最後に、上述の各出力にそれぞれに符号
入力ＳＩを付加すればよい。

【００４０】

【実施例】次に、本発明について図面を参照して説明す
る。

【００４１】図１は、本発明のデータ処理装置における
符号依存による偶数から奇数への０方向丸め変換回路の
１実施例を示す回路図である。

【００４２】図１を参照すると、この変換回路は、絶対
値入力ＤＩ［１７：０］および符号入力ＳＩを入力と
し、０検出回路１０１と、インバータ１０２および１０
３と、２入力論理積１０４と、デクリメンタ１０５と、
排他的論理和１０６と、最上位ビットの符号を付加する
出力手段１−１と、絶対値の最下位ビットの変換データ
として０検出回路１０１の出力に対応した信号を出力し
絶対値の下位２ビット目から最上位ビットまでの変換デ
ータとして排他的論理和１０６の対応するビット出力を
出力する出力手段１−２とから構成され、２の補数表現
での符号依存による偶数から奇数への０方向丸め変換出
力ＤＯ［１８：０］を出力する。

【００４３】さらに、説明を続けると、０検出回路１０
１は、絶対値入力（ＤＩ［１７：０］）が０の場合のみ
“１”を出力する。この出力は、インバータ１０２によ
って反転され出力ＤＯ［１８：０］のビット０を出力す
る出力手段に接続されている。従って、出力ＤＯ［１
８：０］のビット０には、入力ＤＩ［１７：０］が０の
場合のみ０であり、それ以外の場合には“１”を出力す
る回路構成となっている。これは、表３の真理値表のＤ
Ｏ［１８：０］の最下位ビット（ＤＯ［０］）と一致す
る。

【００４４】デクリメンタ１０５は制御信号付きデクリ
メンタである。入力ＤＩ［１７：０］が０の場合は、０
検出回路１０１の出力は“１”となり、インバータ１０
２の出力は“０”となるため、２入力論理積１０４の出
力は“０”となり、デクリメンタ１０５の制御信号は
“０”となるため、デクリメンタ１０５の入力データで
あるＤＩ［１７：１］（オール０）はスルーされる。

【００４５】入力ＤＩ［１７：０］が奇数の場合は、Ｄ
Ｉ［０］は“１”となるためインバータ１０３の入力は
“１”で出力は“０”となり、２入力論理積１０４の出
力は“０”となり、デクリメンタ１０５の制御信号は
“０”となるため、デクリメンタ１０５の入力データＤ
Ｉ［１７：１］はスルーされる。

【００４６】入力ＤＩ［１７：０］が０以外の偶数の場
合は、０検出回路１０１の出力は“０”となり、インバ
ータ１０２の出力は“１”となる。またＤＩ［０］は
“０”となるためインバータ１０３の入力は“０”で出
力は“１”となるため、２入力論理積１０４の出力は
“１”となり、デクリメンタ１０５の制御信号は“１”
となるため、デクリメンタ１０５の入力データＤＩ［１
７：１］はデクリメントされる。

【００４７】排他的論理和１０６は、デクリメンタ１０
５の出力と符号入力ＳＩとを入力信号としている。符号
入力ＳＩが正（０）のときはデクリメンタ１０５の出力
をスルーし、符号入力ＳＩが負（１）のときはデクリメ
ンタ１０５の出力を反転させる。

【００４８】したがって、排他的論理和１０６の出力
は、符号入力ＳＩが正（０）であり且つ絶対値入力ＤＩ
［１７：０］が０以外の偶数であるとき入力ＤＩ［１
７：１］を−１した値となり、符号入力ＳＩが正（０）
であり且つ絶対値入力ＤＩ［１７：０］が奇数であると
き入力ＤＩ［１７：１］そのものとなり、符号入力ＳＩ
が負（１）であり且つ絶対値入力ＤＩ［１７：０］が０
以外の偶数であるとき入力ＤＩ［１７：１］を−１した
後ビット反転した値となり、符号入力ＳＩが負（１）で
あり且つ絶対値入力ＤＩ［１７：０］が奇数であるとき
入力ＤＩ［１７：１］をビット反転した値となり、符号
入力ＳＩが正（０）であり且つ絶対値入力ＤＩ［１７：
０］が０であるとき入力ＤＩ［１７：１］そのものとな
る。

【００４９】これは、表３の真理値表の出力ＤＯ［１
８：０］の中位ビットＤＯ［１７：１］と一致する。

【００５０】出力ＤＯ［１８］には符号入力ＳＩそのも
のが出力される構成となっているため表３の真理値表の
出力ＤＯ［１８：０］の最上位ビットＤＯ［１８］と一
致する。

【００５１】

【発明の効果】以上説明したように、本発明のデータ処
理装置における符号依存による偶数から奇数への０方向
丸め変換回路は、演算回路としてのデクリメンタを１つ
のみにて構成することが可能ななめ、回路規模を大幅に
縮小できる効果がある。

【００５２】具体的には、従来の手法にてＣＭＯＳ回路
を設計する場合、１８ビットのデクリメンタが２５２Ｔ
ｒｓ、１８ビットのインクリメンタが２５２Ｔｒｓ、１
８ビットの０検出器が４６Ｔｒｓ、１８ビットの排他的
論理和が１０８Ｔｒｓ、その他が４Ｔｒｓ、合計６６２
Ｔｒｓの設計が必要であった。それに対し、本発明の回
路は、１７ビットのデクリメンタが２３８Ｔｒｓ、１８
ビットの０検出器が４６Ｔｒｓ、１７ビットの排他的論
理和が１０２Ｔｒｓ、その他が４Ｔｒｓ、合計３９０Ｔ
ｒｓの設計で済むため、４０％以上縮小できる効果があ
る。

【図面の簡単な説明】

【図１】本発明のデータ処理装置における０方向丸め変
換回路の１実施例を示す回路図である。

【図２】典型的な動画像符号化装置を示すブロック図で
ある。

【図３】典型的な動画像復号化装置を示すブロック図で
ある。

【図４】図２および図３における逆量子化回路の詳細構
成を示すブロック図である。

【図５】従来のデータ処理装置における０方向丸め変換
回路の１例を示す回路図である。

【符号の説明】

１０１，５０１ ０検出器 １０２，１０３，５０２，５０３ インバータ １０４，５０４ ２入力論理積 １０５，５０５ デクリメンタ １０６，５０６ 排他的論理和 １−１，１−２，５−３ 出力手段 ２０１ 離散余弦変換（ＤＣＴ）回路 ２０２ 量子化回路 ２０３，３０２ 逆量子化回路 ２０４，３０３ 逆離散余弦変換（ＤＣＴ）回路 ２０５，３０５ フレーム・メモリ ２０６，３０４ 動き補償回路 ２０７ 動きベクトル検出回路 ２０８，３０６ 加算部 ２０９ 減算部 ２１０ 可変長符号化回路 ３０１ 可変長復号化回路 ４０１ 乗算回路 ４０２ 符号依存による偶数から奇数への０方向丸め
変換回路 ４０３ リミッタ回路 ４０４ ２入力マルチプレクサ ５０７ インクリメンタ ５−１ 偶数から奇数への０方向丸め変換部 ５−２ ２の補数演算部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 国際動画像符号化復号化方式に準拠して
   符号ビットおよび絶対値により表現された画像データを
   偶数から奇数へゼロ方向に丸め変換し、２の補数表現で
   出力するデータ変換手段を有するデータ処理装置におい
   て、 前記データ変換手段は、前記データの絶対値のゼロ値を
   検出するゼロ検出手段と、前記データが偶数であるとき
   前記絶対値をデクリメントするデクリメント手段と、前
   記データが負数であるとき前記デクリメント手段の出力
   をビット反転し出力する排他的論理和手段と、前記絶対
   値の最下位ビットの変換データとして前記ゼロ検出手段
   の出力に対応した信号を出力し前記絶対値の下位２ビッ
   ト目から最上位ビットまでの変換データとして前記排他
   的論理和手段の対応するビット出力を出力する出力手段
   とを備えることを特徴とするデータ処理装置。
2. 【請求項２】 前記出力手段は、前記データの絶対値の
   ゼロ値を検出したとき、前記絶対値の変換データとして
   ゼロ値を出力する、請求項１記載のデータ処理装置。