JPH09185588A - 無線装置内における通信方法 - Google Patents

無線装置内における通信方法

Info

Publication number
JPH09185588A
JPH09185588A JP8186587A JP18658796A JPH09185588A JP H09185588 A JPH09185588 A JP H09185588A JP 8186587 A JP8186587 A JP 8186587A JP 18658796 A JP18658796 A JP 18658796A JP H09185588 A JPH09185588 A JP H09185588A
Authority
JP
Japan
Prior art keywords
processor
control
core processor
core
wireless device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8186587A
Other languages
English (en)
Inventor
Paul F Smith
フイールデイング スミス,ポール
Eric R Schorman
リード スコーマン,エリック
Timothy M Burke
マーク バーク,テイモシー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24750387&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH09185588(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH09185588A publication Critical patent/JPH09185588A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q9/00Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W88/00Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02Terminal devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Transceivers (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 信頼性の高い、内部的にアドレス指定可能な
レジスタを有し、内部的に直列バス接続を行う移動無線
機のアーキテクチャーを提供する。 【構成】 内部の状態を決定又は変更するアドレス指定
可能なレジスタを有するローカルプロセッサ110、ロ
ーカルプロセッサを相互接続してアドレス指定可能なレ
ジスタ間の通信を行う直列バス230、及び情報をアド
レス指定可能なレジスタへ送信するか、又はこのレジス
タから受信するための通信プロトコルとを含み、無線機
の部分の状態は情報をアドレス指定可能なレジスタから
受信するか、又はレジスタへ各々送信して決定又は変更
される無線装置100が提供される。通信プロトコル
は、アドレス、命令コード、任意のデータ、及び誤り検
出を行う情報パケットを更に含む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は無線機の構造設計に関
し、更に具体的に云うと、双方向移動無線機の構造設計
に関する。特に、論理的な人間工学的システム制御及び
オペレータ確認フィードバックを備えた、信頼性の高
い、内部的にアドレス指定可能なレジスタを有し、内部
的に直列バス接続を行う移動無線機アーキテクチャーを
与える無線装置内における通信方法に関する。
【0002】
【発明の背景】本発明に対する必要性は、従来の全く柔
軟性がないアーキテクチャーによって構成された無線機
構造の問題点と、従来の無線機の周辺装置部品間の複雑
で信頼性の低いケーブル相互接続と、及び設計目標とす
べき人間工学の一般的な欠除とから生じている。
【0003】現在の移動無線機の製品はサブシステム制
御オプションの周辺において設計されており、各オプシ
ョンは機能的には互いに独立しているが、コマンド及び
制御については他のオプションと強い相互依存性を有す
る。従って、高度の相互依存性のために、個々のサブシ
ステムを設計する以前に予め無線装置全体を考えなけれ
ばならなかった。典型的には、1個又は2個の主要シス
テム部品が他のサブシステムのためのコマンド及び制御
オーバヘッドのすべてを調整する責任を持っていた。無
線機構造は無線装置の設計開始時に考えられたハードウ
エア、コマンド及び制御構成によって制約を受けてい
た。その後の無線装置のサブシステムは、基本的な構造
が既に形を与えられていたために調整が困難であった。
従って、従来の無線装置はひとたびあるアーキテクチャ
ーによって構成されると、新たなサブシステムの増設、
特徴及び性能向上策を有効に統合することができなかっ
た。
【0004】更に、現在の移動無線機はしばしば制御ヘ
ッドパッケージ内にのみ排他的に配置されるオプション
としてのサブシステム間のかなり複雑な相互ケーブル接
続を必要とする。無線機と制御ヘッド間のケーブル接続
はまた複雑で高価であり、かつ信頼性が低い。個々のス
イッチ、制御装置又は表示装置の各々は制御すべきサブ
システム又はオプションに対して別々にハード配線され
ていた。移動無線機は全体構成としては典型的に鳥の巣
状のケーブル接続を有する。例えば、全体的なオプショ
ン能力を発揮するために35コンダクタケーブルが典型
的に使用されている。従って、移動無線機をフィールド
で使用した場合に実地に出会う問題点の多くは制御ヘッ
ドシステムの誤ったケーブル接続及び関連するコネクタ
に原因があった。
【0005】その他の従来の移動無線機では制御ヘッド
と基本的な無線機との間の従来の並列リンクを直列リン
ク構成としている。更に別の移動無線機では米国特許第
4,481,670号明細書,米国特許第 4,590,473号明細書に
記載されているように無線周波数リンク(接続)に関し
て移動無線装置全体をアドレス指定可能なレジスタを有
するものとした。しかしながら、完全に新しい無線装置
のアーキテクチャーを構成するために内部直列バスによ
りすべてのサブシステムを相互接続し、すべての装置を
内部においてアドレス指定可能なレジスタを有する構成
としたものは1つもなかった。
【0006】現在の制御ヘッドパッケージは、1つ以上
のサブシステムオプションを構成する場合には、物理的
に大きなものとなり、電源及び一般的インタフェースの
ための回路が冗長なものを必要とすることがしばしばあ
る。
【0007】多数の一般的に暗号によって識別するスイ
ッチ、電力を消費し暗号によって識別する表示装置、及
び誤りの又は存在しないオペレータフィードバック及び
確認作業のためにヒューマンインタフェースが欠如して
いる。
【0008】無線機が様々な通信環境内において動作し
うるように選択するモード選択システム及び精巧なデー
タ制御システムによって、従来の無線機は柔軟性がな
く、紛らわしく、複雑な方法の故に、機能的能力が著し
く制限されている。
【0009】ここに提案されている構造はこれらの問題
点の多くを除去し、サブシステムインタフェース構成を
用いて将来の拡張方法を提供している。更に、提示され
る概念はダッシュマウント、トランクマウントおよび遠
隔制御移動無線装置等にも同様に適用可能である。
【0010】本発明は "スマートな" 周辺無線機サブシ
ステムを備えた基本無線機構造において内部的にアドレ
ス指定可能なレジスタを有し、かつ内部的に直列バス接
続を行なうことによって本質的に柔軟性及び拡張性を可
能にすることによって問題点を解決している。
【0011】本発明は論理的な人間工学的制御およびオ
ペレータ確認フィードバックを備えた信頼性の高い、内
部的にアドレス指定可能なレジスタを有し、内部的に直
列バス接続を行なう移動無線機アーキテクチャーを備え
ることによって、先行技術よりも優れたこの分野におけ
る著しい進歩を提示するものである。
【0012】
【発明が解決しようとする課題】本発明の目的は、論理
的な人間工学的制御及びオペレータ確認フィードバック
を備えた信頼性の高い、内部的にアドレス指定可能なレ
ジスタを有し、内部的に直列バス接続を行う移動無線機
アーキテクチャーを与える無線装置内における通信方法
を提供することである。
【0013】本発明のもう1つの目的は、柔軟性の高い
無線機構造を与える無線装置内における通信方法を提供
することである。
【0014】本発明のもう1つの目的は、様々な無線機
サブシステム間にコマンド及び制御処理を分散して、そ
れらのサブシステムに対してより高度の柔軟性と自律性
とを与える無線装置内における通信方法を提供すること
である。
【0015】本発明の更にもう1つの目的は、無線機周
辺装置部品間に簡単な信頼性の高いケーブル接続を与え
る無線装置内における通信方法を提供することである。
【0016】本発明の更にもう1つの目的は、各サブシ
ステムのコマンド及び制御に必要なオペレータ入力、出
力及びフィードバックを利用して各機能的サブシステム
と多重化できる“スマート" 制御ヘッドを使用する無線
装置内における通信方法を提供することである。
【0017】本発明のもう1つの目的は、制御ヘッド及
び機能的サブシステムの不必要な冗長性なしに、単一の
移動無線において、複数の様々な無線装置の機能構成及
び性能向上手段を有する無線装置内における通信方法を
提供することである。
【0018】本発明の最後の目的は、論理的な人間工学
的システム制御及びオペレータ確認フィードバックを与
える無線装置内における通信方法を提供することであ
る。
【0019】本発明の究極的目的は、論理的な人間工学
的システム制御及びオペレータ確認フィードバックを備
えた信頼性の高く、内部的にアドレス指定可能なレジス
タを有し、内部的に直列バス接続を行う移動無線機アー
キテクチャーを与える無線装置内における通信方法を提
供することである。
【0020】従って、本発明の構成は下記に示す通りで
ある。即ち、各々コアプロセッサ(400)を有する複
数の独立したコアプロセッサ(400)を有する無線装
置(100)内において、協力して動作する複数のコア
プロセッサ(110,110A−C,120,140,
180,200,400)の内の少なくとも1つのコア
プロセッサに対して情報を通信する方法であって、
(a)受信したパラメータデータに依存した状態決定用
或いは変更用の一組のアドレス指定可能なレジスタ(2
10)を有する前記複数のコアプロセッサ(110,1
10A−C,120,140,180,200,40
0)の内の任意のコアプロセッサにおいて情報パケット
(310)を発生する工程と、(b)直列バス(23
0)を介して前記複数のコアプロセッサ(110,11
0A−C,120,140,180,200,400)
の内の少なくとも1つのコアプロセッサに対して前記情
報パケット(310)を送信する工程と、(c)前記少
なくとも1つのコアプロセッサにおいて、前記直列バス
(230)から前記情報パケットをシリアルに受信し、
命令コード及びアーギュメントによって指定された命令
を実行する工程とからなり、前記複数のコアプロセッサ
(110,110A−C,120,140,180,2
00,400)の状態は各々前記一組のアドレス指定可
能なレジスタ(210)に対して情報を通信することに
よって決定或いは変更されることを特徴とする無線装置
内における通信方法としての構成を有する。
【0021】或いはまた、前記コアプロセッサ(11
0,110A−C,120,140,180,200,
400)は所定のアドレスを有し、かつ前記情報パケッ
ト(310)を発生する工程及び前記命令を実行する工
程は各々、別のコアプロセッサに対応するアドレスを更
に有する情報パケット(310)を発生する工程と、前
記アドレスが前記情報パケット(310)を受信するコ
アプロセッサの所定のアドレスに対応する時、前記命令
を実行する工程とを更に含むことを特徴とする無線装置
内における通信方法としての構成を有する。
【0022】或いはまた、前記情報パケット(310)
を発生する工程及び前記命令を実行する工程は各々、レ
ジスタのアドレスを更に有する情報パケット(310)
を発生する工程と、前記アドレスが、前記情報パケット
(310)を受信するコアプロセッサの一組のアドレス
指定可能なレジスタ内において定められた特定のレジス
タのアドレスに対応する時、前記アドレス指定されたレ
ジスタとともに前記命令を実行する工程とを更に含むこ
とを特徴とする無線装置内における通信方法としての構
成を有する。
【0023】このように、論理的な人間工学的制御及び
オペレータ確認フィードバックを備えた信頼性の高い、
内部的にアドレス指定可能なレジスタを有し、内部的に
直列バス接続を行う移動無線機アーキテクチャーによる
無線装置内における通信方法が提供されている。
【0024】
【発明の概要】本発明は無線装置内における通信方法に
関する。本発明によると、内部の状態を決定又は変更す
るアドレス指定可能なレジスタ(240)を有するロー
カルプロセッサ(110)と、ローカルプロセッサ(1
10)を相互接続してアドレス指定可能なレジスタ(2
40) 間の通信を行う直列バス(230)と、情報を前
記アドレス指定可能なレジスタ(240)へ送信する
か、又は前記アドレス指定可能なレジスタ(240) か
ら受信するための通信プロトコル (第3図及び第10
図) とを含み、無線機の部分の状態は情報を前記アドレ
ス指定可能なレジスタ(240)から受信するか、又は
前記アドレス指定可能なレジスタ(240)へ各々送信
することによって決定又は変更される無線装置(10
0)が提供されている。通信プロトコル (第3図)はア
ドレスと、命令コードと、任意のデータと、及び周期的
冗長度チェックパケットのような誤り検出装置とを有す
る情報パケット(310)を更に含む。命令コードは一
組の基本的な命令コード、即ちリセット、読み取り、書
き込み、ビットセット、ビットクリア、肯定応答及び否
定応答等のコードから選択される。
【0025】
【実施例】一般的レジスタ 第2図に示すように、無線装置の設計に対する一般的な
方法は、コアプロセッサ200を一組のアドレス指定可
能なレジスタ210を含むディジタルマシンとみなすこ
とによって与えられる。次にこの一組のアドレス指定可
能なレジスタ210の内容は、無線周波数送受信装置2
20が実行する命令及び任意の時点における無線周波数
送受信装置220及びコアプロセッサ200の状態を決
定するのに用いることができる。
【0026】無線周波数送受信装置220を制御する一
組のアドレス指定可能なレジスタ210の内容を処理す
るために、小規模な一組の一般的な基本命令が定義され
ている。最も基本的な命令は一組のアドレス指定可能な
レジスタ210の内容を読み取り、又は書き込む (変更
する) ための命令である。これらの初歩的な命令は直列
バス230を介して送信され、データをコアプロセッサ
200の任意のアドレス指定可能なレジスタ240に対
して書き込み、又は読み出し、又は変更し、或いは検査
を行う。無線周波数送受信装置220、コアプロセッサ
200又は将来のシステムを構成しうる異なるコアプロ
セッサ200の様々な組み合わせ (第1図) に対して追
加しうる将来の性能向上手段とは独立に、一組の基本命
令及び送信フォーマットは、すべてのコアプロセッサ2
00に対して同一のままである。
【0027】様々なコアプロセッサ200の機能は一組
のアドレス指定可能なレジスタ210の内容によって制
御され、各々のアドレス指定可能なレジスタ240の内
容は単一の命令によってアドレス指定可能である。従っ
て、同様の基本的な機能の組み合わせ(マクロ)によっ
て新しい主要なコアプロセッサ200又は無線周波数送
受信装置220の機能を並列に実行することができる。
この特徴はコアプロセッサ200における新しいコマン
ドオペレーションコードを実際に実施することなしに、
新しい "コマンド" に対して応答する能力をコアプロセ
ッサ200に与える。一組の基本命令は安定した状態に
とどまっていて、コアプロセッサ200の互換性を向上
させることができる。
【0028】現在及び将来のシステムオプション及びコ
マンド/制御サブシステムを共通に接続して構造的に統
一化された双方向無線装置に統合化する概念的なアーキ
テクチャーが更に第1図に開示され図示されている。
【0029】一般的な説明 パラメータデータ伝送及びシステム制御のために共通の
直列バス230を用いたマルチプロセッサシステムが第
1図に開示されている。各々の主要なシステムオプショ
ン又は機能はローカルプロセッサ110によって、例え
ばコアプロセッサ200とは独立に実行され、直列バス
230上でシステムに対してインタフェースしている。
【0030】いくつかの定義付けされた技術用語が装置
の4つの基本的な構成要素を記載するために使用されて
いる。即ち、コアプロセッサ120,140及び20
0、制御プロセッサ150、ローカルプロセッサ110
及び直列バス230である。最小限の装置としては、コ
アプロセッサ200、制御プロセッサ150及び直列バ
ス230を含む。
【0031】コアプロセッサ200は直接的に無線周波
数送受信装置220(第2図) に対してインタフェース
して、インタフェース250(第2図)を介して特定の
無線機に関係した多くの低レベルのタスクを実行する。
これらのインタフェース250を介する低レベルのタス
クは周波数シンセサイザー130の制御、送信出力パワ
ーレベルの制御、オーディオミューティング、チャネル
走査論理、インタフェース260(第2図)を介する受
信/送信及び送信/受信シーケンスのタイミング制御、
可聴下信号発生及び検出、ハードウエア診断等の低レベ
ルのタスクを含むことがある。
【0032】コアプロセッサ200はまた直列バス23
0にインタフェース270(第2図) を与え、関係した
タスクの各々は直列バス230上において制御プロセッ
サ150又はその他のローカルプロセッサ110に適用
可能となる。
【0033】コアプロセッサ200は単に、無線機イン
タフェースを詳しく規定する様々な"駆動装置" 即ち、
一組のアドレス指定可能なレジスタ210,RAM/R
OM280等 (第2図) を集めたものにすぎない。駆動
装置は制御プロセッサ150又はローカルプロセッサ1
10によって制御又はスケジュールされる。駆動装置へ
のインタフェースはRAM/ROM280の機能を実行
するのに必要なアドレス指定可能なレジスタ240への
入出力パラメータを規定する一組のアドレス指定可能な
レジスタ210の構造的なマップからなる。(第5図及
び第7図参照)
【0034】一例として、コアプロセッサ200の周波
数を変更する駆動装置を考えてみることにする。1つの
コアプロセッサ200は24ビットの情報と、制御及び
タイミング信号及びリフレッシュプロトコルを必要とす
る周波数シンセサイザー130を含む。別の無線機周辺
装置としてのコアプロセッサ120(第8図)は簡単な
素子選択論理を必要とするチャネル素子810を含む。
【0035】第1のコアプロセッサ200用の駆動装置
は独特なものであって、他方の無線機周辺装置としての
コアプロセッサ120用の駆動装置よりも遙かに複雑で
ある。しかしながら、両方の駆動装置は無線装置へのイ
ンタフェースのために "共通の" 標準を含んでいる。即
ち、アドレス指定可能なレジスタ240(第2図) によ
る駆動装置のパラメータは、十分に標準的なものである
から、RAM/ROM280 (第2図) を無線装置10
0内で他の無線機周辺装置としてのコアプロセッサ14
0が使用することもできる。
【0036】コアプロセッサ200は統合化オペレーテ
ィングシステムなしに無線周波数送受信装置220(第
2図)に対してインタフェースするために、できるだけ
簡単な構成にすべきである。制御プロセッサ150又は
ローカルプロセッサ110は無線装置100を制御する
ために必要な論理を提供する。
【0037】制御プロセッサ150、即ちシステム制御
ヘッドは無線装置100に対してヒューマンインタフェ
ースを与え、無線機周辺装置としてのコアプロセッサ1
20,140及び200すべてに対して共通である。そ
の主要機能はデータの表示装置160を制御し、キーボ
ード装置170へのデータ入力を制御し、情報を制御す
ることである。それはまたユーザに対して状態情報を与
えるシステムモニタとして動作する。
【0038】制御プロセッサ150はまた直列バス23
0に対してインタフェースして、標準的方法で、RAM
/ROM280のアクセスを無線装置100内の他のロ
ーカルプロセッサ110に対して与えている。制御素子
として制御プロセッサ150は無線機周辺装置としての
コアプロセッサ120,140及びローカルプロセッサ
110用のオペレーティングシステム論理を提供する。
【0039】周波数情報、IDROM290(第2図)
の装置識別コード、PL/DPLコード、モードリンケ
ージ、走査リスト等の無線装置100のあらゆるパラメ
ータは制御プロセッサ150によってすべてのコアプロ
セッサ200、ローカルプロセッサ110等に与えられ
る。制御プロセッサ150はRAM/ROM280等の
無線装置100の "データベース" を提供し、この情報
を直列バス230を通じて伝送する。このことは不揮発
性コード情報としてのIDROM290(第2図) が必
ずしも制御プロセッサ150内に存在することを意味し
ない。このことはあらゆる関連コード情報が制御プロセ
ッサ150によってIDROM290(第2図) として
与えられるか又は修正されることを意味する。
【0040】一例としてコアプロセッサ200内にはP
L/DPL駆動装置としてのRAM/ROM280が与
えられている。PL及びDPL用のあらゆる可能性のあ
るシードコードのすべての組がコアプロセッサのメモリ
内に固定的にプログラムすることができる。このデータ
ベースを与える駆動装置としてのRAM/ROM280
はコードを必要とする他のローカルプロセッサ110へ
分配する直列バス230によって制御プロセッサ150
に対してアクセス可能である。即ち、ローカルプロセッ
サ110はコードを得るためには制御プロセッサ150
を "通過" する必要がある。制御プロセッサ150はま
たそれ自身のデータベースを与えるRAM/ROM28
0内にパラメータデータを含んでいてもよい。
【0041】制御プロセッサ150内のキーボード装置
170は十分に一般的なものであって簡単なモード制御
装置及び精巧なデータ入力装置に適応することができ
る。様々なレベルの入力モードがキーボード装置170
及び表示装置160を多重に使用することによって利用
できる。簡単なモード制御された装置ではモード選択の
ためにキーボード装置170のキーを1対1対応で (即
ち、いわゆる "ソフト"キー方式) 使用する。
【0042】音量調節及びスケルチのようなアナログ制
御機能はディジタル形式でキーボード装置170によっ
て制御され、コアプロセッサ120,140及び200
によってアナログ形式に変換される。
【0043】表示装置160はオペレータフィードバッ
クを備えたユーザプロンプト論理、即ち、いわゆるメニ
ュー論理及び誤り制御論理を有する文字と数字を組み合
わせたグラフィックスを含む。表示装置160は制御プ
ロセッサ150によって制御され、キーボード装置17
0の入力フィードバックならびに状態及び監視目的のた
めに無線装置100内の他のローカルプロセッサ110
にアクセス可能である。
【0044】ローカルプロセッサ110は無線装置10
0の外部オプション180及び増設を提供する。ディジ
タル音声記憶方式、電話信号方式、多重周波数及び単一
周波数トランク方式等の主要通信機能はすべてローカル
プロセッサ110に具備されている。
【0045】ローカルプロセッサ110はコアプロセッ
サ200のパッケージの内部で内部オプション190
と、或いは外部で外部オプション180と直列バス23
0を介して結合していてもよい。音声装置、検出器及び
変調回路からなる内部オプション190とのインタフェ
ースを必要とするローカルプロセッサ110はコアプロ
セッサ200のパッケージ内に配置されている。しかし
ながら、すべての制御信号及びデータは直列バス230
を介して通信される。
【0046】すべてのローカルプロセッサ110は、そ
れらのプロセッサをすべての無線機製品としてのローカ
ルプロセッサ110,コアプロセッサ120,140及
び200及びオプションサブシステムとしての外部オプ
ション180及び内部オプション190とともに使用で
きるようにする、共通の構成のインタフェースを有す
る。この方式は各々の特定の無線機の構造に対してこれ
らの主要な装置の再設計を不要とするものであり、この
方式は今日一般的に用いられている方式である。この方
式は無線装置100を "I/O (入出力装置) から独立
したもの" にしている。
【0047】直列バス230は無線装置100内のロー
カルプロセッサ110,コアプロセッサ120,14
0,制御プロセッサ150,外部オプション180,内
部オプション190及びコアプロセッサ200からなる
すべてのプロセッサとの物理的インタフェースを与え
る。直列バス230は2線式リンク (信号線及び接地
線)からなり、無線装置100の外部で外部オプション
180と、或いは内部で内部オプション190とバス接
続してもよい。外部的に用いる場合には、ケーブルはツ
イストペア線、音声シールド線又は光ファイバーでもよ
い。このリンクはまた赤外線、超音波又は無線周波数に
よって遠隔操作してもよい。
【0048】第3図に示された通信プロトコルは、ソー
ス及びアドレス指定、制御、データ及び誤り検出コード
を含む同期した情報パケット310の形式の簡単な命令
用として設計されている。
【0049】制御プロセッサ150、コアプロセッサ1
20,140及び200及びローカルプロセッサ110
は、無線装置100にかかるコストを低減するために、
直列バス230によるインタフェースに対して必要とさ
れるすべての信号方式を実行することが望ましい。
【0050】コアプロセッサ 第2図に戻ると、コアプロセッサ200は無線機ハード
ウエアとしての無線周波数送受信装置220及び直列バ
ス230にインタフェースしている。コアプロセッサ2
00は、そのハードウエア構成に根源的な様々な駆動装
置としてのRAM/ROM280を実施することによっ
てインタフェースを与えている。
【0051】制御ドライバ 駆動装置としてのRAM/ROM280は制御プロセッ
サ150及びローカルプロセッサ110が発生させたコ
マンドを "駆動" するのに必要な重要な制御装置を構成
している。この点に関して、駆動装置としてのRAM/
ROM280はグローバルであり、直列バス230を介
して他のすべての装置に対してアクセス可能である。
【0052】各々の駆動装置としてのRAM/ROM2
80は駆動装置が実行する機能に独特な直列バス230
インタフェース仕様を含み、コアプロセッサ120,1
40及び200の間で標準的となっている。一例をあげ
てこの方式を下記に示す。
【0053】無線装置100の現在の受信周波数を選択
するために使用される駆動装置を考える。この例は3つ
の独特な無線機製品とそれらに関連したコアプロセッサ
120,140及び200による3つの周波数選択方法
を使用している。
【0054】第4図を参照すると、第1のコアプロセッ
サ200は、周波数選択のために、24ビットの生デー
タを必要とする周波数シンセサイザー130を含む。デ
ータは4ビットの双方向データバス410及び3ビット
のアドレスバス420を介して並列方式でコアプロセッ
サ400によって提供される。コアプロセッサ400は
周波数シンセサイザーの装置内に含まれるN個からなる
一組のアドレス指定可能なレジスタ210(第2図) の
内の1つのレジスタを選択し、適切なデータをストロー
ブすることによって周波数シンセサイザー130のデー
タを読み取り又は書き込むことができる。
【0055】新しいデータを周波数シンセサイザー13
0に書き込んだ後に、コアプロセッサ400は一組のア
ドレス指定可能なレジスタ210の内容を読み取り、そ
の書き込みを確かめることができる。書き込み動作が成
功すると、コマンドは完全と考えられる。書き込みが成
功しないと、直列バス230を介して誤り状態がコマン
ド発生源に対して報告される。この方式はコアプロセッ
サ400による“リフレッシュ”動作を必要としない。
【0056】第2図に戻ると、第1のコアプロセッサ2
00の現在の受信周波数を選択する駆動装置としてのR
AM/ROM280は、2入力パラメータ及び1出力パ
ラメータを必要とする。アドレス指定可能なレジスタ2
40の入力パラメータは受信周波数名 (即ち、RF−
1, RF−2, RF−5等) 及び命令を発生する装置の
アドレスである。出力パラメータは命令を発生する装置
へ直列バス230を介して戻される、誤り制御コードで
ある。Error−0は成功の動作を示し、Error
−1は誤った書き込み操作を示し、Error−2は不
適当な入力パラメータの選択を示す。
【0057】入力されると、駆動装置としてのRAM/
ROM280は周波数名をとり、IDROM290の周
波数コードプラグ内に記憶された利用可能な受信周波数
とその名前を交互にチェックする。もしもその名前が有
効であれば、駆動装置としてのRAM/ROM280は
IDROM290のコードプラグから24ビットの生デ
ータを得て、受信周波数を変更しようとする。名前が無
効であるならば、駆動装置としてのRAM/ROM28
0は直列バス230を介してError−2パラメータ
を発生する装置としてのアドレス指定可能なレジスタ2
40に信号を与える。
【0058】その後、駆動装置としてのRAM/ROM
280は受信周波数データを周波数シンセサイザー13
0に書き込む手順に移向する。次に、書き込まれたデー
タは確認のために読み出される。書き込みが成功であれ
ば (データが適切にロードされ、周波数シンセサイザー
130はロックされ) 、駆動装置としてのRAM/RO
M280はError−0をパラメータを発生する装置
に信号を与える。書き込みが誤りであると、Error
−1パラメータが信号で与えられる。
【0059】任意の時間に周波数シンセサイザー130
がロックからはずれると、コアプロセッサ400は直列
バス230を介してError−1パラメータを発生す
る最後の装置に信号を与える。
【0060】第1のコアプロセッサ200の受信周波数
選択のための周波数シンセサイザー130のフローチャ
ート図が第5図に示されている。
【0061】第6図に示すコアプロセッサ140もまた
周波数選択のための周波数シンセサイザー130を含
む。第1のコアプロセッサ200と異なり、コアプロセ
ッサ140中の周波数シンセサイザー130は20ビッ
トの生データによる直列ロード動作を要求し、コアプロ
セッサ400が周波数シンセサイザー130の一組のア
ドレス指定可能なレジスタ210の内容を読み取ること
を許さない。信頼性のために、コアプロセッサ400は
周期的に周波数シンセサイザー130の内容をリフレッ
シュしなければならない。
【0062】コアプロセッサ140中のコアプロセッサ
400は第1のコアプロセッサ200について概略を説
明したような標準的な入力及び出力インタフェースを提
供し、周波数シンセサイザー130に対して必要な適当
なタイミング及び制御を提供しなければならない。これ
は適当なシリアル形式へデータ610を取りまとめ、直
列クロックを発生し、開始/停止ビットを発生する等の
動作を含んでいてもよい。
【0063】コアプロセッサ140の現在の受信周波数
を選択するために、駆動装置としてのRAM/ROM2
80は一組のアドレス指定可能なレジスタ210におい
て第1のコアプロセッサ200と同じ入力及び出力パラ
メータ(即ち、入力パラメータとしては周波数名及び発
生する装置のアドレス、出力パラメータとしては誤り制
御コード) を要求する。従って、バス通信プロトコルで
伝送される命令順序及び命令コードはすべてのコアプロ
セッサ120,140及び200に対して同等である。
【0064】更に詳しく云うと、コアプロセッサ140
においては、入力すると、コアプロセッサ400は周波
数名をIDROM290の周波数コードプラグと交互に
チェックし、その名前が無効であれば、誤りを報告す
る。次に、IDROM290の周波数コードプラグから
20ビットの生データを得て、シリアル形式のデータ6
10を適切にフォーマットし、適当なタイミングのアド
レス信号を発生することによって、受信周波数を変えよ
うとする。
【0065】コアプロセッサ140のロードされたデー
タ610はコアプロセッサ400によって読み取られな
いこともありうるため、リフレッシュ動作を周期的に実
行することも必要であり、周波数シンセサイザー130
のロック信号630が到達されない場合に限り、直列バ
ス230を介してError−1の出力パラメータが発
生装置に対して信号で送られる。その他の場合には、E
rror−0コードが直列バス230を介して信号で送
られる。
【0066】コアプロセッサ140用の受信周波数選択
のための周波数シンセサイザー130のフローチャート
図が第7図に示されている。
【0067】第8図に示してあるのは周波数シンセサイ
ザーを含まないコアプロセッサ120である。周波数発
生はチャネル素子810により行われる。現在の受信周
波数は、N個のチャネル素子810の内の1つのチャネ
ル素子をゲーティングするだけで選択される。第9図は
コアプロセッサ120における周波数を変更するための
フローチャート図を示す。
【0068】第1のコアプロセッサ200、第2のコア
プロセッサ140及び第3のコアプロセッサ120の駆
動装置を比較した場合、バスインタフェース仕様は上記
3つの装置とも同じである点に注目すべきである。この
方式はコアプロセッサの "I/O独立性" を与え、無線
装置100内の制御プロセッサ150及びローカルプロ
セッサ110による共通アクセスを可能にする。
【0069】従って、コアプロセッサ120,140及
び200のみが現存のローカルプロセッサ110,制御
プロセッサ150,外部オプション180及び内部オプ
ション190と結合するために新しい各無線機製品用と
して設計する必要がある。
【0070】個別の制御用駆動装置のすべての組み合わ
せは無線装置によって異なり、ここに述べた制御機能に
限定する必要はない。例えば、第1のコアプロセッサ2
00は5つの駆動装置、即ち送信/受信周波数選択、P
L/DPLシードコード選択、オーディオミュートモー
ド選択、送信モード選択及び受信モード選択を含んでも
よい。
【0071】コアプロセッサ140は第1のコアプロセ
ッサ200のすべての駆動装置に加えて例えばチャネル
走査モード選択、走査リスト更新、走査用優先チャネル
選択、走査送信デフォールト周波数選択及び走査割込論
理選択の10個の駆動装置を含んでもよい。
【0072】制御プロセッサ150及びローカルプロセ
ッサ110はすべてのコアプロセッサの駆動装置に適合
するように設計され、どのコアプロセッサが無線装置1
00内に存在するかを認識する能力を有していてもよ
い。更に、バックワード互換性のために、何らかの新し
いコアプロセッサの設計によって以前の設計による駆動
装置 (又は同等の装置) が提供されてもよい。
【0073】コアプロセッサにおいて実施されうる個別
の駆動装置の可能性のある一組は下記の通りである。 受信周波数選択 送信周波数選択 PL/DPL受信コード選択 PL/DPL送信コード選択 オーディオミュートモード選択 PL/DPL送信/受信イネーブル/ディスエーブル オーディオボリュームレベル選択 搬送波スケルチ検出レベル選択 送信出力レベル選択 送信回路イネーブル/ディスエーブル スタンドバイ出力モードイネーブル/ディスエーブル 送信タイムアウト時間選択 変調チャネル選択 診断モードイネーブル/ディスエーブル チャネル走査リスト更新 走査優先サンプル周波数選択 走査モードイネーブル/ディスエーブル 走査割込論理イネーブル/ディスエーブル 走査状態報告イネーブル/ディスエーブル 走査送信デフォールト周波数選択 診断状態報告イネーブル/ディスエーブル 走査サービス論理選択 コードプラグプログラムリスト更新 コードプラグプログラム コードプラグ内容読み取り(リード) システム初期設定 送信/受信状態報告イネーブル/ディスエーブル 公用アドレスモードイネーブル/ディスエーブル マクロコマンドプロセッサ マクロ制御駆動装置
【0074】上述した駆動装置の多くは発生装置への、
又は発生装置からのパラメータデータの転送を必要とす
る。直列バス230の構成によって個々の各駆動装置の
アドレス指定及び実行を可能にする。しかしながら、駆
動装置をアドレスするためには、時間のかかるかなりの
量のデータの転送が必要となる。
【0075】ある特定の処理によって一連の事象の発生
が要求される (即ち、一連の駆動装置は、装置が実行す
るように命令された処理を完了するために動作されなけ
ればならない。)一例として、オペレータがプッシュツ
ートークスイッチを押した結果、無線装置100を受信
モードから送信モードへ切換えることを考える。必要と
される駆動装置は(1)送信周波数選択、(2)送信P
L/DPLコード選択、(3)変調チャネル選択、
(4)送信タイムアウト時間選択、(5)受信モードデ
ィスエーブル、(6)電力出力レベル選択、(7)送信
制御回路イネーブル及びPL/DPLエンコーダイネー
ブルである。
【0076】制御プロセッサ150( 又はローカルプロ
セッサ110)はこの一連の事象を各事象ごとにコアプ
ロセッサへ直列バス230を介して信号を送ることによ
って行うことができる。しかしながら、これは非常に時
間がかかり、制御プロセッサ150に負担をかけること
になる。更に、この一連の事象は各コアプロセッサごと
に異なることがあり、このことはコアプロセッサのI/
O独立性を損なうことになる。
【0077】この問題点を解決し処理を速めるために
は、マクロ制御駆動装置が用いられる。マクロ制御駆動
装置は個々の駆動装置の実行を単純に結合して処理を行
う。この結合による処理速度は直列バス230の速度よ
りはむしろコアプロセッサ400のマシン速度で決定さ
れる。
【0078】マクロ制御駆動装置は2つのモード、即ち
セットアップモードと実行モードに分けられる。セット
アップモードはマクロコマンドを実行するのに必要なパ
ラメータデータのすべてを直列バス230を介して送信
して一組のアドレス指定可能なレジスタ210に保存す
る。実行モードは個々の駆動装置としてのRAM/RO
M280を結合する。早い応答時間を必要とする処理
は、システムの初期化設定において、マクロコマンドの
セットアップを要求する。 (例えば、送信周波数、PL
/DPL等のような) 一組のアドレス指定可能なレジス
タ210内の個々のパラメータは、制御プロセッサ15
0への状態報告なしに、コアプロセッサ400の内部で
必要に応じて更新してもよい。1つのこのような処理
は、受信モードから送信モードへの切換え及び送信モー
ドから受信モードへの切換えである。コアプロセッサの
その他のマクロ制御駆動装置は下記の通りである。 チャネル走査処理 PL/DPL検出 状態報告 システム診断 診断駆動装置
【0079】コアプロセッサを含む無線装置100の各
構成要素には無線装置100の保全性をテストするため
の診断駆動装置を含む。診断の報告は専用のテスト装置
を介して、 "オフライン" の制御プロセッサ150によ
って維持される。
【0080】2種類の診断フィードバック、即ち致命的
な報告及び非致命的な報告、がオペレータに対して与え
られる。致命的な報告は、コアプロセッサ400又は制
御プロセッサ150がコマンド信号を直列バス230を
介して確認できない場合、又は無線周波数送受信装置2
20の内の主要な構成要素の1つが故障した場合に生じ
る。非致命的な報告はローカルプロセッサ110の内の
1つが制御プロセッサ150による質問に正しく答えな
い場合、又は無線周波数送受信装置220のハードウエ
アの内の余り重要ではない1つの構成要素が故障した場
合に起きる。
【0081】コアプロセッサアドレス指定 第3図を参照すると、無線装置100内の各素子はイネ
ーブル論理として主として用いられる固有のアドレスを
有する。情報パケット310の宛先アドレスデータ(第
3図) の4ビットはコアプロセッサ400の宛先選択に
用いられる。これは最大15個までの主要な周辺装置が
単一の直列バス230上に存在することを可能にする。
3つの最下位アドレス (0H〜2H) はコアプロセッサ
120,140及び200のアドレス用として確保され
ている。従って、最大3つまでのコアプロセッサ12
0,140及び200が1本の直列バス230上に存在
しうる。このことは第1図に示すように、多重に無線機
を設置することを可能にする。例えば、ハイバンド(V
HF−150)、UHF−450及びUHF−800の
ような3つの無線機の動作を制御するために、1つだけ
の制御プロセッサ150があればよい。
【0082】ローカルプロセッサ110はコアプロセッ
サ120,140及び200の3つの装置によって共有
されていてもよい。
【0083】コアプロセッサの状態報告用の駆動装置 駆動装置としてのRAM/ROM280は無線装置10
0のコアプロセッサ400内に含まれていて、例えばチ
ャネル活動、PL/DPL検出、シンセサイザーロッ
ク、スタンドバイモード、送信出力等の様々な制御信号
の状態を報告する。
【0084】これらのコアプロセッサ400内の駆動装
置としてのRAM/ROM280は通常は制御プロセッ
サ150又はローカルプロセッサ110によって質問さ
れ、又は連続的監視のためにマクロ制御駆動装置と組み
合わせてもよい。
【0085】コードプラグプログラミング IDROM290のコードプラグ内に記憶されているコ
アプロセッサ400(又は無線装置100の残りの部
分) の不揮発性パラメータは通常は直列バス230を介
してプログラム可能であることが望ましい。制御素子は
制御プロセッサ150又は外部装置でもよい。
【0086】このことは工場コンピュータによって動的
かつ自動的に構成される各無線装置100の個性化を可
能にする。無線装置100は現場において容易に再構成
され、代わりのIDROM290のコードプラグの在庫
は必要とされない。
【0087】アナログ制御 オーディオボリュームレベル及び搬送波スケルチ回路は
制御プロセッサ150内のアナログポテンショメータに
よって制御され、通常はユーザの制御下にある。4ビッ
トワードがコアプロセッサ400によって出力され、1
6レベルのオーディオボリュームと16レベルのスケル
チアタックが提供される。コアプロセッサ400に続く
D/A変換器はDCレベルを無線周波数送受信装置22
0のボリューム及びスケルチ回路に与える。D/A変換
器のボリュームは対数形であり、スケルチは線形であ
る。
【0088】ボリューム及びスケルチ用の駆動装置とし
てのRAM/ROM280は制御プロセッサ150及び
ローカルプロセッサ110にアクセスすることができ、
ユーザは制御プロセッサ150のキーボード装置170
によって正確なレベルをセットし、又は所望のレベルに
単にランプアップ又はランプダウンする能力を有する。
【0089】ローカルプロセッサ110は選択的呼び出
し及び送信禁止論理のために各々固定したボリューム及
びスケルチレベルを設定することができる。
【0090】変調チャネル ディジタル音声記憶装置、トランキング、ディジタル音
声プライバシー、待機(スタンドバイ)コミュニティー
中継器等のローカルプロセッサ110の多くは変調器回
路へのアクセスを必要とする無線周波信号方式である。
この信号方式は無線周波数送受信装置220内にこの機
能のために4チャネルを備えている。これらのチャネル
はコアプロセッサ400によって制御され、割り当ては
制御プロセッサ150によって行われる。ローカルプロ
セッサ110はこれらの割り当てを無効にすることがで
きる。
【0091】4チャネルの内の3チャネルは無線周波数
送受信装置220の回路によって処理されて、AGC、
プリエンファシス及びスプラッタフィルタリングを与え
る。残りの1チャネルは直接的に変調器へ送られ、通常
はトランキング及びディジタル音声プライバシー等のベ
ースバンドデータシステム用として用いられる。
【0092】送信出力レベル この無線装置100は2ビットの送信出力レベル制御を
与え、最大4つの離散的なレベルの送信出力を与える。
コアプロセッサ400はインタフェースを制御し、割り
当ては制御プロセッサ150又はローカルプロセッサ1
10から行われる。
【0093】出力パワースタンドバイモード 駆動装置としてのRAM/ROM280がコアプロセッ
サ400内に備えられていて無線装置100のハードウ
エアをスタンドバイモードに入れて無線装置100の電
力消費を減らす。駆動装置としてのRAM/ROM28
0は無線装置100のすべての現在のパラメータを一組
のアドレス指定可能なレジスタ210内に保持し、全出
力からスタンドバイへの時間的な遷移を可能にする。コ
アプロセッサ400はスタンドバイ中は電力を保持し、
無線装置100のパッケージ内の内部オプション190
はスタンドバイ制御のオプションを有する。制御プロセ
ッサ150又はローカルプロセッサ110はまたスタン
ドバイモードを制御することができる。
【0094】チャネル走査 チヤネル走査装置は無線周波数送受信装置220のハー
ドウエアへの直接的なインタフェースを必要とする。コ
アプロセッサ400は必要な駆動装置としてのRAM/
ROM280を備えていて走査論理を実行する。
【0095】しかしながら、一組のアドレス指定可能な
レジスタ210内の走査パラメータは制御プロセッサ1
50又は別個の走査用のローカルプロセッサ110によ
って与えられる。
【0096】一組のアドレス指定可能なレジスタ210
内のパラメータは非優先走査リスト、優先走査リスト、
送信デフォールト周波数等を含む。走査状態はPL/D
PL走査又はシグナリング被制御走査等の更に別の制御
のための制御素子にとって利用可能である。
【0097】公用アドレスモード コアプロセッサ400はインタフェース250を介して
4つの変調チャネルの内の1つの変調チャネルを直接的
にオーディオ制御回路に臨時に接続して受信機回路をバ
イパスする能力を有する。これはディジタル音声記憶装
置を含む特定の無線装置100に必要な公用アドレス
(Public Address) モードを可能にする。
【0098】制御プロセッサ 制御プロセッサ150は無線装置100に対してヒュー
マンインタフェースを与える。制御プロセッサ150は
このことをキーボード装置170及び表示装置160に
よって行う。制御プロセッサ150及び駆動装置として
のRAM/ROM280もまた無線装置100の構成を
規定している。
【0099】キーボード装置 キーボード装置170は、コアプロセッサ400を直列
バス230とインタフェースさせるマトリックスキーボ
ード及び様々な駆動装置としてのRAM/ROM280
からなる。駆動装置としてのRAM/ROM280は制
御プロセッサ150、コアプロセッサ400によってロ
ーカルに制御され、ローカルプロセッサ110によって
遠隔制御される。
【0100】ユーザが利用できる構成としては2つの基
本的キーボード装置の構成があり、通常は装置に依存し
ている。動的構成ではいわゆる "ソフト" キー識別によ
り、全データ入力及びオプション選択を可能にする。静
的モード構成ではキーを1対1マッピング (即ち、いわ
ゆる "メニュー" マッピング) することによってコード
プラグにより規定されたモードを可能にする。
【0101】静的モード構成では、オペレータは無線機
の構成装置の現在の動作モードを定めるために、1つ又
は2つのキーを押すだけでよい。選択されたモードは送
信及び受信周波数、走査リスト及び論理、送信タイムア
ウト時間、PL/DPL送信及び受信コード等を定め
る。また任意のローカルプロセッサ110をそれらの
"デフォールト" ランモードに入れる。
【0102】無線装置100の動作に適用され、静的モ
ード構成を制御するパラメータは、コアプロセッサ40
0と制御プロセッサ150の両方に内在してもよく、装
置のパワーアップ時に初期設定される。
【0103】動的モードは、静的モードに加えて拡張さ
れた制御及びデータ入力の能力のすべてを可能にする。
例えば、オペレータは、チャネル走査のためにオペレー
タ自身の優先順位及び非優先順位を選択し、選択呼び出
しローカルプロセッサ110(A)でオペレータ自身の
装置及びグループ識別番号(ID)を選択し、任意の所
望するミュートモードを選択し、電話接続としてのロー
カルプロセッサ110(B) を選択することなどを実行
することができる。
【0104】キーボード入力フィードバックは音声及び
表示技術を用いて与えられる。複雑な入力は誤り制御論
理で表示装置上において論理的な人間工学的プロンプト
(即ちメニュー) によって取り扱われる。
【0105】キーボード装置170及び表示装置160
の多重化アクセスには3つの駆動装置、即ち、単一キ
ー、多重キー及びコマンドパーシングが用いられる。制
御プロセッサ150は3つの駆動装置全部を用い、ロー
カルプロセッサ110へのアクセスを与える。単一キー
及び多重キーによる駆動装置はデータ入力のためにロー
カルプロセッサ110に対して利用可能であり、かつ制
御プロセッサ150をバイパスしてもよい。コマンドパ
ーシングはコアプロセッサ400によってのみ排他的に
実行される。
【0106】表示装置 表示装置160は2つの主要な機能、即ち、プロンプト
を伴うキーボード装置170の入力フィードバック機能
及び装置の状態の報告機能を提供する。表示装置160
は制御プロセッサ150の直接的な制御の下で、図形表
示能力を有する文字ドットマトリックス表示を行う。
【0107】表示用の駆動装置としてのRAM/ROM
280は制御プロセッサ150及びローカルプロセッサ
110によって使用されて、装置の入力フィードバック
及び状態監視(モニタ)を行う。
【0108】システム制御 制御プロセッサ150はコアプロセッサ120,14
0,200又は400の主要なインタフェース及びオペ
レーティングシステムであり、最小システムを定める。
制御プロセッサ150はまた無線装置100内のローカ
ルプロセッサ110のインタフェースを制御する。初期
設定時において、制御プロセッサ150は可能性のある
ボードアドレス全部に質問して、関連したアドレスのみ
を認識するように無線装置100を構成する。
【0109】制御プロセッサ150は直列バス230に
より同期及びタイミング制御を行う。
【0110】ローカルプロセッサ ローカルプロセッサ110は無線装置100に対するオ
プション及び拡張を提供し、コアプロセッサ200の内
部オプション190及び外部オプション180に対して
直列バス230を介して結合している。
【0111】各々のローカルプロセッサ110のボード
は各々の主要機能のためのプログラム可能なアドレスを
含む。ローカルプロセッサ110は単一ボード上におい
て同じアドレスと組み合わされており、同じバスインタ
フェースを利用しうる。
【0112】ローカルプロセッサ110は、集積化装置
として、制御プロセッサ150及びコアプロセッサ40
0と通信する。バスインタフェースが構成されていて、
かつすべてのローカルプロセッサ110にとって標準的
なものである。このことはすべてのローカルプロセッサ
110をすべての無線機製品としてのコアプロセッサ1
20,140及び200及び外部オプション180及び
内部オプション190とともに使用することを可能とす
る。
【0113】ローカルプロセッサ110は独立の装置で
はないが、ハードウエア又はソフトウエアを修正するこ
となしに、無線装置100に対してローカルプロセッサ
110を追加したり、或いは無線装置100からローカ
ルプロセッサ110を削除した構成の無線装置100で
あってもよい。制御プロセッサ150によってこの変化
に対応できる。このようにして、無線装置100は設置
され及びI/O独立性を有し、無線装置100の通信装
置としての信頼性を高めることになる。
【0114】ローカルプロセッサ110のRAM/RO
M280及びIDROM290内のデフォールトパラメ
ータは常にローカルプロセッサ110のハードウエアと
してのコアプロセッサ400とともにあり、制御プロセ
ッサ150とともにあるのではない。しかし、制御プロ
セッサ150はローカルプロセッサ110の制御の下で
ローカルプロセッサ110の一組のアドレス指定可能な
レジスタ210内の様々なパラメータを変えることがで
きる。例えば、選択呼び出し用のローカルプロセッサ1
10(A) を考えてみよう。
【0115】選択呼び出し用のローカルプロセッサ11
0(A) はIDROM290におけるコードプラグを必
要とし、ユニット、グループ及びフリート識別コード、
ミュートモード及び装置構成を含む。制御プロセッサ1
50によってオペレータはユニット及びグループIDコ
ードを変更することができるかもしれないが、フリート
コード又は装置構成を変更することはできない。ユニッ
トコードを変更することはハードプログラムされたID
ROM290のユニットコードを置換するのではなく、
単純にそれによって無線装置がアドレスされうる "臨時
の" 一組のアドレス指定可能なレジスタ210内のユニ
ットコードを与えるにすぎない。
【0116】そのパラメータの揮発性に関する決定を下
すのは個々のローカルプロセッサ110次第である。
【0117】トランキング用のローカルプロセッサ11
0(C) 及びスタンドバイコミュニテイ中継器のような
装置制御を要求するローカルプロセッサ110は、制御
プロセッサ150の制御をバイパスして、それをローカ
ルプロセッサ110の "スレーブ" とすることができ
る。このモードにおいては、制御プロセッサ150はバ
スタイミング及び同期及びオペレータインタフェースを
与え続けるが、無線装置100を制御することはない。
【0118】制御プロセッサ150は装置の故障又は再
構成によってローカルプロセッサ110をオンラインに
も或いはオフラインにもおく能力を有することができ
る。例えば、オペレータはどのチャネルがトランクされ
るか又は従来のものであるかをキーボード装置170に
よりモード選択することができる。
【0119】下記は可能なローカルプロセッサ110の
リストを示す。 選択呼び出し ディジタル音声記憶 高速呼び出し II 電話接続 多重周波数トランキング スタンドバイコミュニテイ中継器 単一音声エンコード/デコード ディジタル音声プライバシー アナログ音声スクランブラー コンソールシステム データ端末 走査 ロラン−C位置測定システム ZVEI/CCIRシグナリング
【0120】直列バス 直列バス230は無線装置100内のすべてのコアプロ
セッサ400の物理的なインタフェースを与える。直列
バス230は2線リンク (信号及び接地) からなり、無
線装置100の内部オプション190ならびに外部オプ
ション180に対してバス接続されていてもよい。
【0121】同期データ 直列バス230は2400ビット/秒のベースバンドデ
ータを用いて、完全に同期している。クロック回復は装
置内のプロセッサの各々によって行われるので、クロッ
ク信号は必要としない。システムの速度要求及び様々な
命令に対して必要な応答時間によって、ローカルプロセ
ッサ110のいくつかにはプリプロセッサが必要な場合
がある。プリプロセッサは単純な4ビットのマシンであ
って直列バス230とインタフェースするために必要な
すべての信号方式を実行する。これは選択呼び出し用の
ローカルプロセッサ110(A) 及びトランキング用の
ローカルプロセッサ110(C) のような集約的な信号
通信装置を含む。
【0122】制御プロセッサポーリング 第3図を参照すると、無線装置100内のコアプロセッ
サ400間の信号通信は可変長の情報パケット310を
用いて行われる。情報パケット310はバス上を非同期
的に、又は制御プロセッサ150によって発生されたポ
ーリング信号フォーマットによって伝送される。
【0123】各々のデータパケットは12ビットの同期
コード、4ビットの出所アドレス、4ビットの宛先アド
レスデータ310、4ビットのバイトカウント、8ビッ
トのオペレーションコード、0〜15バイトのデータ及
び8ビットの周期的冗長チェック (CRC)コードから
なる。
【0124】同期コード及び出所アドレスは第10図に
みられるポーリングフォーマットで制御プロセッサ15
0によって発生される。不動作期間は4ビットの長さを
有し、実行用のコアプロセッサ400が宛先アドレスを
置く領域である。不動作領域において有効アドレスを確
認すると、制御プロセッサ150は直列バス230の制
御を放棄し、データパケットCRCコードの最後におい
て制御を回復し、ここでポーリング動作が続行する。
【0125】制御プロセッサ優先順位 制御プロセッサ150はポーリングによるアドレス指定
(又は順序付け) を制御できるので、任意の時間に制御
を実行して、無線装置100内の他のプロセッサに対す
る優先順位を確立することができる。この特徴はプッシ
ュツートークやモード選択等のオペレータ入力に対する
迅速な応答時間を可能にする。
【0126】コマンド肯定応答 制御プロセッサ150又はローカルプロセッサ110に
よって出されたすべてのコマンドはこの無線装置100
内で肯定応答される。肯定応答パケットは次のポーリン
グサイクル内に発生し、或いはさもなければ再伝送が生
じる。再伝送の回数は制限されており、オペレータはも
し宛先のコアプロセッサ400が応答しないと故障の情
報を知らされる。
【0127】ダイナミックアドレス指定 ローカルプロセッサ110及び制御プロセッサ150の
各々は、ポーリングシーケンスの期間中に選択論理内で
使用されるハードプログラムされたボードアドレスを含
む。パワーアップ時において、制御プロセッサ150は
可能性のあるアドレス値のすべてに質問し、ポーリング
順序を決定する。制御プロセッサ150はボードアドレ
スをダイナミックに変更して、ポーリング順序に合致さ
せることができる。ポーリングからアドレスを除外する
ことによって、装置からボードは選択外となる。
【0128】ハードウエア 無線装置100のハードウエアの必要条件に対してある
程度の配慮をすべきである。移動環境において用いられ
るのは多重プロセッサシステムとしてのコアプロセッサ
400であるため、低電力マイクロプロセッサとしての
コアプロセッサ400を用いることが望ましく、内部的
に "バス" 接続された無線装置は避けるべきである。こ
のことは今日の技術では設計をシングルチップCMOS
プロセッサに限定することになる。
【0129】コアプロセッサ400のバスインタフェー
ス回路270はフェイルソフト用として設計されるべき
であり、もしもローカルな故障が起きたならば、直列バ
ス230にロードされるべきではない。例えばもしも、
ローカルプロセッサ110の1つが故障しても、無線装
置100は機能しつづけることができる。
【0130】ボリューム及びスケルチ (及び出力パスレ
ベル) 機能とともに用いられるD/Aインタフェースは
無線装置100が異っても標準的な同じものであるべき
であり、同じデータワードは同じ出力レベルを発生させ
るはずである。
【0131】制御プロセッサ150の表示装置160及
びキーボード装置170は独立型の装置とすべきであ
り、制御プロセッサ150は表示装置リフレッシュやキ
ーボード走査等によって負担をかけられることはない。
【0132】スタンドバイ機能が用いられる場合には、
コアプロセッサ120,140及び200は出力レベル
切換え性能を備えるべきである。
【0133】コアプロセッサ400のバス受信機インタ
フェース回路270は電圧オフセットを補償するのに十
分な利得を備えるべきであるが、信号が存在しない場合
には雑音を発生させる程度まで大きな利得は備えるべき
ではない。これは装置内に不必要な誤り動作を発生させ
ることがあるからである。
【0134】プロセッサの任意の外部制御素子を "ラッ
チ" して主要タスクがデータについて直列バス230を
監視することになるようにすべきである。肯定応答機能
は一部のタスクがポーリングアドレスを見逃してしまう
ことを許してしまう。しかしながら、再伝送の回数は限
られており、設計上において考慮すべきである。
【0135】すべてのプロセッサのバス受信機論理はデ
ータの中間ビットのサンプリングを行うのにPLLクロ
ックリカバリー技術を用いる。このクロックはまたバス
上のデータを実行するために用いられ、 "グリッチ" な
しに "円滑な" ビット遷移を行うのに注意を払うべきで
ある。また、バスデータは受信機の適当な整相を必要と
するベースバンドデータである。
【0136】機能的構造 制御プロセッサ150の機能的構造 (即ち制御ヘッド)
は電子装置に深く関係している。パッケージは表示装置
160及びキーボード装置170を収容するのに十分な
余地を持ちつつもできるだけ小型にすべきである。直列
バス230の相互接続構成によってローカルプロセッサ
110に関して拡張を与えることができる。即ち、コア
プロセッサ120,140及び200に対して外部オプ
ション180を与えることができる。かなりの量のスタ
イリングが必要である。
【0137】かくして、論理的な人間工学的制御及びオ
ペレータ確認フィードバックを備えた、信頼性の高く、
アドレス指定可能なレジスタを有し、内部的に直列バス
接続を行う移動無線装置のアーキテクチャーが提供され
た。
【0138】更に、非常に柔軟性が高く構成された無線
装置の構造を有し、様々な無線装置の構成装置間にコマ
ンド及び制御処理を分配し、それらの構成装置に高度の
柔軟性と自律性を与え、無線機周辺装置の部品間に簡単
で信頼性の高いケーブル相互接続を行い、各々の機能的
な構成装置と多重化できる "スマート" 制御ヘッドを用
い、各構成装置のコマンド及び制御に必要なオペレータ
入力、出力及びフィードバックを与え、制御ヘッド及び
機能的な構成装置の不必要な冗長性なしに、単一の移動
無線装置内に様々な無線装置、機能、機構及び性能向上
手段の多重性を有することができる無線装置を提供し、
論理的な人間工学的システム制御及びオペレータ確認フ
ィードバックを与え、信頼性の高いアドレス指定可能な
レジスタを有し、内部的に直列バス接続された移動無線
装置アーキテクチャーが提供されている。
【0139】本発明は、命令コードの組み合わせの複雑
さとアドレス指定可能なレジスタにおける単純さとの間
の設計上のトレードオフを図ることによって実行されう
ることが当業者によって理解されるであろう。アドレス
指定可能なレジスタの組み合わせはそのようなものとし
て仮想的に省くことができ、上述した読み取り、書き込
みおよび肯定応答の組み合わせからなる基本命令コード
よりもはるかに大型で豊富な拡張され特殊化された命令
コードの組み合わせによってソフトウエア変数において
シミュレートすることができる。しかしながら、I/O
(入出力装置)からの独立性はある程度このような妥協
した、しかし、目的にかなった方法によって失われる。
【0140】例えば、表示されるべきデータをデータア
ーギュメントとして書き込み命令コードに単純に書き込
むのではなく、むしろ“表示のための書き込み(write-t
o-display)" として定義された新しい命令コードを、同
様の機能をシミュレートするデータアーギュメントを用
いて定めることができる。しかしながら、新しい“表示
のための書き込み(write-to-display)" 命令コードは全
装置に一般的な命令コードではなくて、表示装置に対し
てのみ意味をもっているコードにすぎないため、I/O
独立性はある程度失われる。このように、命令コードの
単純さと基本性或いは複雑さ及び豊富さ及びI/O独立
性の間で設計上のトレードオフが存在する。しかし、い
ずれの場合にも、本発明の目的は達せられる。
【0141】中間的な方法は基本的な命令コードの組み
合わせ、即ちリセット、読み取り、書き込み、ビットク
リア、ビットセット、肯定応答及び否定応答を用いる
が、その後更に多くの、しかしやや一般的な命令コー
ド、即ち一般的に用いられる表示および状態機能のため
の表示要求、表示を示す、ショートレジスタは・・・で
ある、ロングレジスタは・・・である、名前は・・・で
ある、及び表示は・・・である、及びマルチバイトスト
リングをより効率的に取扱うための、多重精度ナンバー
と同様のショートレジスタを読み取る、ロングレジスタ
を読み取る、ショートレジスタに書き込む、ロングレジ
スタに書き込む、ショートレジスタを更新する、ロング
レジスタを更新する、等の命令コードをつけ加える。こ
の種のアドレス指定可能なレジスタにおいては、レジス
タはより基本的なレベルにおいてのみ物理的な装置の表
現として用いられる。アドレス指定可能なレジスタは周
辺装置全体(例えば制御ヘッド)よりはむしろ物理的な
部品(例えば表示装置)を対象としている。しかしなが
ら、根底にある考え方は同じである。
【0142】基本命令コードの組み合わせが物理的な装
置自体に非常に密接に関連した機能を実施する豊富なほ
ぼ離散的な命令コードに分割される場合には、より大き
なトレードオフが存在する。
【図面の簡単な説明】
【図1】本発明の実施例としての無線装置のブロック構
成図である。
【図2】コアプロセッサ200の部分的なブロック構成
図である。
【図3】本発明に従うシリアルリンク通信プロトコルの
データパケットの構成図を示す。
【図4】コアプロセッサ200の部分的なブロック構成
図であってIDROM290とコアプロセッサ400と
周波数シンセサイザー130の接続構成図である。
【図5】図4の周波数シンセサイザー130の装置駆動
ルーチンの一例としてのフローチャート図である。
【図6】コアプロセッサ140の部分的なブロック構成
図であってIDROM290とコアプロセッサ400と
周波数シンセサイザー130の接続構成図である。
【図7】図6の周波数シンセサイザー130の装置駆動
ルーチンの一例としてのフローチャート図である。
【図8】周波数シンセサイザーを含まないコアプロセッ
サ120の部分的なブロック構成図である。
【図9】図8のコアプロセッサ120における周波数変
更用のフローチャート図である。
【図10】本発明に従うシリアルリンクポーリング方式
によるデータパケットの構成図である。
【図11】従来の無線装置の模式的構成図である。
【図12】本発明の実施例に従って構成された人間工学
的に設計された無線装置の模式的構成図であって、側面
図、正面図及び上面図を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スコーマン,エリック リード アメリカ合衆国テキサス州76021,ベッド フオード,シニック・ヒルズ・ドライブ, 2724番 (72)発明者 バーク,テイモシー マーク アメリカ合衆国テキサス州76137,エフテ イー・ワース,ブリストルコーン・コー ト,7304番

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 各々コアプロセッサ(400)を有する
    複数の独立したコアプロセッサ(400)を有する無線
    装置(100)内において、協力して動作する複数のコ
    アプロセッサ(110,110A−C,120,14
    0,180,200,400)の内の少なくとも1つの
    コアプロセッサに対して情報を通信する方法であって、 (a)受信したパラメータデータに依存した状態決定用
    或いは変更用の一組のアドレス指定可能なレジスタ(2
    10)を有する前記複数のコアプロセッサ(110,1
    10A−C,120,140,180,200,40
    0)の内の任意のコアプロセッサにおいて情報パケット
    (310)を発生する工程と、 (b)直列バス(230)を介して前記複数のコアプロ
    セッサ(110,110A−C,120,140,18
    0,200,400)の内の少なくとも1つのコアプロ
    セッサに対して前記情報パケット(310)を送信する
    工程と、 (c)前記少なくとも1つのコアプロセッサにおいて、
    前記直列バス(230)から前記情報パケットをシリア
    ルに受信し、命令コード及びアーギュメントによって指
    定された命令を実行する工程とからなり、 前記複数のコアプロセッサ(110,110A−C,1
    20,140,180,200,400)の状態は各々
    前記一組のアドレス指定可能なレジスタ(210)に対
    して情報を通信することによって決定或いは変更される
    ことを特徴とする無線装置内における通信方法。
  2. 【請求項2】 前記コアプロセッサ(110,110A
    −C,120,140,180,200,400)は所
    定のアドレスを有し、かつ前記情報パケット(310)
    を発生する工程及び前記命令を実行する工程は各々、 別のコアプロセッサに対応するアドレスを更に有する情
    報パケット(310)を発生する工程と、 前記アドレスが前記情報パケット(310)を受信する
    コアプロセッサの所定のアドレスに対応する時、前記命
    令を実行する工程とを更に含むことを特徴とする請求項
    1記載の無線装置内における通信方法。
  3. 【請求項3】 前記情報パケット(310)を発生する
    工程及び前記命令を実行する工程は各々、 レジスタのアドレスを更に有する情報パケット(31
    0)を発生する工程と、 前記アドレスが、前記情報パケット(310)を受信す
    るコアプロセッサの一組のアドレス指定可能なレジスタ
    内において定められた特定のレジスタのアドレスに対応
    する時、前記アドレス指定されたレジスタとともに前記
    命令を実行する工程とを更に含むことを特徴とする請求
    項1記載の無線装置内における通信方法。
JP8186587A 1984-12-21 1996-06-27 無線装置内における通信方法 Pending JPH09185588A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/684,999 US4684941A (en) 1984-12-21 1984-12-21 Method of communications between register-modelled radio devices
US684,999 1984-12-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP60505050A Division JP2588698B2 (ja) 1984-12-21 1985-11-01 無線装置

Publications (1)

Publication Number Publication Date
JPH09185588A true JPH09185588A (ja) 1997-07-15

Family

ID=24750387

Family Applications (2)

Application Number Title Priority Date Filing Date
JP60505050A Expired - Lifetime JP2588698B2 (ja) 1984-12-21 1985-11-01 無線装置
JP8186587A Pending JPH09185588A (ja) 1984-12-21 1996-06-27 無線装置内における通信方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP60505050A Expired - Lifetime JP2588698B2 (ja) 1984-12-21 1985-11-01 無線装置

Country Status (12)

Country Link
US (1) US4684941A (ja)
EP (1) EP0209527B1 (ja)
JP (2) JP2588698B2 (ja)
KR (1) KR930000730B1 (ja)
AT (1) ATE67355T1 (ja)
AU (1) AU582196B2 (ja)
CA (1) CA1233880A (ja)
DE (1) DE3584097D1 (ja)
HK (1) HK23794A (ja)
MY (1) MY101952A (ja)
SG (1) SG120093G (ja)
WO (1) WO1986003926A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4684941A (en) * 1984-12-21 1987-08-04 Motorola, Inc. Method of communications between register-modelled radio devices
US5007050A (en) * 1987-03-27 1991-04-09 Teletec Corporation Bidirectional digital serial interface for communication digital signals including digitized audio between microprocessor-based control and transceiver units of two-way radio communications equipment
US5020135A (en) * 1987-03-27 1991-05-28 Teletec Corporation Computerized multistandard, field-convertible, multiregional/multiservice, remote controllable, remote programmable mobile two-way radio system with digital serial bus link, built-in programmer and autodiagnostics
JPS63254834A (ja) * 1987-04-13 1988-10-21 Fujitsu Ltd 自動車電話装置
US5265093A (en) * 1987-08-14 1993-11-23 Ericsson Ge Mobile Communications Inc. Hardware interface and protocol for a mobile radio transceiver
US5109543A (en) * 1987-08-14 1992-04-28 General Electric Company Hardware interface and protocol for a mobile radio transceiver
US4857915A (en) * 1987-10-20 1989-08-15 Telefind Corp. Paging receiver with paging receiver identification code digits transmitted in order of increasing significance
US5175926A (en) * 1988-12-22 1993-01-05 Ford Motor Company Method of manufacturing an automotive sound system
DE3843842A1 (de) * 1988-12-24 1990-07-05 Bosch Gmbh Robert Uebertragungssystem
DE3907091A1 (de) * 1989-03-04 1990-09-06 Bosch Gmbh Robert Funknetz mit ortsfesten und mobilen funkstationen
JPH02249323A (ja) * 1989-03-23 1990-10-05 Kokusai Electric Co Ltd 無線機統合装置
JPH02249322A (ja) * 1989-03-23 1990-10-05 Kokusai Electric Co Ltd Icメモリカードを用いた無線機統合装置
US5495482A (en) * 1989-09-29 1996-02-27 Motorola Inc. Packet transmission system and method utilizing both a data bus and dedicated control lines
US5477541A (en) * 1989-09-29 1995-12-19 White; Richard E. Addressing technique for storing and referencing packet data
EP0506688B1 (en) * 1989-12-04 1999-03-17 Motorola, Inc. Packet handling method
FR2656966B1 (fr) * 1990-01-10 1994-05-13 Renault Systeme de gestion et de commande de plusieurs appareils independants.
US5014314A (en) * 1990-04-27 1991-05-07 Motorola, Inc. Method for developing and transmitting usage context information in an RF communication system
US5296851A (en) * 1990-06-08 1994-03-22 Mita Industrial Co., Ltd. Signal communication system
US5305467A (en) * 1990-12-03 1994-04-19 Ericsson Ge Mobile Communications Inc. Local area network for flexible digital communications within and between RF base stations
US5257410A (en) * 1991-03-22 1993-10-26 Motorola, Inc. Communication device with ISDN interface
US5214423A (en) * 1991-04-22 1993-05-25 Motorola, Inc. Random number generation using volatile RAM
CA2078913A1 (en) * 1991-12-12 1993-06-13 John J. Reilly Interprocessor communication system and method for multiprocessor circuitry
TW234228B (ja) * 1992-05-28 1994-11-11 Motorola Inc
US5363315A (en) * 1992-06-30 1994-11-08 Motorola, Inc. Method of communications between and within virtual radio interface standard layers
US5381346A (en) * 1992-06-30 1995-01-10 Motorola, Inc. Virtual data source for a radio transceiver
EP0578994B1 (en) * 1992-07-17 1999-03-03 Siemens Business Communication Systems, Inc. (a Delaware corp.) Method and apparatus for connecting auxiliary devices to a digital telephone
US5625890A (en) * 1993-06-29 1997-04-29 Swift Computers, Inc. Logging recorder system for trunking radio
US5710978A (en) * 1993-06-29 1998-01-20 Swift Computers, Inc. Logging recorder system for trunking radio
CA2119085C (en) * 1994-03-15 2002-01-15 Deborah L. Pinard Adaptive communication system
US5697060A (en) * 1996-03-25 1997-12-09 Sony Corporation Portable voice message terminal capable of transmitting pre-set text-based information
US6724833B1 (en) 1996-06-10 2004-04-20 Infineon Technologies Ag Method and apparatus for communicating information
US6324592B1 (en) 1997-02-25 2001-11-27 Keystone Aerospace Apparatus and method for a mobile computer architecture and input/output management system
US9003548B2 (en) 2004-04-13 2015-04-07 Nl Systems, Llc Method and system for digital rights management of documents
US8239682B2 (en) 2005-09-28 2012-08-07 Nl Systems, Llc Method and system for digital rights management of documents
JP3917633B1 (ja) * 2005-11-21 2007-05-23 シャープ株式会社 デジタル復調装置、その制御方法、デジタル復調装置用プログラム、デジタル復調装置用プログラムを記録した記録媒体及びデジタル受信装置
JP4245602B2 (ja) * 2005-11-25 2009-03-25 シャープ株式会社 デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
US9954832B2 (en) 2015-04-24 2018-04-24 Encryptics, Llc System and method for enhanced data protection
US9954516B1 (en) 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
US9847869B1 (en) * 2015-10-23 2017-12-19 Integrated Device Technology, Inc. Frequency synthesizer with microcode control
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9852039B1 (en) 2016-02-03 2017-12-26 Integrated Device Technology, Inc Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
US9859901B1 (en) 2016-03-08 2018-01-02 Integrated Device Technology, Inc. Buffer with programmable input/output phase relationship
US9692394B1 (en) 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
US9698787B1 (en) 2016-03-28 2017-07-04 Integrated Device Technology, Inc. Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US9954541B1 (en) 2016-03-29 2018-04-24 Integrated Device Technology, Inc. Bulk acoustic wave resonator based fractional frequency synthesizer and method of use
US9654121B1 (en) 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62501666A (ja) * 1984-12-21 1987-07-02 モトロ−ラ・インコ−ポレ−テツド レジスタモデル化無線機デバイス間の通信方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027243A (en) * 1975-05-12 1977-05-31 General Electric Company Message generator for a controlled radio transmitter and receiver
US4225919A (en) * 1978-06-30 1980-09-30 Motorola, Inc. Advanced data link controller
DE2927594C2 (de) * 1979-07-07 1984-03-08 DUAL Gebrüder Steidinger GmbH & Co, 7742 St Georgen Übertragungssystem zur digitalen Steuerung von elektrischen Geräten
JPS5627543A (en) * 1979-08-15 1981-03-17 Ee Ranzeru Edowaado Computer for controlling communication system
GB2110056B (en) * 1981-10-28 1985-06-05 Marconi Avionics A communication system interconnecting radios and operators located at different positions
US4477809A (en) * 1982-06-18 1984-10-16 General Electric Company Method for random-access radio-frequency data communications
US4590473A (en) * 1982-07-28 1986-05-20 Motorola, Inc. Data signalling system
US4594591A (en) * 1982-07-28 1986-06-10 Motorola, Inc. General purpose data control terminal
US4481670A (en) * 1982-11-12 1984-11-06 Motorola, Inc. Method and apparatus for dynamically selecting transmitters for communications between a primary station and remote stations of a data communications system
US4545071A (en) * 1982-11-12 1985-10-01 Motorola, Inc. Portable radio for a zoned data communications system communicating message signals between portable radios and a host computer
US4484355A (en) * 1983-04-11 1984-11-20 Ritron, Inc. Handheld transceiver with frequency synthesizer and sub-audible tone squelch system
US4536874A (en) * 1983-07-21 1985-08-20 Stoffel James C Bandwidth efficient multipoint data communication system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62501666A (ja) * 1984-12-21 1987-07-02 モトロ−ラ・インコ−ポレ−テツド レジスタモデル化無線機デバイス間の通信方法

Also Published As

Publication number Publication date
SG120093G (en) 1994-07-08
EP0209527A1 (en) 1987-01-28
EP0209527B1 (en) 1991-09-11
HK23794A (en) 1994-03-25
AU5019485A (en) 1986-07-22
AU582196B2 (en) 1989-03-16
US4684941A (en) 1987-08-04
DE3584097D1 (de) 1991-10-17
EP0209527A4 (en) 1987-10-27
WO1986003926A1 (en) 1986-07-03
KR930000730B1 (ko) 1993-01-30
KR880700605A (ko) 1988-03-15
JP2588698B2 (ja) 1997-03-05
ATE67355T1 (de) 1991-09-15
MY101952A (en) 1992-02-15
CA1233880A (en) 1988-03-08
JPS62501666A (ja) 1987-07-02

Similar Documents

Publication Publication Date Title
JP2588698B2 (ja) 無線装置
EP0207948B1 (en) Internally register-modelled, serially-bussed radio system
US5551053A (en) System and Method for assigning addresses to I/O devices in a control network and for verifying the assigned address of the devices
US4545011A (en) Enhanced communications network testing and control system
US4545013A (en) Enhanced communications network testing and control system
EP0514477B1 (en) Interface chip device
JPS62502651A (ja) 通信システム
JPH03230638A (ja) 多重通信制御装置
JPH08509330A (ja) 複数の異なるタイプの被制御ユニットに対してコマンドを発するコマンド発生ユニットを備えたコマンド変調システム
JPH09146703A (ja) ワイヤレスマウスシステム及び通信制御方法
JP3026344B2 (ja) 電子機器
CN118264556A (zh) 通信系统及其地址配置方法
JPS61123233A (ja) デ−タ伝送システム
JP2847984B2 (ja) 通信装置及びマルチ画面表示装置
JPS61259495A (ja) 照明制御システム
CN116634406A (zh) 一种遥控设备间的协同工作方法及游戏手柄
JPH0775345B2 (ja) シリアルインターフェイス
JPH10233792A (ja) ポーリング方式及び方法
JP2008514092A (ja) リモートコントロールインタフェース
JPS63164724A (ja) ホ−ムバスシステム
JPH0196725A (ja) マルチウインドウ制御装置
JPH0294851A (ja) 計算機システム
JPH05162935A (ja) エレベーターの信号伝送装置
JPS6336717B2 (ja)
JPS63131692A (ja) 遠方監視制御装置の信号伝送装置