JPH09181073A - Ｓｆ６ガスを用いた低誘電率薄膜の製造方法 - Google Patents
Ｓｆ６ガスを用いた低誘電率薄膜の製造方法Info
- Publication number
- JPH09181073A JPH09181073A JP8251706A JP25170696A JPH09181073A JP H09181073 A JPH09181073 A JP H09181073A JP 8251706 A JP8251706 A JP 8251706A JP 25170696 A JP25170696 A JP 25170696A JP H09181073 A JPH09181073 A JP H09181073A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- thin film
- dielectric constant
- injected
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 フッ素系の原料ガスを用いて低誘電率を有す
るＳｉＯＦ低誘電率薄膜を製造する方法を提供する。 【解決手段】 ＲＰＣＶＤ装置の反応炉に半導体基板１
０を実装し、フッ素の原料ガスとしてＳＦ6+Ｎ2Ｏ混合
ガスかつＳＦ6+Ｏ2混合ガスを注入し、酸化シリコン
（ＳｉＯ）の原料ガスとしてＳｉＨ4ガスまたはＴＥＯ
Ｓ（ＯＣ2Ｈ5)4)を注入し、半導体基板１０上にＳｉＯ
Ｆ低誘電率薄膜を形成する。
るＳｉＯＦ低誘電率薄膜を製造する方法を提供する。 【解決手段】 ＲＰＣＶＤ装置の反応炉に半導体基板１
０を実装し、フッ素の原料ガスとしてＳＦ6+Ｎ2Ｏ混合
ガスかつＳＦ6+Ｏ2混合ガスを注入し、酸化シリコン
（ＳｉＯ）の原料ガスとしてＳｉＨ4ガスまたはＴＥＯ
Ｓ（ＯＣ2Ｈ5)4)を注入し、半導体基板１０上にＳｉＯ
Ｆ低誘電率薄膜を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、低誘電率薄膜製造
方法に関し、特にＳＦ6ガスを用いてギャップフィリン
グ（gap filling)を改善するのに適当であるようにした
低誘電率薄膜製造方法に関する。
方法に関し、特にＳＦ6ガスを用いてギャップフィリン
グ（gap filling)を改善するのに適当であるようにした
低誘電率薄膜製造方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化により配線の線幅
がサブマイクロ以下に減少しており、これによって配線
負荷の減少が半導体素子の高性能化の為、さらに重要視
されている。これは、全体の遅延時間において占める配
線遅延時間の比率が大きくなるからである。
がサブマイクロ以下に減少しており、これによって配線
負荷の減少が半導体素子の高性能化の為、さらに重要視
されている。これは、全体の遅延時間において占める配
線遅延時間の比率が大きくなるからである。
【０００３】配線負荷は、配線容量と配線抵抗とにより
決まり、低誘電率膜と低抵抗材料とにより減少すること
ができる。特に配線容量の場合、隣接容量の寄与による
配線容量の増加がサブマイクロ配線において重大な問題
になる。すなわち、配線の両側に配線が形成された場
合、隣接容量の寄与により配線容量が急激に増加する。
決まり、低誘電率膜と低抵抗材料とにより減少すること
ができる。特に配線容量の場合、隣接容量の寄与による
配線容量の増加がサブマイクロ配線において重大な問題
になる。すなわち、配線の両側に配線が形成された場
合、隣接容量の寄与により配線容量が急激に増加する。
【０００４】配線の厚さを薄くし、隣接容量を減少させ
ることはできるが、ＳＭ／ＥＭの耐性を考慮する場合、
アルミニウムの使用によっては配線を薄膜化するのに難
しさがある。
ることはできるが、ＳＭ／ＥＭの耐性を考慮する場合、
アルミニウムの使用によっては配線を薄膜化するのに難
しさがある。
【０００５】従って、低誘電率薄膜は半導体素子の高集
積化において非常に重要である。このような低誘電率薄
膜としてのポリイミド（polyimide)とシロキサンポリマ
ー等、有機系材料が誘電率が低いので絶縁膜としては理
想的であるが、耐熱性が低いし、微細加工性に難しさが
ある。
積化において非常に重要である。このような低誘電率薄
膜としてのポリイミド（polyimide)とシロキサンポリマ
ー等、有機系材料が誘電率が低いので絶縁膜としては理
想的であるが、耐熱性が低いし、微細加工性に難しさが
ある。
【０００６】ポリイミド（polyimide)系の樹脂膜は、塗
布熱処理により形成されるからその製造方法が極めて簡
単であるが、加熱性が高く、加水分解等により誘電率が
増加する。さらに、熱に非常に弱いので膜を形成した後
の後続工程の実行に難しさがある。
布熱処理により形成されるからその製造方法が極めて簡
単であるが、加熱性が高く、加水分解等により誘電率が
増加する。さらに、熱に非常に弱いので膜を形成した後
の後続工程の実行に難しさがある。
【０００７】フッ素（Ｆ）系の樹脂膜は、スピンコーテ
ィングにより主に形成されるが、これもまた耐熱性に問
題があり熱の膨脹係数が大きいので、他の材料との接合
性が不良である。
ィングにより主に形成されるが、これもまた耐熱性に問
題があり熱の膨脹係数が大きいので、他の材料との接合
性が不良である。
【０００８】従って、最近、低誘電率の無機系材料とし
て、フッ素添加のシリコン酸化膜（ＳｉＯＦ）が注目を
浴びている。
て、フッ素添加のシリコン酸化膜（ＳｉＯＦ）が注目を
浴びている。
【０００９】従来のＳｉＯＦ膜の形成法には、Ｈ2Ｓｉ
Ｆ6水溶液を用いる液晶成長（ＬＤＰ）ＦnＳｉ（ＯＲ）
4-n（ＯＲはアルキル素、n=1-3)方法と、水蒸気を使用
する室温ＣＶＤ法，ＦＴＡＳを使用するプラズマＣＶＤ
法、ＴＥＯＳとＣ2Ｆ6を使用するＥＣＲ−ＣＶＤ法，Ｔ
ＥＯＳとＯ2，ＣＦ4とを用いたヘリコン（helicon)波プ
ラズマＣＶＤ法等がある。
Ｆ6水溶液を用いる液晶成長（ＬＤＰ）ＦnＳｉ（ＯＲ）
4-n（ＯＲはアルキル素、n=1-3)方法と、水蒸気を使用
する室温ＣＶＤ法，ＦＴＡＳを使用するプラズマＣＶＤ
法、ＴＥＯＳとＣ2Ｆ6を使用するＥＣＲ−ＣＶＤ法，Ｔ
ＥＯＳとＯ2，ＣＦ4とを用いたヘリコン（helicon)波プ
ラズマＣＶＤ法等がある。
【００１０】しかし、このような方法は、原料と蒸着法
により膜の特性が大きく変り、Ｓ−Ｆの結合が加水分解
し易い問題点がある。
により膜の特性が大きく変り、Ｓ−Ｆの結合が加水分解
し易い問題点がある。
【００１１】さらに、ＳｉＦ4とＯ2を使用するＥＣＲ−
ＣＶＤ法は、まずＥＣＲプラズマソースを制御し難いの
で、長期稼動時のプラズマ安定性と装置の信頼性とに問
題がある。
ＣＶＤ法は、まずＥＣＲプラズマソースを制御し難いの
で、長期稼動時のプラズマ安定性と装置の信頼性とに問
題がある。
【００１２】
【発明が解決しようとする課題】上述の従来の技術の問
題点を解決するための本発明の目的は、低誘電率と低抵
抗とを有し、ギャップフィリング（gap filling)の特性
に優れた低誘電率薄膜の製造方法を提供することにあ
る。
題点を解決するための本発明の目的は、低誘電率と低抵
抗とを有し、ギャップフィリング（gap filling)の特性
に優れた低誘電率薄膜の製造方法を提供することにあ
る。
【００１３】
【課題を解決するための手段】前記目的を達成するため
の本発明は、ＲＰＣＶＤ装置の反応炉に半導体基板を実
装し、フッ素の原料ガスとしてＳＦ6ガスを注入すると
共に、酸化シリコン（ＳｉＯ）の原料ガスとしてＳｉＨ
4ガス、かつＴＥＯＳ（ＯＣ2Ｈ5)4)を注入し、ＳｉＯＦ
薄膜を製造することを特徴とする。
の本発明は、ＲＰＣＶＤ装置の反応炉に半導体基板を実
装し、フッ素の原料ガスとしてＳＦ6ガスを注入すると
共に、酸化シリコン（ＳｉＯ）の原料ガスとしてＳｉＨ
4ガス、かつＴＥＯＳ（ＯＣ2Ｈ5)4)を注入し、ＳｉＯＦ
薄膜を製造することを特徴とする。
【００１４】
【発明の実施の形態】以下、添付された図面を参照して
本発明の実施例を詳細に説明する。
本発明の実施例を詳細に説明する。
【００１５】図１は、半導体薄膜を形成させるために使
われるＲＰＣＶＤ装置の構成を概略的に示した図面であ
る。
われるＲＰＣＶＤ装置の構成を概略的に示した図面であ
る。
【００１６】このようなＲＰＣＶＤ装置は、原料ガス注
入口１、放電管２、高周波コイル３、ＳｉＨ4ガス注入
口４、キャリアガス注入口５、酸化シリコン原料６、恒
温槽７、バブラ（bubbler)８、ガスシャワーリング装置
９、半導体基板１０、半導体基板支持台１１、ヒーター
部１２および回転体１３とを含んで構成される。
入口１、放電管２、高周波コイル３、ＳｉＨ4ガス注入
口４、キャリアガス注入口５、酸化シリコン原料６、恒
温槽７、バブラ（bubbler)８、ガスシャワーリング装置
９、半導体基板１０、半導体基板支持台１１、ヒーター
部１２および回転体１３とを含んで構成される。
【００１７】本発明は、新たな蒸着方法を導入し、新た
な層間絶縁膜を形成して既存のメモリ素子よりも優れた
情報伝達特性を得るために、工程が容易で低誘電率が得
られる低誘電率薄膜を製造することである。
な層間絶縁膜を形成して既存のメモリ素子よりも優れた
情報伝達特性を得るために、工程が容易で低誘電率が得
られる低誘電率薄膜を製造することである。
【００１８】従来、ＳＦ6ガスは、主に絶縁ガスとして
高電圧が印加される加速管等で電気的な絶縁のために使
われてきた。最近の半導体工程においては、ＳＦ6ガス
が使われ、Ｃ2Ｆ6ガス等と共にシリコン酸化膜のエッチ
ングに主に使われている。
高電圧が印加される加速管等で電気的な絶縁のために使
われてきた。最近の半導体工程においては、ＳＦ6ガス
が使われ、Ｃ2Ｆ6ガス等と共にシリコン酸化膜のエッチ
ングに主に使われている。
【００１９】しかし、本発明においては、蒸着用のガス
としてＳＦ6ガスを使用することによって、低誘電率を
有しギャップフィリング（gap filling)特性に優れた多
層配線技術を開発した。
としてＳＦ6ガスを使用することによって、低誘電率を
有しギャップフィリング（gap filling)特性に優れた多
層配線技術を開発した。
【００２０】本発明の実施例によれば、低誘電率薄膜を
半導体基板１０上に蒸着するために、図１のようなリモ
ートプラズマ強化化学蒸着（remote plasma enhanced c
hemical deposition：ＲＰＣＶＤ）装置を利用した。
半導体基板１０上に蒸着するために、図１のようなリモ
ートプラズマ強化化学蒸着（remote plasma enhanced c
hemical deposition：ＲＰＣＶＤ）装置を利用した。
【００２１】低誘電率を有する絶縁膜を形成するため
に、まず半導体基板１０をＲＰＣＶＤ装置の反応炉の半
導体支持台１１に実装し、半導体基板を３００〜４００
℃程度の温度で加熱した状態で低誘電率ＳｉＯＦ薄膜を
製造するためのフッ素（fruorine）の原料（source）ガ
スとしてＳＦ6+Ｎ2Ｏ混合ガス、かつＳＦ6+Ｏ2ガスを注
入すると共にＳｉＯの原料（source）としてはＳｉＨ4
ガスやＴＥＯＳ（Tetra Ethyl Ortho Silicate(ＯＣ2Ｈ
5)4)を注入する。
に、まず半導体基板１０をＲＰＣＶＤ装置の反応炉の半
導体支持台１１に実装し、半導体基板を３００〜４００
℃程度の温度で加熱した状態で低誘電率ＳｉＯＦ薄膜を
製造するためのフッ素（fruorine）の原料（source）ガ
スとしてＳＦ6+Ｎ2Ｏ混合ガス、かつＳＦ6+Ｏ2ガスを注
入すると共にＳｉＯの原料（source）としてはＳｉＨ4
ガスやＴＥＯＳ（Tetra Ethyl Ortho Silicate(ＯＣ2Ｈ
5)4)を注入する。
【００２２】このとき、ＴＥＯＳ原料は、Ｎ2キャリア
ガスをバブラ（bubbler)８に入れ、反応炉内に注入す
る。キャリアガスの流量は０−２００ｓｃｃｍである。
ガスをバブラ（bubbler)８に入れ、反応炉内に注入す
る。キャリアガスの流量は０−２００ｓｃｃｍである。
【００２３】なお、ＴＥＯＳ原料は、温度が一定に維持
されるように恒温槽７に入れてあり、恒温槽の温度は４
０−５０℃程度に保持した。
されるように恒温槽７に入れてあり、恒温槽の温度は４
０−５０℃程度に保持した。
【００２４】このとき、高周波コイル３に印加される電
圧の高周波数は１３．５ＭＨｚであり、高周波電力は上
部の電極を通じて１００−３００ワットを印加した。
圧の高周波数は１３．５ＭＨｚであり、高周波電力は上
部の電極を通じて１００−３００ワットを印加した。
【００２５】低誘電率膜蒸着ＳＦ6+Ｎ2ＯＳＦ6+Ｏ2メカ
ニズムにおいては、高周波コイル３が巻かれているプラ
ズマの生成部位に、フッ素原料としてＳＦ6+Ｎ2 Ｏ混合
ガスかつＳＦ6+Ｏ2混合ガスが注入された。
ニズムにおいては、高周波コイル３が巻かれているプラ
ズマの生成部位に、フッ素原料としてＳＦ6+Ｎ2 Ｏ混合
ガスかつＳＦ6+Ｏ2混合ガスが注入された。
【００２６】このとき、原料ガスが分解され、Ｆ+ラジ
カル（radical)がダウンストリーム（down stream)さ
れ、ガスシャワーリング（gas shower ring)装置９を通
じて供給されるＳｉＯの原料ガスと出合って半導体基板
１０の表面で反応する。
カル（radical)がダウンストリーム（down stream)さ
れ、ガスシャワーリング（gas shower ring)装置９を通
じて供給されるＳｉＯの原料ガスと出合って半導体基板
１０の表面で反応する。
【００２７】これによって図２に示すＦＴ−ＩＲ分析結
果のように、ＳｉＯＦ薄膜が基板上に生成され、Ｓｉ−
Ｆの結合ピーク（peak）が示されている。
果のように、ＳｉＯＦ薄膜が基板上に生成され、Ｓｉ−
Ｆの結合ピーク（peak）が示されている。
【００２８】このような方法でＳＦ6ガスの流量を変化
させて得られた結果は、図３に図示たように、ＳＦ6ガ
スが３０ｓｃｃｍ程度であるとき誘電率が３．３程度の
低い値を示し、それ以上の流量では大きな変化はなかっ
た。
させて得られた結果は、図３に図示たように、ＳＦ6ガ
スが３０ｓｃｃｍ程度であるとき誘電率が３．３程度の
低い値を示し、それ以上の流量では大きな変化はなかっ
た。
【００２９】層間絶縁膜に用いるための工程開発側面に
おいては、元来、ＳＦ6 ガスはエッチング性質があるた
め、金属の配線の上にレジデュー（residue)、あるいは
角の部分が少しエッチングされて、既存の他の蒸着ガス
よりはよいギャップフィリング（gap filling)が得られ
る。
おいては、元来、ＳＦ6 ガスはエッチング性質があるた
め、金属の配線の上にレジデュー（residue)、あるいは
角の部分が少しエッチングされて、既存の他の蒸着ガス
よりはよいギャップフィリング（gap filling)が得られ
る。
【００３０】本発明の実施例によれば、ＳＦ6ガスを使
用することにより、ボイド（void）が殆どない膜を得る
ことが可能であった。
用することにより、ボイド（void）が殆どない膜を得る
ことが可能であった。
【００３１】なお、試料の表面をよくみれば、ＳＦ6ガ
スを用いた方法がＳＦ6ガスを使用していない場合より
平坦度が優秀であった。
スを用いた方法がＳＦ6ガスを使用していない場合より
平坦度が優秀であった。
【００３２】この効果は、ＳＦ6ガスを使用することに
よって角の部分がエッチングされ、ホール埋立によい影
響を及ぼすこととも思われるが、ＳＦ6ガスの添加によ
りシリコン酸化膜がさらによい性質を有することにな
り、ホールの埋立と表面の平坦化とに効果があることと
思われる。
よって角の部分がエッチングされ、ホール埋立によい影
響を及ぼすこととも思われるが、ＳＦ6ガスの添加によ
りシリコン酸化膜がさらによい性質を有することにな
り、ホールの埋立と表面の平坦化とに効果があることと
思われる。
【００３３】上述の方法で製造した低誘電率薄膜を、二
次イオン質量分析（secondury ionmass spectrometry:
ＳＩＭＳ）によりイオウ（Ｓ）を分析した結果、少量が
検出された。
次イオン質量分析（secondury ionmass spectrometry:
ＳＩＭＳ）によりイオウ（Ｓ）を分析した結果、少量が
検出された。
【００３４】イオウは本来、強い絶縁性を有した物質で
あって、誘電率を下げるのに効果があることと判断され
る。
あって、誘電率を下げるのに効果があることと判断され
る。
【００３５】
【発明の効果】本発明による低誘電率薄膜形成方法によ
れば、優れたホールの埋立と表面の平坦化とが得られ
た。
れば、優れたホールの埋立と表面の平坦化とが得られ
た。
【図１】低誘電率薄膜製造に用いられたＲＰＣＶＤ装置
の概略図。
の概略図。
【図２】低誘電率薄膜のＦＴ−ＩＲ吸水スペクトラムを
示したグラフ。
示したグラフ。
【図３】ＳＦ6ガスの流量による誘電率を示したグラ
フ。
フ。
１ 原料ガス注入口 ２ 放電管 ３ 高周波コイル ４ ＳｉＨ4ガス注入口 ５ キャリアガス注入口 ６ ＳｉＯ原料 ７ 恒温槽 ８ バブラ（bubbler) ９ ガスシャワーリング装置 １０ 半導体基板 １１ 基板支持台 １２ ヒーター部 １３ 回転体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 セウンヨル カン 大韓民国、ソウル、ユンピュンク、ユンガ ム３ドン 121−29 (72)発明者 クワンホ キム 大韓民国、デェジョン、ユソンク、ジュン ミンドン 464−１、エキスポ アパート メント 405−1507 (72)発明者 ジョンテ バエク 大韓民国、デェジョン、ユソンク、イォー ウンドン 99、ハンビィット アパートメ ント 129−708
Claims (3)
- 【請求項１】 ＳＦ6ガスを用いた低誘電率薄膜製造方
法において、 ＲＰＣＶＤ装置の反応炉に半導体基板を実装し、フッ素
の原料ガスとしてＳＦ6ガスを注入すると共に、酸化シ
リコン（ＳｉＯ）の原料ガスとしてＳｉＨ4ガス、かつ
ＴＥＯＳ（ＯＣ2Ｈ5)4)を注入し、ＳｉＯＦ薄膜を製造
することを特徴とする低誘電率薄膜の製造方法。 - 【請求項２】 請求項１において、 前記フッ素ガスは、Ｎ2ＯまたはＯ2を用いて稀釈させた
状態で反応炉に注入することを特徴とする低誘電率薄膜
製造方法。 - 【請求項３】 請求項１において、 前記反応炉に注入されるＳＦ6ガスの流量を３０ｓｃｃ
ｍにすることを特徴とする低誘電率薄膜製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053654A KR0160916B1 (ko) | 1995-12-21 | 1995-12-21 | Sf6 개스를 사용한 저유전율 박막 제조방법 |
| KR95-53654 | 1995-12-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181073A true JPH09181073A (ja) | 1997-07-11 |
Family
ID=19442545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8251706A Withdrawn JPH09181073A (ja) | 1995-12-21 | 1996-09-24 | Ｓｆ６ガスを用いた低誘電率薄膜の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09181073A (ja) |
| KR (1) | KR0160916B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030037092A (ko) * | 2001-11-02 | 2003-05-12 | 주성엔지니어링(주) | 반도체 제조장치 |
| WO2011063552A1 (en) * | 2009-11-27 | 2011-06-03 | C Sun Mfg, Ltd. | Method for forming via interconnects for 3-d wafer/chip stacking |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102096379B1 (ko) | 2018-08-28 | 2020-04-03 | 주식회사 디에스시동탄 | 럼버 서포트 어셈블리 |
-
1995
- 1995-12-21 KR KR1019950053654A patent/KR0160916B1/ko not_active IP Right Cessation
-
1996
- 1996-09-24 JP JP8251706A patent/JPH09181073A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030037092A (ko) * | 2001-11-02 | 2003-05-12 | 주성엔지니어링(주) | 반도체 제조장치 |
| WO2011063552A1 (en) * | 2009-11-27 | 2011-06-03 | C Sun Mfg, Ltd. | Method for forming via interconnects for 3-d wafer/chip stacking |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0160916B1 (ko) | 1999-02-01 |
| KR970052828A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW414812B (en) | Low-k fluorinated amorphous carbon dielectric and method of making the same | |
| JP4721510B2 (ja) | 基板上に多層誘電膜を堆積させる方法 | |
| JP3061255B2 (ja) | 成膜方法 | |
| KR100500899B1 (ko) | 불소첨가이산화규소필름의증착방법 | |
| JPH04239750A (ja) | フッ素含有シリコン酸化膜の形成方法 | |
| JPH09167767A (ja) | ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法及び装置 | |
| JPH1174257A (ja) | フッ素含有酸化ケイ素薄膜及びその製造方法 | |
| JP3178375B2 (ja) | 絶縁膜の形成方法 | |
| JPH098032A (ja) | 絶縁膜形成方法 | |
| JP2004153266A (ja) | 積層構造体の形成方法及び絶縁膜の集積方法 | |
| JP3173426B2 (ja) | シリカ絶縁膜の製造方法及び半導体装置の製造方法 | |
| JP3406250B2 (ja) | 窒化珪素系膜の成膜方法 | |
| JPH09260369A (ja) | 絶縁膜の形成方法 | |
| JPH0766186A (ja) | 誘電体の異方性堆積法 | |
| JPH09181073A (ja) | Ｓｆ６ガスを用いた低誘電率薄膜の製造方法 | |
| JPH10289952A (ja) | 半導体装置の製造方法 | |
| JPH06163523A (ja) | 半導体装置の製造方法 | |
| JPH07161705A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
| JP3440714B2 (ja) | シリコン化合物系絶縁膜の成膜方法 | |
| JP2666681B2 (ja) | 半導体装置の製造方法 | |
| JP3371188B2 (ja) | 絶縁膜の成膜方法 | |
| JPH08227888A (ja) | 誘電体膜の形成方法 | |
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
| JPH08288271A (ja) | 成膜方法およびこれに用いる成膜装置 | |
| US20020072248A1 (en) | Process of forming a low dielectric constant material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |