JPH0918085A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH0918085A JPH0918085A JP18615795A JP18615795A JPH0918085A JP H0918085 A JPH0918085 A JP H0918085A JP 18615795 A JP18615795 A JP 18615795A JP 18615795 A JP18615795 A JP 18615795A JP H0918085 A JPH0918085 A JP H0918085A
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- semiconductor laser
- insulating film
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 リッジ構造の半導体レーザの作製工程を、プ
ロセスマージンを十分に確保しつつ、大幅に簡略化し、
レーザ製造コストの削減を図ること。 【構成】 半導体レーザの層構成を有する半導体レーザ
基板２８上にリッジ１１を形成し、ついでリッジ近傍に
絶縁膜１４を形成し、ついでリッジ上部の絶縁膜１４を
エッチングにより除去する製造方法において、絶縁膜と
して、光ＣＶＤ法によるＳｉ3 Ｎ4 を用いる。
ロセスマージンを十分に確保しつつ、大幅に簡略化し、
レーザ製造コストの削減を図ること。 【構成】 半導体レーザの層構成を有する半導体レーザ
基板２８上にリッジ１１を形成し、ついでリッジ近傍に
絶縁膜１４を形成し、ついでリッジ上部の絶縁膜１４を
エッチングにより除去する製造方法において、絶縁膜と
して、光ＣＶＤ法によるＳｉ3 Ｎ4 を用いる。
Description
【０００１】
【産業上の利用分野】本発明は、光記録、光通信、光フ
ァイバアンプ励起用等に用いられる半導体レーザの製造
方法に関する。
ァイバアンプ励起用等に用いられる半導体レーザの製造
方法に関する。
【０００２】
【従来の技術】光記録、光通信、光ファイバアンプ励起
用等に用いられる半導体レーザは、高性能化とともに、
経済化が求められている。半導体レーザの簡便な構造と
しては、ストライプ状のリッジを形成させて、光及び電
流の閉じ込めを行うリッジ構造が採用されている。この
リッジ構造レーザでは、半導体レーザ基板上にリッジを
形成後、該基板全面に絶縁膜を形成し、その後、リッジ
上部の絶縁膜を除去し、電流注入のための電極とのコン
タクトを形成する。このリッジ上部の絶縁膜を除去する
工程の例を、図１で説明する。（ａ）図において、１１
はリッジ、１２は活性層、１３は半導体基板、１７はチ
ャンネルを示す。（ｂ）図に示すように、エッチングに
より両脇にチャンネルを有するダブルチャンネル構造の
リッジ１１を形成した半導体基板１３に、絶縁膜１４を
全面に形成する。（ｃ）図に示すように、この上に、リ
ッジ部分を平坦化するためにリッジの高さより厚い第１
のレジスト１５を塗布し、これを加熱してレジストを流
動させるとともに不溶化する。（ｄ）図に示すように、
この上に再度第２のレジスト１６を塗布し、ホトリソグ
ラフィでリッジ上部近辺の第２のレジストを除去し、マ
スク層とする。（ｅ）図に示すように、酸素プラズマに
よりリッジ上部の第１のレジスト１８を除去する。
（ｆ）図に示すように、その後、エッチングによりリッ
ジ上部の絶縁膜１９を除去する。（ｇ）図に示すよう
に、最後にアッシングにより残ったレジスト１５及び１
６を除去する。ここで、従来方法においては、スパッタ
法またはプラズマＣＶＤ法により形成されたＳｉＯ2 あ
るいはＳｉ3 Ｎ4 が絶縁膜として用いられるのが通常で
ある。
用等に用いられる半導体レーザは、高性能化とともに、
経済化が求められている。半導体レーザの簡便な構造と
しては、ストライプ状のリッジを形成させて、光及び電
流の閉じ込めを行うリッジ構造が採用されている。この
リッジ構造レーザでは、半導体レーザ基板上にリッジを
形成後、該基板全面に絶縁膜を形成し、その後、リッジ
上部の絶縁膜を除去し、電流注入のための電極とのコン
タクトを形成する。このリッジ上部の絶縁膜を除去する
工程の例を、図１で説明する。（ａ）図において、１１
はリッジ、１２は活性層、１３は半導体基板、１７はチ
ャンネルを示す。（ｂ）図に示すように、エッチングに
より両脇にチャンネルを有するダブルチャンネル構造の
リッジ１１を形成した半導体基板１３に、絶縁膜１４を
全面に形成する。（ｃ）図に示すように、この上に、リ
ッジ部分を平坦化するためにリッジの高さより厚い第１
のレジスト１５を塗布し、これを加熱してレジストを流
動させるとともに不溶化する。（ｄ）図に示すように、
この上に再度第２のレジスト１６を塗布し、ホトリソグ
ラフィでリッジ上部近辺の第２のレジストを除去し、マ
スク層とする。（ｅ）図に示すように、酸素プラズマに
よりリッジ上部の第１のレジスト１８を除去する。
（ｆ）図に示すように、その後、エッチングによりリッ
ジ上部の絶縁膜１９を除去する。（ｇ）図に示すよう
に、最後にアッシングにより残ったレジスト１５及び１
６を除去する。ここで、従来方法においては、スパッタ
法またはプラズマＣＶＤ法により形成されたＳｉＯ2 あ
るいはＳｉ3 Ｎ4 が絶縁膜として用いられるのが通常で
ある。
【０００３】
【発明が解決しようとする課題】しかしながら、スパッ
タ法またはプラズマＣＶＤ法により形成されたＳｉＯ2
あるいはＳｉ3 Ｎ4 による絶縁膜は、リッジ上部とリッ
ジ側部とで膜質が大きく異なっている。すなわち、特に
湿式エッチングの場合、リッジ上部と比較してリッジ側
部の方が絶縁膜のエッチング速度が非常に速い。このた
め、リッジ上部の絶縁膜を除去する際にリッジ側部の絶
縁膜が大幅にエッチングされやすくなる。リッジ側部の
絶縁膜が消失すると素子特性に悪影響をもたらすので、
従来方法では、リッジ上部の絶縁膜を除去する工程にお
いて、プロセスマージンが非常に少なくなってしまうと
いう問題点があった。それ故、本発明はこのような事情
に基づいてなされたものであり、その目的は、リッジ構
造の半導体レーザの製造方法において、プロセスマージ
ンを十分にとることができ、簡便で経済的な方法を提供
することにある。
タ法またはプラズマＣＶＤ法により形成されたＳｉＯ2
あるいはＳｉ3 Ｎ4 による絶縁膜は、リッジ上部とリッ
ジ側部とで膜質が大きく異なっている。すなわち、特に
湿式エッチングの場合、リッジ上部と比較してリッジ側
部の方が絶縁膜のエッチング速度が非常に速い。このた
め、リッジ上部の絶縁膜を除去する際にリッジ側部の絶
縁膜が大幅にエッチングされやすくなる。リッジ側部の
絶縁膜が消失すると素子特性に悪影響をもたらすので、
従来方法では、リッジ上部の絶縁膜を除去する工程にお
いて、プロセスマージンが非常に少なくなってしまうと
いう問題点があった。それ故、本発明はこのような事情
に基づいてなされたものであり、その目的は、リッジ構
造の半導体レーザの製造方法において、プロセスマージ
ンを十分にとることができ、簡便で経済的な方法を提供
することにある。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は次のような手段を特徴とする半導体レー
ザの製造方法を発明の特徴とするものである。 手段１ リッジ構造の半導体レーザの製造方法において、光ＣＶ
Ｄ法により形成された絶縁膜を用いること。 手段２ リッジ構造の半導体レーザの製造方法において、光化学
気相堆積法（光ＣＶＤ法）により形成された絶縁膜を用
い、リッジ上の絶縁膜をエッチングにより除去する工程
において湿式エッチングを用いること。 手段３ 手段１及び手段２によるリッジ構造の半導体レーザの製
造方法において、絶縁膜として窒化ケイ素膜、酸化ケイ
素膜又はケイ素が窒素及び酸素と結合した酸化窒化ケイ
素膜を用いること。
めに、本発明は次のような手段を特徴とする半導体レー
ザの製造方法を発明の特徴とするものである。 手段１ リッジ構造の半導体レーザの製造方法において、光ＣＶ
Ｄ法により形成された絶縁膜を用いること。 手段２ リッジ構造の半導体レーザの製造方法において、光化学
気相堆積法（光ＣＶＤ法）により形成された絶縁膜を用
い、リッジ上の絶縁膜をエッチングにより除去する工程
において湿式エッチングを用いること。 手段３ 手段１及び手段２によるリッジ構造の半導体レーザの製
造方法において、絶縁膜として窒化ケイ素膜、酸化ケイ
素膜又はケイ素が窒素及び酸素と結合した酸化窒化ケイ
素膜を用いること。
【０００５】
【作用】手段１によれば、絶縁膜として光ＣＶＤ法によ
り形成された絶縁膜を用いたため、リッジ上部とリッジ
側部において絶縁膜のエッチング速度に差がないので、
プロセスマージンを十分にとることができる。光ＣＶＤ
法では、気相中において光照射により堆積物の反応前駆
体が形成され、比較的低温で膜として堆積させるので、
スパッタ法やプラズマＣＶＤ法のように方向性を持った
イオン等の粒子流によるエネルギー供給を伴う堆積とは
異なり、リッジ上部やリッジ側部のような表面形状によ
らず一定の膜質で堆積が起こると考えられる。また、光
ＣＶＤ法では、膜形成により生ずる応力が極めて小さい
値をとることが知られているので、半導体レーザの信頼
性を向上できることが期待される。手段２の構成によれ
ば、湿式エッチングを用いてもプロセスマージンを十分
にとることができるので、プロセスを簡便にすることが
できる。手段３の構成は、手段１及び手段２に用いる絶
縁膜としては窒化ケイ素膜、酸化ケイ素膜又は酸化窒化
ケイ素膜が適していることを開示したものである。
り形成された絶縁膜を用いたため、リッジ上部とリッジ
側部において絶縁膜のエッチング速度に差がないので、
プロセスマージンを十分にとることができる。光ＣＶＤ
法では、気相中において光照射により堆積物の反応前駆
体が形成され、比較的低温で膜として堆積させるので、
スパッタ法やプラズマＣＶＤ法のように方向性を持った
イオン等の粒子流によるエネルギー供給を伴う堆積とは
異なり、リッジ上部やリッジ側部のような表面形状によ
らず一定の膜質で堆積が起こると考えられる。また、光
ＣＶＤ法では、膜形成により生ずる応力が極めて小さい
値をとることが知られているので、半導体レーザの信頼
性を向上できることが期待される。手段２の構成によれ
ば、湿式エッチングを用いてもプロセスマージンを十分
にとることができるので、プロセスを簡便にすることが
できる。手段３の構成は、手段１及び手段２に用いる絶
縁膜としては窒化ケイ素膜、酸化ケイ素膜又は酸化窒化
ケイ素膜が適していることを開示したものである。
【０００６】
（実施例１）図１を用いて、リッジ構造の半導体レーザ
の製造方法を示す。この方法を実行するために、まず、
ＧａＡｓ基板上にレーザを構成する各半導体層が形成さ
れた半導体レーザ基板が、リッジ構造の半導体レーザを
作製すべき半導体レーザ基板として、予め用意されてい
るとして、前記半導体レーザ基板２８上に、フォトレジ
ストでなるマスク層を、露光および現像処理によって、
予定のパターンに形成した。次に、上記半導体レーザ基
板２８に対し、上記マスク層をマスクとして、塩素系ガ
スのプラズマを用いたエッチング処理を施すことによっ
て、リッジ１１の加工を上記半導体レーザ基板２８上に
行った。次に、上記半導体基板１３上から、Ｎ−メチル
ピロリドンでなる液を用いて、上記マスク層を溶去除去
した。さらに、酸素アッシャを用いて、溶去されなかっ
たフォトマスク及びドライエッチング残さの処理を行っ
た。（ａ図）
の製造方法を示す。この方法を実行するために、まず、
ＧａＡｓ基板上にレーザを構成する各半導体層が形成さ
れた半導体レーザ基板が、リッジ構造の半導体レーザを
作製すべき半導体レーザ基板として、予め用意されてい
るとして、前記半導体レーザ基板２８上に、フォトレジ
ストでなるマスク層を、露光および現像処理によって、
予定のパターンに形成した。次に、上記半導体レーザ基
板２８に対し、上記マスク層をマスクとして、塩素系ガ
スのプラズマを用いたエッチング処理を施すことによっ
て、リッジ１１の加工を上記半導体レーザ基板２８上に
行った。次に、上記半導体基板１３上から、Ｎ−メチル
ピロリドンでなる液を用いて、上記マスク層を溶去除去
した。さらに、酸素アッシャを用いて、溶去されなかっ
たフォトマスク及びドライエッチング残さの処理を行っ
た。（ａ図）
【０００７】次に、上記半導体基板１３に対し、光ＣＶ
Ｄ法を用いて、絶縁層１４を形成した。ここで、絶縁膜
としては、Ｓｉ3 Ｎ4 を成膜した。（ｂ図）
Ｄ法を用いて、絶縁層１４を形成した。ここで、絶縁膜
としては、Ｓｉ3 Ｎ4 を成膜した。（ｂ図）
【０００８】次に、上記半導体レーザ基板２８に対し、
第１のレジスト１５をスピンコートにより塗布した。こ
こで、レジスト１５としては、ポリジメチルグルタルイ
ミド（ＰＭＧＩ）を主成分とする樹脂を用いた。スピン
コートの回転数は、ＰＭＧＩの膜圧とリッジの高さが一
致するように設定した。高さ１．２ミクロンのリッジの
場合には、毎分４０００回転とした。この後、上記半導
体基板１３を２７５℃で１時間ベーキングした。（ｃ
図）
第１のレジスト１５をスピンコートにより塗布した。こ
こで、レジスト１５としては、ポリジメチルグルタルイ
ミド（ＰＭＧＩ）を主成分とする樹脂を用いた。スピン
コートの回転数は、ＰＭＧＩの膜圧とリッジの高さが一
致するように設定した。高さ１．２ミクロンのリッジの
場合には、毎分４０００回転とした。この後、上記半導
体基板１３を２７５℃で１時間ベーキングした。（ｃ
図）
【０００９】次に、上記半導体レーザ基板２８に対し、
第２のレジストを塗布した。その後、前記レジストを、
露光および現像処理によって、所定のパターンに形成
し、マスク層１６とした。ここで、第２のレジストとし
ては、フォトレジストを用い、露光には、コンタクトア
ライナを用いた。（ｄ図）
第２のレジストを塗布した。その後、前記レジストを、
露光および現像処理によって、所定のパターンに形成
し、マスク層１６とした。ここで、第２のレジストとし
ては、フォトレジストを用い、露光には、コンタクトア
ライナを用いた。（ｄ図）
【００１０】次に、上記半導体レーザ基板２８に対し、
酸素ガスのプラズマを用いたエッチング処理を施すこと
によって、ＰＭＧＩのエッチバックを行った。エッチン
グ時間を制御して、リッジ上部のＰＭＧＩを除去し、絶
縁膜１９を露出させた。（ｅ図）
酸素ガスのプラズマを用いたエッチング処理を施すこと
によって、ＰＭＧＩのエッチバックを行った。エッチン
グ時間を制御して、リッジ上部のＰＭＧＩを除去し、絶
縁膜１９を露出させた。（ｅ図）
【００１１】次に、上記半導体レーザ基板２８に対し、
上記マスク層をマスクとする、フロン系ガスのプラズマ
を用いたエッチング処理を施すことによって、リッジ上
部のＳｉ3 Ｎ4 を除去した。エッチング時間を制御し
て、リッジ上部の半導体層２０だけを露出させた。（ｆ
図）
上記マスク層をマスクとする、フロン系ガスのプラズマ
を用いたエッチング処理を施すことによって、リッジ上
部のＳｉ3 Ｎ4 を除去した。エッチング時間を制御し
て、リッジ上部の半導体層２０だけを露出させた。（ｆ
図）
【００１２】次に、上記半導体レーザ基板２８上から、
Ｎ−メチルピロリドンでなる液を用いて、上記レジスト
１５及びマスク層１６を溶去除去した。さらに、酸素ア
ッシャを用いて、溶去されなかったマスク及びドライエ
ッチング残さの処理を行った。（ｇ図） この後、Ｃｒ／Ａｕあるいは、Ｔｉ／Ｐｔ／Ａｕ等のｐ
電極、次に、Ａｕ／Ｇｅ／Ｎｉ等のｎ電極を形成した。
さらに、オーミックシンターを行って、電極部まで形成
した。次に、上記半導体基板１３の劈開を行い、レーザ
チップに分割した後、モジュールとしての組み立ておよ
び実装を行い、半導体レーザ装置とした。以上が、本発
明による半導体レーザの製造方法の第１の実施例であ
る。このように本実施例によれば、絶縁膜として光ＣＶ
Ｄ法によるＳｉ3 Ｎ4 を用いたため、リッジ上部とリッ
ジ側部において絶縁膜のエッチング速度に差がないの
で、リッジ側部の絶縁膜がエッチングされることがな
く、プロセスマージンを十分にとることができた。
Ｎ−メチルピロリドンでなる液を用いて、上記レジスト
１５及びマスク層１６を溶去除去した。さらに、酸素ア
ッシャを用いて、溶去されなかったマスク及びドライエ
ッチング残さの処理を行った。（ｇ図） この後、Ｃｒ／Ａｕあるいは、Ｔｉ／Ｐｔ／Ａｕ等のｐ
電極、次に、Ａｕ／Ｇｅ／Ｎｉ等のｎ電極を形成した。
さらに、オーミックシンターを行って、電極部まで形成
した。次に、上記半導体基板１３の劈開を行い、レーザ
チップに分割した後、モジュールとしての組み立ておよ
び実装を行い、半導体レーザ装置とした。以上が、本発
明による半導体レーザの製造方法の第１の実施例であ
る。このように本実施例によれば、絶縁膜として光ＣＶ
Ｄ法によるＳｉ3 Ｎ4 を用いたため、リッジ上部とリッ
ジ側部において絶縁膜のエッチング速度に差がないの
で、リッジ側部の絶縁膜がエッチングされることがな
く、プロセスマージンを十分にとることができた。
【００１３】この実施例で用いられた光ＣＶＤ法におい
て、光ＣＶＤ法の光源としては、水銀（Ｈｇ）ランプの
紫外光を用い、気層中で反応前駆体を生成して成膜速度
を加速させた。基板温度１６０℃において、シラン（Ｓ
ｉＨ4 ）、窒素（Ｎ2 ）、アンモニア（ＮＨ3 ）を原料
ガスとして、窒化膜（ＳｉＮ）を堆積させた。光ＣＶＤ
法により酸化膜（ＳｉＯ2 ）を堆積させる場合には、基
板温度２４０℃で、ジシラン（Ｓｉ2 Ｈ6 ）、酸素（Ｏ
2 ）を原料ガスとして用い、重水素（Ｄ2 ）ランプとキ
セノン（Ｘｅ）ランプを二重光源として用いる。
て、光ＣＶＤ法の光源としては、水銀（Ｈｇ）ランプの
紫外光を用い、気層中で反応前駆体を生成して成膜速度
を加速させた。基板温度１６０℃において、シラン（Ｓ
ｉＨ4 ）、窒素（Ｎ2 ）、アンモニア（ＮＨ3 ）を原料
ガスとして、窒化膜（ＳｉＮ）を堆積させた。光ＣＶＤ
法により酸化膜（ＳｉＯ2 ）を堆積させる場合には、基
板温度２４０℃で、ジシラン（Ｓｉ2 Ｈ6 ）、酸素（Ｏ
2 ）を原料ガスとして用い、重水素（Ｄ2 ）ランプとキ
セノン（Ｘｅ）ランプを二重光源として用いる。
【００１４】（実施例２）実施例１と同様のリッジ構造
の半導体レーザの製造方法において、ＰＭＧＩのエッチ
バックを行って、リッジ上部のＰＭＧＩを除去し、絶縁
膜１４を露出させた後（図１ｅ）、上記半導体基板１３
に対し、フッ酸とフッ化アンモニウムと水との７：３
５：５８の割合のフッ酸系溶液でなるエッチング液を用
いたエッチング処理を施すことによって、リッジ上部の
Ｓｉ3 Ｎ4 を除去した。エッチング時間を制御して、リ
ッジ上部の半導体層だけを露出させた。（図１ｆ） 次に、上記半導体基板１３上から、Ｎ−メチルピロリド
ンでなる液を用いて、上記レジスト１５及びマスク層１
６を溶去除去した。（図１ｇ） その後の製造プロセスは、実施例１と同様に行った。以
上が、本発明による半導体レーザの製造方法の第２の実
施例である。このように本実施例によれば、湿式エッチ
ングを用いてもプロセスマージンを十分にとることがで
きたので、プロセスを簡便にすることができた。すなわ
ち、湿式エッチングを用いたことにより、エッチングお
よびマスク層の除去が容易になった。
の半導体レーザの製造方法において、ＰＭＧＩのエッチ
バックを行って、リッジ上部のＰＭＧＩを除去し、絶縁
膜１４を露出させた後（図１ｅ）、上記半導体基板１３
に対し、フッ酸とフッ化アンモニウムと水との７：３
５：５８の割合のフッ酸系溶液でなるエッチング液を用
いたエッチング処理を施すことによって、リッジ上部の
Ｓｉ3 Ｎ4 を除去した。エッチング時間を制御して、リ
ッジ上部の半導体層だけを露出させた。（図１ｆ） 次に、上記半導体基板１３上から、Ｎ−メチルピロリド
ンでなる液を用いて、上記レジスト１５及びマスク層１
６を溶去除去した。（図１ｇ） その後の製造プロセスは、実施例１と同様に行った。以
上が、本発明による半導体レーザの製造方法の第２の実
施例である。このように本実施例によれば、湿式エッチ
ングを用いてもプロセスマージンを十分にとることがで
きたので、プロセスを簡便にすることができた。すなわ
ち、湿式エッチングを用いたことにより、エッチングお
よびマスク層の除去が容易になった。
【００１５】（実施例３）図２は本発明の実施例３を示
すものである。図２（ａ）において、２１はリッジ、２
２は活性層、２３は半導体基板、２５はチャンネルを示
す。
すものである。図２（ａ）において、２１はリッジ、２
２は活性層、２３は半導体基板、２５はチャンネルを示
す。
【００１６】次に、実施例１と同様のリッジ構造の半導
体レーザの製造方法において、光ＣＶＤ法を用いてＳｉ
3 Ｎ4 ２４を成膜した後（図２ｂ）、上記半導体基板２
３に対し、フォトレジスト２６を塗布した。その後、前
記レジスト２６でなるマスク層を、露光および現像処理
によって、予定のパターンに形成した。ここで、上記リ
ッジ２１上部のＳｉ3 Ｎ4 を選択的にエッチングできる
ようなパターンを予定のパターンとして形成した。すな
わち、縮小投影露光法を用いて、上記リッジ２１形成時
のパターンと同一の幅を持つストライプのパターンを、
上記リッジ２１の直上に重なるように形成した（図２
ｃ）
体レーザの製造方法において、光ＣＶＤ法を用いてＳｉ
3 Ｎ4 ２４を成膜した後（図２ｂ）、上記半導体基板２
３に対し、フォトレジスト２６を塗布した。その後、前
記レジスト２６でなるマスク層を、露光および現像処理
によって、予定のパターンに形成した。ここで、上記リ
ッジ２１上部のＳｉ3 Ｎ4 を選択的にエッチングできる
ようなパターンを予定のパターンとして形成した。すな
わち、縮小投影露光法を用いて、上記リッジ２１形成時
のパターンと同一の幅を持つストライプのパターンを、
上記リッジ２１の直上に重なるように形成した（図２
ｃ）
【００１７】次に、上記半導体レーザ基板２８に対し、
フッ酸とフッ化アンモニウムと水との７：３５：５８の
割合のフッ酸系溶液でなるエッチング液を用いたエッチ
ング処理を施すことによって、窓開け部分２７のＳｉ3
Ｎ4 を除去した。エッチング時間を制御して、リッジ上
部の半導体層だけを露出させた。（図２ｄ）
フッ酸とフッ化アンモニウムと水との７：３５：５８の
割合のフッ酸系溶液でなるエッチング液を用いたエッチ
ング処理を施すことによって、窓開け部分２７のＳｉ3
Ｎ4 を除去した。エッチング時間を制御して、リッジ上
部の半導体層だけを露出させた。（図２ｄ）
【００１８】次に、上記半導体レーザ基板２８上から、
Ｎ−メチルピロリドンでなる液を用いて、上記マスク層
を溶去除去した。（図２ｅ） その後の製造プロセスは、実施例１と同様に行った。以
上が、本発明による半導体レーザの製造方法の第３の実
施例である。このように本実施例によれば、リッジ上部
のレジストのみ選択的に露光および現像処理により除去
するので、作製工程数をさらに減らすことができた。
尚、上記実施例では絶縁膜としてＳｉ3 Ｎ4 膜を用いて
いるが、それ以外の酸化ケイ素膜または酸化窒化ケイ素
膜ないしは元素の比率がＳｉ3 Ｎ4 とは異なる窒化ケイ
素膜であっても良い。
Ｎ−メチルピロリドンでなる液を用いて、上記マスク層
を溶去除去した。（図２ｅ） その後の製造プロセスは、実施例１と同様に行った。以
上が、本発明による半導体レーザの製造方法の第３の実
施例である。このように本実施例によれば、リッジ上部
のレジストのみ選択的に露光および現像処理により除去
するので、作製工程数をさらに減らすことができた。
尚、上記実施例では絶縁膜としてＳｉ3 Ｎ4 膜を用いて
いるが、それ以外の酸化ケイ素膜または酸化窒化ケイ素
膜ないしは元素の比率がＳｉ3 Ｎ4 とは異なる窒化ケイ
素膜であっても良い。
【００１９】
【発明の効果】叙上のように、本発明によれば、光ＣＶ
Ｄ法により形成された絶縁膜を用いているため、リッジ
上部とリッジ側部において絶縁膜のエッチング速度に差
がなくなるので、リッジ構造の半導体レーザの作製工程
において、プロセスマージンを十分にとることができ、
プロセスを大幅に簡略化できる。このため、本発明によ
る半導体レーザの製造方法は、レーザの製造コストを大
幅に低減できる効果を有するものである。
Ｄ法により形成された絶縁膜を用いているため、リッジ
上部とリッジ側部において絶縁膜のエッチング速度に差
がなくなるので、リッジ構造の半導体レーザの作製工程
において、プロセスマージンを十分にとることができ、
プロセスを大幅に簡略化できる。このため、本発明によ
る半導体レーザの製造方法は、レーザの製造コストを大
幅に低減できる効果を有するものである。
【図１】本発明のリッジ構造の半導体レーザの製造方法
を示し、（ａ）〜（ｇ）は各工程を示す。
を示し、（ａ）〜（ｇ）は各工程を示す。
【図２】本発明のリッジ構造の半導体レーザの製造方法
において、リッジ上の絶縁膜を選択的に加工する工程を
示す断面図であって（ａ）〜（ｅ）は各工程を示す。
において、リッジ上の絶縁膜を選択的に加工する工程を
示す断面図であって（ａ）〜（ｅ）は各工程を示す。
１１ リッジ １２ 活性層 １３ 半導体基板 １４ 絶縁膜 １５ 第１のレジスト １６ 第２のレジスト １７ チャンネル １８ リッジ上部のレジスト １９ リッジ上部の絶縁膜 ２０ リッジ上部の半導体層 ２１ リッジ ２２ 活性層 ２３ 半導体基板 ２４ 絶縁膜 ２５ チャンネル ２６ レジスト ２７ 窓 ２８ 半導体レーザ基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 榎木 孝知 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (3)
- 【請求項１】 リッジ構造を有する半導体レーザの製造
において、半導体レーザとなる層構造を有する半導体レ
ーザ基板にリッジを形成する工程と、次いで前記基板に
絶縁膜を光化学気相堆積法によって形成する工程と、そ
の後前記絶縁膜のうち前記リッジ上に堆積された部分の
みを除去する工程とを具備することを特徴とする半導体
レーザの製造方法。 - 【請求項２】 請求項１記載の半導体レーザの製造方法
において、絶縁膜を除去する場合、湿式エッチング法を
用いることを特徴とする半導体レーザの製造方法。 - 【請求項３】 請求項１あるいは２記載の半導体レーザ
の製造方法において、前記絶縁膜が窒化ケイ素膜、酸化
ケイ素膜または酸化窒化ケイ素膜であることを特徴とす
る半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18615795A JPH0918085A (ja) | 1995-06-28 | 1995-06-28 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18615795A JPH0918085A (ja) | 1995-06-28 | 1995-06-28 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918085A true JPH0918085A (ja) | 1997-01-17 |
Family
ID=16183386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18615795A Pending JPH0918085A (ja) | 1995-06-28 | 1995-06-28 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918085A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059881A (ja) * | 2004-08-17 | 2006-03-02 | Sharp Corp | 半導体レーザ素子及びその製造方法 |
| JP2008235790A (ja) * | 2007-03-23 | 2008-10-02 | Mitsubishi Electric Corp | 半導体光素子の製造方法 |
| JP2010141229A (ja) * | 2008-12-15 | 2010-06-24 | Sony Corp | 半導体レーザの製造方法 |
-
1995
- 1995-06-28 JP JP18615795A patent/JPH0918085A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059881A (ja) * | 2004-08-17 | 2006-03-02 | Sharp Corp | 半導体レーザ素子及びその製造方法 |
| JP2008235790A (ja) * | 2007-03-23 | 2008-10-02 | Mitsubishi Electric Corp | 半導体光素子の製造方法 |
| JP2010141229A (ja) * | 2008-12-15 | 2010-06-24 | Sony Corp | 半導体レーザの製造方法 |
| US7943407B2 (en) | 2008-12-15 | 2011-05-17 | Sony Corporation | Method for manufacturing semiconductor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3501520B2 (ja) | 半導体レーザーダイオード製造方法 | |
| JPH0774170A (ja) | 配線パターンの製造方法 | |
| US7371695B2 (en) | Use of TEOS oxides in integrated circuit fabrication processes | |
| JP2002110654A (ja) | 半導体装置の製造方法 | |
| JPH0918085A (ja) | 半導体レーザの製造方法 | |
| KR20010003465A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JP2000138416A (ja) | リッジ型半導体素子の作製方法 | |
| JP4093606B2 (ja) | 半導体素子の製造方法 | |
| JPH09148666A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH11186230A (ja) | 半導体装置の製造方法 | |
| JPH0883953A (ja) | 半導体レーザの製造方法 | |
| JP2838943B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100335483B1 (ko) | 반도체소자의스페이서형성방법 | |
| JPH02254720A (ja) | 微細エッチング方法 | |
| JPH05283518A (ja) | 半導体装置の製造方法 | |
| JPH0870156A (ja) | 半導体レーザの製造方法 | |
| JP3515851B2 (ja) | 半導体装置の製造方法 | |
| KR100261167B1 (ko) | 반도체 소자의 게이트 제조방법 | |
| KR100781445B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| JP2597703B2 (ja) | 半導体装置の製造方法 | |
| JPH10189410A (ja) | 半導体装置の製造方法 | |
| KR0147775B1 (ko) | 트랜지스터의 게이트 전극 형성 방법 | |
| JP2001272564A (ja) | 半導体光導波路の製造方法 | |
| JP2001051287A (ja) | 半導体集積回路装置およびその製造方法 |