JPH0918082A - 半導体レーザ素子 - Google Patents
半導体レーザ素子Info
- Publication number
- JPH0918082A JPH0918082A JP16381795A JP16381795A JPH0918082A JP H0918082 A JPH0918082 A JP H0918082A JP 16381795 A JP16381795 A JP 16381795A JP 16381795 A JP16381795 A JP 16381795A JP H0918082 A JPH0918082 A JP H0918082A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- face
- active layer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
- H01S5/164—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising semiconductor material with a wider bandgap than the active layer
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 ＣＯＤを防ぎ、高出力で高信頼性の半導体レ
ーザ素子を提供する。 【構成】 化合物半導体基板１上に設けられた、活性層
５をクラッド層３、７で挟んでなるダブルヘテロ構造部
と、このダブルヘテロ構造部の共振器長方向のへき開さ
れた出射端面近傍かつ前記活性層５上に設けられた電流
非注入領域８ａと、前記出射端面上に積層された、活性
層５よりもバンドギャップが大きい半導体層１１とを備
える。
ーザ素子を提供する。 【構成】 化合物半導体基板１上に設けられた、活性層
５をクラッド層３、７で挟んでなるダブルヘテロ構造部
と、このダブルヘテロ構造部の共振器長方向のへき開さ
れた出射端面近傍かつ前記活性層５上に設けられた電流
非注入領域８ａと、前記出射端面上に積層された、活性
層５よりもバンドギャップが大きい半導体層１１とを備
える。
Description
【０００１】
【産業上の利用分野】本発明は、高出力駆動の半導体レ
ーザ素子に関する。
ーザ素子に関する。
【０００２】
【従来の技術】近年、特にＧａＡｓ系半導体レーザ素子
の励起光源等を含む用途拡大にともない、１００ｍＷを
越える高出力化、および高出力下での高信頼性への要求
が高まっている。ところで、ＧａＡｓ系半導体レーザ素
子は、駆動電流を増大させて光出力を増大させていく
と、そのレーザ端面には、瞬時に劣化し、急激に発振を
停止してしまう光学損傷（Catastrophic Optical Damag
e ：ＣＯＤ））が起こることが知られている。これは、
半導体レーザ素子の駆動中に端面近傍で、光吸収→表面
再結合電流増加→端面温度上昇→バンドギャップ縮小→
光吸収という正帰還のサイクルを繰り返すことが原因と
考えられている。
の励起光源等を含む用途拡大にともない、１００ｍＷを
越える高出力化、および高出力下での高信頼性への要求
が高まっている。ところで、ＧａＡｓ系半導体レーザ素
子は、駆動電流を増大させて光出力を増大させていく
と、そのレーザ端面には、瞬時に劣化し、急激に発振を
停止してしまう光学損傷（Catastrophic Optical Damag
e ：ＣＯＤ））が起こることが知られている。これは、
半導体レーザ素子の駆動中に端面近傍で、光吸収→表面
再結合電流増加→端面温度上昇→バンドギャップ縮小→
光吸収という正帰還のサイクルを繰り返すことが原因と
考えられている。
【０００３】そこで、半導体レーザ素子のレーザ端面に
おけるこのような現象を抑制するために、端面で光吸収
を起こさない構造（いわゆる窓構造）を設けることが行
われている。具体的には、端面に活性層のバンドギャッ
プを拡大する部分を設けて、光吸収を防いで、光学損傷
を防止する方法がある。このような窓構造は、例えば以
下のような方法で設けられている。即ち、 １）図２（ａ）に示すように、半導体基板２１上に活性
層を含む半導体層からなるエピタキシャル層２２を積層
し、エッチングにより溝を形成し、溝の側面を反射端面
２３とする。次いで、図２（ｂ）に示すように、反射端
面２３上にバンドギャップが活性層よりも大きい半導体
層２４を選択成長させる。次いで、電極をエピタキシャ
ル層２２上に形成し、へき開位置Ａでへき開する。最後
に、反射端面２３上に低反射膜を形成する。 ２）また、最近では、エピタキシャル成長させたウェハ
をへき開して形成した反射端面上に、バンドギャップが
活性層よりも大きい半導体層を直接成長させる方法もあ
る。
おけるこのような現象を抑制するために、端面で光吸収
を起こさない構造（いわゆる窓構造）を設けることが行
われている。具体的には、端面に活性層のバンドギャッ
プを拡大する部分を設けて、光吸収を防いで、光学損傷
を防止する方法がある。このような窓構造は、例えば以
下のような方法で設けられている。即ち、 １）図２（ａ）に示すように、半導体基板２１上に活性
層を含む半導体層からなるエピタキシャル層２２を積層
し、エッチングにより溝を形成し、溝の側面を反射端面
２３とする。次いで、図２（ｂ）に示すように、反射端
面２３上にバンドギャップが活性層よりも大きい半導体
層２４を選択成長させる。次いで、電極をエピタキシャ
ル層２２上に形成し、へき開位置Ａでへき開する。最後
に、反射端面２３上に低反射膜を形成する。 ２）また、最近では、エピタキシャル成長させたウェハ
をへき開して形成した反射端面上に、バンドギャップが
活性層よりも大きい半導体層を直接成長させる方法もあ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
共振器端面にバンドギャップが活性層よりも大きい半導
体層を積層する方法には、以下のような問題があった。
即ち、第１の方法では、窓領域となる溝の幅を１０μｍ
程度に制限しないと、この部分には活性層が存在しない
ため、窓領域で導波モードが影響を受け、高次モードが
誘起され、所望のレーザ特性が得られない。しかしなが
ら、溝部分のへき開位置を正確に位置決めすることが困
難であった。また、第２の方法では、共振器端面上に積
層した半導体層の厚さを十分に薄く設定できるので、第
１の方法における導波モードの変化などの光学的特性に
関する問題はない。しかし、逆に、この半導体層を十分
な厚さで積層させることができず、この半導体層の厚さ
がキャリアの拡散長に比較して薄すぎるために、ジュー
ル熱が発生し、駆動条件によってはＣＯＤが発生すると
いう問題があった。
共振器端面にバンドギャップが活性層よりも大きい半導
体層を積層する方法には、以下のような問題があった。
即ち、第１の方法では、窓領域となる溝の幅を１０μｍ
程度に制限しないと、この部分には活性層が存在しない
ため、窓領域で導波モードが影響を受け、高次モードが
誘起され、所望のレーザ特性が得られない。しかしなが
ら、溝部分のへき開位置を正確に位置決めすることが困
難であった。また、第２の方法では、共振器端面上に積
層した半導体層の厚さを十分に薄く設定できるので、第
１の方法における導波モードの変化などの光学的特性に
関する問題はない。しかし、逆に、この半導体層を十分
な厚さで積層させることができず、この半導体層の厚さ
がキャリアの拡散長に比較して薄すぎるために、ジュー
ル熱が発生し、駆動条件によってはＣＯＤが発生すると
いう問題があった。
【０００５】
【課題を解決するための手段】本発明は上記問題点を解
決した半導体レーザ素子を提供するもので、化合物半導
体基板上に設けられた、活性層をクラッド層で挟んでな
るダブルヘテロ構造部と、このダブルヘテロ構造部の共
振器長方向のへき開された出射端面近傍かつ前記活性層
上に設けられた電流非注入領域と、前記出射端面上に積
層された、活性層よりもバンドギャップが大きい半導体
層とを備えたことを特徴とするものである。ここで、電
流非注入領域の共振器長方向の幅は、１μｍ以上、５０
μｍ以下であることが好ましい。
決した半導体レーザ素子を提供するもので、化合物半導
体基板上に設けられた、活性層をクラッド層で挟んでな
るダブルヘテロ構造部と、このダブルヘテロ構造部の共
振器長方向のへき開された出射端面近傍かつ前記活性層
上に設けられた電流非注入領域と、前記出射端面上に積
層された、活性層よりもバンドギャップが大きい半導体
層とを備えたことを特徴とするものである。ここで、電
流非注入領域の共振器長方向の幅は、１μｍ以上、５０
μｍ以下であることが好ましい。
【０００６】
【作用】本発明によれば、電流非注入領域が出射端面近
傍かつ活性層上に設けられているので、この領域で高次
モードが誘起されることはない。また、上記電流非注入
領域が存在するために、出射端面上に積層された、活性
層よりもバンドギャップが大きい半導体層の厚さが十分
に厚くなくても、この半導体層内にジュール熱が発生す
ることがなく、ＣＯＤの発生を防ぐことができる。
傍かつ活性層上に設けられているので、この領域で高次
モードが誘起されることはない。また、上記電流非注入
領域が存在するために、出射端面上に積層された、活性
層よりもバンドギャップが大きい半導体層の厚さが十分
に厚くなくても、この半導体層内にジュール熱が発生す
ることがなく、ＣＯＤの発生を防ぐことができる。
【０００７】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１は、本発明にかかる半導体レー
ザ素子の一実施例の製造工程の説明図である。その工程
は以下の通りである。即ち、 １）先ず、面方位（１００）のｎ−ＧａＡｓ基板１上
に、厚さ０．５μｍのｎ−ＧａＡｓバッファ層２、厚さ
２．０μｍのｎ−ＡｌＧａＡｓ下クラッド層３、厚さ５
０ｎｍのＧａＡｓ下光閉じ込め層４、厚さ９ｎｍのＩｎ
ＧａＡｓ歪み量子井戸層からなる活性層５、厚さ５０ｎ
ｍのＧａＡｓ上光閉じ込め層６、厚さ２．０μｍのｐ−
ＡｌＧａＡｓ上クラッド層７、厚さ０．５μｍのｐ++−
ＧａＡｓキャップ層８を順次積層する。 ２）次いで、フォトリソグラフィ技術を用いてキャップ
層８と上クラッド層７をエッチングし、リッジメサを形
成する（図１（ａ））。 ３）次いで、再びフォトリソグラフィ技術とエッチング
により、共振器長に相当する間隔でリッジメサの頭部の
キャップ層８を除去し、電流非注入領域８ａとする（図
１（ｂ））。 ４）次いで、注入電流狭窄のために第１誘電体層として
ＳｉＯx 層９を積層し、電極コンタクトのためにフォト
リソグラフィ技術によりリッジ頭部に電極コンタクト窓
９ａを形成する（図１（ｃ））。 ５）次いで、ＳｉＯx 層９上に第２誘電体層としてＡｌ
Ｏx 層１０を形成する（図１（ｄ））。 ６）このようにして形成されたエピタキシャルウェハを
厚さ１１０μｍまで研磨した後、長さ２ｃｍ、共振器長
の２倍である２ｍｍ幅の大きさでへき開して（１１０）
端面を露出させる（図１（ｅ））。 ７）次いで、ＡｌＯx 層１０を選択成長マスクとして、
へき開端面に活性層５よりもバンドギャップが大きいＩ
ｎＧａＰ層１１を成長させる（図１（ｆ））。この際、
ＩｎＧａＰ層１１はＡｌＯx 層１０上にも積層する。こ
こで、端面上に積層したＩｎＧａＰ層１１ａは、基板１
およびその上に成長したエピタキシャル層の端面と化学
的に結合している。一方、ＡｌＯx 層１０上に積層した
ＩｎＧａＰ層１１ｂは、多結晶状でＡｌＯx 層１０上に
堆積しているだけであり、化学的にＡｌＯx 層１０と結
合していない。 ８）次いで、ＡｌＯx 層１０上に析出したＩｎＧａＰ層
１１ｂを、ＡｌＯx 層１０を強アルカリ液で除去するこ
とによりリフトオフし、ＳｉＯx 層９および電極コンタ
クト窓９ａ下のｐ−ＧａＡｓキャップ層８を露出させる
（図１（ｇ））。この工程において、強アルカリ液は多
結晶状のＩｎＧａＰ層１１ｂを通って、容易にＡｌＯx
層１０に達し、ＡｌＯx 層１０を溶解する。なお、この
際、ＳｉＯx 層９やｐ−ＧａＡｓキャップ層８はアルカ
リ液には侵されない。 ９）次いで、エピタキシャル面側、および基板１側に、
それぞれＴｉ／Ｐｔ／Ａｕ電極１２、ＡｕＧｅＮｉ／Ａ
ｕ電極１３を蒸着し、幅３μｍ、共振器長１ｍｍのリッ
ジ導波路半導体レーザ素子を製作した（図１（ｈ））。
ここで、電流非注入領域８ａでは、ｐ−ＡｌＧａＡｓ上
クラッド層７上にＴｉ／Ｐｔ／Ａｕ電極１２が接合して
いるが、この接合はショットキー接合であり、この領域
では電流は注入されない。なお、端面には、ＩｎＧａＰ
層１１を成長させた低反射側に反射率が５％の誘電体
を、その反対側の端面に高反射側として反射率９５％の
誘電体を被覆した。
を詳細に説明する。図１は、本発明にかかる半導体レー
ザ素子の一実施例の製造工程の説明図である。その工程
は以下の通りである。即ち、 １）先ず、面方位（１００）のｎ−ＧａＡｓ基板１上
に、厚さ０．５μｍのｎ−ＧａＡｓバッファ層２、厚さ
２．０μｍのｎ−ＡｌＧａＡｓ下クラッド層３、厚さ５
０ｎｍのＧａＡｓ下光閉じ込め層４、厚さ９ｎｍのＩｎ
ＧａＡｓ歪み量子井戸層からなる活性層５、厚さ５０ｎ
ｍのＧａＡｓ上光閉じ込め層６、厚さ２．０μｍのｐ−
ＡｌＧａＡｓ上クラッド層７、厚さ０．５μｍのｐ++−
ＧａＡｓキャップ層８を順次積層する。 ２）次いで、フォトリソグラフィ技術を用いてキャップ
層８と上クラッド層７をエッチングし、リッジメサを形
成する（図１（ａ））。 ３）次いで、再びフォトリソグラフィ技術とエッチング
により、共振器長に相当する間隔でリッジメサの頭部の
キャップ層８を除去し、電流非注入領域８ａとする（図
１（ｂ））。 ４）次いで、注入電流狭窄のために第１誘電体層として
ＳｉＯx 層９を積層し、電極コンタクトのためにフォト
リソグラフィ技術によりリッジ頭部に電極コンタクト窓
９ａを形成する（図１（ｃ））。 ５）次いで、ＳｉＯx 層９上に第２誘電体層としてＡｌ
Ｏx 層１０を形成する（図１（ｄ））。 ６）このようにして形成されたエピタキシャルウェハを
厚さ１１０μｍまで研磨した後、長さ２ｃｍ、共振器長
の２倍である２ｍｍ幅の大きさでへき開して（１１０）
端面を露出させる（図１（ｅ））。 ７）次いで、ＡｌＯx 層１０を選択成長マスクとして、
へき開端面に活性層５よりもバンドギャップが大きいＩ
ｎＧａＰ層１１を成長させる（図１（ｆ））。この際、
ＩｎＧａＰ層１１はＡｌＯx 層１０上にも積層する。こ
こで、端面上に積層したＩｎＧａＰ層１１ａは、基板１
およびその上に成長したエピタキシャル層の端面と化学
的に結合している。一方、ＡｌＯx 層１０上に積層した
ＩｎＧａＰ層１１ｂは、多結晶状でＡｌＯx 層１０上に
堆積しているだけであり、化学的にＡｌＯx 層１０と結
合していない。 ８）次いで、ＡｌＯx 層１０上に析出したＩｎＧａＰ層
１１ｂを、ＡｌＯx 層１０を強アルカリ液で除去するこ
とによりリフトオフし、ＳｉＯx 層９および電極コンタ
クト窓９ａ下のｐ−ＧａＡｓキャップ層８を露出させる
（図１（ｇ））。この工程において、強アルカリ液は多
結晶状のＩｎＧａＰ層１１ｂを通って、容易にＡｌＯx
層１０に達し、ＡｌＯx 層１０を溶解する。なお、この
際、ＳｉＯx 層９やｐ−ＧａＡｓキャップ層８はアルカ
リ液には侵されない。 ９）次いで、エピタキシャル面側、および基板１側に、
それぞれＴｉ／Ｐｔ／Ａｕ電極１２、ＡｕＧｅＮｉ／Ａ
ｕ電極１３を蒸着し、幅３μｍ、共振器長１ｍｍのリッ
ジ導波路半導体レーザ素子を製作した（図１（ｈ））。
ここで、電流非注入領域８ａでは、ｐ−ＡｌＧａＡｓ上
クラッド層７上にＴｉ／Ｐｔ／Ａｕ電極１２が接合して
いるが、この接合はショットキー接合であり、この領域
では電流は注入されない。なお、端面には、ＩｎＧａＰ
層１１を成長させた低反射側に反射率が５％の誘電体
を、その反対側の端面に高反射側として反射率９５％の
誘電体を被覆した。
【０００８】上記素子を６０℃、２００ｍＷで通電試験
を行った。その結果、駆動電流が５０％上昇した時間を
その素子の寿命と定義すると、室温での信頼性は５００
０ＦＩＴと求められた。一方、電流非注入領域を設け
ず、端面への活性層５よりもバンドギャップが大きいＩ
ｎＧａＰ層１１だけを積層した素子の信頼性は、３００
０ＦＩＴであった。以上のことから、本実施例の素子は
従来よりも高い信頼性を示した。
を行った。その結果、駆動電流が５０％上昇した時間を
その素子の寿命と定義すると、室温での信頼性は５００
０ＦＩＴと求められた。一方、電流非注入領域を設け
ず、端面への活性層５よりもバンドギャップが大きいＩ
ｎＧａＰ層１１だけを積層した素子の信頼性は、３００
０ＦＩＴであった。以上のことから、本実施例の素子は
従来よりも高い信頼性を示した。
【０００９】なお、電流非注入領域の共振器長方向の長
さは、光取り出し効率を考慮すると５０μｍ以下である
ことが望ましく、また、出射端面にキャリアが拡散しな
いようにするためには、１μｍ以上であることが望まし
い。
さは、光取り出し効率を考慮すると５０μｍ以下である
ことが望ましく、また、出射端面にキャリアが拡散しな
いようにするためには、１μｍ以上であることが望まし
い。
【００１０】
【発明の効果】以上説明したように本発明の半導体レー
ザ素子によれば、化合物半導体基板上に設けられた、活
性層をクラッド層で挟んでなるダブルヘテロ構造部と、
このダブルヘテロ構造部の共振器長方向のへき開された
出射端面近傍かつ前記活性層上に設けられた電流非注入
領域と、前記出射端面上に積層された、活性層よりもバ
ンドギャップが大きい半導体層とを備えているので、Ｃ
ＯＤを防ぎ、高出力で高信頼性の半導体レーザ素子を得
ることができるという優れた効果がある。
ザ素子によれば、化合物半導体基板上に設けられた、活
性層をクラッド層で挟んでなるダブルヘテロ構造部と、
このダブルヘテロ構造部の共振器長方向のへき開された
出射端面近傍かつ前記活性層上に設けられた電流非注入
領域と、前記出射端面上に積層された、活性層よりもバ
ンドギャップが大きい半導体層とを備えているので、Ｃ
ＯＤを防ぎ、高出力で高信頼性の半導体レーザ素子を得
ることができるという優れた効果がある。
【図１】図１（ａ）〜（ｈ）は、本発明にかかる半導体
レーザ素子の一実施例の製造工程の説明図である。
レーザ素子の一実施例の製造工程の説明図である。
【図２】（ａ）、（ｂ）は、従来の半導体レーザ素子の
製造工程の説明図である。
製造工程の説明図である。
１ 基板 ２ バッファ層 ３、７ クラッド層 ４、６ 光閉じ込め層 ５ 活性層 ８ キャップ層 ８ａ 電流非注入領域 ９ ＳｉＯx 層 ９ａ 電極コンタクト窓 １０ ＡｌＯx 層 １１、１１ａ、１１ｂ ＩｎＧａＰ層 １２、１３ 電極
Claims (2)
- 【請求項１】 化合物半導体基板上に設けられた、活性
層をクラッド層で挟んでなるダブルヘテロ構造部と、こ
のダブルヘテロ構造部の共振器長方向のへき開された出
射端面近傍かつ前記活性層上に設けられた電流非注入領
域と、前記出射端面上に積層された、活性層よりもバン
ドギャップが大きい半導体層とを備えたことを特徴とす
る半導体レーザ素子。 - 【請求項２】 電流非注入領域の共振器長方向の幅が１
〜５０μｍであることを特徴とする請求項１記載の半導
体レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16381795A JP3717206B2 (ja) | 1995-06-29 | 1995-06-29 | 半導体レーザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16381795A JP3717206B2 (ja) | 1995-06-29 | 1995-06-29 | 半導体レーザ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0918082A true JPH0918082A (ja) | 1997-01-17 |
| JP3717206B2 JP3717206B2 (ja) | 2005-11-16 |
Family
ID=15781294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16381795A Expired - Fee Related JP3717206B2 (ja) | 1995-06-29 | 1995-06-29 | 半導体レーザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3717206B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001009995A1 (en) * | 1999-07-30 | 2001-02-08 | Coretek, Inc. | Single mode operation of microelectromechanically tunable, half-symmetric, vertical cavity surface emitting lasers |
| US6373875B1 (en) * | 1999-07-19 | 2002-04-16 | Industrial Technology Research Institute | Semiconductor laser structure with an increased catastrophic optical damage level |
| US6744805B2 (en) * | 2000-04-05 | 2004-06-01 | Nortel Networks Limited | Single mode operation of microelectromechanically tunable, half-symmetric, vertical cavity surface emitting lasers |
-
1995
- 1995-06-29 JP JP16381795A patent/JP3717206B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373875B1 (en) * | 1999-07-19 | 2002-04-16 | Industrial Technology Research Institute | Semiconductor laser structure with an increased catastrophic optical damage level |
| WO2001009995A1 (en) * | 1999-07-30 | 2001-02-08 | Coretek, Inc. | Single mode operation of microelectromechanically tunable, half-symmetric, vertical cavity surface emitting lasers |
| US6744805B2 (en) * | 2000-04-05 | 2004-06-01 | Nortel Networks Limited | Single mode operation of microelectromechanically tunable, half-symmetric, vertical cavity surface emitting lasers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3717206B2 (ja) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3897186B2 (ja) | 化合物半導体レーザ | |
| JP4547933B2 (ja) | 窒化物半導体素子 | |
| US6140142A (en) | Semiconductor laser and a method for producing the same | |
| JPH1070338A (ja) | 半導体レーザ素子の製造方法 | |
| JP3717206B2 (ja) | 半導体レーザ素子 | |
| JP3246207B2 (ja) | 半導体レーザの製造方法 | |
| JPH05315695A (ja) | 半導体レーザ | |
| US7173273B2 (en) | Semiconductor laser device | |
| JP3254812B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2000332290A (ja) | 窒化物半導体素子およびその製造方法 | |
| JP4249920B2 (ja) | 端面窓型半導体レーザ装置およびその製造方法 | |
| JPH04103187A (ja) | 半導体レーザ及びその製造方法 | |
| JP2860217B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2003046193A (ja) | 半導体レーザおよびその製造方法 | |
| JPH07283484A (ja) | 半導体レーザ素子の製造方法 | |
| JP3043561B2 (ja) | 半導体レーザの製造方法 | |
| JPH09275239A (ja) | 半導体レーザ素子 | |
| JPH104239A (ja) | 半導体発光素子 | |
| JPH04186686A (ja) | 半導体レーザ | |
| JP3651984B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2875440B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2001144374A (ja) | 半導体レーザ装置 | |
| JP2687921B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH06318760A (ja) | 面発光レーザ及びその製造方法 | |
| JPH08307010A (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050830 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090909 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |