JPH0917933A - 電気めっきリードを有する半導体素子の製造方法 - Google Patents

電気めっきリードを有する半導体素子の製造方法

Info

Publication number
JPH0917933A
JPH0917933A JP8178476A JP17847696A JPH0917933A JP H0917933 A JPH0917933 A JP H0917933A JP 8178476 A JP8178476 A JP 8178476A JP 17847696 A JP17847696 A JP 17847696A JP H0917933 A JPH0917933 A JP H0917933A
Authority
JP
Japan
Prior art keywords
metal
leads
electroplated
electroplating
solderable metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8178476A
Other languages
English (en)
Other versions
JP3191684B2 (ja
Inventor
James H Knapp
ジェームス・エイチ・ナップ
Jr Francis J Carney
フランシス・ジェイ・カーネイ,ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0917933A publication Critical patent/JPH0917933A/ja
Application granted granted Critical
Publication of JP3191684B2 publication Critical patent/JP3191684B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】 半導体のリードに電気めっきされたはんだ可
能金属の接着性を高め剥離を防止する方法を提供する。 【解決手段】 はんだ可能金属(53)で電気めっきリ
ード(49)を有する半導体素子(47)と共に用いる
方法は、はんだ可能金属(53)のフロー即ち溶融に十
分な高温に、はんだ可能金属(53)を露出させる工程
を含む。好適実施例では、リード(49)をリードフレ
ーム(48)から切断する前に、はんだ可能金属(5
3)を高温に露出させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般的に半導体素
子に関し、更に特定すれば、電気めっきリード(electro
plated lead)を有する半導体素子の製造方法に関するも
のである。
【0002】
【従来の技術】クアッド平面パック(QFP:quad flat pac
k)素子のような半導体パッケージ素子(semiconductor p
ackaged device)は、典型的に、ダイ・ボンド・パッド
と複数のリードとから成る、金属リードフレームに接合
された半導体ダイを含む。通常ワイヤ・ボンドと呼ばれ
ている細いワイヤが、半導体ダイ上のボンド・パッドを
適切なリードに接合する。封入剤が半導体ダイ、ワイヤ
・ボンド、およびリードの一部を覆う。リードの露出部
分には、多くの場合、錫/鉛(Sn/Pb)のような低温はん
だ可能金属(low temperature solderable metal)で被覆
し、濡れ性(wetting)即ちはんだ可能性(solderability)
を高め、最終的な組み立てにおいてパッケージ素子がプ
リント回路基板に接続されるとき、金属接続(metallurg
ical connection)を形成する。
【0003】典型的に、製造者ははんだディップ(solde
r-dip)プロセスまたは電気めっきプロセスのいずれかを
用いて、リードの露出部分に被膜を形成する。はんだデ
ィッププロセスでは、露出リードを溶融はんだに浸漬す
ることによって、露出リードを被覆する。はんだディッ
ププロセスの欠点の1つに、過剰なはんだが露出リード
上に蓄積し、これがはんだのブリッジ現象(bridging)、
そして究極的に電気的短絡の原因となる。はんだブリッ
ジ現象があるため、はんだディップは隣接するリード間
のピッチが小さい素子には不適切である。
【0004】電気めっきプロセスでは、リードを電解質
溶液、はんだ可能金属から成るアノード、および電流源
に露出させることによって、リードにはんだ可能金属を
被覆する。電気めっきは、はんだディップよりも均一な
被膜を提供するので、隣接するリード間のピッチが小さ
いパッケージには、はんだディップよりも好ましいもの
である。しかしながら、従来の電気めっき技法を用いて
形成された電気めっきリードにはいくつかの問題があ
る。
【0005】例えば、電気めっきされたはんだ可能金属
は、しばしば下地のリードに対する接着性に乏しい場合
がある。この乏しい接着性のために、特に後続処理の間
(例えば、トリミングおよび形成、電気検査、テープ・
アンド・リール等)、電気めっきされたはんだ可能金属
が下地のリードから剥がれる、即ち、剥離する原因とな
る。剥離したはんだ可能金属は、機器の動作時間(up-ti
me)(例えば、剥離した金属が機器に詰まったり、障害
を起こす)、機器の寿命、電気的歩留まり(例えば、剥
離した金属が隣接するリードに跨ることによって生じる
電気的短絡)、および信頼性に、有害な影響を及ぼす。
機器の停止時間はスループットを低下させ、このために
製造コストが上昇する。加えて、剥離の問題があるた
め、製造者は、電気めっき後の種々の段階で目視検査を
用いて、問題となる部品を制御することが必要となり、
これが製造コストの多大な上昇となる。更に、はんだ可
能金属の局所的に厚い領域即ち小瘤(nodule)が、電気め
っき処理の間に形成され、これが隣接するリード間に跨
って、究極的に電気的短絡という問題が発生する可能性
がある。
【0006】
【発明が解決しようとする課題】電気めっきされたはん
だ可能金属を有するリードに関連して、少なくとも上述
の問題を克服する方法を有することができれば有利であ
ることは、容易にわかるであろう。また、これを価格効
率高く行うことができれば、更に有利であろう。
【0007】
【課題を解決するための手段】概して言えば、本発明
は、電子素子のリード上に電気めっきされるはんだ可能
金属の接着性を改善し、かかる電子素子の信頼性を向上
させる方法を提供する。特に、本発明は、電気めっきプ
ロセスに続いて、はんだ可能金属を電気めっきされた電
子素子のリードを、このはんだ可能金属のフロー即ち溶
融に十分な温度に加熱する方法を提供する。この加熱
は、電子素子の電気めっきリードを次のレベルのアセン
ブリ(例えば、プリント回路型基板、支持基板などへの
被着)にはんだ付けまたは付着する前に行われる。本発
明は、以下の詳細な説明と共に図1ないし図3を参照す
ることによって、よりよく理解することができる。理解
を容易にするために、適切なところには同一参照番号を
用いている。
【0008】
【発明の実施の形態】図1は、電気めっきされたはんだ
可能金属の半導体素子のリードへの接着性を改善し、か
かる半導体素子の信頼性を向上するための好適なプロセ
ス・シーケンスを表わすフロー・チャートである。図1
は、はんだ可能金属を電気めっきされた少なくとも1本
の金属リードを有する、半導体素子を形成するための好
適なシーケンスを表わす。典型的に、数個の半導体素子
が、複合ユニット・リードフレーム・ストリップ(multi
ple unit leadframe strip)において、一括処理され
る。かかる複合ユニット・ストリップは、当技術では既
知である。
【0009】ブロック2は、ダイ付着工程を表わし、こ
こでは、電子素子即ち半導体ダイをリードフレームに接
合する。典型的に、リードフレームは、1つのダイ・ボ
ンド・パッドを含み、ダイ・ボンド・パッドに結合、ま
たはこれに隣接する、複数のリード即ち接続部分を有す
る。リードフレームは、典型的に、銅、銅合金、鉄/ニ
ッケル合金(例えば、合金42)等から成る。半導体ダ
イをダイ・ボンド・パッドに付着するには、既知の技法
を用いる。
【0010】ブロック4は、ワイヤ・ボンド工程を表わ
し、導電性ワイヤを、半導体ダイ上のワイヤ・ボンド・
パッドの一端、および対向端の特定リードに付着または
接合する。ワイヤ・ボンディングの後、半導体ダイ、ワ
イヤ・ボンド、および各リードの一部を、例えば、ブロ
ック6によって表されているように、エポキシ成形材(e
poxy molding compound)で、封入する。各リードの一部
のみを封入し、各リードの残りの部分は露出させる(即
ち、封入後、複数の露出リードが得られる)。ワイヤ・
ボンディングおよび封入のための技法および材料は、当
技術では既知である。
【0011】封入後、通常インクを用いて、半導体素子
にマークを付け、次に硬化プロセスを施し、成形材およ
びインクを硬化させる。これは、ブロック8,10で表
されている。ブロック12では、半導体素子を電気めっ
き槽に入れ、既知の技法を用いて、はんだ可能金属(例
えば、鉛/錫、インディウム/錫、アンチモニ/錫、鉛
/インディウム、等)でリードに電気めっきを施す。は
んだ可能金属が2種類以上の金属から成る場合、これら
2種類以上の金属を別個のめっき槽内で個々に電気めっ
きするか、あるいはこれら2種類の金属の合金から成る
アノードでめっきを行う。
【0012】本発明によれば、電気めっきの後、最終組
み立ての前に(即ち、電気めっきリードを次のレベルの
アセンブリに付着またははんだ付けする前)、電気めっ
きリードを加熱する。即ち、はんだ可能金属のフロー即
ち溶融に十分な高温に露出させる。かかる温度に電気め
っきリードを露出させることによって、はんだ可能金属
と下地のリードとの間の接着性が大幅に改善される。加
えて、不良めっき(具体的に言うと、非均一な被膜、局
所的に厚い領域即ち小瘤)が堆積物全体に流れ込むの
で、不良めっきが解消される。
【0013】好ましくは、加熱工程は、ブロック14に
よって表されているように、電気めっきプロセスの直後
に行う。これが好ましいのは、接着性の改善が、トリミ
ングおよび形成工程(ブロック16)、電気検査工程
(ブロック18)、およびパッケージング工程(ブロッ
ク20)に良い影響を与えるからである。トリミングお
よび形成工程の間、電気めっきリードを、リードフレー
ム・ストリップから所望の長さに切断即ちトリミング
し、所望形状に折り曲げる。つまり、リードを形成す
る。このプロセスで、複合ユニット・ストリップを個々
の半導体素子に分離する。リードの形成を必要としない
素子では、加熱処理工程は、リードをリードフレーム・
ストリップから切断する、即ち、トリミングする前に行
うことが好ましい。
【0014】ブロック14の加熱処理工程を行わない
と、トリミングおよび形成工程の間に、はんだ可能金属
の部分が、下地のリードから剥離する、即ち、剥がれ落
ちる傾向がある。はんだ可能金属の剥離が生じると、製
造者はそれを清浄するために、機器を停止しなければな
らない。この停止時間はスループットに悪影響を及ぼ
し、製造コストを上昇させることになる。本発明によれ
ば、トリミングおよび形成工程(ブロック16)の前に
はんだ可能金属を加熱することにより、この工程におけ
る停止時間は大幅に短縮される。
【0015】ブロック18の電気的検査工程の間、具体
的な電気的パラメータにしたがって、半導体素子の検査
を行う。ブロック14の加熱処理工程がないと、剥離し
たはんだ可能金属および/または過剰なめっきが、隣接
するリード間にブリッジを形成し、その結果短絡の問題
が発生する可能性がある。また、剥離したはんだ可能金
属は、検査器具の障害となったり、目詰まりを起こすた
め、清浄するための停止時間が必要となる。加えて、生
産に携わる人員は、検査器具に対する良好な接触を得る
ためには、剥離金属をリードから手で擦って洗わなくて
はならず、スループットおよび信頼性に悪影響を及ぼす
ことになる。ブロック14の加熱処理工程を行えば、ブ
リッジの問題が減少するので、検査歩留まりが向上す
る。また、加熱処理工程によって、機器の動作時間の延
長およびスループットの向上が得られるので、製造コス
トが低減する。
【0016】ブロック20のパッキング工程の間、個々
の半導体素子をパッケージング手段に装填し、組み立て
の最終段階または次のレベルで用いるまで、半導体素子
を保管し保護する。テープ・アンド・リール装置は、半
導体素子のパッケージ処理に用いられる装置の一例であ
る。加熱処理工程(ブロック14)を行わないと、テー
プ・アンド・リール工程の間に、はんだ可能金属が更に
剥離することになる。このように更に剥離が生じると、
隣接するリード間にブリッジが形成され、究極的に、最
終組み立ての後に電気的短絡が発生する原因となり得
る。また、このために、製造者は目視検査工程を用い
て、あらゆる剥離問題を捕らえなければならないので、
プロセスのサイクル・タイムが更に長くなりコストも上
昇することになる。加熱処理工程(ブロック14)を行
えば、パッケージング工程において更に剥離が発生する
問題は大幅に減少するので、電気的短絡の問題や目視検
査の必要性も減少する。
【0017】ブロック22は最終組み立て工程を表わ
し、電気めっきリードを、次のレベルのアセンブリに付
着またははんだ付けする。例えば、電気めっきリード
を、プリント回路基板の表面上に配置されている金属ボ
ンド・パッドに、金属的に付着またははんだ付けする。
従来技術では、このときに初めて、はんだ可能金属のフ
ローに十分な温度にはんだ可能金属を加熱するのであ
る。しかし、先の説明を基にすれば容易にわかるよう
に、プロセス・フローにおけるこの段階では遅すぎて、
最終組み立て工程前に起きる上述の問題を解決すること
はできない。
【0018】図2は、本発明による方法と共に用いる、
好適な装置の等幅図である。装置30は、上部加熱ガス
管31と下部加熱ガス管32とを含む。上部加熱ガス管
31と下部加熱ガス管32は、各々、外装33,34
と、加熱素子36,37と、加熱すべきキャリア・ガス
を導入するための入力口38,39と、加熱されたキャ
リア・ガスを電子素子即ち半導体素子47上に合焦する
(矢印44,46で表されている)ための複数の孔4
1,42とをそれぞれ含む。
【0019】加熱素子36,37は、典型的に、抵抗型
加熱素子であり、可調節電源(図示せず)に結合されて
いる。可調節電源の選択は、キャリア・ガスを加熱すべ
き所望の温度によって左右される。キャリア・ガス源
(図示せず)が、入力口38,39に結合されている。
好ましくは、窒素キャリア・ガス等を用いる。加熱ガス
管31,32は、商業的に入手可能な器材であり、Sylv
ania Corp.から得ることができる。
【0020】半導体素子47は、電気めっきリードフレ
ーム・ストリップ48の一体部分として示されている。
半導体素子47は、更に、電気めっきリード即ち接続部
49と、電子素子即ち半導体素子と導電性接続手段(例
えば、ワイヤ・ボンド)とを被覆する即ち収容する封入
部分51とを含む。電気めっきリードフレーム・ストリ
ップ48は、ベース金属52と、電気めっきされたはん
だ可能金属53(これは、第3図でより明確に示されて
いる)とを含む。電気めっきリード49も、ベース金属
52と、電気めっきされたはんだ可能金属53とを含
む。例えば、ベース金属52は銅、銅合金、ニッケル/
鉄合金(例えば、合金42)等から成り、電気めっきさ
れたはんだ可能金属53は、Sn/Pb 合金等から成る。
【0021】図3は、図2に示した装置の基準線3−3
に沿った、拡大断面図を示す。好ましくは、上部加熱ガ
ス管31および下部加熱ガス管32の双方は、電気めっ
きリードフレーム・ストリップ48から約1.5ミリメ
ートル(mm)から約3.0mmの範囲の距離54,5
6のところに、それぞれ配置されている。
【0022】電気めっきされたはんだ可能金属53のフ
ロー即ち溶融を生じさせるために、半導体素子47を含
む電気めっきリードフレーム・ストリップ48を、上部
加熱ガス管31と下部加熱ガス管32との間に通す(例
えば、図2および図3において、矢印57で表されてい
るように)。好ましくは、電気めっきされたはんだ可能
金属53は80%Sn−20%Pb合金から成り、キャ
リア・ガス(例えば、窒素)が電気めっきリード49に
到達するときに、約185℃ないし約220℃の範囲の
温度となるように、キャリア・ガスを加熱ガス管31,
32内で加熱する。キャリア・ガス源において、約50
00キログラム/平方メートル(約7ないし8ポンド/
平方インチ)の圧力のキャリア・ガスで十分である。は
んだ可能金属53のリフロー即ち溶融に必要なキャリア
・ガスの温度は、例えば、はんだ可能金属の組成を知
り、広範囲で入手可能な位相図(phase diagram)情報を
用いることによって決定される。
【0023】電気めっきされたはんだ可能金属53が、
厚さ約4ミクロンないし約8ミクロンの80%Sn−2
0%Pb合金から成る場合、典型的に、約50mm/秒
の速度で、電気めっきリードフレーム・ストリップ48
を加熱ガス管31,32の間に通す。この速度は、用い
られるはんだ可能金属の種類、その厚さ、およびその粒
構造(grain structure)に応じて調節し、先の値よりも
上昇させることも低下させることも可能である。上部お
よび下部加熱ガス管の組を更に追加して、電気めっきさ
れたはんだ可能金属53のフロー即ち溶融を行うための
追加熱源を設けることも可能である。1組の加熱ガス管
からのキャリア・ガスの温度は、他の1組または複数組
の加熱ガス管からのキャリア・ガスの温度と同一また
は、それより低くてもまたは高くてもよい。加熱ガス管
31,32には、1組の孔しか示されていないが、各加
熱ガス管は、孔41,42の近傍に付加的な組の孔を含
んでもよい。
【0024】テクニック電気めっきシステム(Technic e
lectroplating system)のような自動電気めっきシステ
ムと共に用いる場合、装置30を最終装填装置に隣接配
置し、リードフレーム・ストリップが保管マガジン内に
搬入される直前に、はんだ可能金属のフローを行えば好
都合である。オプションとして、ベルト・ファーネス(b
elt furnace)等を用いて、電気めっきされたはんだ可能
金属のフローを行う。しかしながら、装置30は高速で
あり、しかも電気めっきプロセスの終了段階に統合され
て便利であるので、これが好ましい。
【0025】以上の説明より、はんだ可能金属で電気め
っきリードを有する半導体素子と共に用いる装置および
方法が提供されたことは明白であろう。はんだ可能金属
のフロー即ち溶融が起こるように電気めっきされたはん
だ可能金属を加熱することにより、後続処理において、
プロセスおよび信頼性に関する重大な問題の発生が減少
する。これによって、機器の停止時間の大幅な短縮およ
び製造コストの大幅な低減が図られ、製造サイクル・タ
イムの大幅な増大が達成される。また、標準的な電気め
っき用機器に一体化できて便利な、はんだ可能金属の加
熱装置も提供され、プロセス統合が簡素化され、統合の
価格効率を高めることができる。
【図面の簡単な説明】
【図1】本発明による方法のフロー・チャートを示す
図。
【図2】本発明と共に用いる好適な装置の等幅図。
【図3】図2の装置の基準線3−3に沿った拡大断面
図。
【符号の説明】
30 装置 31 上部加熱ガス管 32 下部加熱ガス管 33,34 外装 36,37 加熱素子 38,39 入力口 41,42 孔 47 半導体素子 48 電気めっきリードフレーム・ストリップ 49 電気めっきリード 51 封入部分 52 ベース金属 53 はんだ可能金属

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】電気めっきリードを有する半導体素子を製
    造する方法であって:複数の露出リード(52)を有す
    る半導体素子(47)を用意する段階;前記複数の露出
    リード(52)をはんだ可能金属(53)で電気めっき
    し、複数の電気めっきリード(49)を形成する段階;
    および前記複数の電気めっきリード(49)を、前記は
    んだ可能金属のフローに十分な高温に加熱する段階であ
    って、前記半導体素子を次のレベルのアセンブリに付着
    する前に、前記複数の電気めっきリードを加熱する前記
    段階;から成ることを特徴とする方法。
  2. 【請求項2】電気めっきリードを有する電子素子(4
    7)を形成する方法であって:金属リードをはんだ可能
    金属(53)で電気めっきし、電気めっきリード(4
    9)を形成する段階;および前記はんだ可能金属の少な
    くとも一部をフローに十分な高温に、前記電気めっきリ
    ード(49)を加熱する段階であって、前記電気めっき
    リードを用途基板に金属的に付着する前に行われる前記
    加熱段階;から成ることを特徴とする方法。
  3. 【請求項3】電気めっきされた接続部分(49)を有す
    る半導体素子(47)を形成する方法であって:第1金
    属(52)から成る複数の接続部分を有する半導体素子
    を電気めっき槽内に配する段階;第2金属(53)を、
    前記複数の接続部分に電気めっきする段階;および前記
    第2金属を溶融するのに十分な温度に前記第2金属(5
    3)を露出させ、前記複数の接続部分のトリミングおよ
    び整形の一方に先だって、前記第2金属を溶融させる段
    階;から成ることを特徴とする方法。
JP17847696A 1995-06-26 1996-06-18 電気めっきリードを有する半導体素子の製造方法 Expired - Fee Related JP3191684B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/494,482 US5529682A (en) 1995-06-26 1995-06-26 Method for making semiconductor devices having electroplated leads
US494482 1995-06-26

Publications (2)

Publication Number Publication Date
JPH0917933A true JPH0917933A (ja) 1997-01-17
JP3191684B2 JP3191684B2 (ja) 2001-07-23

Family

ID=23964676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17847696A Expired - Fee Related JP3191684B2 (ja) 1995-06-26 1996-06-18 電気めっきリードを有する半導体素子の製造方法

Country Status (6)

Country Link
US (1) US5529682A (ja)
EP (1) EP0751555A3 (ja)
JP (1) JP3191684B2 (ja)
KR (1) KR100479243B1 (ja)
CN (1) CN1092400C (ja)
TW (1) TW344122B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214545B1 (ko) * 1996-12-28 1999-08-02 구본준 칩 사이즈 반도체 패키지의 제조 방법
US20060266446A1 (en) * 2005-05-25 2006-11-30 Osenbach John W Whisker-free electronic structures
CN114908390A (zh) * 2022-05-11 2022-08-16 甬矽半导体(宁波)有限公司 一种布线层制作方法与半导体器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012832A (en) * 1976-03-12 1977-03-22 Sperry Rand Corporation Method for non-destructive removal of semiconductor devices
DE3040676A1 (de) * 1980-10-29 1982-05-27 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren zum herstellen von halbleiteranordnugen
JPS6418246A (en) * 1987-07-14 1989-01-23 Shinko Electric Ind Co Lead frame for semiconductor device
JPH01143245A (ja) * 1987-11-27 1989-06-05 Nec Corp 半導体装置の製造方法
JPH0760881B2 (ja) * 1989-07-19 1995-06-28 株式会社東芝 半導体装置の半田塗布方法
JPH03159162A (ja) * 1989-11-17 1991-07-09 Hitachi Ltd リード製造方法
US5167794A (en) * 1990-04-16 1992-12-01 Mitsubishi Denki Kabushiki Kaisha Method for producing lead frame material
US5075258A (en) * 1990-07-31 1991-12-24 Motorola, Inc. Method for plating tab leads in an assembled semiconductor package
JP2629460B2 (ja) * 1991-01-25 1997-07-09 日本電気株式会社 混成集積回路装置

Also Published As

Publication number Publication date
EP0751555A3 (en) 1998-07-08
CN1092400C (zh) 2002-10-09
CN1140899A (zh) 1997-01-22
KR100479243B1 (ko) 2005-08-01
US5529682A (en) 1996-06-25
TW344122B (en) 1998-11-01
EP0751555A2 (en) 1997-01-02
KR970003896A (ko) 1997-01-29
JP3191684B2 (ja) 2001-07-23

Similar Documents

Publication Publication Date Title
US7245006B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US6194777B1 (en) Leadframes with selective palladium plating
US20070269932A1 (en) Semiconductor Device Having Post-Mold Nickel/Palladium/Gold Plated Leads
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
JP2009517869A (ja) 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム
JPS59155950A (ja) 半導体装置用セラミックパッケージ
JPH09503102A (ja) 電子部品パッケージを組立てる方法
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
JP2002076229A (ja) 銀めっきを含む半導体のリードフレームおよびその製造方法
JP3191684B2 (ja) 電気めっきリードを有する半導体素子の製造方法
JPH0445985B2 (ja)
US20040183166A1 (en) Preplated leadframe without precious metal
JP2004153230A (ja) 半導体装置及び配線板、ならびに配線板の製造方法
EP3462482A1 (en) Surface mount semiconductor device and method of manufacture
EP3951842A2 (en) Pre-plating of solder layer on solderable elements for diffusion soldering, corresponding circuit carrier and corresponding method of soldering electronic components
KR0169893B1 (ko) 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지
JPS60165745A (ja) 樹脂封止型半導体装置
Smith et al. Hybrid Microcircuit Tape Chip Carrier Materials/Processing Trade-Offs
JP2537630B2 (ja) 半導体装置の製造方法
JPS58123744A (ja) リ−ドフレ−ム及び半導体装置の製造方法
JPS6178150A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH0385750A (ja) 半導体装置およびその実装方法
JP3053935B2 (ja) 半導体装置及びその製造方法
JPS6148953A (ja) 樹脂封止形半導体装置の製造方法
JPH02109339A (ja) 電極付半導体チップ及びその実装方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090525

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100525

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees