JPH0917327A - 水平電界効果を有する電子放出素子及びその製造方法 - Google Patents
水平電界効果を有する電子放出素子及びその製造方法Info
- Publication number
- JPH0917327A JPH0917327A JP16148996A JP16148996A JPH0917327A JP H0917327 A JPH0917327 A JP H0917327A JP 16148996 A JP16148996 A JP 16148996A JP 16148996 A JP16148996 A JP 16148996A JP H0917327 A JPH0917327 A JP H0917327A
- Authority
- JP
- Japan
- Prior art keywords
- microchip
- field effect
- insulating layer
- mask
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 均一に電子を放出することができ、画像表示
用の蛍光膜の形成が容易で、かつ小さいバイアス電圧で
も電子の放出を円滑にしうるマイクロチップを備えた水
平電界効果を有する電子放出素子及びその製造方法を提
供する。 【解決手段】 背面ガラス基板１０１と、該背面ガラス
基板１０１の上に形成されたシリコン基板を食刻してそ
の上部が水平方向に尖っているマイクロチップ１０２ａ
を有する陰極１０２と、該陰極１０２の底面上にマイク
ロチップ１０２ａと一定の間隔を隔てて形成された絶縁
層１０３と、該絶縁層１０３の上にマイクロチップ１０
２ａと一定の間隔を隔てて形成された陽極１０９と、陽
極１０９の上に塗布された蛍光体１０８と、前面ガラス
基板１１１と、該前面ガラス基板１１１を背面ガラス基
板１０１と一定の間隔を隔てて対向するように保つスペ
ーサ１１０とを備え、マイクロチップ１０２ａはシリコ
ン陰極１０２と約６０°〜７５°程度の傾斜面を有す
る。
用の蛍光膜の形成が容易で、かつ小さいバイアス電圧で
も電子の放出を円滑にしうるマイクロチップを備えた水
平電界効果を有する電子放出素子及びその製造方法を提
供する。 【解決手段】 背面ガラス基板１０１と、該背面ガラス
基板１０１の上に形成されたシリコン基板を食刻してそ
の上部が水平方向に尖っているマイクロチップ１０２ａ
を有する陰極１０２と、該陰極１０２の底面上にマイク
ロチップ１０２ａと一定の間隔を隔てて形成された絶縁
層１０３と、該絶縁層１０３の上にマイクロチップ１０
２ａと一定の間隔を隔てて形成された陽極１０９と、陽
極１０９の上に塗布された蛍光体１０８と、前面ガラス
基板１１１と、該前面ガラス基板１１１を背面ガラス基
板１０１と一定の間隔を隔てて対向するように保つスペ
ーサ１１０とを備え、マイクロチップ１０２ａはシリコ
ン陰極１０２と約６０°〜７５°程度の傾斜面を有す
る。
Description
【０００１】
【発明の属する技術分野】本発明は平面型の画像表示素
子に係り、特に陰極及び陽極の配置構造を水平にする水
平電界効果を有する電子放出素子及びその製造方法に関
する。
子に係り、特に陰極及び陽極の配置構造を水平にする水
平電界効果を有する電子放出素子及びその製造方法に関
する。
【０００２】
【従来の技術】現在、壁掛け用のＴＶ及びＨＤＴＶ用の
画像表示素子として平面型の画像表示素子の開発が活発
に行われつつある。このような平面型の画像表示素子に
は液晶表示素子、プラズマ表示素子及び電界放出表示素
子などがある。このうち、明るい画面と省電力の側面か
ら電界放出素子が大いに注目されている。
画像表示素子として平面型の画像表示素子の開発が活発
に行われつつある。このような平面型の画像表示素子に
は液晶表示素子、プラズマ表示素子及び電界放出表示素
子などがある。このうち、明るい画面と省電力の側面か
ら電界放出素子が大いに注目されている。
【０００３】図１０は従来の垂直電界効果を有する電子
放出素子の抜粋断面図である。ここで、その構造を説明
すると次の通りである。
放出素子の抜粋断面図である。ここで、その構造を説明
すると次の通りである。
【０００４】前記従来の垂直電界効果を有する電子放出
素子は、ガラス基板１１と、該ガラス基板の上にストラ
イプ状に形成された陰極１２と、該陰極１２の上にアレ
イ構造で多数形成された電子放出用のマイクロチップ１
４と、該マイクロチップ１４を取り囲むように前記陰極
１２の形成された基板１１の上に形成された絶縁層１３
と、マイクロチップ１４の上部に電界放出が可能なアパ
ーチャ１６を有するように絶縁層１３の上に前記陰極１
２と交叉する方向にストライプ状に形成されたゲート１
５とを備えている。
素子は、ガラス基板１１と、該ガラス基板の上にストラ
イプ状に形成された陰極１２と、該陰極１２の上にアレ
イ構造で多数形成された電子放出用のマイクロチップ１
４と、該マイクロチップ１４を取り囲むように前記陰極
１２の形成された基板１１の上に形成された絶縁層１３
と、マイクロチップ１４の上部に電界放出が可能なアパ
ーチャ１６を有するように絶縁層１３の上に前記陰極１
２と交叉する方向にストライプ状に形成されたゲート１
５とを備えている。
【０００５】このような構成の垂直電界効果を有する電
子放出素子の製造方法における数十ｎｍのマイクロチッ
プアレイの形成工程には、特にチップのサイズ（半
径）、ゲートアパーチャのサイズに応じるエッチング工
程にはサブミクロン単位の高精度の微細工程が必要とさ
れる。
子放出素子の製造方法における数十ｎｍのマイクロチッ
プアレイの形成工程には、特にチップのサイズ（半
径）、ゲートアパーチャのサイズに応じるエッチング工
程にはサブミクロン単位の高精度の微細工程が必要とさ
れる。
【０００６】即ち、マイクロチップの鋭さが均一に保た
れなければ、均一な画像表示に問題が生ずる。よって、
マイクロチップの鋭さを均一に保つための製造工程上の
均一性の維持が求められる。
れなければ、均一な画像表示に問題が生ずる。よって、
マイクロチップの鋭さを均一に保つための製造工程上の
均一性の維持が求められる。
【０００７】かつ、かかる垂直電界効果の電子放出素子
は先ずマイクロチップに形成された電界効果による放出
電子が蛍光体を打って発光するため、蛍光体の塗布工程
上、赤・緑・青色の配列が困難である。さらに、発生光
が透過する方法を採用するので、蛍光体がきわめて薄く
なければ鮮明な像が見られなく、蛍光体の塗布工程をさ
らに困難にする。
は先ずマイクロチップに形成された電界効果による放出
電子が蛍光体を打って発光するため、蛍光体の塗布工程
上、赤・緑・青色の配列が困難である。さらに、発生光
が透過する方法を採用するので、蛍光体がきわめて薄く
なければ鮮明な像が見られなく、蛍光体の塗布工程をさ
らに困難にする。
【０００８】前記の問題点を克服するために、図１１に
水平電界効果を有する電子放出素子を示した。図示した
ように、従来の水平電界効果の電子放出素子は、基板２
１の上にくさび形の尖っているチップ２３ａを有する陰
極２３、ストライプ状のゲート２４及びストライプ状の
陽極２５がそれぞれ絶縁層２２ａ，２２ｂ，２２ｃの上
に積層されて水平方向に一定の間隔を隔てて並列に配列
された構造よりなる。水平電界効果を有する電子放出素
子のチップは、図１２Ａに示したように、三角形の構造
を有する。
水平電界効果を有する電子放出素子を示した。図示した
ように、従来の水平電界効果の電子放出素子は、基板２
１の上にくさび形の尖っているチップ２３ａを有する陰
極２３、ストライプ状のゲート２４及びストライプ状の
陽極２５がそれぞれ絶縁層２２ａ，２２ｂ，２２ｃの上
に積層されて水平方向に一定の間隔を隔てて並列に配列
された構造よりなる。水平電界効果を有する電子放出素
子のチップは、図１２Ａに示したように、三角形の構造
を有する。
【０００９】この構造の水平電界効果を有する電子放出
素子の製造方法は次の通りである。
素子の製造方法は次の通りである。
【００１０】まず基板２１の上に絶縁物質層を成長させ
た後、陰極、ゲート及び陽極用の金属をそれぞれ蒸着し
てリアクチブイオンビームエッチング法でエッチングす
ることにより、図１１に示したようなくさび形のマイク
ロチップ２３ａを備える陰極２３を形成する。次に、ゲ
ート２４及び陽極２５も同様な方法でそれぞれ形成し、
これをマスクとして前記成長された絶縁物質をパタニン
グする方法で製造する。
た後、陰極、ゲート及び陽極用の金属をそれぞれ蒸着し
てリアクチブイオンビームエッチング法でエッチングす
ることにより、図１１に示したようなくさび形のマイク
ロチップ２３ａを備える陰極２３を形成する。次に、ゲ
ート２４及び陽極２５も同様な方法でそれぞれ形成し、
これをマスクとして前記成長された絶縁物質をパタニン
グする方法で製造する。
【００１１】しかしながら、前述したように金属薄膜を
蒸着してからリアクチブイオンビームエッチング法だけ
で金属マイクロチップ２３ａを尖らせるには限界があ
る。即ち、図１２Ｂに示したように、いくらくさび形を
尖らせても、その尖端部は“点”でなく、“線”２６と
なる。従って、このくさび形のマイクロチップ２３ａと
ゲート２４との間にバイアス電圧が印加されたとき、電
界効果を大いに向上させることはできないので、電子放
出量は少ない。かつ、くさび形のマイクロチップ２３ａ
に対して陽極２５が同一な平面上にあるので、迷子電子
２７による漏れ電流量は増える。このような理由によ
り、ゲートに印加されるバイアス電圧は相対的に大きく
なるべきであり、小さいバイアス電圧で電子の放出を円
滑にするためには電子の流れを集束させうる構造を必要
とする。
蒸着してからリアクチブイオンビームエッチング法だけ
で金属マイクロチップ２３ａを尖らせるには限界があ
る。即ち、図１２Ｂに示したように、いくらくさび形を
尖らせても、その尖端部は“点”でなく、“線”２６と
なる。従って、このくさび形のマイクロチップ２３ａと
ゲート２４との間にバイアス電圧が印加されたとき、電
界効果を大いに向上させることはできないので、電子放
出量は少ない。かつ、くさび形のマイクロチップ２３ａ
に対して陽極２５が同一な平面上にあるので、迷子電子
２７による漏れ電流量は増える。このような理由によ
り、ゲートに印加されるバイアス電圧は相対的に大きく
なるべきであり、小さいバイアス電圧で電子の放出を円
滑にするためには電子の流れを集束させうる構造を必要
とする。
【００１２】
【発明が解決しようとする課題】本発明は、前記のよう
な従来の問題点を改善しようとしてなされたものであ
り、均一に電子を放出することができ、画像表示用の蛍
光膜の形成が容易で、かつ小さいバイアス電圧でも電子
の放出を円滑にしうるマイクロチップを備えた水平電界
効果を有する電子放出素子及びその製造方法を提供する
ことを目的とする。
な従来の問題点を改善しようとしてなされたものであ
り、均一に電子を放出することができ、画像表示用の蛍
光膜の形成が容易で、かつ小さいバイアス電圧でも電子
の放出を円滑にしうるマイクロチップを備えた水平電界
効果を有する電子放出素子及びその製造方法を提供する
ことを目的とする。
【００１３】
【課題を解決するための手段】前記の目的を達成するた
めに本発明に係る水平電界効果を有する電子放出素子
は、背面基板と、前記背面基板の上に上部が水平方向に
尖ったマイクロチップで形成された陰極と、前記マイク
ロチップから所定の間隔を有して前記陰極の上に形成さ
れた絶縁層と、前記絶縁層の上に前記マイクロチップか
ら所定の間隔を有して形成された陽極と、前記陽極の上
に塗布された蛍光体と、を備えてなる水平電界効果を有
する電子放出素子において、前記陰極のマイクロチップ
は前記基板の水平面に対して所定の角度をなすように形
成されることを特徴とする。
めに本発明に係る水平電界効果を有する電子放出素子
は、背面基板と、前記背面基板の上に上部が水平方向に
尖ったマイクロチップで形成された陰極と、前記マイク
ロチップから所定の間隔を有して前記陰極の上に形成さ
れた絶縁層と、前記絶縁層の上に前記マイクロチップか
ら所定の間隔を有して形成された陽極と、前記陽極の上
に塗布された蛍光体と、を備えてなる水平電界効果を有
する電子放出素子において、前記陰極のマイクロチップ
は前記基板の水平面に対して所定の角度をなすように形
成されることを特徴とする。
【００１４】また、本発明に係る水平電界効果を有する
電子放出素子の製造方法は、半導体基板の上に第１マス
クを形成する工程と、前記第１マスクを用いてリアクチ
ブイオン食刻法で所定角度の方向性食刻を行ってマイク
ロチップ部を形成する工程と、前記第１マスクを食刻し
前記マイクロチップ部の形成された半導体基板の表面に
酸化膜を形成する工程と、前記陰極の底面上に形成され
た酸化膜の上に所定の金属を蒸着・パタニングして陽極
を形成する工程と、前記陽極を第２マスクとして用いて
前記陰極の底面上の酸化膜を絶縁層として残し、マイク
ロチップ部上の酸化膜を取り除く工程と、前記陽極の上
に蛍光体を塗布する工程と、前記陰極及び陽極の形成さ
れた半導体層をガラス基板の上に実装する工程と、を有
することを特徴とする。
電子放出素子の製造方法は、半導体基板の上に第１マス
クを形成する工程と、前記第１マスクを用いてリアクチ
ブイオン食刻法で所定角度の方向性食刻を行ってマイク
ロチップ部を形成する工程と、前記第１マスクを食刻し
前記マイクロチップ部の形成された半導体基板の表面に
酸化膜を形成する工程と、前記陰極の底面上に形成され
た酸化膜の上に所定の金属を蒸着・パタニングして陽極
を形成する工程と、前記陽極を第２マスクとして用いて
前記陰極の底面上の酸化膜を絶縁層として残し、マイク
ロチップ部上の酸化膜を取り除く工程と、前記陽極の上
に蛍光体を塗布する工程と、前記陰極及び陽極の形成さ
れた半導体層をガラス基板の上に実装する工程と、を有
することを特徴とする。
【００１５】また、本発明に係る水平電界効果を有する
電子放出素子は、基板と、前記基板の上に水平方向に尖
ったマイクロチップが形成された陰極と、前記マイクロ
チップから所定の間隔を有して前記基板の上に絶縁層を
介して形成されたゲートと、前記マイクロチップに対向
して前記ゲートから所定の間隔を有して前記基板の上に
絶縁層を介して形成された陽極と、を備えてなる水平電
界効果を有する電子放出素子において、前記マイクロチ
ップは前記ゲートに対向する槍状の尖端部と多角柱状部
を備えてなることを特徴とする。
電子放出素子は、基板と、前記基板の上に水平方向に尖
ったマイクロチップが形成された陰極と、前記マイクロ
チップから所定の間隔を有して前記基板の上に絶縁層を
介して形成されたゲートと、前記マイクロチップに対向
して前記ゲートから所定の間隔を有して前記基板の上に
絶縁層を介して形成された陽極と、を備えてなる水平電
界効果を有する電子放出素子において、前記マイクロチ
ップは前記ゲートに対向する槍状の尖端部と多角柱状部
を備えてなることを特徴とする。
【００１６】また、本発明に係る水平電界効果を有する
電子放出素子の製造方法は、基板の上にシリコン層を形
成する工程と、前記シリコン層の上に金属を蒸着・パタ
ニングして尖端部を有する五角形のマスクを形成する工
程と、前記シリコン層に前記マスクを用いる異方性食刻
を行って槍状の尖端部を有するマイクロチップを形成す
る工程と、前記マスクを取り除く工程と、前記マイクロ
チップの形成された前記基板の全面にかけて絶縁層を形
成する工程と、前記マイクロチップから所定距離有して
前記絶縁層の上にゲート及び陽極をストライプ状にそれ
ぞれ形成する工程と、前記ゲート及び陽極をマスクとし
て前記絶縁層を選択的に食刻する工程と、を有すること
を特徴とする。
電子放出素子の製造方法は、基板の上にシリコン層を形
成する工程と、前記シリコン層の上に金属を蒸着・パタ
ニングして尖端部を有する五角形のマスクを形成する工
程と、前記シリコン層に前記マスクを用いる異方性食刻
を行って槍状の尖端部を有するマイクロチップを形成す
る工程と、前記マスクを取り除く工程と、前記マイクロ
チップの形成された前記基板の全面にかけて絶縁層を形
成する工程と、前記マイクロチップから所定距離有して
前記絶縁層の上にゲート及び陽極をストライプ状にそれ
ぞれ形成する工程と、前記ゲート及び陽極をマスクとし
て前記絶縁層を選択的に食刻する工程と、を有すること
を特徴とする。
【００１７】また、本発明に係る水平電界効果を有する
電子放出素子は、基板と、前記基板の上に水平方向に尖
って形成されて電子が一点から放出されるように尖端部
が槍状に形成されたマイクロチップを有する陰極と、前
記陰極の上に第１絶縁層を介して形成された第１ゲート
と、前記マイクロチップから所定の間隔を有して前記基
板の上に第２絶縁層を介して形成された第２ゲートと、
前記マイクロチップに対向して前記第２ゲートから所定
の間隔を有して前記基板の上に第３絶縁層を介して形成
された陽極と、を有することを特徴とする。
電子放出素子は、基板と、前記基板の上に水平方向に尖
って形成されて電子が一点から放出されるように尖端部
が槍状に形成されたマイクロチップを有する陰極と、前
記陰極の上に第１絶縁層を介して形成された第１ゲート
と、前記マイクロチップから所定の間隔を有して前記基
板の上に第２絶縁層を介して形成された第２ゲートと、
前記マイクロチップに対向して前記第２ゲートから所定
の間隔を有して前記基板の上に第３絶縁層を介して形成
された陽極と、を有することを特徴とする。
【００１８】また、本発明に係る水平電界効果を有する
電子放出素子の製造方法は、基板の上にシリコン層を形
成する工程と、前記シリコン層の上に金属を蒸着・パタ
ニングして尖端部を有する五角形のマスクを形成する工
程と、前記シリコン層に前記マスクを用いる異方性食刻
を行って槍状の尖端部を有するマイクロチップを形成す
る工程と、前記マスクを取り除く工程と、前記シリコン
マイクロチップの形成された前記基板の全面にかけて下
部絶縁層を形成する工程と、前記下部絶縁層の上に上部
絶縁層を形成する工程と、前記マイクロチップから水平
方向に所定距離離隔して前記上部絶縁層の上に陽極をス
トライプ状に形成する工程と、前記陽極をマスクとして
前記上部絶縁層を選択的に食刻する工程と、前記マイク
ロチップの上部及び前記マイクロチップと前記陽極との
間に形成された前記下部絶縁層の上部にそれぞれ第１ゲ
ート及び第２ゲートを形成する工程と、前記第１ゲー
ト、第２ゲート及び陽極をマスクとして前記下部絶縁層
を選択的に食刻する工程と、を有することを特徴とす
る。
電子放出素子の製造方法は、基板の上にシリコン層を形
成する工程と、前記シリコン層の上に金属を蒸着・パタ
ニングして尖端部を有する五角形のマスクを形成する工
程と、前記シリコン層に前記マスクを用いる異方性食刻
を行って槍状の尖端部を有するマイクロチップを形成す
る工程と、前記マスクを取り除く工程と、前記シリコン
マイクロチップの形成された前記基板の全面にかけて下
部絶縁層を形成する工程と、前記下部絶縁層の上に上部
絶縁層を形成する工程と、前記マイクロチップから水平
方向に所定距離離隔して前記上部絶縁層の上に陽極をス
トライプ状に形成する工程と、前記陽極をマスクとして
前記上部絶縁層を選択的に食刻する工程と、前記マイク
ロチップの上部及び前記マイクロチップと前記陽極との
間に形成された前記下部絶縁層の上部にそれぞれ第１ゲ
ート及び第２ゲートを形成する工程と、前記第１ゲー
ト、第２ゲート及び陽極をマスクとして前記下部絶縁層
を選択的に食刻する工程と、を有することを特徴とす
る。
【００１９】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を詳細に説明する。
明の実施の形態を詳細に説明する。
【００２０】図１は本発明の第１実施形態の単位セルの
断面図である。この図面を参照すると、第１実施形態の
水平電界効果を有する電子放出素子は、背面ガラス基板
１０１と、該背面ガラス基板１０１の上に形成されたシ
リコン基板を食刻してその上部が水平方向に尖っている
マイクロチップ１０２ａを有する陰極１０２と、該陰極
１０２の底面上にマイクロチップ１０２ａと一定の間隔
を隔てて形成された絶縁層１０３と、該絶縁層１０３の
上にマイクロチップ１０２ａと一定の間隔を隔てて形成
された陽極１０９と、陽極１０９の上に塗布された蛍光
体１０８と、前面ガラス基板１１１と、該前面ガラス基
板１１１を背面ガラス基板１０１と一定の間隔を隔てて
対向するように保つスペーサ１１０とを備える。ここ
で、マイクロチップ１０２ａはシリコン陰極１０２と約
６０°〜７５°程度の傾斜面を有する点にその特徴があ
る。
断面図である。この図面を参照すると、第１実施形態の
水平電界効果を有する電子放出素子は、背面ガラス基板
１０１と、該背面ガラス基板１０１の上に形成されたシ
リコン基板を食刻してその上部が水平方向に尖っている
マイクロチップ１０２ａを有する陰極１０２と、該陰極
１０２の底面上にマイクロチップ１０２ａと一定の間隔
を隔てて形成された絶縁層１０３と、該絶縁層１０３の
上にマイクロチップ１０２ａと一定の間隔を隔てて形成
された陽極１０９と、陽極１０９の上に塗布された蛍光
体１０８と、前面ガラス基板１１１と、該前面ガラス基
板１１１を背面ガラス基板１０１と一定の間隔を隔てて
対向するように保つスペーサ１１０とを備える。ここ
で、マイクロチップ１０２ａはシリコン陰極１０２と約
６０°〜７５°程度の傾斜面を有する点にその特徴があ
る。
【００２１】このように構成された水平電界効果の電子
放出素子の製造方法を、図２乃至図４の製造工程別の垂
直断面図を参照して説明する。
放出素子の製造方法を、図２乃至図４の製造工程別の垂
直断面図を参照して説明する。
【００２２】まず図２Ａに示したように、シリコン基板
１０２′の上にクロムを電子ビーム蒸着法、あるいはス
パッタリング法で蒸着してから湿式エッチング法やプラ
ズマエッチング法で食刻してマイクロチップを形成する
ための第１金属マスク１１２を形成する。このようにシ
リコン基板１０２′で陰極（マイクロチップ）を形成す
ると、高温でも素子が均一に電子を放出し得る。
１０２′の上にクロムを電子ビーム蒸着法、あるいはス
パッタリング法で蒸着してから湿式エッチング法やプラ
ズマエッチング法で食刻してマイクロチップを形成する
ための第１金属マスク１１２を形成する。このようにシ
リコン基板１０２′で陰極（マイクロチップ）を形成す
ると、高温でも素子が均一に電子を放出し得る。
【００２３】次に図２Ｂに示したように、マスク１１２
を用いて水平面から約６０°〜７５°角度の方向性プラ
ズマを用いるリアクチブイオンビームエッチング（ＲＩ
Ｅ）法でシリコン基板１０２′を約６０°〜７５°程度
の角度で食刻して、マイクロチップ部１０２ａ′を形成
する。
を用いて水平面から約６０°〜７５°角度の方向性プラ
ズマを用いるリアクチブイオンビームエッチング（ＲＩ
Ｅ）法でシリコン基板１０２′を約６０°〜７５°程度
の角度で食刻して、マイクロチップ部１０２ａ′を形成
する。
【００２４】第１金属マスク１１２を取り除いた後、よ
り鋭利なマイクロチップを形成するために、マイクロチ
ップ部１０２ａ′の形成されたシリコン基板１０２″の
表面を酸化して、図２Ｃに示したように酸化層１０３′
を形成する。こうすると、原子レベルの鋭利なマイクロ
チップ１０２ａが形成される。
り鋭利なマイクロチップを形成するために、マイクロチ
ップ部１０２ａ′の形成されたシリコン基板１０２″の
表面を酸化して、図２Ｃに示したように酸化層１０３′
を形成する。こうすると、原子レベルの鋭利なマイクロ
チップ１０２ａが形成される。
【００２５】図３Ｄに示したように、酸化層１０３′の
上にＣｒあるいはＭｏを蒸着・パタニングして第２金属
マスク１０９を形成する。
上にＣｒあるいはＭｏを蒸着・パタニングして第２金属
マスク１０９を形成する。
【００２６】図３Ｅに示したように、第２金属マスク１
０９を用いてマイクロチップ１０２ａの周辺の酸化層１
０３′のみを食刻して取り除くことにより絶縁層１０３
を形成する。この酸化層１０３′の食刻時、ＢＯＥ（bu
ffered oxide etching) 溶液のＨＦ：ＮＨ4 Ｆの比が
７：１〜１０：１である溶液にシリコン基板１０２を沈
漬すると、鋭利なマイクロチップ１０２ａが露出され
る。
０９を用いてマイクロチップ１０２ａの周辺の酸化層１
０３′のみを食刻して取り除くことにより絶縁層１０３
を形成する。この酸化層１０３′の食刻時、ＢＯＥ（bu
ffered oxide etching) 溶液のＨＦ：ＮＨ4 Ｆの比が
７：１〜１０：１である溶液にシリコン基板１０２を沈
漬すると、鋭利なマイクロチップ１０２ａが露出され
る。
【００２７】こうして、鋭利なマイクロチップを形成す
るための酸化尖鋭化工程、即ちマイクロチップ部１０２
ａ′の形成されたシリコン基板１０２″の表面を酸化し
て酸化層１０３′を形成してから食刻する工程が完了さ
れる。そして、絶縁層１０３の形成のために酸化層１０
３′の食刻に用いられた第２金属マスク１０９は取り除
かず、そのまま陽極として用いる。このように酸化尖鋭
化工程と第２金属マスクの形成工程時にそれぞれ形成さ
れる酸化膜１０３′及び第２金属マスク１０９をそのま
ま絶縁層１０３及び陽極１０９として用いることによ
り、製造工程をはるかに簡単に行うことができる。
るための酸化尖鋭化工程、即ちマイクロチップ部１０２
ａ′の形成されたシリコン基板１０２″の表面を酸化し
て酸化層１０３′を形成してから食刻する工程が完了さ
れる。そして、絶縁層１０３の形成のために酸化層１０
３′の食刻に用いられた第２金属マスク１０９は取り除
かず、そのまま陽極として用いる。このように酸化尖鋭
化工程と第２金属マスクの形成工程時にそれぞれ形成さ
れる酸化膜１０３′及び第２金属マスク１０９をそのま
ま絶縁層１０３及び陽極１０９として用いることによ
り、製造工程をはるかに簡単に行うことができる。
【００２８】次に、図３Ｆに示したように、陽極１０９
（第２金属マスク）の上に蛍光体１０８を塗布する。こ
の際、蛍光体１０８は第２金属マスク１０９を電極とし
て電気移動法で粘着することにより、第２金属マスク１
０９の上だけに選択的に粘着される。塗布する蛍光体１
０８の厚さは垂直電界効果の電子放出素子のようにきわ
めて薄くする必要はない。というのは、水平構造では垂
直構造のように蛍光体から発生された光が蛍光体を透過
するのでなく、反射して前面ガラス基板に放出されるか
らである。
（第２金属マスク）の上に蛍光体１０８を塗布する。こ
の際、蛍光体１０８は第２金属マスク１０９を電極とし
て電気移動法で粘着することにより、第２金属マスク１
０９の上だけに選択的に粘着される。塗布する蛍光体１
０８の厚さは垂直電界効果の電子放出素子のようにきわ
めて薄くする必要はない。というのは、水平構造では垂
直構造のように蛍光体から発生された光が蛍光体を透過
するのでなく、反射して前面ガラス基板に放出されるか
らである。
【００２９】図４Ｇに示したように、蛍光体１０８の塗
布が完了されたシリコン陰極１０２を背面ガラス基板１
０１の上に実装する。
布が完了されたシリコン陰極１０２を背面ガラス基板１
０１の上に実装する。
【００３０】次に、図４Ｈに示したように、陰極１０２
の実装された背面ガラス基板１０１に対向するように前
面ガラス基板１１１を配置してスペーサ１１０にて封止
し、その内部を真空にして素子を完成する。
の実装された背面ガラス基板１０１に対向するように前
面ガラス基板１１１を配置してスペーサ１１０にて封止
し、その内部を真空にして素子を完成する。
【００３１】前記のごとく製作された水平電界効果を有
する電子放出素子の陰極１０２を接地し、陽極１０９
（第２金属マスク）に適正電圧を印加すると、強電界に
よりマイクロチップ１０２から電子が放出されて蛍光体
１０８を打つ。すると、蛍光体１０８は衝突する電子の
エネルギーに対応する光を放出する。この光が蛍光体を
透過するのでなく、反射して前面ガラス基板１１１を通
して視聴者の目に入射することにより、平面発光素子あ
るいは平面素子の機能を発揮する。
する電子放出素子の陰極１０２を接地し、陽極１０９
（第２金属マスク）に適正電圧を印加すると、強電界に
よりマイクロチップ１０２から電子が放出されて蛍光体
１０８を打つ。すると、蛍光体１０８は衝突する電子の
エネルギーに対応する光を放出する。この光が蛍光体を
透過するのでなく、反射して前面ガラス基板１１１を通
して視聴者の目に入射することにより、平面発光素子あ
るいは平面素子の機能を発揮する。
【００３２】図５は本発明による水平電界効果を有する
電子放出素子の第２実施形態の概略斜視図である。図示
したように、第２実施形態は基板２１１と、該基板２１
１の上に水平方向に尖っているマイクロチップ２１３ａ
の形成された陰極２１３と、マイクロチップ２１３ａに
対向して水平方向にそれぞれ一定の間隔を有して設けら
れたゲート２１４及び陽極２１５と、該ゲート２１４及
び陽極２１５を基板２１１とそれぞれ電気的に隔離する
ための絶縁層２１２ａ，２１２ｂとを備える。特に、マ
イクロチップ２１３ａは、放出される電子が一点から放
出されるように、陽極２１５と対応する尖端部が図６Ａ
に示すように槍状に形成される点にその特徴がある。ま
た、マイクロチップ２１３ａは槍状の尖端部と多角柱状
の接続部よりなり、尖端部を立体的に尖らせるために尖
端部の傾斜面２３０は基板面から６０°〜７５°程度の
角度をなすように形成される。
電子放出素子の第２実施形態の概略斜視図である。図示
したように、第２実施形態は基板２１１と、該基板２１
１の上に水平方向に尖っているマイクロチップ２１３ａ
の形成された陰極２１３と、マイクロチップ２１３ａに
対向して水平方向にそれぞれ一定の間隔を有して設けら
れたゲート２１４及び陽極２１５と、該ゲート２１４及
び陽極２１５を基板２１１とそれぞれ電気的に隔離する
ための絶縁層２１２ａ，２１２ｂとを備える。特に、マ
イクロチップ２１３ａは、放出される電子が一点から放
出されるように、陽極２１５と対応する尖端部が図６Ａ
に示すように槍状に形成される点にその特徴がある。ま
た、マイクロチップ２１３ａは槍状の尖端部と多角柱状
の接続部よりなり、尖端部を立体的に尖らせるために尖
端部の傾斜面２３０は基板面から６０°〜７５°程度の
角度をなすように形成される。
【００３３】図６Ｂ乃至Ｆを参照すると、かかる構造の
第２実施形態の製造方法は次の通りである。
第２実施形態の製造方法は次の通りである。
【００３４】先ず、基板２１１の上にシリコンを成長さ
せて陰極及びマイクロチップ形成用のシリコン層を形成
した後、該シリコン層の上にマスク形成用の金属を蒸着
・パタニングして、図６Ｂに示したように尖端部を有す
る五角形のマスク２１４を形成する。マスク形成用の材
料としてはＡｌを用いる。そして、該マスク２１４を用
いてシリコン層にＣＦ4 ／Ｏ2 プラズマを用いたリアク
チブイオンビームエッチング法で垂直下方への異方性食
刻を行ってマイクロチップ構造体２１３ｂを形成する。
次に、マイクロチップ構造体２１３ｂにＣＦ4 ／Ｏ2 プ
ラズマを用いたリアクチブイオンビームエッチング法で
６０°〜７５°の傾斜で異方性食刻を行って、マイクロ
チップ構造体の尖端部を図６Ｃに示すように槍状２１３
ａで食刻する。
せて陰極及びマイクロチップ形成用のシリコン層を形成
した後、該シリコン層の上にマスク形成用の金属を蒸着
・パタニングして、図６Ｂに示したように尖端部を有す
る五角形のマスク２１４を形成する。マスク形成用の材
料としてはＡｌを用いる。そして、該マスク２１４を用
いてシリコン層にＣＦ4 ／Ｏ2 プラズマを用いたリアク
チブイオンビームエッチング法で垂直下方への異方性食
刻を行ってマイクロチップ構造体２１３ｂを形成する。
次に、マイクロチップ構造体２１３ｂにＣＦ4 ／Ｏ2 プ
ラズマを用いたリアクチブイオンビームエッチング法で
６０°〜７５°の傾斜で異方性食刻を行って、マイクロ
チップ構造体の尖端部を図６Ｃに示すように槍状２１３
ａで食刻する。
【００３５】図６Ｄに示すように、湿式食刻法でマスク
を取り除いて完全なマイクロチップ２１３ａを備えた陰
極２１３を形成する。
を取り除いて完全なマイクロチップ２１３ａを備えた陰
極２１３を形成する。
【００３６】図６Ｅに示したように、シリコンマイクロ
チップ２１３の形成された基板の全面にかけて高温工程
でＳｉＯ2 酸化膜を蒸着して絶縁層２１２ａを形成す
る。この際、ＳｉＯ2 酸化膜形成のための高温工程はマ
イクロチップ２１３に応力を発生させた後に酸化膜を取
り除くとき、チップの尖端部を若干上昇させるのに寄与
する。マイクロチップ２１３ａと水平方向に一定の間隔
に隔たる位置の絶縁層上にゲート２１４及び陽極２１５
をストライプ状にそれぞれ形成する。この際、ゲート２
１４及び陽極２１５はリフトオフ法で形成する。
チップ２１３の形成された基板の全面にかけて高温工程
でＳｉＯ2 酸化膜を蒸着して絶縁層２１２ａを形成す
る。この際、ＳｉＯ2 酸化膜形成のための高温工程はマ
イクロチップ２１３に応力を発生させた後に酸化膜を取
り除くとき、チップの尖端部を若干上昇させるのに寄与
する。マイクロチップ２１３ａと水平方向に一定の間隔
に隔たる位置の絶縁層上にゲート２１４及び陽極２１５
をストライプ状にそれぞれ形成する。この際、ゲート２
１４及び陽極２１５はリフトオフ法で形成する。
【００３７】次に、ゲート２１４及び陽極２１５をマス
クとして絶縁層２１２ａの不要な部分を湿式化学エッチ
ング法で食刻して、図６Ｆに示したようにゲート２１４
及び陽極２１５の下部だけに絶縁層２１２を残して素子
を完成する。この際、マイクロチップ２１３ａは前記高
温の酸化膜形成による応力によりその尖端部が上方に若
干上昇する。
クとして絶縁層２１２ａの不要な部分を湿式化学エッチ
ング法で食刻して、図６Ｆに示したようにゲート２１４
及び陽極２１５の下部だけに絶縁層２１２を残して素子
を完成する。この際、マイクロチップ２１３ａは前記高
温の酸化膜形成による応力によりその尖端部が上方に若
干上昇する。
【００３８】以上のような方法で製造された水平電界効
果を有する電子放出素子のマイクロチップを接地し、ゲ
ートに５０〜８０Ｖの電圧を印加するとともに、陽極に
１５０〜２００Ｖの電圧を印加すると、陽極に電子が流
れる。このように電子が集束される陽極に蛍光体を塗布
すると、電子の衝突エネルギーにより蛍光体が励起され
て光を発するようになる。特に、陽極に対向するマイク
ロチップの槍状の尖端部は鋭いため、電子の集積が円滑
で、低電圧でも駆動が可能である。
果を有する電子放出素子のマイクロチップを接地し、ゲ
ートに５０〜８０Ｖの電圧を印加するとともに、陽極に
１５０〜２００Ｖの電圧を印加すると、陽極に電子が流
れる。このように電子が集束される陽極に蛍光体を塗布
すると、電子の衝突エネルギーにより蛍光体が励起され
て光を発するようになる。特に、陽極に対向するマイク
ロチップの槍状の尖端部は鋭いため、電子の集積が円滑
で、低電圧でも駆動が可能である。
【００３９】図７は本発明による水平電界効果を有する
電子放出素子の第３実施形態の概略斜視図、図８Ａは第
３実施形態のマイクロチップ部の平面図、図８Ｂ乃至Ｄ
は第３実施形態のマイクロチップ部の製造工程別の概略
斜視図、図９は第３実施形態のゲート及び陽極の製造工
程別の垂直断面図である。
電子放出素子の第３実施形態の概略斜視図、図８Ａは第
３実施形態のマイクロチップ部の平面図、図８Ｂ乃至Ｄ
は第３実施形態のマイクロチップ部の製造工程別の概略
斜視図、図９は第３実施形態のゲート及び陽極の製造工
程別の垂直断面図である。
【００４０】図示したように、第３実施形態は基板３１
１と、該基板３１１の上に水平方向に尖っている尖端部
を有する五角形のマスク３１６を形成する。マスク形成
用の材料としてはＡｌを用いる。そして、図８Ｂに示す
ごとく、該マスク３１６を用いてシリコン層にＣＦ4 ／
Ｏ2 プラズマを用いたリアクチブイオンビームエッチン
グ法で垂直下方への異方性食刻を用いてマイクロチップ
構造体３１３ｂを形成する。次に、マイクロチップ構造
体３１３ｂにＣＦ4 ／Ｏ2 プラズマを用いたリアクチブ
イオンビームエッチング法で６０°〜７５°の傾斜で異
方性食刻を行ってマイクロチップ構造体３１３ｂの尖端
部を図８Ｃに示したように槍状３１３ａのように食刻す
る。
１と、該基板３１１の上に水平方向に尖っている尖端部
を有する五角形のマスク３１６を形成する。マスク形成
用の材料としてはＡｌを用いる。そして、図８Ｂに示す
ごとく、該マスク３１６を用いてシリコン層にＣＦ4 ／
Ｏ2 プラズマを用いたリアクチブイオンビームエッチン
グ法で垂直下方への異方性食刻を用いてマイクロチップ
構造体３１３ｂを形成する。次に、マイクロチップ構造
体３１３ｂにＣＦ4 ／Ｏ2 プラズマを用いたリアクチブ
イオンビームエッチング法で６０°〜７５°の傾斜で異
方性食刻を行ってマイクロチップ構造体３１３ｂの尖端
部を図８Ｃに示したように槍状３１３ａのように食刻す
る。
【００４１】図８Ｄに示したように、湿式食刻法でマス
クを取り除いて完全なマイクロチップ３１３ａを備えた
陰極３１３を形成する。
クを取り除いて完全なマイクロチップ３１３ａを備えた
陰極３１３を形成する。
【００４２】図９Ｅに示すように、シリコンマイクロチ
ップ３１３ａの形成された基板の全面にかけて高温工程
でＳｉＯ2 酸化膜を蒸着して下部絶縁層３１２ａを形成
する。このように高温工程で下部絶縁層３１２ａを形成
するのは、マイクロチップ３１３ａに応力を発生させる
ためである。この応力は後にマイクロチップ３１３ａが
露出される場合、その尖端部を上方に若干上昇させる力
として作用する。
ップ３１３ａの形成された基板の全面にかけて高温工程
でＳｉＯ2 酸化膜を蒸着して下部絶縁層３１２ａを形成
する。このように高温工程で下部絶縁層３１２ａを形成
するのは、マイクロチップ３１３ａに応力を発生させる
ためである。この応力は後にマイクロチップ３１３ａが
露出される場合、その尖端部を上方に若干上昇させる力
として作用する。
【００４３】次に、下部絶縁層３１２ａの上にプラズマ
強化化学気相蒸着法（ＰＥＣＶＤ）で窒化物を蒸着して
上部絶縁層３１２ｂを形成した後、マイクロチップ３１
３ａに水平方向に所定の間隔を有する位置の上部絶縁層
３１２ｂの上に陽極３１５をストライプ状に形成する。
この際、陽極３１５はリフトオフ法で形成する。
強化化学気相蒸着法（ＰＥＣＶＤ）で窒化物を蒸着して
上部絶縁層３１２ｂを形成した後、マイクロチップ３１
３ａに水平方向に所定の間隔を有する位置の上部絶縁層
３１２ｂの上に陽極３１５をストライプ状に形成する。
この際、陽極３１５はリフトオフ法で形成する。
【００４４】次に、陽極３１５をマスクとして上部絶縁
層３１２ｂの不要な部分を湿式化学エッチング法で食刻
して図９Ｆに示したように陽極３１５の下部だけに窒化
物の上部絶縁層３１２ｂを残す。
層３１２ｂの不要な部分を湿式化学エッチング法で食刻
して図９Ｆに示したように陽極３１５の下部だけに窒化
物の上部絶縁層３１２ｂを残す。
【００４５】図９Ｇに示したように、陰極３１３の上部
及びマイクロチップ３１３ａと陽極３１５との間の下部
絶縁層３１２ａの上部にリフトオフ法でそれぞれ第１ゲ
ート３１４ａ及び第２ゲート３１４ｂを形成する。
及びマイクロチップ３１３ａと陽極３１５との間の下部
絶縁層３１２ａの上部にリフトオフ法でそれぞれ第１ゲ
ート３１４ａ及び第２ゲート３１４ｂを形成する。
【００４６】次に、第１ゲート３１４ａ、第２ゲート３
１４ｂ及び陽極３１５をマスクとして下部絶縁層３１２
ａを選択的に食刻して、図９Ｈに示したように素子を完
成する。この際、マイクロチップ３１３ａは露出されな
がら前記高温の酸化膜工程（下部絶縁層の形成工程）時
に生じた応力により尖端部が若干上方に上昇する。
１４ｂ及び陽極３１５をマスクとして下部絶縁層３１２
ａを選択的に食刻して、図９Ｈに示したように素子を完
成する。この際、マイクロチップ３１３ａは露出されな
がら前記高温の酸化膜工程（下部絶縁層の形成工程）時
に生じた応力により尖端部が若干上方に上昇する。
【００４７】以上のような方法で製造された水平電界効
果を有する電子放出素子のマイクロチップを接地し、第
１ゲート３１４ａ及び第２ゲート３１４ｂに５０〜１０
０Ｖの＋バイアス電圧を印加すると電子が放出される。
この際、陽極３１５に１５０〜２００Ｖの電圧を印加す
ると、陽極３１５に電子が集束される。このように電子
の集束される陽極３１５の上に蛍光体を塗布すると、電
子の衝突エネルギーにより蛍光体が励起されて光を発す
る。特に、陽極に対向する槍状のマイクロチップの尖端
部が鋭いため、電子の集束が円滑で低電圧でも駆動が可
能である。
果を有する電子放出素子のマイクロチップを接地し、第
１ゲート３１４ａ及び第２ゲート３１４ｂに５０〜１０
０Ｖの＋バイアス電圧を印加すると電子が放出される。
この際、陽極３１５に１５０〜２００Ｖの電圧を印加す
ると、陽極３１５に電子が集束される。このように電子
の集束される陽極３１５の上に蛍光体を塗布すると、電
子の衝突エネルギーにより蛍光体が励起されて光を発す
る。特に、陽極に対向する槍状のマイクロチップの尖端
部が鋭いため、電子の集束が円滑で低電圧でも駆動が可
能である。
【００４８】
【発明の効果】以上説明したように、本発明による水平
電界効果を有する電子放出素子は陰極及び陽極を水平に
形成して電界効果を水平に起こすことにより電子を放出
するよう構成したので、以下の効果を奏する。
電界効果を有する電子放出素子は陰極及び陽極を水平に
形成して電界効果を水平に起こすことにより電子を放出
するよう構成したので、以下の効果を奏する。
【００４９】（１）リアクチブイオンビームエッチング
時のプラズマイオンの衝突方向を適切に調節することに
より、マイクロチップの角度を均一に制御することがで
きて低コスト化を図れる。
時のプラズマイオンの衝突方向を適切に調節することに
より、マイクロチップの角度を均一に制御することがで
きて低コスト化を図れる。
【００５０】（２）酸化尖鋭化工程と第２金属マスクの
形成工程の際、それぞれ形成される酸化膜及び第２金属
マスクをそのまま絶縁層及び陽極として用いることによ
り製造工程を簡略化できる。
形成工程の際、それぞれ形成される酸化膜及び第２金属
マスクをそのまま絶縁層及び陽極として用いることによ
り製造工程を簡略化できる。
【００５１】（３）蛍光体を電気移動法で選択的に陽極
に粘着させることにより綺麗な蛍光体が得られる。
に粘着させることにより綺麗な蛍光体が得られる。
【００５２】（４）高温で動作しうるシリコン基板で陰
極を製作してガラス基板に実装することにより、製造工
程上の効率を高め、放出電流の強度を制御することがで
きる。
極を製作してガラス基板に実装することにより、製造工
程上の効率を高め、放出電流の強度を制御することがで
きる。
【００５３】（５）マイクロチップをリアクチブイオン
ビームエッチング法で立体的に鋭利に尖らせるので、従
来のくさび形のチップより電子放出の効率は良好であ
り、放出された電子ビームのフォーカシングが精巧に制
御されるので、相対的に低電圧の駆動ができる。
ビームエッチング法で立体的に鋭利に尖らせるので、従
来のくさび形のチップより電子放出の効率は良好であ
り、放出された電子ビームのフォーカシングが精巧に制
御されるので、相対的に低電圧の駆動ができる。
【００５４】（６）陰極の上部にゲート（第１ゲート）
をもう一つ備え、陽極を第２ゲートより高く形成するこ
とにより、マイクロチップから放出される電子ビームの
軌跡の制御が容易であり、放出電子ビームの陽極への集
束効率も良好になる。
をもう一つ備え、陽極を第２ゲートより高く形成するこ
とにより、マイクロチップから放出される電子ビームの
軌跡の制御が容易であり、放出電子ビームの陽極への集
束効率も良好になる。
【図１】本発明が適用された第１の実施形態に係る水平
電界効果を有する電子放出素子の垂直断面図。
電界効果を有する電子放出素子の垂直断面図。
【図２】図１に示した水平電界効果を有する電子放出素
子の製造工程別の垂直断面図で、（Ａ）乃至（Ｃ）の工
程を含む垂直断面図。
子の製造工程別の垂直断面図で、（Ａ）乃至（Ｃ）の工
程を含む垂直断面図。
【図３】図１に示した水平電界効果を有する電子放出素
子の製造工程別の垂直断面図で、（Ｄ）乃至（Ｆ）の工
程を含む垂直断面図。
子の製造工程別の垂直断面図で、（Ｄ）乃至（Ｆ）の工
程を含む垂直断面図。
【図４】図１に示した水平電界効果を有する電子放出素
子の製造工程別の垂直断面図で、（Ｇ）及び（Ｈ）の工
程を含む垂直断面図。
子の製造工程別の垂直断面図で、（Ｇ）及び（Ｈ）の工
程を含む垂直断面図。
【図５】本発明が適用された第２の実施形態に係る水平
電界効果を有する電子放出素子の概略斜視図。
電界効果を有する電子放出素子の概略斜視図。
【図６】図５に示した水平電界効果を有する電子放出素
子のマイクロチップ部の平面図と製造工程別の概略斜視
図およびゲート及び陽極の製造工程別の垂直断面図で、
（Ａ）はマイクロチップ部の平面図、（Ｂ）乃至（Ｄ）
はマイクロチップ部の製造工程別の概略斜視図、（Ｅ）
及び（Ｆ）はゲート及び陽極の製造工程別の垂直断面
図。
子のマイクロチップ部の平面図と製造工程別の概略斜視
図およびゲート及び陽極の製造工程別の垂直断面図で、
（Ａ）はマイクロチップ部の平面図、（Ｂ）乃至（Ｄ）
はマイクロチップ部の製造工程別の概略斜視図、（Ｅ）
及び（Ｆ）はゲート及び陽極の製造工程別の垂直断面
図。
【図７】本発明が適用された第３の実施形態に係る水平
電界効果を有する電子放出素子の概略斜視図。
電界効果を有する電子放出素子の概略斜視図。
【図８】図７に示した水平電界効果を有する電子放出素
子のマイクロチップ部の平面図及び製造工程別の概略斜
視図で、（Ａ）はマイクロチップ部の平面図、（Ｂ）乃
至（Ｄ）はマイクロチップ部の製造工程別の概略斜視
図。
子のマイクロチップ部の平面図及び製造工程別の概略斜
視図で、（Ａ）はマイクロチップ部の平面図、（Ｂ）乃
至（Ｄ）はマイクロチップ部の製造工程別の概略斜視
図。
【図９】図７に示した水平電界効果を有する電子放出素
子のゲート及び陽極の製造工程別の垂直断面図。
子のゲート及び陽極の製造工程別の垂直断面図。
【図１０】従来の垂直電界効果を有する電子放出素子の
垂直断面図。
垂直断面図。
【図１１】従来の水平電界効果を有する電子放出素子の
概略斜視図。
概略斜視図。
【図１２】図１１に示した従来の水平電界効果を有する
電子放出素子のマイクロチップ部の平面図及び該マイク
ロチップ部の尖端部から放出される電子の飛散角度を示
す説明図。
電子放出素子のマイクロチップ部の平面図及び該マイク
ロチップ部の尖端部から放出される電子の飛散角度を示
す説明図。
１０１ 背面ガラス基板 １０２ 陰極 １０２′ シリコン基板 １０２″ シリコン基板 １０２ａ マイクロチップ １０２ａ′ マイクロチップ部 １０３ 絶縁層 １０３′ 酸化層 １０８ 蛍光体 １０９ 陽極（第２金属マスク） １１０ スペーサ １１１ 前面ガラス基板 １１２ 第１金属マスク ２１１ 基板 ２１２ａ，２１２ｂ 絶縁層 ２１３ 陰極 ２１３ａ マイクロチップ ２１３ｂ マイクロチップ構造体 ２１４ ゲート（マスク） ２１５ 陽極 ３１１ 基板 ３１２ａ 下部絶縁層 ３１２ｂ 上部絶縁層 ３１３ 陰極 ３１３ａ マイクロチップ ３１３ｂ マイクロチップ構造体 ３１４ａ 第１ゲート ３１４ｂ 第２ゲート ３１６ マスク
【手続補正書】
【提出日】平成８年９月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２６
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】次に図２Ｂに示したように、マスク１１２
を用いて水平面から約６０°〜７５°角度の方向性プラ
ズマを用いるリアクチブイオンビームエッチング（ＲＩ
ＢＥ）法でシリコン基板１０２′を約６０°〜７５°程
度の角度で食刻して、マイクロチップ部１０２ａ′を形
成する。
を用いて水平面から約６０°〜７５°角度の方向性プラ
ズマを用いるリアクチブイオンビームエッチング（ＲＩ
ＢＥ）法でシリコン基板１０２′を約６０°〜７５°程
度の角度で食刻して、マイクロチップ部１０２ａ′を形
成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】先ず、基板２１１の上にシリコンを成長さ
せて陰極及びマイクロチップ形成用のシリコン層を形成
した後、該シリコン層の上にマスク形成用の金属を蒸着
・パタニングして、図６Ｂに示したように尖端部を有す
る五角形のマスク２１４を形成する。マスク形成用の材
料としてはＡｌを用いる。そして、該マスク２１４を用
いてシリコン層にＣＦ4 ／Ｏ2 プラズマを用いたリアク
チブイオンエッチング法で垂直下方への異方性食刻を行
ってマイクロチップ構造体２１３ｂを形成する。次に、
マイクロチップ構造体２１３ｂにＣＦ4 ／Ｏ2 プラズマ
を用いたリアクチブイオンビームエッチング法で６０°
〜７５°の傾斜で異方性食刻を行って、マイクロチップ
構造体の尖端部を図６Ｃに示すように槍状２１３ａで食
刻する。
せて陰極及びマイクロチップ形成用のシリコン層を形成
した後、該シリコン層の上にマスク形成用の金属を蒸着
・パタニングして、図６Ｂに示したように尖端部を有す
る五角形のマスク２１４を形成する。マスク形成用の材
料としてはＡｌを用いる。そして、該マスク２１４を用
いてシリコン層にＣＦ4 ／Ｏ2 プラズマを用いたリアク
チブイオンエッチング法で垂直下方への異方性食刻を行
ってマイクロチップ構造体２１３ｂを形成する。次に、
マイクロチップ構造体２１３ｂにＣＦ4 ／Ｏ2 プラズマ
を用いたリアクチブイオンビームエッチング法で６０°
〜７５°の傾斜で異方性食刻を行って、マイクロチップ
構造体の尖端部を図６Ｃに示すように槍状２１３ａで食
刻する。
Claims (33)
- 【請求項１】 背面基板と、 前記背面基板の上に上部が水平方向に尖ったマイクロチ
ップで形成された陰極と、 前記マイクロチップから所定の間隔を有して前記陰極の
上に形成された絶縁層と、 前記絶縁層の上に前記マイクロチップから所定の間隔を
有して形成された陽極と、 前記陽極の上に塗布された蛍光体と、 を備えてなる水平電界効果を有する電子放出素子におい
て、 前記陰極のマイクロチップは前記基板の水平面に対して
所定の角度をなすように形成されることを特徴とする水
平電界効果を有する電子放出素子。 - 【請求項２】 前記陰極はＳｉで形成されることを特徴
とする請求項１に記載の水平電界効果を有する電子放出
素子。 - 【請求項３】 前記角度は６０°〜７５°であることを
特徴とする請求項１に記載の水平電界効果を有する電子
放出素子。 - 【請求項４】 前記陽極はＣｒまたはＭｏよりなること
を特徴とする請求項１に記載の水平電界効果を有する電
子放出素子。 - 【請求項５】 半導体基板の上に第１マスクを形成する
工程と、 前記第１マスクを用いてリアクチブイオン食刻法で所定
角度の方向性食刻を行ってマイクロチップ部を形成する
工程と、 前記第１マスクを食刻し前記マイクロチップ部の形成さ
れた半導体基板の表面に酸化膜を形成する工程と、 前記陰極の底面上に形成された酸化膜の上に所定の金属
を蒸着・パタニングして陽極を形成する工程と、 前記陽極を第２マスクとして用いて前記陰極の底面上の
酸化膜を絶縁層として残し、マイクロチップ部上の酸化
膜を取り除く工程と、 前記陽極の上に蛍光体を塗布する工程と、 前記陰極及び陽極の形成された半導体層をガラス基板の
上に実装する工程と、 を有することを特徴とする水平電界効果を有する電子放
出素子の製造方法。 - 【請求項６】 前記第１マスクの形成工程で、前記第１
マスクはＣｒで形成されることを特徴とする請求項５に
記載の水平電界効果を有する電子放出素子の製造方法。 - 【請求項７】 前記マイクロチップ部の形成工程で、前
記方向性食刻は前記陰極の水平面から６０°〜７５°の
角度で行われることを特徴とする請求項５に記載の水平
電界効果を有する電子放出素子の製造方法。 - 【請求項８】 前記第２マスクとなる陽極の形成工程
で、前記陽極はＣｒまたはＭｏよりなることを特徴とす
る請求項５に記載の水平電界効果を有する電子放出素子
の製造方法。 - 【請求項９】 前記蛍光体の塗布工程で、前記蛍光体は
電気移動法により粘着されることを特徴とする請求項５
に記載の水平電界効果を有する電子放出素子の製造方
法。 - 【請求項１０】 基板と、 前記基板の上に水平方向に尖ったマイクロチップが形成
された陰極と、 前記マイクロチップから所定の間隔を有して前記基板の
上に絶縁層を介して形成されたゲートと、 前記マイクロチップに対向して前記ゲートから所定の間
隔を有して前記基板の上に絶縁層を介して形成された陽
極と、 を備えてなる水平電界効果を有する電子放出素子におい
て、 前記マイクロチップは前記ゲートに対向する槍状の尖端
部と多角柱状部を備えてなることを特徴とする水平電界
効果を有する電子放出素子。 - 【請求項１１】 前記マイクロチップの尖端部の傾斜面
は基板面から所定の角度をなすように形成されることを
特徴とする請求項１０に記載の水平電界効果を有する電
子放出素子。 - 【請求項１２】 基板の上にシリコン層を形成する工程
と、 前記シリコン層の上に金属を蒸着・パタニングして尖端
部を有する五角形のマスクを形成する工程と、 前記シリコン層に前記マスクを用いる異方性食刻を行っ
て槍状の尖端部を有するマイクロチップを形成する工程
と、 前記マスクを取り除く工程と、 前記マイクロチップの形成された前記基板の全面にかけ
て絶縁層を形成する工程と、 前記マイクロチップから所定距離有して前記絶縁層の上
にゲート及び陽極をストライプ状にそれぞれ形成する工
程と、 前記ゲート及び陽極をマスクとして前記絶縁層を選択的
に食刻する工程と、 を有することを特徴とする水平電界効果を有する電子放
出素子の製造方法。 - 【請求項１３】 前記マスクはＡｌで形成することを特
徴とする請求項１２に記載の水平電界効果を有する電子
放出素子の製造方法。 - 【請求項１４】 前記槍状の尖端部を有するマイクロチ
ップを形成する工程は、 前記シリコン層にＣＦ4 ／Ｏ2 プラズマを用いるリアク
チブイオンビームエッチング法で垂直下方への異方性食
刻を行ってマイクロチップ構造体を形成する工程と、 前記マイクロチップ構造体にＣＦ4 ／Ｏ2 プラズマを用
いるリアクチブイオンビームエッチング法により所定角
度の傾斜で異方性食刻を行って前記マイクロチップ構造
体の尖端部を槍状に形成する工程と、 を有することを特徴とする請求項１２に記載の水平電界
効果を有する電子放出素子の製造方法。 - 【請求項１５】 前記尖端部の食刻工程で、前記異方性
食刻の角度は６０°〜７５°であることを特徴とする請
求項１４に記載の水平電界効果を有する電子放出素子の
製造方法。 - 【請求項１６】 前記絶縁層はＳｉＯ2 酸化膜を蒸着し
て形成することを特徴とする請求項１２に記載の水平電
界効果を有する電子放出素子の製造方法。 - 【請求項１７】 前記ゲート及び陽極はリフトオフ法で
形成することを特徴とする請求項１２に記載の水平電界
効果を有する電子放出素子の製造方法。 - 【請求項１８】 前記絶縁層を選択的に食刻する工程で
は湿式化学エッチング法を用いることを特徴とする請求
項１２に記載の水平電界効果を有する電子放出素子の製
造方法。 - 【請求項１９】 前記Ａｌマスクは湿式エッチング法で
取り除くことを特徴とする請求項１３に記載の水平電界
効果を有する電子放出素子の製造方法。 - 【請求項２０】 基板と、 前記基板の上に水平方向に尖って形成されて電子が一点
から放出されるように尖端部が槍状に形成されたマイク
ロチップを有する陰極と、 前記陰極の上に第１絶縁層を介して形成された第１ゲー
トと、 前記マイクロチップから所定の間隔を有して前記基板の
上に第２絶縁層を介して形成された第２ゲートと、 前記マイクロチップに対向して前記第２ゲートから所定
の間隔を有して前記基板の上に第３絶縁層を介して形成
された陽極と、 を有することを特徴とする水平電界効果を有する電子放
出素子。 - 【請求項２１】 前記マイクロチップは前記槍状の尖端
部と多角柱状の接続部よりなることを特徴とする請求項
２０に記載の水平電界効果を有する電子放出素子。 - 【請求項２２】 前記マイクロチップの尖端部の傾斜面
は基板面から所定角度をなすように形成されることを特
徴とする請求項２０に記載の水平電界効果を有する電子
放出素子。 - 【請求項２３】 前記陽極が前記第２ゲートより高くな
るように形成されることを特徴とする請求項２０に記載
の水平電界効果を有する電子放出素子。 - 【請求項２４】 基板の上にシリコン層を形成する工程
と、 前記シリコン層の上に金属を蒸着・パタニングして尖端
部を有する五角形のマスクを形成する工程と、 前記シリコン層に前記マスクを用いる異方性食刻を行っ
て槍状の尖端部を有するマイクロチップを形成する工程
と、 前記マスクを取り除く工程と、 前記シリコンマイクロチップの形成された前記基板の全
面にかけて下部絶縁層を形成する工程と、 前記下部絶縁層の上に上部絶縁層を形成する工程と、 前記マイクロチップから水平方向に所定距離離隔して前
記上部絶縁層の上に陽極をストライプ状に形成する工程
と、 前記陽極をマスクとして前記上部絶縁層を選択的に食刻
する工程と、 前記マイクロチップの上部及び前記マイクロチップと前
記陽極との間に形成された前記下部絶縁層の上部にそれ
ぞれ第１ゲート及び第２ゲートを形成する工程と、 前記第１ゲート、第２ゲート及び陽極をマスクとして前
記下部絶縁層を選択的に食刻する工程と、 を有することを特徴とする水平電界効果を有する電子放
出素子の製造方法。 - 【請求項２５】 前記マスクはＡｌで形成することを特
徴とする請求項２４に記載の水平電界効果を有する電子
放出素子の製造方法。 - 【請求項２６】 前記槍状の尖端部を有するマイクロチ
ップを形成する工程は、 前記シリコン層にＣＦ4 ／Ｏ2 プラズマを用いるリアク
チブイオンビームエッチング方法で垂直下方への異方性
食刻を行ってマイクロチップ構造体を形成する工程と、 前記マイクロチップ構造体にＣＦ4 ／Ｏ2 プラズマを用
いるリアクチブイオンビームエッチング法により所定角
度の傾斜で異方性食刻を行って前記マイクロチップ構造
体の尖端部を槍状で食刻する工程と、 を有することを特徴とする請求項２４に記載の水平電界
効果を有する電子放出素子の製造方法。 - 【請求項２７】 前記尖端部を槍状で食刻する工程で、
前記異方性食刻の角度は６０°〜７５°であることを特
徴とする請求項２６に記載の水平電界効果を有する電子
放出素子の製造方法。 - 【請求項２８】 前記下部絶縁層は高温工程でＳｉＯ2
酸化膜を蒸着して形成することを特徴とする請求項２４
に記載の水平電界効果を有する電子放出素子の製造方
法。 - 【請求項２９】 前記上部絶縁層はプラズマ強化化学気
相蒸着法で窒化物を蒸着して形成されることを特徴とす
る請求項２４に記載の水平電界効果を有する電子放出素
子の製造方法。 - 【請求項３０】 前記陽極はリフトオフ法で形成するこ
とを特徴とする請求項２４に記載の水平電界効果を有す
る電子放出素子の製造方法。 - 【請求項３１】 前記第１ゲート及び第２ゲートはリフ
トオフ法で形成することを特徴とする請求項２４に記載
の水平電界効果を有する電子放出素子の製造方法。 - 【請求項３２】 前記上部絶縁層及び下部絶縁層を選択
的に食刻する工程では湿式化学エッチング法を用いるこ
とを特徴とする請求項２４に記載の水平電界効果を有す
る電子放出素子の製造方法。 - 【請求項３３】 前記Ａｌマスクは湿式エッチング法で
取り除くことを特徴とする請求項２５に記載の水平電界
効果を有する電子放出素子の製造方法。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018116A KR100343212B1 (ko) | 1995-06-29 | 1995-06-29 | 수평전계효과전자방출소자및그제조방법 |
| KR1995-41247 | 1995-11-14 | ||
| KR1995-41248 | 1995-11-14 | ||
| KR1019950041248A KR100343225B1 (ko) | 1995-11-14 | 1995-11-14 | 전계방출소자의제조방법 |
| KR1995-18116 | 1995-11-14 | ||
| KR1019950041247A KR100343206B1 (ko) | 1995-11-14 | 1995-11-14 | 수평전계효과전자방출소자및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0917327A true JPH0917327A (ja) | 1997-01-17 |
| JP2969081B2 JP2969081B2 (ja) | 1999-11-02 |
Family
ID=27349193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16148996A Expired - Fee Related JP2969081B2 (ja) | 1995-06-29 | 1996-06-21 | 水平電界効果を有する電子放出素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5859493A (ja) |
| JP (1) | JP2969081B2 (ja) |
| FR (1) | FR2736203B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262530B1 (en) * | 1997-02-25 | 2001-07-17 | Ivan V. Prein | Field emission devices with current stabilizer(s) |
| US6518590B1 (en) * | 2000-08-28 | 2003-02-11 | H & K Labs | Field emission transistor |
| KR100943192B1 (ko) * | 2003-11-25 | 2010-02-19 | 삼성에스디아이 주식회사 | 전계방출 표시소자 및 그 제조방법 |
| US7071115B2 (en) * | 2004-02-04 | 2006-07-04 | Promos Technologies Inc. | Use of multiple etching steps to reduce lateral etch undercut |
| EP2109132A3 (en) * | 2008-04-10 | 2010-06-30 | Canon Kabushiki Kaisha | Electron beam apparatus and image display apparatus using the same |
| JP2010092843A (ja) * | 2008-09-09 | 2010-04-22 | Canon Inc | 電子線装置およびそれを用いた画像表示装置 |
| US8154188B2 (en) * | 2009-02-12 | 2012-04-10 | Canon Kabushiki Kaisha | Electron emitting device and image displaying apparatus using the same |
| JP2011082071A (ja) * | 2009-10-08 | 2011-04-21 | Canon Inc | 電子放出素子、電子線装置、及び、画像表示装置 |
| CN110875165A (zh) * | 2018-08-30 | 2020-03-10 | 中国科学院微电子研究所 | 一种场发射阴极电子源及其阵列 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2574500B2 (ja) * | 1990-03-01 | 1997-01-22 | 松下電器産業株式会社 | プレーナ型冷陰極の製造方法 |
| JP2634295B2 (ja) * | 1990-05-17 | 1997-07-23 | 双葉電子工業株式会社 | 電子放出素子 |
| JP3235172B2 (ja) * | 1991-05-13 | 2001-12-04 | セイコーエプソン株式会社 | 電界電子放出装置 |
| US5233263A (en) * | 1991-06-27 | 1993-08-03 | International Business Machines Corporation | Lateral field emission devices |
| US5502314A (en) * | 1993-07-05 | 1996-03-26 | Matsushita Electric Industrial Co., Ltd. | Field-emission element having a cathode with a small radius |
| KR100322696B1 (ko) * | 1995-03-29 | 2002-06-20 | 김순택 | 전계효과전자방출용마이크로-팁및그제조방법 |
-
1996
- 1996-06-20 US US08/667,874 patent/US5859493A/en not_active Expired - Lifetime
- 1996-06-21 JP JP16148996A patent/JP2969081B2/ja not_active Expired - Fee Related
- 1996-06-28 FR FR9608071A patent/FR2736203B1/fr not_active Expired - Fee Related
-
1997
- 1997-09-26 US US08/938,613 patent/US5941748A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2736203B1 (fr) | 2006-09-22 |
| JP2969081B2 (ja) | 1999-11-02 |
| US5941748A (en) | 1999-08-24 |
| US5859493A (en) | 1999-01-12 |
| FR2736203A1 (fr) | 1997-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6522053B1 (en) | Field emission element, fabrication method thereof, and field emission display | |
| JP2002150922A (ja) | 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 | |
| JP4001460B2 (ja) | 大領域ｆｅｄ装置及び方法 | |
| US20050133779A1 (en) | Field emission device, display adopting the same and method of manufacturing the same | |
| US5509839A (en) | Soft luminescence of field emission display | |
| JPH11232997A (ja) | 電子放出装置及びその製造方法 | |
| US7268480B2 (en) | Field emission device, display adopting the same and method of manufacturing the same | |
| US7489070B2 (en) | Field emission device and field emission display using the same having a concave-shaped cathode to enhance electron focusing | |
| US5880554A (en) | Soft luminescence of field emission display | |
| US20020175618A1 (en) | Field emission display panels incorporating cathodes having narrow nanotube emitters formed on dielectric layers | |
| KR0133498B1 (ko) | 전계방출형냉음극제조방법,그것을이용한전계방출형냉음극,및평판형화상표시장치 | |
| JPH0917327A (ja) | 水平電界効果を有する電子放出素子及びその製造方法 | |
| JP2000011859A (ja) | 電界放射型素子の製造方法 | |
| JPH1186719A (ja) | 電界放射型素子の製造方法 | |
| JP2000182511A (ja) | 電界放射型素子の製造方法 | |
| JP3898243B2 (ja) | 電界効果電子放出用マイクロ・チップ及びその製造方法 | |
| JP2003115259A (ja) | 電子放出装置及びその製造方法、冷陰極電界電子放出素子及びその製造方法、冷陰極電界電子放出表示装置及びその製造方法、並びに、薄膜のエッチング方法 | |
| JP2003115257A (ja) | 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 | |
| JP2000331596A (ja) | 冷陰極電界電子放出素子及び冷陰極電界電子放出表示装置 | |
| JP4193294B2 (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置 | |
| JP3184890B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2001160355A (ja) | 電子放出素子及び画像表示装置 | |
| JP2001068013A (ja) | 電界放射型素子及びその製造方法 | |
| KR100343212B1 (ko) | 수평전계효과전자방출소자및그제조방법 | |
| JP2000260298A (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990723 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |