JPH09172584A - Ｓｉｆ信号処理回路 - Google Patents

Ｓｉｆ信号処理回路

Info

Publication number
JPH09172584A
JPH09172584A JP7331418A JP33141895A JPH09172584A JP H09172584 A JPH09172584 A JP H09172584A JP 7331418 A JP7331418 A JP 7331418A JP 33141895 A JP33141895 A JP 33141895A JP H09172584 A JPH09172584 A JP H09172584A
Authority
JP
Japan
Prior art keywords
frequency
sif
signal
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7331418A
Other languages
English (en)
Inventor
Hiroyuki Hatano
裕之 秦野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP7331418A priority Critical patent/JPH09172584A/ja
Priority to US08/768,882 priority patent/US5995169A/en
Priority to CN96123292.7A priority patent/CN1103530C/zh
Publication of JPH09172584A publication Critical patent/JPH09172584A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/62—Intercarrier circuits, i.e. heterodyning sound and vision carriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Superheterodyne Receivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Television Receiver Circuits (AREA)

Abstract

(57)【要約】 【課題】発振子を１つ又は外部から基準信号を入力する
だけで事足りるＳＩＦ信号処理回路を提供することを目
的とする。 【解決手段】映像ＩＦキャリアと音声ＩＦキャリアの周
波数差のキャリアを持つＳＩＦ信号を放送方式に拘わら
ず更に低周波化した同一のキャリア周波数の段階でＦＭ
復調するようにしたＳＩＦ信号処理回路である。この処
理回路に、ＳＩＦ信号を低周波化するためにＰＬＬ回路
２３を設け、該ＰＬＬ回路２３の出力とＳＩＦ信号とを
混合するようにし、且つＰＬＬ回路２３の出力を放送方
式に応じて可変できるようにしている。このＰＬＬ回路
２３は、その分周器２５の分周比をコントロールするこ
とによって簡易に複数の周波数の信号を出力することが
できるので、例えば基準発振信号用として１個の発振子
を用意するだけで済む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、テレビジョン受像
機や、ＶＴＲ等において用いられるＳＩＦ（音声中間周
波数）信号処理回路に関するものである。
【０００２】
【従来の技術】ＳＩＦ信号をＦＭ復調する場合、例えば
４.５ＭＨZのように高い周波数の段階で復調する場合に
おいては、クォドラチャ回路が用いられる。しかし、こ
のクォドラチャ回路は歪率が高くリニアリティが充分で
ないという欠点がある。
【０００３】そこで、歪率やリニアリティ等が良好なパ
ルスカウント方式が用いられることが多い。しかし、こ
のパルスカウント方式の復調を行なう場合には、ＳＩＦ
信号の周波数を５００ＫＨZ程度に落す必要がある。
【０００４】一方、ＮＴＳＣ方式やＰＡＬ方式等、複数
の方式の放送信号を受信できる地域で使用されるセット
は複数の方式の信号が受信できるように対応されてい
る。
【０００５】従来のＳＩＦ信号処理回路は４.５ＭＨZ，
５.５ＭＨZ，６.０ＭＨZ，６.５ＭＨZのキャリアをもつ
各ＳＩＦ信号を一律に５００ＫＨZにダウンコンバート
するのに、各ＳＩＦ信号に専用の発振子を設け、それを
スイッチで切換えることによって発振回路から、５ＭＨ
Z，６ＭＨZ，６.５ＭＨZの発振信号を得て、各ミキサに
与えていた。
【０００６】
【発明が解決しようとする課題】この場合、ＳＩＦ信号
５.５ＭＨZと６.５ＭＨZには６.０ＭＨZの発振子が共用
できるが、それでも発振子は３個必要であり、コスト高
になるとともに、回路基板上のスペースも大きくなる等
の欠点があった。
【０００７】本発明はこのような点に鑑みなされたもの
であって、発振子を１つ又は外部から基準信号を入力す
るだけで事足りるＳＩＦ信号処理回路を提供することを
目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、映像ＩＦキャリアと音声ＩＦキャリアの
周波数差のキャリアを持つＳＩＦ信号を放送方式に拘わ
らず更に低周波化した同一のキャリア周波数の段階でＦ
Ｍ復調するようにしたＳＩＦ信号処理回路において、前
記ＳＩＦ信号を前記低周波化するためにＰＬＬ回路を設
け、このＰＬＬ回路の出力と前記ＳＩＦ信号とを混合す
るようにし、且つ前記ＰＬＬ回路の出力を放送方式に応
じて可変できるようにしている。
【０００９】このような構成によると、ＰＬＬ回路は、
その分周器の分周比をコントロールすることによって簡
易に複数の周波数の信号を出力することができるので、
例えば基準発振信号用として１個の発振子を用意するだ
けで済む。
【００１０】また、本発明は上記の構成において、前記
ＰＬＬ回路は周波数シンセサイザ式選局回路におけるク
リスタル発振器の出力を基準信号として入力し、前記Ｐ
ＬＬ回路に設けた電圧制御発振器の出力と前記基準信号
とを比較し、その比較出力で前記電圧制御発振器を制御
するようにしている。
【００１１】このような構成によると、ＳＩＦ信号は放
送受信信号に基づいて形成されるので、ＳＩＦ信号処理
回路の用いられるところには、チューナ及び選局装置も
設けられているのが普通である。その場合、選局装置が
周波数シンセサイザ式のものである場合は、高安定なク
リスタル発振回路が用いられており、その発振周波数も
４ＭＨZ程度であるので、当該ＰＬＬ回路の基準信号と
して、その選局装置からの発振信号を基準信号として入
力すれば、ＳＩＦ信号処理回路における発振子は不変で
あり且つ高安定なＰＬＬ動作を行う。
【００１２】
【発明の実施の形態】以下、図面に従って本発明の実施
形態を説明する。図１は第１の実施形態を示しており、
同図において、１はテレビアンテナ、２はチューナ、３
は選局装置、４はＳＡＷ（表面弾性波）フィルタであ
る。５はＩＣであり、６はその映像中間周波数（ＶＩ
Ｆ）信号入力端子、７はＳＩＦ信号入力端子である。
【００１３】入力端子７からＩＣ５に入力されたＳＩＦ
信号はＳＩＦ増幅器１０で増幅された後、音声検波回路
１１でＶＩＦキャリアとＳＩＦキャリアとの周波数差を
キャリアとする信号に変換される。例えば、日本のテレ
ビ放送方式でいえば、５８.７５ＭＨZのＶＩＦキャリア
と５４.２５ＭＨZのＳＩＦキャリアとの差である４.５
ＭＨZをキャリアとするＳＩＦ信号に変換されるのであ
る。
【００１４】１２は４.５ＭＨZのバンドパスフィルタ、
１３，１４，１５はそれぞれ５.５ＭＨZ，６.０ＭＨZ，
６.５ＭＨZのバンドパスフィルタである。ここで４.５
ＭＨZは上述したように日本の放送方式（ＮＴＳＣ・Ｍ
方式）であり、５.５ＭＨZはドイツ国の放送方式（ＰＡ
Ｌ・Ｂ／Ｇ方式）、６.５ＭＨZは中国の放送方式（ＰＡ
Ｌ・Ｄ／Ｋ方式）、６.０ＭＨZはイギリス国の放送方式
（ＰＡＬ・Ｉ方式）にそれぞれ対応する。
【００１５】１６〜１９は混合器（ミキサ）であり、上
述した４.５ＭＨZ，５.５ＭＨZ，６.０ＭＨZ，６.５Ｍ
ＨZをそれぞれ５００ＫＨZにビートダウンする。これら
のミキサ１６〜１９に対しては後述するＰＬＬ回路２３
から発振信号が供給される。２０は５００ＫＨZのバン
ドパスフィルタであり、前記ミキサ１６〜１９の出力の
うち、５００ＫＨZ（正確にいえば５００ＫＨZを中心と
する所定帯域）の信号成分を通過させる。２１は例えば
パルスカウント型のＦＭ復調器であり、２２はその復調
された音声信号を増幅する音声増幅器である。
【００１６】さて、ＰＬＬ回路２３は、ＶＣＯ（電圧制
御型発振器）２４と、その出力周波数をｎ分周する分周
器２５と、端子３０から与えられる基準信号の周波数を
ｍ分周する分周器２７とそれらの分周器２５，２７の出
力を位相比較する位相比較器２６、位相比較出力を平滑
するローパスフィルタ２８とから成っている。
【００１７】分周器２５，２７には、それぞれ端子２
９，３１を介してマイクロコンピュータから分周比デー
タが与えられる。端子３０は選局装置３に接続されてい
て選局装置３から４ＭＨZの基準信号を入力する。端子
３０には、選局装置３とは別の発振回路を接続してもよ
いことはいうまでもない。
【００１８】今、端子３０に与えられる基準信号の周波
数が４ＭＨZであるとする。ここで、４.５ＭＨZのＳＩ
Ｆ信号を５００ＫＨZにダウンコンバートするために、
ＶＣＯ２４の出力は５ＭＨZとする。そして位相比較器
２６も５００ＫＨZで位相比較するものとすると、分周
比はｎ＝１０，ｍ＝８となる。ｍはどの方式のＳＩＦ信
号に対しても同じである。
【００１９】ＳＩＦ信号が５.５ＭＨZの場合はＶＣＯ２
４の出力は６ＭＨZであればよいから、ｎ＝１２とな
る。ＳＩＦ信号が６.５ＭＨZのときも、ＶＣＯ２４の出
力は６ＭＨZでよいので、ｎ＝１２である。次に、ＳＩ
Ｆ信号が６.０ＭＨZのときは、ＶＣＯの出力は６.５Ｍ
ＨZであればよいので、ｎ＝１３となる。
【００２０】選局装置３としては図２に示されるような
周波数シンセサイザ型のものが用いられている。同図に
おいて、チューナ２の局部発振回路を制御するためにＰ
ＬＬ回路を用いている。チューナ２の局部発振信号はプ
リスケーラ４０で一定分周された後、プログラマブルデ
バイダ４３でチャンネルに応じた分周比で分周される。
【００２１】基準発振器４４はクリスタル発振子４６を
有している。この発振器４４は発振周波数が４ＭＨZ
で、高安定な発振動作を行う。プログラマブルデバイダ
４３の出力と発振器４４の出力は位相比較器４５で比較
され、その比較出力はローパスフィルタで構成された制
御電圧発生部４８を通してチューナ２へ供給され、局部
発振回路の発振周波数をコントロールする。４９はＩＣ
部分を示している。
【００２２】この場合、局部発振周波数はプログラマブ
ルデバイダの分周比によって決まるが、この分周比は選
局制御用のマイクロコンピュータ５０から選局データと
して与えられる。マイクロコンピュータ５０は選局制御
部５４，表示出力部５５，キー入力部５６，バンド信号
発生部５７等から構成されている。５１はチャンネルデ
ータを格納したメモリであり、５２はチャンネル表示
部，５３はキー部である。
【００２３】この図２の選局装置には、高安定な基準発
振器４４が設けられているので、この発振器４４の出力
を端子４７から抽出して前記図１の端子３０へ供給する
と、ＰＬＬ回路２３が安定に動作し、しかも端子３０に
専用の発振器を接続しなくて済むので、従来例に比べて
一層コスト低減を図ることができる。
【００２４】図１において、ローパスフィルタ２８はコ
ンデンサＣ1だけでよく、ＩＣ５内に形成できる。基準
信号として上述のように高安定な発振信号を端子３０へ
与えた場合には、コンデンサＣ1に並列に抵抗Ｒ１とコ
ンデンサＣ2から成る回路を設ける必要はなくなる。そ
れは、キャプチャレンジの周波数（この場合は、基準信
号の周波数）にＰＬＬ回路２３が追従する必要がないか
らである。
【００２５】次に、図３に示す第２の実施形態では、バ
ンドパスフィルタ７０とミキサ８０が１つずつ設けられ
ているだけであって、図１に示す４種の各放送方式に対
し共通となっている。その代り、バンドパスフィルタ７
０は周波数可変型のバンドパスフィルタであり、端子３
２からの信号によって可変される。
【００２６】ここで、端子２９に与えられる分周比デー
タ及び端子３２に与えられる周波数可変信号はいずれも
放送方式に応じた信号であり、これは例えば図２のマイ
クロコンピュータ５０のプログラムを対処させることに
よって、マイクロコンピュータ５０から発生させること
が可能である。
【００２７】尚、周波数可変型のバンドパスフィルタ７
０をＩＣ内に形成する場合は、差動増幅器型のｇｍ増幅
回路とコンデンサでフィルタを構成し、そのｇｍ増幅回
路の定電流の値を可変することによって実現できる。
【００２８】
【発明の効果】以上説明した通り本発明によれば、複数
の放送方式のＳＩＦ信号を低周波化するのに必要な発振
周波数がＰＬＬ回路によって形成できるので、発振子と
してはＰＬＬ回路の基準周波数発生用として１個の発振
子を必要とするだけであり、しかも、その発振子を設け
る代りに他の用途に使われている基準周波数信号を利用
することもできるので、従来例に比し、コストの低減が
図れると共に、回路基板上のスペースも少なくて済むと
いう効果があり、本発明は極めて有用である。
【図面の簡単な説明】
【図１】本発明のＳＩＦ信号処理回路の第１実施形態を
示す回路図。
【図２】図１に示される選局装置の構成を示す回路図。
【図３】本発明のＳＩＦ信号処理回路の第２実施形態を
示す回路図。
【符号の説明】
３ 選局装置 １２〜１５ バンドパスフィルタ １６〜１９ ミキサ ２１ ＦＭ復調器 ２３ ＰＬＬ回路 ７０ 可変バンドパスフィルタ ８０ ミキサ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】映像ＩＦキャリアと音声ＩＦキャリアの周
    波数差のキャリアを持つＳＩＦ信号を放送方式に拘わら
    ず更に低周波化した同一のキャリア周波数の段階でＦＭ
    復調するようにしたＳＩＦ信号処理回路において、 前記ＳＩＦ信号を前記低周波化するためにＰＬＬ回路を
    設け、このＰＬＬ回路の出力と前記ＳＩＦ信号とを混合
    するようにし、且つ前記ＰＬＬ回路の出力を放送方式に
    応じて可変できるようにしたことを特徴とするＳＩＦ信
    号処理回路。
  2. 【請求項２】前記ＰＬＬ回路は周波数シンセサイザ式選
    局回路におけるクリスタル発振器の出力を基準信号とし
    て入力し、前記ＰＬＬ回路に設けた電圧制御発振器の出
    力と前記基準信号とを比較し、その比較出力で前記電圧
    制御発振器を制御することを特徴とする請求項１に記載
    のＳＩＦ信号処理回路。
  3. 【請求項３】混合器に入力されるＳＩＦ信号はバンドパ
    スフィルタを通して与えられるようになっているととも
    に該バンドパスフィルタが放送方式によって、その中心
    周波数を可変できるようになっていることを特徴とする
    請求項１又は請求項２に記載のＳＩＦ信号処理回路。
JP7331418A 1995-12-20 1995-12-20 Ｓｉｆ信号処理回路 Pending JPH09172584A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7331418A JPH09172584A (ja) 1995-12-20 1995-12-20 Ｓｉｆ信号処理回路
US08/768,882 US5995169A (en) 1995-12-20 1996-12-17 SIF signal processing circuit
CN96123292.7A CN1103530C (zh) 1995-12-20 1996-12-19 声音中频信号处理电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7331418A JPH09172584A (ja) 1995-12-20 1995-12-20 Ｓｉｆ信号処理回路

Publications (1)

Publication Number Publication Date
JPH09172584A true JPH09172584A (ja) 1997-06-30

Family

ID=18243458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7331418A Pending JPH09172584A (ja) 1995-12-20 1995-12-20 Ｓｉｆ信号処理回路

Country Status (3)

Country Link
US (1) US5995169A (ja)
JP (1) JPH09172584A (ja)
CN (1) CN1103530C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281739A (ja) * 2006-04-05 2007-10-25 Sanyo Electric Co Ltd 音声信号処理回路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250661B2 (ja) * 1998-04-28 2002-01-28 松下電器産業株式会社 音声中間周波数自動判別回路及び方法
EP0957635B1 (de) * 1998-05-15 2009-10-07 Nxp B.V. Filterschaltung
SG92689A1 (en) * 2000-03-27 2002-11-19 Koninkl Philips Electronics Nv Automatic gain control
JP3713415B2 (ja) * 2000-04-13 2005-11-09 アルプス電気株式会社 テレビジョン信号送信機
JP2001359115A (ja) * 2000-06-09 2001-12-26 Nec Corp テレビ信号カラ−システム判別装置
CN1383674A (zh) * 2000-06-29 2002-12-04 皇家菲利浦电子有限公司 电视信号接收机
JP2003018481A (ja) * 2001-07-05 2003-01-17 Alps Electric Co Ltd テレビジョン信号送信機
JP2006148533A (ja) * 2004-11-19 2006-06-08 Matsushita Electric Ind Co Ltd 音声中間周波数変換回路
CN108882118B (zh) * 2018-06-26 2024-04-16 宗仁科技(平潭)股份有限公司 模仿警报声的集成电路和报警装置
CN113747144A (zh) * 2020-05-28 2021-12-03 瑞昱半导体股份有限公司 检测声音中频信号的制式的电路及方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51117510A (en) * 1975-04-07 1976-10-15 Shintou Denki Kk Double superheterodyne receiver
US4395777A (en) * 1980-01-12 1983-07-26 Sony Corporation Double superheterodyne receiver
JPS5715505A (en) * 1980-07-03 1982-01-26 Toshiba Corp Fm demodulation circuit
JPS57173230A (en) * 1981-04-17 1982-10-25 Hitachi Ltd Phase synchronizing circuit
US4470070A (en) * 1982-08-30 1984-09-04 Rca Corporation Frequency translation phase-locked loop television sound detection system
US4652924A (en) * 1984-12-10 1987-03-24 Oak Industries Inc. RF volume control circuit
US4817197A (en) * 1986-07-18 1989-03-28 Nippon Telegraph And Telephone Corporation Mobile communication apparatus
JPH04357703A (ja) * 1991-06-04 1992-12-10 Matsushita Electric Ind Co Ltd 周波数変調回路
US5130676A (en) * 1991-09-06 1992-07-14 Motorola, Inc. Phase locked loop frequency synthesizer with DC data modulation capability
KR0119499Y1 (ko) * 1993-08-20 1998-07-15 김광호 사운드 캐리어 검파회로
KR970007887B1 (en) * 1994-11-30 1997-05-17 Samsung Electronics Co Ltd Tuner device for multi broadcasting receiver
US5710994A (en) * 1995-09-06 1998-01-20 Sony Corporation Synthesized type receiver with PLL

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281739A (ja) * 2006-04-05 2007-10-25 Sanyo Electric Co Ltd 音声信号処理回路
WO2007119674A1 (ja) * 2006-04-05 2007-10-25 Sanyo Electric Co., Ltd. 音声信号処理回路
JP4610512B2 (ja) * 2006-04-05 2011-01-12 三洋電機株式会社 音声信号処理回路

Also Published As

Publication number Publication date
CN1159700A (zh) 1997-09-17
CN1103530C (zh) 2003-03-19
US5995169A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
CA2010176C (en) Tuner station selecting apparatus
JPH09172584A (ja) Ｓｉｆ信号処理回路
US6211925B1 (en) Video intermediate-frequency signal processing device capable of receiving FM broadcasts
US6683656B1 (en) Video intermediate frequency processing apparatus
US20040207476A1 (en) PLL circuit and television receiver having same and beat reducing method for television receiver
US20020089608A1 (en) Broadcast receiving system and method, and medium storing a broadcast reception control program
US6353462B1 (en) Television signal and FM broadcast signal demodulator and television signal and FM broadcast signal receiver
EP0715457A2 (en) Signal detecting apparatus
WO1999007091A1 (fr) Recepteur radio
JP3357436B2 (ja) 映像中間周波処理装置
JPS5883446A (ja) 受信機
KR930006667B1 (ko) 업 컨버젼 및 직접 동기 방식을 이용한 광대역 수신회로
KR100423407B1 (ko) 튜너 아이씨와 복조 아이씨의 원칩화한 튜너복조블럭
JP2000299646A (ja) ダブルコンバージョンチューナ
JP2975615B2 (ja) マルチシステムテレビジョン信号受信用チューナ装置
JP3355702B2 (ja) テレビジョン放送用チューナ
JP3334292B2 (ja) Ａｆｃ装置
JPH028446Y2 (ja)
JP2880223B2 (ja) テレビジョン受信機
JPH0353819B2 (ja)
JPH0328624Y2 (ja)
JP2897264B2 (ja) チューナ
KR0121516Y1 (ko) 다방송 방식용 튜너회로
JP2006042054A (ja) Ｐｌｌ回路、テレビジョン受信機、及びテレビジョン受信機のビート改善方法
JPH07264504A (ja) マルチｓｉｆ回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040518