JPH09172066A - 風橋の形成方法 - Google Patents

風橋の形成方法

Info

Publication number
JPH09172066A
JPH09172066A JP8277686A JP27768696A JPH09172066A JP H09172066 A JPH09172066 A JP H09172066A JP 8277686 A JP8277686 A JP 8277686A JP 27768696 A JP27768696 A JP 27768696A JP H09172066 A JPH09172066 A JP H09172066A
Authority
JP
Japan
Prior art keywords
silicon carbide
conductors
amorphous silicon
bridge
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8277686A
Other languages
English (en)
Inventor
Mark Jon Loboda
ジョン ロボダ マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dow Silicones Corp
Original Assignee
Dow Corning Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Corp filed Critical Dow Corning Corp
Publication of JPH09172066A publication Critical patent/JPH09172066A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 エレクトロニクス装置の上に風橋を作る新規
な方法を提供する。 【解決手段】 アモルファス炭化ケイ素を用いて橋の形
成の間エレクトロニクス装置中の導電体を保護する。こ
の炭化ケイ素は、風橋形成の後エレクトロニクス装置に
気密で物理的保護を提供することもする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、エレクトロニクス
装置上に風橋を形成する方法に関する。この方法は、風
橋の形成の間及びその後に、この装置上の導体を保護す
るためにアモルファス炭化ケイ素を使用する。
【０００２】
【従来の技術及び発明が解決しようとする課題】エレク
トロニクス産業はデバイスのサイズを小さくしようと努
力を続けている。小型化のプロセスにおける困難の１つ
は、デバイスの破損を防ぐために導体の間に充分な絶縁
を維持することである。
【０００３】この問題を解決するために、この産業は広
範な種々の低誘電率の材料を開発してきた。これらの材
料は２又はそれ以上の誘電率を与えることを示した。し
かしながら、残念なことに、これらの材料の多数は、加
工が困難であり、それらの化学的及び物理的性質は、デ
バイスに適合できない。
【０００４】入手できる最良の誘電物質は空気である。
種々の研究者は、隣合う複数の導体の間に空隙を残すこ
とにより、これを利用することを試みてきた。これらの
空隙は、しばしば「風橋」と呼ばれる。例えば、米国特
許Ｎo.５３２４６８３は、複数の導体の間の誘電層の全
て又は一部を除くことにより集積回路中に風橋を形成す
ることを述べている。しかしながら、そこに記載された
方法、材料、及び最終製品は、本発明の物とは異なる。
【０００５】
【課題を解決するための手段】本発明者等は、その形成
において炭化ケイ素の性質を使用し、形成の後一層耐久
性であるという利点を有する風橋を形成する方法を意外
にも見いだした。
【０００６】本発明はエレクトロニクス装置（デバイ
ス）の上に風橋を形成する方法に関する。この方法は最
初に２つの分離した導体をエレクトロニクス装置上に形
成することを含む。これらの導体は相互に横方向に隣合
う縁部を有し、これらの導体は空隙によって分離されて
いる。次に、相互に横方向に隣合う複数の導体の縁部に
アモルファス炭化ケイ素被膜を形成し、前記被膜の厚み
によって空隙のサイズが減少し、一方ではそれらの間に
未だ空隙を残す。次いで、アモルファス炭化ケイ素被膜
を犠牲物質上に形成する。この被膜は、それが前記導体
の縁部にあるアモルファス炭化ケイ素被膜に接触し、こ
れによってアモルファス炭化ケイ素中に犠牲物質を封入
するように形成される。次いで、この導電性橋が前記導
体を電気的につなぐように形成される。この橋は、２つ
の導体及び前記犠牲物質を覆うアモルファス炭化ケイ素
被膜の上に形成される。次いで、アモルファス炭化ケイ
素被膜をデポジットさせ（ｄｅｐｏｓｉｔ）て前記導電
性橋を覆うようにする。最後に、前記犠牲物質をエッチ
ングして、前記導体上の炭化ケイ素の間に風橋を残す。
【０００７】本発明は、アモルファス炭化ケイ素（以下
「炭化ケイ素」ということがある）の性質が風橋を形成
するプロセスに使用できるという発見に基づく。このプ
ロセスは、風橋を作る実際的な手段を提供し、それによ
って、小型化に含まれる問題の１つを解決する。更に、
導体がアモルファス炭化ケイ素被膜によって保護されシ
ールされるから、得られた風橋は、当技術分野において
知られたものよりも耐久性に優れる。
【０００８】
【発明の実施の形態】本発明における第１のステップ
は、エレクトロニクス装置上に、２つの分離した複数の
導体（以下「複数の導体」ということがある）形成する
ことを含む。これらの導体は、デバイス内のどんなレベ
ルでも形成することができる。典型的なエレクトロニク
ス装置を図１に（１）として示し、複数の導体を（２）
として示す。
【０００９】ここで用いるエレクトロニクス装置は限定
的なものではなく、当技術分野において公知の、及び／
又は商業的に製造されている殆ど全てのものが、ここで
は有用である。これらはシリコンベースのデバイス、ガ
リウム砒素ベースのデバイス、焦点面アレイ、光電子デ
バイス、光起電力セル及び光学装置を含む。
【００１０】また、ここで用いられる導体を作るのに使
用される材料は、当技術分野で公知の、及び／又は商業
的に製造されている殆ど全てのものが、ここでは有用で
ある。これらは、例えば、金属、例えばアルミニウム、
銅、金、銀及び白金；ポリシリコン；アモルファスケイ
素；導電性有機金属又は導電性無機物質を含む。
【００１１】これらの導体をデポジットする方法も、当
技術分野において公知である。利用される特定の方法
も、やはり限定されない。そのような方法の例として
は、種々の物理蒸着（ＰＶＤ）法、例えばスパッタリン
グ及びエレクトロンビーム蒸発、又は種々の液体デポジ
ット法がある。
【００１２】図１に示すように、これらの導体はデバイ
ス上に、それらが空隙領域（３）によって分離されるよ
うに形成される。更に、これら導体は、前記デバイスの
表面上で相互に横方向に隣合う縁部（４）を有する。
【００１３】本発明における次のステップは、相互に横
方向に隣合う導体（４）の縁部上に、被膜（７）の厚み
によって空隙（３）のサイズが減少するように、アモル
ファス炭化ケイ素被膜を形成することを含む。これらの
被膜は図３に（６）として示されている。
【００１４】一般的に、これらの被膜は、図２に（５）
で示されているように、デバイスの全体の頂部表面上に
アモルファス炭化ケイ素をデポジットさせることを含む
プロセスによって導体上に形成される。次いで、このア
モルファス炭化ケイ素はパターン化され、エッチングさ
れて前記導体上に被膜（６）を残す。しかしながら、他
の均等な手段、例えばパターン化されたデポジション
（ｄｅｐｏｓｉｔｉｏｎ）も、本発明において実行可能
である。
【００１５】炭化ケイ素を塗布する方法は本発明にとっ
て重要ではなく、多数が当技術分野において公知であ
る。適用できる方法の例としては、種々の化学蒸着法、
例えば従来のＣＶＤ、光化学蒸着、プラズマエンハンス
ド（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ）化学蒸着（ＰＥ
ＣＶＤ）、電子サイクロトロン共鳴（ＥＣＲ）、又はジ
ェット蒸着（ｊｅｔ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏ
ｎ）、及び種々の物理蒸着法、例えばスパッタリング及
びエレクトロンビーム蒸発（ｅｌｅｃｔｒｏｎｂｅａｍ
ｅｖａｐｏｒａｔｉｏｎ）がある。これらのプロセス
はエネルギー（熱、プラズマ、等の形の）を蒸発される
種に加えること、又は材料の固体サンプルにエネルギー
を集中させてそのデポジション（ｄｅｐｏｓｉｔｉｏ
ｎ）を引き起こすことを含む。
【００１６】従来の化学蒸着においては、望みの前駆体
ガスの流れを加熱された基体上に通過させることによ
り、被膜をデポジットさせる。前駆体ガスが熱い表面に
接触するときは、それらは反応し被膜をデポジットさせ
る。１００〜１０００℃の範囲の基体温度は、望みの被
膜の前駆体及び厚さに依存して、数分〜数時間内にこれ
らの被膜を形成するのに充分である。もし望むならば、
反応性金属をそのようなプロセスに用いて、デポジショ
ンを促進することができる。
【００１７】ＰＥＣＶＤにおいて、望みの前駆体ガスを
プラズマフィールドを通して通過させることにより、こ
れを反応させる。一般に、このプロセスのＣＶＤに対す
る利点は比較的低い基体温度が使用できることである。
例えば、基体温度５０℃〜６００℃が機能する。
【００１８】そのようなプロセスで使用されるプラズマ
は、種々の源から引き出されるエネルギーを含み得る。
それらの源の例としては、放電、無線周波数又はマイク
ロウェーブ範囲の電磁界、レーザー又は粒子ビームがあ
る。一般に、殆どのプラズマデポジションプロセスにお
いて好ましいのは、中くらいの出力密度（０．１〜５ワ
ット／cm2 ）の無線周波数（１０ｋＨｚ〜１０2 ＭＨ
ｚ）又はマイクロウェーブ（０．１〜１０ＧＨｚ）のエ
ネルギーを使用することである。しかしながら、特定の
周波数、出力及び圧力は、一般に、使用される前駆体ガ
ス及び装置に合わせて調製される。
【００１９】前駆体ガスも本発明にとって特に限定され
ない。適当な前駆体ガスの例は次のものを含む：（１）
炭素原子数１〜６のアルカン、例えばメタン、エタン又
はプロパンの存在下でのシラン又はハロシラン、例えば
トリクロロシランの混合物；（２）アルキルシラン、例
えばメチルシラン、ジメチルシラン、トリメチルシラン
及びヘキサメチルシラザン；又は（３）米国特許Ｎo.５
０１１７０６に記載されているようなシラシクロブタン
又はジシラシクロブタン。本発明において、特に好まし
いものは、トリメチルシランのプラズマエンハンスド化
学蒸着である。
【００２０】同様に、エッチングの方法は特に限定され
ず、当技術分野で公知の殆ど全てのプロセスがここで機
能するであろう。これらは、例えば、ドライエッチング
（例えば、プラズマを用いるもの）、湿式エッチング
（例えば、フッ酸水溶液を用いるもの）及び／又はレー
ザー研磨を含む。
【００２１】次に、複数の導体の上の隣合うアモルファ
ス炭化ケイ素被膜表面の間の空隙中に、犠牲物質がデポ
ジットされる。これは図５に物質（９）として示されて
いる。この物質も、図４に（８）として示されるよう
に、デバイスの全体の頂部表面上に犠牲物質をデポジッ
トすることを含むプロセスにより、一般に形成される。
次いで、この犠牲物質はパターン化されエッチングされ
て前記空隙中に物質（９）を残す。他の均等手段、例え
ばパターン化されたデポジションも、本発明にとって予
想されている。
【００２２】ここで使用される犠牲物質は、それがエレ
クトロニクスデバイス、導体又は炭化ケイ素をエッチン
グ又は損傷することなくエッチングできる限りは、特に
限定されない。これらの物質は、例えば、酸化物、窒化
物、フッ化物、有機物質及びポリマー材料を含む。特別
な例を挙げれば、ＳｉＯ2 、窒化ケイ素、窒化チタン、
ホウケイガラス及びポリイミドがある。好ましいもの
は、米国特許Ｎo.４７５６９７７に記載されたようなプ
ロセスによって適用できるハイドロジェンシルセスキオ
キサン樹脂から誘導されたシリカである。
【００２３】前記犠牲物質は選択された物質に合った当
技術分野で公知の方法で適用できる。そのような方法と
しては、例えば、スピンオン法（ｓｐｉｎ−ｏｎ ｐｒ
ｏｃｅｓｓｅｓ）、化学蒸着法、プラズマエンハンスド
化学蒸着法及びスパッタリング法がある。
【００２４】再び、この物質をパターン化し、エッチン
グするのであれば、当技術分野で公知の方法で行われ
る。先に述べたように、それらはドライエッチング、湿
式エッチング及び／又はレーザー研磨を含む。
【００２５】次いで、この犠牲物質上に、アモルファス
炭化ケイ素被膜をデポジットする。この被膜は、前記複
数の導体の縁部にあるアモルファス炭化ケイ素被膜と接
触し、これによって前記犠牲物質を封入するように、デ
ポジットされる。これを図７に示す。ここでは、炭化ケ
イ素層（１０）は犠牲物質（９）上にデポジットされ、
導体上の被膜（６）に接触する。
【００２６】一般に、これらの被膜は、図６に（１１）
で示されるように、アモルファス炭化ケイ素をデバイス
の全体の頂部表面の上にデポジットすることを含むプロ
セスにより形成される。次いで、このアモルファス炭化
ケイ素はパターン化され、エッチングされて、被膜（１
０）を犠牲物質上に残す。しかしながら、パターン化さ
れたデポジションのような他の均等な手段も予想されて
いる。前記犠牲物質上の被膜をデポジットしエッチング
する物質と方法は、特に限定されず、多数が当技術分野
で知られている。一般的に、これらは先の炭化ケイ素被
膜を形成するための上に述べたものと同じである。
【００２７】次に、複数の導体を電気的につなぐ導体橋
が形成される。図８に示されているように、この橋（１
２）は、導体（２）及び、前記犠牲物質（１０）を覆う
アモルファス炭化ケイ素被膜の上に形成される。この橋
を形成する物質及び方法は当技術分野において公知であ
り、上に記載し、前記導体を形成するのに用いたものと
同じである。
【００２８】次いで、アモルファス炭化ケイ素をデポジ
ットして、前記導電性橋を被覆する。これは図９に被膜
（１３）として示されている。再び、これは選択的デポ
ジション又はデポジション及びエッチングによって行う
ことができる。導電性橋の上の被膜をデポジットしエッ
チングする物質と方法は、特に限定されず、多数が当技
術分野で公知である。一般に、これらは先の炭化ケイ素
被膜を形成するための上に述べたものと同じである。
【００２９】最後に、前記犠牲物質をエッチングして風
橋を残す。これは図１０に、空隙（１４）として示され
ている。再び、エッチングの方法は特に限定されず、エ
ッチングが犠牲物質に限定される限り、当技術分野で公
知の全てのものが使用できる。これらは、例えば、ドラ
イエッチング、湿式エッチング及び／又はレーザー研磨
を含む。
【００３０】得られたデバイスは、図１０に示すよう
に、望みの風橋を有する。しかしながら、更に、本発明
の風橋は、複数の導体を保護する炭化ケイ素を有する。
これは、腐食によって引き起こされる劣化を抑制するた
めの気密な障壁、及びこの橋が物理的に変化したとき生
じうる短絡を防ぐための物理的障壁の両方を提供する。
【図面の簡単な説明】
【図１】その上に導体を有するエレクトロニクス装置。
【図２】炭化ケイ素で被覆された図１のエレクトロニク
ス装置。
【図３】前記炭化ケイ素がエッチングされて、相互に横
方向に隣合う導体の縁部が炭化ケイ素で被覆された、図
２のエレクトロニクス装置。
【図４】犠牲物質で被覆された図３のエレクトロニクス
装置。
【図５】前記被覆された複数の導体の間の空隙を充填す
るために、犠牲物質がパターン化された図４のエレクト
ロニクス装置。
【図６】炭化ケイ素で被覆された図５のエレクトロニク
ス装置。
【図７】前記炭化ケイ素がパターン化された図６のエレ
クトロニクス装置。
【図８】導電性の橋が形成された図７のエレクトロニク
ス装置。
【図９】炭化ケイ素で被覆された図８のエレクトロニク
ス装置。
【図１０】犠牲物質が除かれた図９のエレクトロニクス
装置。
【符号の説明】
１…エレクトロニクス装置 ２…導体 ３…導体間の空隙 ４…導体の縁部 ５…デバイスの全表面上にデポジットされたアモルファ
ス炭化ケイ素 ６…導体上の被膜 ７…被膜６の厚み ８…デバイスの全表面上にデポジットされた犠牲物質 ９…隣合う導体上のアモルファス炭化ケイ素被膜の間の
犠牲物質 １０…炭化ケイ素層 １１…デバイスの全表面上にデポジットされたアモルフ
ァス炭化ケイ素 １２…導電性橋 １３…アモルファス炭化ケイ素被膜 １４…風橋

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 次のことを含む、エレクトロニクス装置
    上に風橋を形成する方法：エレクトロニクス装置（１）
    上に第１の導体及び分離された第２の導体を形成し、前
    記複数の導体（２）は相互に横方向に隣合い、空隙
    （３）によって隔てられた縁部（４）を持ち；相互に横
    方向に隣合う複数の導体の縁部に第１のアモルファス炭
    化ケイ素被膜（６）を形成し、この場合空隙が残るがこ
    の空隙は前記被膜の厚さ（７）によって減少されてお
    り；前記複数の導体のアモルファス炭化ケイ素で被覆さ
    れた横方向に隣合う縁部の間の空隙中に犠牲物質（９）
    をデポジットさせ（ｄｅｐｏｓｉｔ）；第２のアモルフ
    ァス炭化ケイ素被膜（１１）をデポジットさせて前記犠
    牲物質を覆い、この被膜は、前記複数の導体の縁部にあ
    るアモルファス炭化ケイ素被膜に接触して前記犠牲物質
    をカプセル封じし；前記第１及び第２の導体を電気的に
    つなぐ導電性橋（１２）をデポジットさせ、前記橋は第
    １及び第２の導体並びに前記犠牲物質を覆うアモルファ
    ス炭化ケイ素被膜の上にデポジットされ；第３のアモル
    ファス炭化ケイ素被膜（１３）をデポジットさせて前記
    導電性橋を覆い；そして前記犠牲物質をエッチングして
    風橋を残すこと。
JP8277686A 1995-10-23 1996-10-21 風橋の形成方法 Pending JPH09172066A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US54707495A 1995-10-23 1995-10-23
US08/547074 1995-10-23

Publications (1)

Publication Number Publication Date
JPH09172066A true JPH09172066A (ja) 1997-06-30

Family

ID=24183250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8277686A Pending JPH09172066A (ja) 1995-10-23 1996-10-21 風橋の形成方法

Country Status (6)

Country Link
US (1) US6268262B1 (ja)
EP (1) EP0771026B1 (ja)
JP (1) JPH09172066A (ja)
KR (1) KR100415338B1 (ja)
DE (1) DE69627954T2 (ja)
TW (1) TW308719B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170872A (ja) * 2007-10-09 2009-07-30 Applied Materials Inc 優勢エッチング抵抗性を具備する低ｋ誘電バリアを得る方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294455B1 (en) 1997-08-20 2001-09-25 Micron Technology, Inc. Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry
US6670719B2 (en) 1999-08-25 2003-12-30 Micron Technology, Inc. Microelectronic device package filled with liquid or pressurized gas and associated method of manufacture
US6709968B1 (en) 2000-08-16 2004-03-23 Micron Technology, Inc. Microelectronic device with package with conductive elements and associated method of manufacture
US6875687B1 (en) 1999-10-18 2005-04-05 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
EP1094506A3 (en) * 1999-10-18 2004-03-03 Applied Materials, Inc. Capping layer for extreme low dielectric constant films
KR100772736B1 (ko) * 2000-03-13 2007-11-01 엔엑스피 비 브이 반도체 디바이스 제조 방법
US6798064B1 (en) * 2000-07-12 2004-09-28 Motorola, Inc. Electronic component and method of manufacture
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US6449839B1 (en) * 2000-09-06 2002-09-17 Visteon Global Tech., Inc. Electrical circuit board and a method for making the same
TW535253B (en) * 2000-09-08 2003-06-01 Applied Materials Inc Plasma treatment of silicon carbide films
DE10109778A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
DE10142201C2 (de) * 2001-08-29 2003-10-16 Infineon Technologies Ag Verfahren zur Erzeugung von Hohlräumen mit Submikrometer-Strukturen in einer Halbleitereinrichtung mittels einer gefrierenden Prozessflüssigkeit
JP3793143B2 (ja) * 2002-11-28 2006-07-05 株式会社シマノ 自転車用電子制御装置
DE60312872T2 (de) * 2003-12-10 2007-07-12 Freescale Semiconductor, Inc., Austin Verfahren um ein Element herzustellen welches einen von magnetischem Material umgebenen elektrischen Leiter enthält
US7262586B1 (en) 2005-03-31 2007-08-28 Cypress Semiconductor Corporation Shunt type voltage regulator
JP5072417B2 (ja) * 2007-04-23 2012-11-14 株式会社東芝 半導体装置およびその製造方法
JP2013089859A (ja) * 2011-10-20 2013-05-13 Toshiba Corp 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756977A (en) 1986-12-03 1988-07-12 Dow Corning Corporation Multilayer ceramics from hydrogen silsesquioxane
JP2703773B2 (ja) * 1988-04-14 1998-01-26 シャープ株式会社 半導体装置の製造方法
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
JPH02177550A (ja) * 1988-12-28 1990-07-10 Toshiba Corp 半導体装置およびその製造方法
JP2856778B2 (ja) * 1989-09-07 1999-02-10 株式会社東芝 半導体装置の配線構造
JPH04268750A (ja) * 1991-02-25 1992-09-24 Toshiba Corp 半導体集積回路
US5374792A (en) * 1993-01-04 1994-12-20 General Electric Company Micromechanical moving structures including multiple contact switching system
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5324683A (en) 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5674758A (en) * 1995-06-06 1997-10-07 Regents Of The University Of California Silicon on insulator achieved using electrochemical etching
EP0895090B1 (en) * 1997-07-31 2003-12-10 STMicroelectronics S.r.l. Process for manufacturing high-sensitivity accelerometric and gyroscopic integrated sensors, and sensor thus produced

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009170872A (ja) * 2007-10-09 2009-07-30 Applied Materials Inc 優勢エッチング抵抗性を具備する低ｋ誘電バリアを得る方法

Also Published As

Publication number Publication date
KR100415338B1 (ko) 2004-04-13
TW308719B (ja) 1997-06-21
EP0771026A2 (en) 1997-05-02
EP0771026A3 (en) 1998-06-10
DE69627954T2 (de) 2004-02-19
EP0771026B1 (en) 2003-05-07
DE69627954D1 (de) 2003-06-12
KR970023839A (ko) 1997-05-30
US6268262B1 (en) 2001-07-31

Similar Documents

Publication Publication Date Title
JPH09172066A (ja) 風橋の形成方法
EP0725440B1 (en) Silicon carbide metal diffusion barrier layer
US5780163A (en) Multilayer coating for microelectronic devices
US5825078A (en) Hermetic protection for integrated circuits
US6204201B1 (en) Method of processing films prior to chemical vapor deposition using electron beam processing
JP2002507059A (ja) 銅のエッチバックプロセス
EP1872395A2 (en) A method of manufacturing a semiconductor device
WO1998021748A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
JP2000114252A (ja) 半導体装置及びその製造方法
EP0434045B1 (en) Method of forming conductive material selectively
JPH10223760A (ja) アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法
KR101959183B1 (ko) 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법
JP3469761B2 (ja) 半導体デバイスの製造方法
US20080064214A1 (en) Semiconductor processing including etched layer passivation using self-assembled monolayer
KR100433727B1 (ko) 반도체 장치 및 그 제조 방법
CN1701423A (zh) 形成电容器的方法及形成电容器介电层的方法
JP4032447B2 (ja) 半導体装置の製造方法
JPH09172079A (ja) 半導体装置およびその製造方法
CN1327508C (zh) 半导体装置的制造方法
US20190393084A1 (en) Method Utilizing Thermal Decomposition Material To Relax Queue Time Control
US5756397A (en) Method of fabricating a wiring in a semiconductor device
CN111679454B (zh) 半导体器件的制备方法
JPS58135645A (ja) 半導体装置の製造方法
US5612572A (en) Semiconductor device with an insulation groove
CN106803493A (zh) 半导体结构和形成半导体结构的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328