JPH09171981A - 再生半導体ウェハとその再生方法 - Google Patents

再生半導体ウェハとその再生方法

Info

Publication number
JPH09171981A
JPH09171981A JP8263296A JP26329696A JPH09171981A JP H09171981 A JPH09171981 A JP H09171981A JP 8263296 A JP8263296 A JP 8263296A JP 26329696 A JP26329696 A JP 26329696A JP H09171981 A JPH09171981 A JP H09171981A
Authority
JP
Japan
Prior art keywords
wafer
polishing
semiconductor wafer
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8263296A
Other languages
English (en)
Other versions
JP3247301B2 (ja
Inventor
Satoru Takada
悟 高田
Hidetoshi Inoue
秀敏 井上
Nobuhiro Hara
宣宏 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Kobe Precision Inc
Original Assignee
Kobe Steel Ltd
Kobe Precision Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24146177&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH09171981(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Kobe Steel Ltd, Kobe Precision Inc filed Critical Kobe Steel Ltd
Publication of JPH09171981A publication Critical patent/JPH09171981A/ja
Application granted granted Critical
Publication of JP3247301B2 publication Critical patent/JP3247301B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02032Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B21/00Machines or devices using grinding or polishing belts; Accessories therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02079Cleaning for reclaiming
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

(57)【要約】 【課題】 使用済み半導体ウェハを再生するにあたり、
ウェハの板厚減少量を最小限にしてウェハを多数回再生
することのできる再生方法を提供すると共に、マット面
のエッチピットが小さく、従来の再生ウェハと比べて表
面粗さが小さい再生半導体ウェハを提供する。 【解決手段】 基板表面に形成された表面層を除去する
半導体ウェハの再生方法として、砥粒を含有する研磨液
を用いると共に、回転するパッドを該半導体ウェハに圧
接させて軽度の研磨力を作用させることにより、上記表
面層に軽度のマイクロクラックを導入しつつ該表面層を
除去する工程と、基板表面を化学的にエッチングする工
程を採用する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、再生半導体ウェハ
とその再生方法に関し、詳細には使用済み半導体ウェハ
から再生されたウェハ基板であって、半導体回路部品の
製造に使用されるプライムウェハとほぼ同等の品質を有
するテストウェハを製造する方法に関するものである。
特に、本発明の再生方法によれば、再生処理によるウェ
ハの厚さ減少量が非常に少なく、ウェハあたりの再生回
数を通常の2倍以上にすることができる。
【0002】
【従来の技術】半導体製造工程では、プライムウェハと
テストウェハと呼ばれる2段階の品質の単結晶シリコン
ウェハが用いられている。プライムウェハはテストウェ
ハより品質基準が高く、前者は実際の半導体製品を製造
するために使用され、後者は製造工程が十分満足する性
能を発揮しているかどうか確認するための検査に用いら
れている。
【0003】上記テストウェハとしては、半導体製造工
程で用いられた使用済みウェハが再生されて用いられて
いる。この使用済みウェハとは、例えば、製造工程で不
良となったもので、半導体成分が1面に注入および/ま
たは拡散されたシリコンウェハであり、導体や絶縁性材
料からなる層が上記注入・拡散された面の上に形成され
た表面層を有するものである。あるいは、フィルム厚さ
を測定するために用いられ、表面上に数層の膜を持つ使
用済みウェハ等も再生に用いられる。従って、本発明に
おいて基板表面の上記表面層とは、ウェハの表面部に注
入および/または拡散された該表面部分と、該表面部分
の上に更に形成または成膜された層を指す。
【0004】使用済み半導体ウェハから基板表面の表面
層を除去してウェハ基板を再生する方法として従来より
いくつかの方法が提案されており、研削、化学エッ
チング、ラッピング等により表面層が除去された後、
ポリシングにより片面の鏡面仕上げがなされている。
【0005】例えば、米国特許3,559,281 には、エピタ
キシャルベース層の上に形成された導電層や絶縁層を化
学エッチング法により除去し、化学エッチングの後にポ
リシングを行う方法が開示されている。米国特許3,923,
567 でも、化学エッチング法により表面層を除去してウ
ェハを再生する方法について開示しており、本特許では
化学エッチングの後研削することで格子欠陥を与えてゲ
ッタリングの効果を狙っている。また米国特許5,131,97
9 では、化学エッチング単独、或いは機械的な研削の後
に化学エッチングをおこなって表面層を除去し元のウェ
ハ表面を露出させるウェハ再生法が開示されており、ウ
ェハエッジが除去された後、表面はポリシングされて平
滑になり、表面には格子欠陥が無く、内部にゲッターサ
イトとなる欠陥を有するよう熱処理を施す方法が示され
ている。
【0006】研削によれば、表面層を除去すると共
に、不純物元素を集中させるゲッタリングのための深い
欠陥を導入することができる。しかしながら、現在入手
可能な高純度シリコンウェハでは、もはやゲッタリング
は必要ではなく、むしろ格子欠陥があることは望ましく
ない。
【0007】化学エッチング法は、従来法の中で最も
多く用いられている方法である。但し、ウェハの膜が単
純である小径ウェハに対しては有効であるが、多層膜を
有する大径ウェハでは表面の膜の並び方や材質が複雑で
あるために、化学エッチング法は適していない。多層膜
に対して化学エッチングを行うのが非常に難しいのは、
各層の膜材質に応じてそれぞれ異なったエッチング液が
必要となるため、特定のウェハに対して設定された複数
の工程からなるエッチングプロセスが、異なった膜の順
序や膜質を持つウェハに適合しないためである。したが
って、小径ウェハではバッチプロセスが可能であって
も、6インチ以上の大径ウェハに対するエッチング工程
は1枚1枚処理せざるを得ず、バッチ処理はできない。
【0008】また、各層がパターン付きの場合には、あ
る特定の層の特定の部分の除去速度は、他の場所とは異
なる。例えば、タングステンシリサイド(WSi)は化
学エッチング法では非常に除去するのが困難な材料であ
り、このような除去しにくい材料を有する場合等には、
最下層の表面は不規則な形状にならざるを得ない。
【0009】更に、シリコンウェハの再生に用いられる
エッチング溶液としては、硝酸(HNO3 )とふっ酸
(HF)の混合物が用いられており、これにエッチング
速度を低下させ、膜除去を制御しやすくするためにしば
しば酢酸が添加されているが、以下の理由で厚さが不均
一になる傾向があった。この酸混合溶液は、大部分の膜
や注入元素に対してエッチング効果を有しているが、基
板のシリコンウェハに対しても急速に且つ不均一にエッ
チングする性質を持っている。これは、シリコンと酸混
合溶液の反応が急速に進行して酸混合溶液がエッチング
効果を失う為であり、ウェハ径が大きい場合、ウェハ外
周部からウェハ中心部に供給される酸混合溶液は中心部
に到達する前に消費され易く、中心部のエッチング速度
は周辺部に比べて低くなり、エッチング後のウェハは外
周部に比べて中心部が厚くなりやすい。
【0010】使用済みシリコンウェハの再生にこの酸混
合溶液が用いられた場合、不均一さはいっそう拡大され
ることになる。というのも酸化膜や窒化膜といった大抵
の材料はシリコンよりエッチング速度が小さいからであ
る。使用済みシリコンウェハが酸混合溶液に浸された場
合、外周部がまず除去され出し、次いで中心部が除去さ
れ、再生ウェハの外周部は中心部に比べて薄くなる。こ
の板厚偏差は例えば8インチウェハの場合は20〜40
μmにも達するため、もはや均一な板厚という要求品質
を満たすことができなかった。
【0011】ラッピングは、プライムシリコンウェハ
の製造工程で、単結晶インゴットから切り出されたウェ
ハを所定の厚さまで除去する工程に一般的に使用されて
いるが、このラッピングもまた、使用済み半導体ウェハ
の表面層の除去に用いられている。ラッピングによれ
ば、化学エッチングと違い、ウェハ上の様々な材料を表
面層の構造やパターン、材質にかかわり無く単一の工程
で除去でき、中心部と外周部の板厚の不均一を招くこと
がない。
【0012】この方法では、ウェハは回転する金属定盤
に対して押しつけられ、研磨液が試料表面と定盤との間
に供給される。両面ラッピングの場合、ウェハは互いに
逆方向に回転する一組の対向する金属定盤間で押さえつ
けられる。金属定盤(たいていの場合は鋳鉄定盤)が砥
粒に運動量を与えることにより砥粒がウェハ表面に衝突
し、ウェハ表面直下にマイクロクラックと呼ばれる微小
な破砕が生じてウェハ表面から材料が除去される(以
下、マイクロクラックによる材料除去を「ラッピングモ
ードでの材料除去」ということがある)。硬い定盤を使
用してラッピングを行う場合、表面層を除去した後のウ
ェハ基板の表面下に深いマイクロクラックが生じ、これ
はサブサーフェスダメージと呼ばれている。
【0013】このサブサーフェスダメージを残したまま
テストウェハとして用いると、ごみや汚染の原因となる
ため品質上有害である。そこで、ウェハ表面部よりマイ
クロクラックを除去することが必要であり、良好な表面
性状を得るために化学エッチングやポリシングが行われ
る。この工程で除去される量は、最も深いマイクロクラ
ックの深さで決まる。従って、従来のラッピング法で表
面層を除去した場合、深いサブサーフェスダメージが生
じるため板厚減少量が非常に大きくなり、1枚のウェハ
あたりの再生回数が1回程度と少なく、板厚減少量をで
きるだけ少なくする再生方法の開発が望まれていた。
【0014】上記の様にラッピングされたウェハは、サ
ブサーフェスダメージや微小な欠陥がなくなるまでエッ
チングされる。ラッピングで生成された深い欠陥を除去
するために化学エッチングを用いると、新たにエッチピ
ットと呼ばれる大きくて幾何学的な形状の凹みを形成す
る。これは、シリコン結晶の結晶面によりエッチングレ
ートが異なるためである。ラッピングで深いサブサーフ
ェスダメージができると、エッチピットの寸法は大きく
なる。その結果できたウェハは、両面とも大きなエッチ
ピットが存在する。エッチピットのある面の内少なくと
も1面を次のポリシング工程で鏡面に仕上げるが、ポリ
シングによる除去量はエッチピットの深さ以上である必
要がある。したがって、ピットの寸法によりポリシング
工程での厚さ減少量が決まることになる。本発明以前に
知られている再生プロセスでは、エッチピットは約20
μm以上の幅寸法とそれに対応した深さを持っていた。
【0015】エッチピットが深いということは、ポリッ
シュ面を得るために多量の材料を除去することが必要で
あり、片面だけではなく両面のポリッシュが要求される
場合には厚さの減少量は2倍になり、再生できる回数が
極めて限定されることになる。尚、再生半導体ウェハの
エッチピットの深さは、ポリシングを行わないマット面
で確認でき、半導体製造工程で汚染をできるだけ防ぐと
いう観点からもマット面の表面粗さのできるだけ小さい
再生半導体ウェハが要望されていた。
【0016】
【発明が解決しようとする課題】本発明は上記事情に着
目してなされたものであって、使用済み半導体ウェハを
再生するにあたり、ウェハの板厚減少量を最小限にして
ウェハを多数回再生することのできる再生方法を提供し
ようとするものである。また本発明はマット面のエッチ
ピットが小さく、従来の再生ウェハと比べて表面粗さが
小さい再生半導体ウェハの提供を目的としている。
【0017】
【課題を解決するための手段】上記課題を解決した本発
明とは、基板表面に形成された表面層を除去する半導体
ウェハの再生方法であって、砥粒を含有する研磨液を用
いると共に、回転するパッドを該半導体ウェハに圧接さ
せて軽度の研磨力を作用させることにより、上記表面層
に軽度のマイクロクラックを導入しつつ該表面層を除去
する工程と、基板表面を化学的にエッチングする工程を
有することを要旨とするものである。
【0018】前記研磨液は6体積%以上の砥粒を含むこ
とが望ましく、砥粒を含有する前記研磨液の粘度は室温
において2cP以上であることが好ましい。前記研磨液
中の砥粒は酸化ジルコニウム、炭化珪素、酸化アルミニ
ウムよりなる群から選択される1種以上を用いれば良
く、その平均粒子径は5〜16μmであることが推奨さ
れる。
【0019】前記パッドは有機ポリマーよりなり、ショ
アDスケールで40以上の硬度を有するものが望まし
く、有機ポリマーの中でもポリウレタンが好ましい材料
であり、前記パッドが半導体ウェハに圧接される際の圧
力は3psi以下とすることが推奨される。
【0020】また、基板のエッジ部に形成された表面層
を機械的に除去する工程を、化学的にエッチングする工
程の前に有することが望ましく、基板のエッジ部に形成
された表面層を除去するにあたっては、研磨テープを用
いれば良く、前記研磨テープとしては、砥粒がテープ表
面に固着されると共に、該砥粒が平均粒子径6μm以上
である炭化珪素及び/または酸化アルミニウムである研
磨テープを用いる方法が好ましい。
【0021】化学エッチングを行うにあたっては、20
〜45重量%の水酸化カリウムを含有し、50〜100
℃のエッチング水溶液を用いることが望ましく、化学エ
ッチングを行った後の基板表面に酸性溶液を作用させれ
ばより好ましく、前記酸性溶液としては50〜100重
量%のリン酸を含有し、40〜140℃の温度である溶
液を用いれば良い。
【0022】更に、化学エッチングが施された基板の両
面または片面をポリシングすることによりテストウェハ
を製造することができ、本発明の再生方法によれば、再
生処理前後の半導体ウェハの厚さの減少量を30μm以
下とすることができる。
【0023】また本発明によれば、基板表面に形成され
た表面層が除去され、光沢のあるポリッシュ面と光沢の
ないマット面を有する再生半導体ウェハにおいて、上記
マット面に形成されたエッチピットの幅を20μm以下
とすることができ、前記マット面の平均表面粗さを0.
5μm以下、最大粗さを5μm以下とし、さらに再生前
の半導体ウェハに形成されたレーザマーキングを、前記
マット面に有する再生半導体ウェハを製造でき、同一直
径を有するプライムウェハの標準厚さと比較して、厚さ
の差が30μm以下である再生半導体ウェハが提供でき
る。
【0024】以下の説明では、シリコン半導体ウェハを
代表的に取り上げて本発明の説明を行うが、本発明はこ
れに限定されるものではなく、ガリウム−砒素、サファ
イア、GGG、インジウム−リンといったシリコン以外
の材料からなる半導体ウェハの再生処理に対しても適用
することが可能である。
【0025】
【発明の実施の形態】本発明法では、使用済み半導体ウ
ェハ基板に与えるダメージ深さを最小限にすることによ
り再生処理による板厚減少量をできるだけ少なくし、且
つ再生半導体ウエハのマット面のエッチピット及び表面
粗さを小さくするものであり、従来の表面層除去方法に
代えて、砥粒を含有する研磨液を用いると共に、回転す
るパッドを半導体ウェハに圧接させて軽度の研磨力を作
用させることにより、表面層に軽度のマイクロクラック
を導入しつつ上記表面層を除去することが重要である。
【0026】尚、ウェハ表面を回転するパッドに押しつ
け、砥粒を含有する研磨液をパッドと試料表面間に供給
することで材料除去を行う方法は所謂ポリシングとして
知られており、このポリシング工程はプライムウェハの
製造工程と同様に再生ウェハについてもラッピングおよ
び/またはエッチングされたウェハ表面を滑らかにして
鏡面に仕上げる最終工程に用いられていた。シリコンウ
ェハのポリシングでは、砥粒として1μm以下の微小な
コロイダルシリカが、水酸化カリウム(KOH)や水酸
化アンモニウム(NH4 OH)やアルカロイドとともに
使用され、片面ポリシングが通常行われている。ポリシ
ングでは微小粒径の砥粒が、パッド表面に保持され、パ
ッドが回転することで微細な砥粒がウェハの表面層を削
り取ることで表面より材料が除去される(この場合を
「ポリシングモードでの材料除去」と呼ぶ)。微細な砥
粒が材料を削り取ることで、ラッピングの場合と比べて
サブサーフェスダメージは非常に小さい。
【0027】しかしながら本発明以前には、通常のポリ
シング方法は使用済みウェハの様々な膜を除去できるほ
ど十分な能力がなかったため、膜除去には使用されなか
った。即ち、本発明では、回転するパッドにより軽度の
マイクロクラックを表面層に導入できる程度の研磨力を
加えることにより、サブサーフェスダメージを極力抑制
しながら表面層を除去するものである。
【0028】図1において[A]は、再生前の使用済み
ウェハの部分断面図であり、基板1の表(おもて)面に
は注入部2を有すると共に、1層または多層の膜が成膜
されて表面層3が形成されており、ウェハのID用のレ
ーザーマーキング4を有している。
【0029】本発明の再生方法により使用済みウェハを
再生するにあたっては、大別して以下の(i) 〜 (iv) の
工程に従えば良い。 (i) 使用済みウェハのエッジ5より機械的に表面層3a
を取り除く(図1[B]:エッジ研磨工程)。
【0030】(ii) 回転するパッドと研磨液によりウェ
ハ表面層3にマイクロクラックを与えながらウェハ表
(おもて)面および裏面より材料を除去する(図1
[C]:表裏面研磨工程)。
【0031】(iii)エッジを含む全表面を化学的にエッ
チングする(図1[D]:エッチング工程)。
【0032】(iv) 少なくとも表(おもて)面および裏
面の内1面をポリシングする(図1[E]:ポリシング
工程)。 以下、各工程後ごとに説明する。
【0033】(i)エッジ研磨工程 ウェハ基板のエッジを覆う表面層3aを研削やテープ研
磨といった機械的方法で除去し、エッジ5における基板
材料を露出させる工程である。テープ研磨は本発明法に
とって好ましい方法であり、ウェハ外周エッジより材料
を微小量かつ均一に除去することができる。なお、この
工程ではウェハ厚さは減少しない。
【0034】現在入手可能なエッジ研削盤はシリコンイ
ンゴットからスライスされたウェハのエッジを研削する
よう設計されたものである。これらの研削盤は通常位置
制御により動作する。すなわち研削砥石がウェハが固定
される回転スピンドル中心よりある距離離れた位置に保
持され、ウェハ回転中心より一定距離以上突き出た材料
を除去するものである。スライスされたウェハの直径
は、ウェハの中心をスピンドルの回転中心に正確に合わ
せる必要がないよう、最終直径より数百μm大きく作っ
てある。
【0035】これに対し、再生ウェハではエッジより必
要最小限の除去量だけ除去する必要があり、エッジ研削
盤にはウェハ中心を回転するスピンドル中心に正確に合
わせ、砥石外周が常にウェハエッジより一定の微小な距
離を保つような機構が要求される。技術的にはそのよう
な機構を有するエッジ研削盤を製作することは可能であ
るが、現在のところそれだけの精度を有する研削盤を入
手することは非常に困難である。
【0036】テープ研磨法でもエッジより材料を除去す
ることができる。テープ研磨機は通常圧力制御モードで
動作する。換言すれば、研磨テープが回転するウェハエ
ッジと接触し、テープの背面より必要な圧力を加えるこ
とでテープ上の砥粒がウェハエッジと接触して材料を除
去する。この方法は、本来はプライムウェハのエッジの
鏡面仕上げ用に設計されたものであり、エッジより微小
量(10〜20μm)を高精度に除去することができ
る。
【0037】エッジ上の全ての材料を除去するために、
テープとしては平均粒径が6μm以上、望ましくは10
μm以上で、炭化珪素(SiC)および/または酸化ア
ルミニウム(Al22 )からなる砥粒を含むものが望
ましい。これより小さな粒径の砥粒を使用した場合、窒
化膜といった硬い膜が残留することがある。このような
テープで加工されたウェハは、粗いテープで研磨された
証拠としてエッジ表面の円周方向に浅い凹凸を持つ。
【0038】(ii)表裏面研磨工程 この工程では、研磨液とパッドを組み合わせて適度の研
磨力をウェハの表面層に加えることによってマイクロク
ラックを表(おもて)面および裏面に導入し、表面膜3
及び注入部2を含む表面層を除去して基板材料を露出さ
せる。これは本発明の再生方法において特徴的な工程で
あり、本工程では、再生前のウェハ基板より2〜5μm
の厚さを減少させるだけですむ。
【0039】従来のラッピング法の場合、一枚または一
組の金属定盤を用いるのに対して、本発明の研磨法で
は、一枚または一組のパッドを用いている。従って、従
来のラッピング法の場合には、研磨液中の砥粒は金属定
盤によりウェハ表面に押しつけられるのに対し、本発明
の研磨法ではパッドにより砥粒がウェハ表面に押しつけ
られる。即ち、本発明の研磨法ではパッドを用いること
で、押しつけ力を緩和することが可能となり、得られた
ウェハは、従来からのラッピングによって再生されたウ
ェハと比べてサブサーフェスダメージ深さが著しく小さ
なものとなる。
【0040】本発明において表面層の除去に用いるパッ
ドは、表面層に圧接した際に軽度の研磨力を作用させる
上で有機ポリマーであることが望ましく、ウェハ表面へ
の砥粒の食い込みを確実なものとするためにショアDス
ケールで40以上の硬度を持つものが望ましく、45以
上であるとより好ましい。適したパッド材料の例として
はポリウレタンシートが挙げられる。
【0041】研磨液としては、表面層にマイクロクラッ
クを導入するラッピングモードでの材料除去を可能とす
るだけの高い砥粒濃度を有する必要がある。砥粒濃度が
低い場合は、ポリシングモードでの材料除去となり、表
面にスクラッチが発生しやすい。
【0042】図2は、様々な砥粒濃度の研磨液で加工し
たウェハ表面の顕微鏡写真を示す。この顕微鏡写真で見
られる通り、低い砥粒濃度でウェハを研磨した場合に
は、直線状のスクラッチが見られ、ポリシングモードで
の材料除去となっており、高い砥粒濃度で研磨した場合
には、表面に多数のマイクロクラックが発生しており、
ラッピングモードでの材料除去となっている。「ポリシ
ングモード」から「ラッピングモード」への移行は砥粒
濃度が6%以上で生じる。さらに、顕微鏡写真で示され
るとおり、研磨圧が3psiを超えるとポリシングモー
ドに移行する傾向がある。したがって、研磨圧は3ps
i以下に設定することが望ましい。
【0043】研磨液の粘性は、所定の研磨圧のもとで研
磨液がウェハをパッド表面より浮かせ、パッドとウェハ
間に必要な量の研磨液を供給できるよう、室温で2cP
以上が望ましい。粘性の低い研磨液を使用すると、パッ
ドとウェハ間に供給される砥粒が大幅に減少するととも
に、研磨状態がポリシングモードに移行し、スクラッチ
の発生を招いてウェハの品質を低下させる。粘性は、砥
粒、水およびグリセロールのような添加物の混合比を変
えることで調整することができる。
【0044】砥粒の材質としては、公知のものを使用す
ればよいが、ウェハ表面膜を除去できるだけの硬さを有
し、前記の濃度や粘性を満たす研磨液が作成できるとい
う特性を有するという点で、酸化ジルコニウム(ZrO
2 )、炭化珪素(SiC)や酸化アルミニウム(Al2
3 )を例として挙げることができ、これらを単独で用
いるか、或いは混合して用いれば良い。
【0045】図3は、異なった粒径を持つ砥粒を有する
研磨液を用いて研磨加工したウェハのサブサーフェスダ
メージ深さを示すグラフであり、サブサーフェスダメー
ジ深さは、ステップポリシング法で評価した。砥粒径と
サブサーフェスダメージ深さには正の相関関係があるこ
とが分かる。比較を目的として、同一の研磨液を用いて
従来のラッピング法により表面層を除去したウェハのサ
ブサーフェスダメージ深さも示す。本発明の研磨法によ
れば、いかなる砥粒径の場合でも、従来のラッピング法
よりサブサーフェスダメージ深さが小さくなっており、
またダメージ深さを10μm以下に保つためには、平均
粒径が16μm以下の砥粒を使用することが望ましいこ
とが分かる。
【0046】更に、従来のラッピング法の場合には金属
定盤を用いていることから、平均粒径7μm以下の砥粒
を用いると金属定盤とウェハが接触してスクラッチ(金
属の付着痕)を生じる傾向があり、スクラッチのない均
質なマット面を得ることは難しかった。これに対して本
発明方法によれば、平均粒径7μm以下の砥粒を用いて
も、スクラッチのない均質なマット面を得ることが可能
であり、ダメージ深さも浅くできる。但し、砥粒の平均
粒径が小さ過ぎると表面層に十分なマイクロクラックを
導入できず、表面層の除去が困難となるので砥粒の平均
粒径は5μm以上が好ましい。
【0047】本発明の研磨には従来からのラッピングや
ポリシング用に設計された片面または両面研磨機が使用
可能である。但し、使用済みウェハの再生を行う場合に
は、表裏面共に酸化膜が形成されていたり、或いは成膜
材料がエッジ部から裏面に回りこんでいるものもあり、
片面だけに表面層が形成されたものと分別することは困
難であるという理由から、表(おもて)面と裏面の両面
より材料を除去する必要があるため、両面研磨機を用い
ることが望ましい。
【0048】本発明の研磨法による除去速度は2μm/
分以下であり、従来からのラッピングによる除去速度と
比較すると著しく小さい値である。ウェハの再生におい
て、本工程の主たる目的は板厚減少量を必要最小限にし
てウェハ基板上の膜や注入層を除去し、基板材料を露出
させることにあるため、除去速度の小さいことは長所と
なる。これらの膜や注入層を除去するのに必要な厚さは
非常に小さい(通常は5μm以下である)。ラッピング
法では除去速度が高い(典型的な例としては5〜20μ
m/分)ため、除去量を微小に抑制することが困難であ
り、ウェハ表面より膜を除去するのみでなく、基板材料
も多く除去してしまう傾向がある。
【0049】本発明の研磨法は、パッドと研磨液を使用
することを特徴とするが、従来のポリシング法とは全く
異なる作用を有する。これは、本発明の研磨法による除
去形態が、マイクロクラックによる(ラッピングモー
ド)ものであるのに対して、従来のポリシングが微細な
砥粒により表面層を削り取る(ポリシングモード)もの
であるからである。両者の除去形態の差違はウェハ表面
を観察することで明らかとなる。本発明により研磨され
たウェハ表面が曇った面(マット面)であるのに対し
て、従来のポリシングで得られる面は鏡面となる。微視
的には、前者の表面形態は浅いマイクロクラックより構
成されるのに対して、後者の表面はたまに砥粒による擦
過痕である浅いスクラッチが存在するだけのほぼ平滑面
である。
【0050】ウェハ裏面は均質なマット面に仕上げる必
要があるため、本工程の加工条件はそのような面が得ら
れるよう注意深く選定する必要がある。これは、裏面が
表(おもて)面と区別できるようにするためであり、ポ
リシングモードで研磨されたことによる鏡面やスクラッ
チのある面は好ましくない。
【0051】尚、前記エッジ研磨工程はこの表裏面研磨
工程より先に行う方が好ましいが、いずれの工程もエッ
チング工程の前に行うのであれば順序が入れ替わっても
構わない。研磨後のウェハは、表面層除去を行う研磨液
により非常に汚れるので、洗浄を行った後、化学エッチ
ング工程にすみやかに搬送するのが望ましい。
【0052】(iii) エッチング工程 本発明の再生方法においては、使用済みウェハの表面層
を除去し、エッジを含むウェハ基板材料を露出させた
後、化学エッチングを行う。エッチングの目的は、前工
程で生じたマイクロクラックや欠陥、表面直下の残留応
力層を除去することにあり、本発明方法ではサブサーフ
ェスダメージ深さが浅いので、片面あたり1〜5μm除
去することで十分である。
【0053】エッチング工程では硝酸、ふっ酸、酢酸の
混合物(HNO3 +HF+CH3 COOH)が使用され
る場合もあるが、本発明では20〜45重量%の水酸化
カリウム(KOH)を50〜100℃に加熱したものを
使用することが望ましい。本エッチング液は前述した理
由で酸性溶液より均質性や寸法制御性が優れている。
【0054】本発明のKOHエッチングにより再生され
たウェハは、平均寸法が20μm以下で平均表面粗さが
0.5μmRaより小さく、{100}面のウェハにつ
いてはほぼ正方形となるエッチピットによって特徴づけ
られる。このエッチピットは、サブサーフェスダメージ
深さが10μm以下のウェハをKOHエッチングしたこ
との証明となる。なお、このエッチングされた表面は、
再生半導体ウェハの裏面にマット面として残る。
【0055】KOH水溶液は異方性エッチング液であ
り、{111}面よりかなり早い速度で{100}面を
エッチングするため、{111}面が後に残ることにな
り、{100}面に逆ピラミッド状のエッチピットが残
留する。通常は{100}面を持つウェハが大多数を占
めるため、KOHによりエッチングされたSiウェハの
大部分が正方形のピットを持つことになる。
【0056】KOH水溶液がサブサーフェスダメージの
ある層(マイクロクラックのある層)をエッチングして
いる間は、結晶方位が崩れているためにエッチピットは
生じない。エッチピットは、エッチングによりダメージ
層が全て除去され、ダメージを受けていないSi結晶が
除去されて初めて生じる。
【0057】図4は、本発明の方法により処理されたウ
ェハについて、エッチング工程中のエッチピットの成長
を、従来のラッピング法により製作されたウェハでのエ
ッチピットの成長と比較した図である。図4に示される
ように、本発明法で処理したウェハでは、50℃の35
%KOH溶液を用いたエッチングにより5分以内にエッ
チピットが生じたのに対し、従来のラッピング法で研磨
したウェハでは10分までエッチピットの発生が見られ
なかった。従来のラッピング法で研磨したウェハでは、
エッチング時間15分後にエッチピットが発生し始め、
その後その大きさは急激に大きくなることがわかる。ま
たラッピングによりサブサーフェスダメージ深さが10
μm以上あるウェハでは、20μm以下のエッチピット
寸法を得ることは困難であった。
【0058】本発明者らは、この差異がマイクロクラッ
ク深さの分布によりエッチング特性が異なることによる
ことを見出した。図5は、本発明によるパッドと砥粒を
用いたプロセスでできたサブサーフェスダメージの概念
図であり、図6は従来からのラッピングによるサブサー
フェスダメージの概念図である。図6に示す通り、ラッ
ピングしたウェハはマイクロクラック11のダメージ深
さの変動が大きく、ダメージを受けた結晶と受けていな
い結晶との境界が、本発明法により研磨された図5に示
すウェハと比べてよりジグザグしている。このジグザグ
した境界は、KOHエッチングの最中にピットが成長を
始める部分である。このジグザグした部分で{111}
結晶面に位置する面は、{100}結晶面方向に比べて
エッチング速度が非常に遅い。エッチング液がジグザグ
した境界をエッチングし始めると、{111}結晶面は
簡単に露出し始める。言い換えれば、エッチピットの形
成は、ジグザグした境界のため不均質に始まることにな
る。したがって、ジグザグした境界によりピットの成長
は早められ、本発明のプロセスで形成されたよりまっす
ぐな境界ではピットの成長が遅くなる。本発明者らが調
査した限りでは、従来法でこれほど小さなピット寸法が
得られる方法はない。
【0059】本発明のエッチング工程まで終了したウェ
ハの板厚減少量は非常に小さい(通常、片面当り5μm
以下である)ので、再生前のウェハのレーザマーキング
4は膜除去とエッチング後も表面に残留する場合があ
る。レーザマーキング4は通常小さな穴または溝からで
きており、その中に膜材料が堆積することがある[図1
(C)]。特に、アルミニウムのように蒸発しやすい金
属がレーザーマーキングの表面に付着した場合、金属が
ウェハ表面側に移動して再生ウェハ表面を汚染する。
【0060】そこで、本発明の工程に、レーザーマーキ
ング部の蒸発性金属を除去するための酸エッチングを付
加してもよい。H3 PO4 やHClはSiウェハ基板を
エッチングすることなく金属のみをエッチングすること
ができるので好ましい。本発明者らは40℃から140
℃に加熱した50〜100重量%のH3 PO4 液がアル
ミニウムのような蒸発性金属を効率よく除去することを
見いだした。尚、この酸エッチング中では板厚は減少し
ない。化学エッチング工程を前工程で膜材料を全て除去
してから適用することで、基板全面にわたって均一にエ
ッチングすることが可能となる。
【0061】エッチングの目的は、残留応力を緩和し、
前工程でできたマイクロクラックによるウェハ基板の破
片を除去することにある。この目的を達成するために
は、厚さで2〜10μm除去すれば十分である。
【0062】エッチング工程にはKOH水溶液を使用す
ることが好ましいが、HNO3 +HF+CH3 COOH
混合液も使用可能である。後者の液であっても、本発明
に適用した場合は、従来のエッチング法で問題であった
膜材料とウェハ基板材料とのエッチング速度の差異に起
因する不均一性が問題とならないため、均質なエッチン
グ面を得ることができる。
【0063】(iv)ポリシング工程 最終工程はポリシングである。本発明の主要な長所は、
表面層の除去過程で生じるサブサーフェスダメージが非
常に浅いことであり、ダメージ層を除去するためのポリ
シング工程での除去量を少なくすることができる。
【0064】これにより、ウェハの再生を行う上で2つ
の大きな優位性が得られる。第1点としては、ポリシン
グによる除去量を減らすことは、全工程を経た後のウェ
ハ厚さ減少量を削減することにつながるため、従来より
も厚い再生ウェハを製造することが可能となる。第2
に、ポリシング時間またはポリシング工程数(両方の場
合もある)を減らすことができるため、ウェハのポリシ
ング費用を削減することができる。ポリシングはバッチ
プロセスであり、ウェハの直径が大きくなるにしたがい
ポリシング費用が大きな割合を占めるようになる。ポリ
シング装置の大きさは限られているため、1バッチでポ
リシングできるウェハの数は、ウェハ径が大きくなるに
したがい減少する。その結果、ウェハあたりのポリシン
グ時間は急激に増加することになる。したがって、ポリ
シングの除去量やポリシング時間を削減すればポリシン
グ費用、ひいては再生ウェハの全費用を削減することが
できる。
【0065】ラッピングしたウェハをポリシングする従
来方法では、ラッピングしたウェハをまず最初にダメー
ジ層を除去する「粗ポリシング」を行った後、粗ポリシ
ング面の表面を滑らかにして鏡面を得るために「仕上げ
ポリシング」により表面を仕上げる。
【0066】ラッピングしたウェハのサブサーフェスダ
メージ深さの典型的な値としては10〜15μmであ
り、粗ポリシングではウェハ厚さのばらつきを考慮して
ダメージ深さの約1.5倍の厚さ(15〜22μm)を
除去する。粗ポリシングの典型的な除去速度は0.7〜
0.8μm/分なので、このサブサーフェスダメージ部
分を除去するためには20〜30分の粗ポリシング時間
が必要となる。粗ポリシングを行ったウェハは、次に約
10〜15分間の仕上げポリシングを行う。通常の場
合、粗ポリシングは2工程に分割し、仕上げポリシング
も含めて各ポリシング工程を約10〜15分間で行われ
ている。また、粗ポリシングは仕上げポリシングの2倍
の時間が必要となるため、1台の仕上げポリシング装置
に対して2台の粗ポリシング装置を割り当てることもあ
る。本発明者らが知りうる限りでは、粗ポリシング装置
と仕上げポリシング装置の各々が短いサイクル時間で同
調してポリシングを行う例は、これまで報告されていな
い。ラッピング工程はもともとシリコンインゴットから
スライスされたウェハの厚さを効率よく薄くするために
開発された工程であるため、サブサーフェスダメージ深
さの削減には限界がある。
【0067】本発明の再生方法によれば、表面層の除去
過程で生じるサブサーフェスダメージ深さは8μm以下
であり、このダメージを除去するためには粗ポリシング
で8〜15μm(典型的な例としては8〜10μm)除
去すれば十分である。このため、本発明のプロセスでは
粗ポリシングと仕上げポリシングを約10〜12分サイ
クルで同調して稼働させることができるため、ポリシン
グ装置の生産性を向上させ、プロセスの費用を削減する
ことが可能である。
【0068】従来からのポリシング法を用いて再生前の
ウェハの表(おもて)面および/または裏面の片方また
は両方をポリシングすることができるが、レーザマーキ
ングのある面と逆の面をポリシングすることが望まし
い。
【0069】インゴットよりスライスされ、一度も再生
されていない使用済みウェハは、表(おもて)面または
ポリシングされた面にIDとしてレーザーマーキングが
付けられている。レーザーマーキングは穴または溝で構
成される文字または数字であり、通常20〜50μmの
深さを持つ。ウェハがモニターとして使用された場合、
様々な種類の膜がウェハの面に成膜され、レーザーマー
キングの穴や溝にも膜材料が残ることになる。
【0070】本発明の再生方法で使用済みウェハが初め
て再生される場合には、エッチングまでの工程で除去さ
れる厚さは通常10μm以下(各々の面について5μm
以下)であり、たいていの場合には再生前の表(おも
て)面にあったレーザーマーキングはエッチング工程終
了後も表(おもて)面に残留する。従ってレーザーマー
キングのあった面は裏面(マット面)として、その反対
面をポリシング面とすれば良い。
【0071】再生したウェハはテストウェハとして半導
体製造工程で用いられた後、1回目と同様のプロセスで
2回目の再生を受けることが可能である。その場合、上
記レーザーマーキングは裏面にきている。そして、レー
ザーマーキングのある面の反対の面がポリシングされ
る。この再生サイクルは、ウェハがもはや使用できない
ほど薄くなるまで繰り返される。なお、レーザーマーキ
ングはたいていの場合、最後のサイクルまで裏面(マッ
ト面)に残る。
【0072】レーザーマーキングのない面をポリシング
する理由は2つの利点があるためである。第1の利点
は、レーザーマーキングを裏面(マット面)に残すこと
で、ウェハ表(おもて)面(ポリシング面)を清浄に保
つことができる。レーザーマーキング内の膜材料は、本
発明でつけ加えた酸エッチングにより除去することがで
きるが、一般的にレーザーマーキングの穴および溝の内
表面は粗く、汚染の原因となる物質を吸着しやすいた
め、レーザーマーキングが潜在的に汚染源となるためで
ある。第2の利点は、レーザーマーキングを残すことで
ウェハの追跡が可能となることである。半導体業界では
クロスコンタミの危険性を最小にするために各々のウェ
ハの履歴を記録することがよく行われており、特に大径
ウェハの場合その傾向が顕著である。
【0073】本発明方法で再生したウェハの板厚は、再
生前に比べてわずかに薄いのみとなる。表1に、第1回
目の再生を行った場合について各工程での除去量をまと
めて示す。
【0074】2回目の再生サイクル以降、ウェハはレー
ザマーキングを裏面に持ち、表(おもて)面をポリシン
グで8〜15μm除去することになる。表に示すとお
り、全再生工程を通じてウェハの板厚減少量は12〜3
0μmである。
【0075】
【表1】
【0076】尚、本発明法により得られた再生ウェハは
以下の特徴を有する。 本発明法により再生したウェハは、再生前のウェハ
基板と比較して厚さの減少量を30μm以下に抑制でき
る。
【0077】 本発明法により再生したウェハは、裏
面が平均寸法が20μm以下のほぼ正方形状エッチピッ
トを有し、平均表面粗さが0.5μmRaより小さい。
このエッチピットは、サブサーフェスダメージが10μ
m以下のウェハをKOHエッチングしたことの証明とな
る。従来からのいかなる再生方法もこのようにサブサー
フェスダメージを小さくすることができず、従って裏面
のエッチピット寸法も小さくすることはできなかった。
【0078】 本発明法により再生したウェハは、表
面に再生前のレーザーマーキングが残留することを特徴
とする。これまでに開示されたいかなる再生方法でも、
再生前のレーザーマーキングを残留させるほど小さな除
去量を達成することができなかった。
【0079】 本発明法による再生ウェハは、再生前
の半導体ウェハのレーザーマーキングがポリッシュ面で
はなくマット面にあるので、半導体製造工程で汚染源と
なりにくく好ましい。
【0080】以下、本発明を実施例によって更に詳細に
説明するが、下記実施例は本発明を限定するものではな
く、前・後記の主旨に徴して設計変更することはいずれ
も本発明の技術的範囲に含まれるものである。
【0081】
【実施例】
(実施例){100}面の結晶方位を有する厚さ625
μmの6インチ単結晶Siウェハ基板の表(おもて)面
上に表2の表面層を作成したウェハ基板を各種類8枚ず
つ合計24枚の再生処理を行った。
【0082】
【表2】
【0083】まず、回転スピンドルに真空チャッキング
されたウェハを450rpmで回転させ、平均粒径12
μmのSiC砥粒を持つ研磨テープをエアシリンダによ
り500gでウェハエッジに押しつけながら1分間研磨
した。
【0084】次に、一組のステンレス鋼製定盤(直径φ
630mm)にショアDスケールで45のポリウレタン
製パッドを貼り両面研磨機に設置した。両面研磨機の対
向するパッド間に挿入されたキャリアに各ウェハを保持
させ、平均粒径8μmのSiC砥粒を15重量%の割合
で水に混濁させて作成した研磨液を200ml/分の割
合で対向するパッド間に供給して、研磨圧1psiで5
分間の研磨を行った。
【0085】研磨後のウェハを純水中で超音波洗浄して
付着した砥粒を除去した後、50℃に加熱した35重量
%のKOH水溶液中に浸漬して10分間のエッチングを
行った。
【0086】その後、片面研磨機を用いてもとの裏面
(レーザマーキング面)を以下の様にしてポリシングし
た。まずステンレス鋼製定盤(直径φ812mm)にポ
リウレタン製パッドを貼り、セラミックス板にワックス
を使用して貼り付けたウェハをパッド面に対向させて5
psiで加圧し、コロイダルシリカ(平均粒径60n
m)を2.5重量%含有するpH10.5の研磨液を滴
下しながら定盤回転数60rpmで12分間研磨した。
次にウェハが貼り付けられたセラミックス板を軟質のポ
リウレタンパッドを貼った定盤に対向させて1.5ps
iで加圧し、コロイダルシリカ(平均粒径35nm)を
1重量%含有するpH10.5の研磨液を滴下しながら
定盤回転数60rpmで12分間研磨した。
【0087】研磨終了後、標準的なRCA洗浄を行い、
静電容量式非接触板厚測定器で板厚の測定すると共に、
全反射蛍光X線分析により、ポリッシュ面の不純物分析
を行った。
【0088】その結果、全てのウェハの板厚は605〜
610μmの範囲にあり、板厚減少量は15〜20μm
であることが確認できた。また、裏面は平均寸法が20
μm以下の正方形状エッチピットより構成されており、
レーザマークは裏面(マット面)に残留していた。尚、
不純物のレベルはAl,Cr,Cu,Fe,Ni,Zr
について全て10x1011個/cm2 以下であり、初期
の段階で表面層が除去されていることが確認できた。
【0089】(従来例){100}面の結晶方位を有す
る厚さ625μmの6インチ単結晶Siウェハ基板の表
(おもて)面上に表2の表面層を形成したウェハ基板を
各種類8枚ずつ合計24枚一組で化学エッチング法によ
り再生処理した。
【0090】まず、石英バスにふっ酸(20体積%)と
純水(20体積%)および硝酸(60体積%)を満た
し、全ウェハを1分間浸積して表面層を除去した。洗浄
後、片面研磨機を用いてもとの表(おもて)面(レーザ
マーキング面)を実施例と同様にしてポリシングし、標
準的なRCA洗浄を行い、静電容量式非接触板厚測定器
で板厚の測定を行った。
【0091】その結果、No.1および3のウェハにつ
いては、エッチングにより外周部が薄くなったためTT
V(板厚偏差)を7μm以下にするためにポリシングの
取り代が18μm必要であり、No.2のウェハについ
ては、外周部が薄くなるとともに、パターンによる段差
が発生したため、ポリシングの取り代が26μm必要で
あった。従って、全工程終了後のウェハの板厚は572
〜581μmの範囲にあり、板厚減少量は44〜53μ
mであった。また、裏面は酸エッチングによりピットの
無い粗面でありレーザマークはほぼ全数なくなってい
た。
【0092】以上の結果より、本発明法により再生した
ウェハでは、従来のエッチングによる板厚減少量と比較
して板厚減少量を1/2〜1/3とすることができ、レ
ーザマークももとのまま残留させることができることが
分かる。
【0093】
【発明の効果】本発明は以上の様に構成されているの
で、使用済み半導体ウェハを再生するにあたり、ウェハ
の板厚減少量を最小限にしてウェハを多数回再生するこ
とのできる再生方法が提供できることとなった。またマ
ット面のエッチピットが小さく、従来の再生ウェハと比
べて表面粗さが小さい再生半導体ウェハが提供可能とな
った。
【図面の簡単な説明】
【図1】本発明の再生方法の代表的工程を示す説明図で
あり、(A)は使用済みウェハの部分断面図、(B)は
エッジ部より膜材料を除去したウェハの部分断面図、
(C)は表面より膜材料を除去したウェハの部分断面
図、(D)はエッチング後のウェハの部分断面図、
(E)は表面をポリシングしたウェハの部分断面図であ
る。
【図2】様々な砥粒および砥粒濃度の研磨液で加工した
ウェハ表面の顕微鏡写真である。
【図3】本発明法および従来からのラッピング法につい
て研磨液中の砥粒径と研磨加工したウェハのサブサーフ
ェスダメージ深さの関係を示したグラフである。
【図4】本発明法および従来からのラッピング法につ
き、エッチング工程中のエッチピットの成長の様子を比
較した顕微鏡写真である。
【図5】本発明法の研磨工程によるサブサーフェスダメ
ージの概念図である。
【図6】従来からのラッピング法によるサブサーフェス
ダメージの概念図である。
【符号の説明】
1 ウェハ基板 1a 表(おもて)面 1b ポリッシュ面 2 注入部 3 表面層 3a エッジ部に形成された表面層 4 レーザーマーキング 5 エッジ 11 マイクロクラック 12 ダメージ深さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 秀敏 アメリカ合衆国 94404 カリフォルニア 州、フォスターシティー、バウンティード ライブ #6207、762 (72)発明者 原 宣宏 神戸市西区高塚台1丁目5番5号 株式会 社神戸製鋼所 神戸総合技術研究所内

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 基板表面に形成された表面層を除去する
    半導体ウェハの再生方法であって、 砥粒を含有する研磨液を用いると共に、回転するパッド
    を該半導体ウェハに圧接させて軽度の研磨力を作用させ
    ることにより、上記表面層に軽度のマイクロクラックを
    導入しつつ該表面層を除去する工程と、 基板表面を化学的にエッチングする工程を有することを
    特徴とする再生方法。
  2. 【請求項2】 前記研磨液が6体積%以上の砥粒を含む
    請求項1に記載の再生方法。
  3. 【請求項3】 砥粒を含有する前記研磨液の粘度が室温
    において2cP以上である請求項1または2に記載の基
    板の再生方法。
  4. 【請求項4】 前記研磨液中の砥粒が酸化ジルコニウ
    ム、炭化珪素、酸化アルミニウムよりなる群から選択さ
    れる1種以上である請求項1〜3のいずれかに記載の再
    生方法。
  5. 【請求項5】 前記砥粒の平均粒子径が5〜16μmで
    ある請求項1〜4のいずれかに記載の再生方法。
  6. 【請求項6】 前記パッドが有機ポリマーよりなり、シ
    ョアDスケールで40以上の硬度を有する請求項1〜5
    のいずれかに記載の再生方法。
  7. 【請求項7】 前記有機ポリマーがポリウレタンである
    請求項6に記載の再生方法。
  8. 【請求項8】 前記パッドが半導体ウェハに圧接される
    際の圧力が3psi以下である請求項1〜7のいずれか
    に記載の再生方法。
  9. 【請求項9】 基板のエッジ部に形成された表面層を機
    械的に除去する工程を有する請求項1〜8のいずれかに
    記載の再生方法。
  10. 【請求項10】 基板のエッジ部に形成された表面層
    を、研磨テープを用いて除去する請求項9に記載の再生
    方法。
  11. 【請求項11】 前記研磨テープには砥粒がテープ表面
    に固着されると共に、該砥粒が平均粒子径6μm以上で
    ある炭化珪素及び/または酸化アルミニウムである請求
    項10に記載の再生方法。
  12. 【請求項12】 20〜45重量%の水酸化カリウムを
    含有し、50〜100℃のエッチング水溶液を用いて化
    学エッチングを行う請求項1〜11のいずれかに記載の
    再生方法。
  13. 【請求項13】 化学エッチングを行った後の基板表面
    に酸性溶液を作用させる請求項1〜12のいずれかに記
    載の再生方法。
  14. 【請求項14】 前記酸性溶液が50〜100重量%の
    リン酸を含有し、40〜140℃の温度である請求項1
    3に記載の再生方法。
  15. 【請求項15】 化学エッチングが施された基板の両面
    または片面をポリシングする請求項1〜14のいずれか
    に記載の再生方法。
  16. 【請求項16】 再生処理前後の半導体ウェハの厚さの
    減少量が30μm以下である請求項1〜15のいずれか
    に記載の再生方法。
  17. 【請求項17】 基板表面に形成された表面層が除去さ
    れ、光沢のあるポリッシュ面と光沢のないマット面を有
    する再生半導体ウェハであって、 上記マット面に形成されたエッチピットの幅が20μm
    以下であることを特徴とする再生半導体ウェハ。
  18. 【請求項18】 前記マット面の平均表面粗さが0.5
    μm以下であり、最大粗さが5μm以下である請求項1
    7に記載の再生半導体ウェハ。
  19. 【請求項19】 再生前の半導体ウェハに形成されたレ
    ーザーマーキングを、前記マット面に有する請求項17
    または18に記載の再生半導体ウェハ。
  20. 【請求項20】 同一直径を有するプライムウェハの標
    準厚さと比較して、厚さの差が30μm以下である請求
    項17〜19のいずれかに記載の再生半導体ウェハ。
JP26329696A 1995-10-03 1996-10-03 再生半導体ウェハとその再生方法 Expired - Fee Related JP3247301B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/538,265 US5855735A (en) 1995-10-03 1995-10-03 Process for recovering substrates
US08/538265 1995-10-03

Publications (2)

Publication Number Publication Date
JPH09171981A true JPH09171981A (ja) 1997-06-30
JP3247301B2 JP3247301B2 (ja) 2002-01-15

Family

ID=24146177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26329696A Expired - Fee Related JP3247301B2 (ja) 1995-10-03 1996-10-03 再生半導体ウェハとその再生方法

Country Status (7)

Country Link
US (1) US5855735A (ja)
EP (1) EP0774776B1 (ja)
JP (1) JP3247301B2 (ja)
KR (1) KR100236991B1 (ja)
DE (1) DE69627613T2 (ja)
MY (1) MY115213A (ja)
TW (1) TW362250B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223146A (ja) * 2000-02-07 2001-08-17 Fujitsu Ltd 再生シリコンウエハの製造方法及び再生シリコンウエハを用いて半導体装置を製造する方法
US6406923B1 (en) 2000-07-31 2002-06-18 Kobe Precision Inc. Process for reclaiming wafer substrates
JP2005117022A (ja) * 2003-10-03 2005-04-28 Kobe Steel Ltd シリコンウエハの再生方法
JP2010056503A (ja) * 2008-08-26 2010-03-11 Promos Technologies Inc 注入装置の性能を決定する方法
JP2017190279A (ja) * 2016-04-15 2017-10-19 住友金属鉱山株式会社 非磁性ガーネット基板の製造方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239039B1 (en) * 1997-12-09 2001-05-29 Shin-Etsu Handotai Co., Ltd. Semiconductor wafers processing method and semiconductor wafers produced by the same
SG71903A1 (en) * 1998-01-30 2000-04-18 Canon Kk Process of reclamation of soi substrate and reproduced substrate
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
TW416104B (en) * 1998-08-28 2000-12-21 Kobe Steel Ltd Method for reclaiming wafer substrate and polishing solution composition for reclaiming wafer substrate
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US6219237B1 (en) 1998-08-31 2001-04-17 Micron Technology, Inc. Structure and method for an electronic assembly
US6392296B1 (en) 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
JP2000349264A (ja) 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US6255852B1 (en) 1999-02-09 2001-07-03 Micron Technology, Inc. Current mode signal interconnects and CMOS amplifier
JP2000260738A (ja) * 1999-03-10 2000-09-22 Hitachi Ltd 半導体基板の研削加工方法ならびに半導体装置および半導体装置の製造方法
US6338805B1 (en) * 1999-07-14 2002-01-15 Memc Electronic Materials, Inc. Process for fabricating semiconductor wafers with external gettering
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6180527B1 (en) * 1999-08-09 2001-01-30 Micron Technology, Inc. Method and apparatus for thinning article, and article
US6267649B1 (en) 1999-08-23 2001-07-31 Industrial Technology Research Institute Edge and bevel CMP of copper wafer
US6685539B1 (en) * 1999-08-24 2004-02-03 Ricoh Company, Ltd. Processing tool, method of producing tool, processing method and processing apparatus
KR100323496B1 (ko) * 1999-12-31 2002-02-06 윤배원 반도체 웨이퍼의 재생 장치 및 방법
US6514423B1 (en) * 2000-02-22 2003-02-04 Memc Electronic Materials, Inc. Method for wafer processing
DE10010820C1 (de) 2000-02-29 2001-09-13 Infineon Technologies Ag Verfahren zur Regenerierung von Halbleiterscheiben
US20010039101A1 (en) * 2000-04-13 2001-11-08 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Method for converting a reclaim wafer into a semiconductor wafer
US6384415B1 (en) * 2000-06-20 2002-05-07 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Method of evaluating quality of silicon wafer and method of reclaiming the water
JP2004503081A (ja) * 2000-06-30 2004-01-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド シリコンウェーハのエッチング方法
GB2368971B (en) * 2000-11-11 2005-01-05 Pure Wafer Ltd Process for Reclaimimg Wafer Substrates
US7008874B2 (en) * 2000-12-19 2006-03-07 Memc Electronics Materials, Inc. Process for reclaiming semiconductor wafers and reclaimed wafers
US6672943B2 (en) 2001-01-26 2004-01-06 Wafer Solutions, Inc. Eccentric abrasive wheel for wafer processing
US6632012B2 (en) 2001-03-30 2003-10-14 Wafer Solutions, Inc. Mixing manifold for multiple inlet chemistry fluids
US6547647B2 (en) * 2001-04-03 2003-04-15 Macronix International Co., Ltd. Method of wafer reclaim
DE10132504C1 (de) * 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
DE10137113A1 (de) * 2001-07-30 2003-02-27 Infineon Technologies Ag Verfahren zum Regenerieren von Halbleiterscheiben
KR100420205B1 (ko) * 2001-09-10 2004-03-04 주식회사 하이닉스반도체 웨이퍼 제조 방법
FR2830122B1 (fr) * 2001-09-27 2006-01-21 St Microelectronics Sa Procede d'amincissement d'une plaquette de silicium
US7101770B2 (en) * 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
JP2003243403A (ja) * 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体ウェハの再生方法
US7235457B2 (en) 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
US20050150877A1 (en) * 2002-07-29 2005-07-14 Sumitomo Precision Products Co., Ltd. Method and device for laser beam processing of silicon substrate, and method and device for laser beam cutting of silicon wiring
US6884634B2 (en) * 2002-09-27 2005-04-26 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Specifying method for Cu contamination processes and detecting method for Cu contamination during reclamation of silicon wafers, and reclamation method of silicon wafers
US6761625B1 (en) 2003-05-20 2004-07-13 Intel Corporation Reclaiming virgin test wafers
US20050224094A1 (en) * 2004-03-31 2005-10-13 Davis Randall W Apparatus and methods for isolating bioreactive materials on a microarray substrate surface
US7094132B2 (en) * 2004-06-24 2006-08-22 Magnetic Abrasive Technologies, Inc. Method of and apparatus for magnetic-abrasive machining of wafers
US20060016786A1 (en) * 2004-07-26 2006-01-26 Bing-Yue Tsui Method and apparatus for removing SiC or low k material film
US7507670B2 (en) * 2004-12-23 2009-03-24 Lam Research Corporation Silicon electrode assembly surface decontamination by acidic solution
KR100575342B1 (ko) * 2004-12-29 2006-05-02 동부일렉트로닉스 주식회사 웨이퍼의 리워크 방법
US7960328B2 (en) 2005-11-09 2011-06-14 Advanced Technology Materials, Inc. Composition and method for recycling semiconductor wafers having low-k dielectric materials thereon
US7682937B2 (en) * 2005-11-25 2010-03-23 Advanced Laser Separation International B.V. Method of treating a substrate, method of processing a substrate using a laser beam, and arrangement
WO2008039730A1 (en) * 2006-09-25 2008-04-03 Advanced Technology Materials, Inc. Compositions and methods for the removal of photoresist for a wafer rework application
TWI430348B (zh) 2008-03-31 2014-03-11 Memc Electronic Materials 蝕刻矽晶圓邊緣的方法
US7749869B2 (en) * 2008-08-05 2010-07-06 International Business Machines Corporation Crystalline silicon substrates with improved minority carrier lifetime including a method of annealing and removing SiOx precipitates and getterning sites
JP2012509599A (ja) 2008-11-19 2012-04-19 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 半導体ウェーハのエッジを剥離する方法及びシステム
US8261730B2 (en) * 2008-11-25 2012-09-11 Cambridge Energy Resources Inc In-situ wafer processing system and method
WO2012048079A2 (en) 2010-10-06 2012-04-12 Advanced Technology Materials, Inc. Composition and process for selectively etching metal nitrides
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
TWI528580B (zh) 2012-03-30 2016-04-01 聖戈班晶體探測器公司 形成獨立式半導體晶圓之方法
JP6124452B2 (ja) * 2013-06-12 2017-05-10 信越化学工業株式会社 タンタル酸リチウム結晶ウェーハの再生方法
KR101438437B1 (ko) 2013-07-29 2014-09-17 화인클린 (주) 사파이어 잉곳 재활용 방법
CN109290875B (zh) * 2017-07-25 2021-06-22 北京通美晶体技术股份有限公司 背面有凹坑的磷化铟晶片、制法和制备其的腐蚀液
CN111725053B (zh) * 2020-06-30 2023-11-14 安徽长飞先进半导体有限公司 碳化硅晶圆腐蚀的保护方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3559281A (en) * 1968-11-27 1971-02-02 Motorola Inc Method of reclaiming processed semiconductior wafers
US3905162A (en) * 1974-07-23 1975-09-16 Silicon Material Inc Method of preparing high yield semiconductor wafer
US3923567A (en) * 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
US4137123A (en) * 1975-12-31 1979-01-30 Motorola, Inc. Texture etching of silicon: method
US4070444A (en) * 1976-07-21 1978-01-24 Motorola Inc. Low cost, high volume silicon purification process
US4138509A (en) * 1977-12-23 1979-02-06 Motorola, Inc. Silicon purification process
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
US4676967A (en) * 1978-08-23 1987-06-30 Union Carbide Corporation High purity silane and silicon production
US4323422A (en) * 1980-04-24 1982-04-06 Calawa Arthur R Method for preparing optically flat damage-free surfaces
US4340574A (en) * 1980-08-28 1982-07-20 Union Carbide Corporation Process for the production of ultrahigh purity silane with recycle from separation columns
JPS5958827A (ja) * 1982-09-28 1984-04-04 Toshiba Corp 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置
US4582560A (en) * 1982-12-06 1986-04-15 Sri International In situ production of silicon crystals on substrate for use in solar cell construction
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US4869779A (en) * 1987-07-27 1989-09-26 Acheson Robert E Hydroplane polishing device and method
NL8802028A (nl) * 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
US5133829A (en) * 1991-01-08 1992-07-28 Sematech, Inc. Single wafer regrowth of silicon
US5161717A (en) * 1991-01-08 1992-11-10 Sematech, Inc. Spin casting of silicon wafers
US5178840A (en) * 1991-01-08 1993-01-12 Sematech, Inc. Single wafer regrowth of silicon
US5131979A (en) * 1991-05-21 1992-07-21 Lawrence Technology Semiconductor EPI on recycled silicon wafers
US5514245A (en) * 1992-01-27 1996-05-07 Micron Technology, Inc. Method for chemical planarization (CMP) of a semiconductor wafer to provide a planar surface free of microscratches
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
US5622875A (en) * 1994-05-06 1997-04-22 Kobe Precision, Inc. Method for reclaiming substrate from semiconductor wafers
US5525191A (en) * 1994-07-25 1996-06-11 Motorola, Inc. Process for polishing a semiconductor substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223146A (ja) * 2000-02-07 2001-08-17 Fujitsu Ltd 再生シリコンウエハの製造方法及び再生シリコンウエハを用いて半導体装置を製造する方法
US6406923B1 (en) 2000-07-31 2002-06-18 Kobe Precision Inc. Process for reclaiming wafer substrates
JP2005117022A (ja) * 2003-10-03 2005-04-28 Kobe Steel Ltd シリコンウエハの再生方法
JP4579619B2 (ja) * 2003-10-03 2010-11-10 株式会社神戸製鋼所 シリコンウエハの再生方法
JP2010056503A (ja) * 2008-08-26 2010-03-11 Promos Technologies Inc 注入装置の性能を決定する方法
JP2017190279A (ja) * 2016-04-15 2017-10-19 住友金属鉱山株式会社 非磁性ガーネット基板の製造方法

Also Published As

Publication number Publication date
KR100236991B1 (ko) 2000-01-15
KR970023619A (ko) 1997-05-30
TW362250B (en) 1999-06-21
DE69627613T2 (de) 2004-03-11
DE69627613D1 (de) 2003-05-28
US5855735A (en) 1999-01-05
EP0774776B1 (en) 2003-04-23
MY115213A (en) 2003-04-30
EP0774776A3 (en) 1998-03-25
EP0774776A2 (en) 1997-05-21
JP3247301B2 (ja) 2002-01-15

Similar Documents

Publication Publication Date Title
JP3247301B2 (ja) 再生半導体ウェハとその再生方法
US7749908B2 (en) Edge removal of silicon-on-insulator transfer wafer
US5981301A (en) Regeneration method and apparatus of wafer and substrate
EP0986097B1 (en) Method for reclaiming wafer substrate
JP3004891B2 (ja) 表面粗さを減少させるための半導体ウエハの粗研磨法
JP4192482B2 (ja) シリコンウェーハの製造方法
JP2002532898A (ja) 後表面損傷を組み込む半導体ウエハの処理法
JP2007204286A (ja) エピタキシャルウェーハの製造方法
EP1145296B1 (en) Semiconductor wafer manufacturing method
JP4815801B2 (ja) シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
EP1155777A1 (en) Work polishing method and work polishing device
JP3668647B2 (ja) 半導体ウエハ基板の再生法および半導体ウエハ基板再生用研磨液
JP2001358107A (ja) 再生ウェーハから半導体ウェーハへの変換法
US6514423B1 (en) Method for wafer processing
WO2000047369A1 (en) Method of polishing semiconductor wafers
JP2001007064A (ja) 半導体ウエーハの研削方法
JP3399179B2 (ja) ウェーハの加工方法
JP4064391B2 (ja) 研磨パッド処理用SiC基板
JPH11138422A (ja) 半導体基板の加工方法
JPS6381934A (ja) ウエハおよびその製造方法
TW200401405A (en) Process for machining a wafer-like workpiece
JPH1131670A (ja) 半導体基板の製造方法
WO1999031723A1 (en) Method of improving the flatness of polished semiconductor wafers
JP4210134B2 (ja) ウエーハ研磨治具及びその製造方法
JPH065675B2 (ja) 半導体デバイス用シリコン基板の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011009

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees