JPH065675B2 - 半導体デバイス用シリコン基板の製造方法 - Google Patents
半導体デバイス用シリコン基板の製造方法Info
- Publication number
- JPH065675B2 JPH065675B2 JP58154997A JP15499783A JPH065675B2 JP H065675 B2 JPH065675 B2 JP H065675B2 JP 58154997 A JP58154997 A JP 58154997A JP 15499783 A JP15499783 A JP 15499783A JP H065675 B2 JPH065675 B2 JP H065675B2
- Authority
- JP
- Japan
- Prior art keywords
- bsd
- etching
- processing
- semiconductor device
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 26
- 229910052710 silicon Inorganic materials 0.000 title claims description 26
- 239000010703 silicon Substances 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000005530 etching Methods 0.000 claims description 22
- 239000007788 liquid Substances 0.000 claims description 18
- 238000001020 plasma etching Methods 0.000 claims description 18
- 238000005488 sandblasting Methods 0.000 claims description 11
- 239000011261 inert gas Substances 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 36
- 230000000694 effects Effects 0.000 description 19
- 238000005247 gettering Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 11
- 230000007547 defect Effects 0.000 description 11
- 239000007789 gas Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 239000006061 abrasive grain Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001369 Brass Inorganic materials 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 本発明は、半導体デバイスに使用する鏡面ウェーハの製
造方法に関する。通常、ＩＣ、ＶＬＳＩ用のシリコン基
板には鏡面ウェーハを使用する。鏡面ウェーハには、シ
リコン単結晶棒により、スライス、ラップ、面取り、エ
ッチングしたシリコン基板と、シリコン単結晶棒より、
スライス、ラップ、面取り、エッチング後、片面研磨又
は両面研磨したシリコン基板がある。
造方法に関する。通常、ＩＣ、ＶＬＳＩ用のシリコン基
板には鏡面ウェーハを使用する。鏡面ウェーハには、シ
リコン単結晶棒により、スライス、ラップ、面取り、エ
ッチングしたシリコン基板と、シリコン単結晶棒より、
スライス、ラップ、面取り、エッチング後、片面研磨又
は両面研磨したシリコン基板がある。
半導体デバイスの高集積化に伴ない、シリコン基板の平
坦度がより重要になってきており、両面研磨したシリコ
ン基板が使われはじめた。
坦度がより重要になってきており、両面研磨したシリコ
ン基板が使われはじめた。
又、最近は、シリコン基板にゲッタリング処理を施すこ
とが多い。ゲッタリングはデバイスプロセス中の酸化等
の熱処理により、素子形成領域に結晶欠陥が発生した
り、不純物で汚染されると素子歩留り、素子特性が劣化
するため、これを防止、低減することを目的として施さ
れる。
とが多い。ゲッタリングはデバイスプロセス中の酸化等
の熱処理により、素子形成領域に結晶欠陥が発生した
り、不純物で汚染されると素子歩留り、素子特性が劣化
するため、これを防止、低減することを目的として施さ
れる。
ゲッタリング処理の一つにバックサイドダメージ（以下
ＢＳＤという）がある。その方法にはＳｅｍｉｃｏｎｄ
ｕｃｔｏｕ Ｗｏｒｌｄ １９８３年７月号Ｐ３３〜３
７に記述されている通り、イオン注入、レーザー照射、
スパッタリング、インパクトサウンドストレッシング、
機械的損傷等の方法がある。
ＢＳＤという）がある。その方法にはＳｅｍｉｃｏｎｄ
ｕｃｔｏｕ Ｗｏｒｌｄ １９８３年７月号Ｐ３３〜３
７に記述されている通り、イオン注入、レーザー照射、
スパッタリング、インパクトサウンドストレッシング、
機械的損傷等の方法がある。
本発明者等は上記の種々のＢＳＤ方法をテストしたが、
いづれもゲッタリング効果についての品質面及び量産の
場合の生産コスト面の両者を満足する結果が得られなか
った。その理由の主なものは、今まではＢＳＤ加工する
ウェーハの仕上げ面についての検討がなされなかったこ
とである。本発明者等は、ＢＳＤ加工する面の粗さ、あ
るいは光沢度に注目し、後述のごとく種々の面粗さを持
つ鏡面ウェーハを作成し、これらの鏡面ウェーハに種々
のＢＳＤ加工を施し、ゲッタリング効果を調べた結果、
新しい効果が得られた。すなわち、半導体シリコン棒を
ウェーハ化した後、加工工程、例えば、エッチングする
工程、研磨する工程、あるいはその中間工程に於て、Ｂ
ＳＤを施す場合、ＢＳＤ加工する面に後述の実施例で示
すごとく、＃１０００のＡｌ2Ｏ3粉の砥粒でラップ後、
片面で４０μm以上エッチングするか、又は、０．０２
〜０．１５μmの粒径を持つコロイダルシリカの砥粒で
両面研磨するか、又は＃２５００のダイヤモンド砥粒を
埋め込んだ研削板で研削後１０μm以上エッチングし、
該ＢＳＤ加工する面の粗さがＲａで０．１μm以下、又
は光沢度で２５０％以上であるごとき加工をした後、不
活性ガスプラズマエッチング、液体ホーニング又は乾式
サンドブラストによりＢＳＤ加工すると、ＢＳＤ面に効
率よく欠陥が発生し、非ＢＳＤ面に何ら欠陥が発生せ
ず、従って従来のゲッタリング効果より格段の効果が得
られることを見出した。又、後述の実施例にも示すごと
く、ＢＳＤ加工時間が短縮でき、生産性の向上ができる
等、多大な効果が得られたのである。
いづれもゲッタリング効果についての品質面及び量産の
場合の生産コスト面の両者を満足する結果が得られなか
った。その理由の主なものは、今まではＢＳＤ加工する
ウェーハの仕上げ面についての検討がなされなかったこ
とである。本発明者等は、ＢＳＤ加工する面の粗さ、あ
るいは光沢度に注目し、後述のごとく種々の面粗さを持
つ鏡面ウェーハを作成し、これらの鏡面ウェーハに種々
のＢＳＤ加工を施し、ゲッタリング効果を調べた結果、
新しい効果が得られた。すなわち、半導体シリコン棒を
ウェーハ化した後、加工工程、例えば、エッチングする
工程、研磨する工程、あるいはその中間工程に於て、Ｂ
ＳＤを施す場合、ＢＳＤ加工する面に後述の実施例で示
すごとく、＃１０００のＡｌ2Ｏ3粉の砥粒でラップ後、
片面で４０μm以上エッチングするか、又は、０．０２
〜０．１５μmの粒径を持つコロイダルシリカの砥粒で
両面研磨するか、又は＃２５００のダイヤモンド砥粒を
埋め込んだ研削板で研削後１０μm以上エッチングし、
該ＢＳＤ加工する面の粗さがＲａで０．１μm以下、又
は光沢度で２５０％以上であるごとき加工をした後、不
活性ガスプラズマエッチング、液体ホーニング又は乾式
サンドブラストによりＢＳＤ加工すると、ＢＳＤ面に効
率よく欠陥が発生し、非ＢＳＤ面に何ら欠陥が発生せ
ず、従って従来のゲッタリング効果より格段の効果が得
られることを見出した。又、後述の実施例にも示すごと
く、ＢＳＤ加工時間が短縮でき、生産性の向上ができる
等、多大な効果が得られたのである。
本発明の要旨は、半導体デバイス用シリコン基板を製造
する方法において、ラップ工程、又は、研削工程の後、
エッチングするか、又は両面研磨により加工し、仕上げ
面のＲａが０．１μm以下、又は、光沢度が２５０％以
上に加工した後、素子形成前に、片面に不活性ガスプラ
ズマエッチング、液体ホーニング又は乾式サンドブラス
トによりＢＳＤを付与し、非ＢＳＤ面を研磨することに
ある。また、前記ラップ工程を実施する場合は、＃１０
００の砥粒で行ない、その後、４０μm以上エッチング
し、Ｒａで０．１μm以下、又は光沢度が２５０％以上
の仕上げ面に加工した後、素子形成前に、片面に不活性
ガスプラズマエッチング、液体ホーニング又は乾式サン
ドブラストによりＢＳＤを付与し、非ＢＳＤ面を研磨す
る。
する方法において、ラップ工程、又は、研削工程の後、
エッチングするか、又は両面研磨により加工し、仕上げ
面のＲａが０．１μm以下、又は、光沢度が２５０％以
上に加工した後、素子形成前に、片面に不活性ガスプラ
ズマエッチング、液体ホーニング又は乾式サンドブラス
トによりＢＳＤを付与し、非ＢＳＤ面を研磨することに
ある。また、前記ラップ工程を実施する場合は、＃１０
００の砥粒で行ない、その後、４０μm以上エッチング
し、Ｒａで０．１μm以下、又は光沢度が２５０％以上
の仕上げ面に加工した後、素子形成前に、片面に不活性
ガスプラズマエッチング、液体ホーニング又は乾式サン
ドブラストによりＢＳＤを付与し、非ＢＳＤ面を研磨す
る。
さらに、前記両面研磨工程を実施する場合は、Ｒａで
０．０１μm以下、又は光沢度が３３０〜３５０％以上
の仕上げ面に加工した後、素子形成前に、片面に不活性
ガスプラズマエッチング、液体ホーニング又は乾式サン
ドブラストによりＢＳＤを付与し、非ＢＳＤ面を研磨す
る。
０．０１μm以下、又は光沢度が３３０〜３５０％以上
の仕上げ面に加工した後、素子形成前に、片面に不活性
ガスプラズマエッチング、液体ホーニング又は乾式サン
ドブラストによりＢＳＤを付与し、非ＢＳＤ面を研磨す
る。
さらにはまた、前記研削工程を実施する場合は、＃２５
００の研削板で研削後、１０〜２０μmエッチングし、
Ｒａで０．１μm以下、又は光沢度が２５０％以上の仕
上げ面に加工した後、素子形成前に、片面に不活性ガス
プラズマエッチング、液体ホーニング又は乾式サンドブ
ラストによりＢＳＤを付与し、非ＢＳＤ面を研磨する。
００の研削板で研削後、１０〜２０μmエッチングし、
Ｒａで０．１μm以下、又は光沢度が２５０％以上の仕
上げ面に加工した後、素子形成前に、片面に不活性ガス
プラズマエッチング、液体ホーニング又は乾式サンドブ
ラストによりＢＳＤを付与し、非ＢＳＤ面を研磨する。
これを以下各実施例について図面を用いて説明する。
［実施例１］ シリコン単結晶棒より、スライス工程、面取り工程、ラ
ツプ工程を得たウェーハを片面で、２０μm、３０μm、
４０μm、及び５０μmエッチングしたエッチング取り代
の異なる４種類のウェーハを作った。これらのウェーハ
はボロンドープ１０〜２５Ω・cm、１００mmφ、（１０
０）面、厚さ５００μmである。
ツプ工程を得たウェーハを片面で、２０μm、３０μm、
４０μm、及び５０μmエッチングしたエッチング取り代
の異なる４種類のウェーハを作った。これらのウェーハ
はボロンドープ１０〜２５Ω・cm、１００mmφ、（１０
０）面、厚さ５００μmである。
これらのウェーハの一部を抜き取り、日本電色製ＶＧ−
ＩＤを用いて、ＪＩＳＺ８７４１に従い、入射角、受光
角６０°にて光沢度を測定した。その後、表面粗さ形を
用いて、Ｒａを測定した。ＲａはＪＩＳＢ０６０１に記
載されている中心線平均粗さである（以下単にＲａとい
う）。測定は各ウェーハ裏、表各３点ずつ行なった。測
定値の平均を第１表に示す。
ＩＤを用いて、ＪＩＳＺ８７４１に従い、入射角、受光
角６０°にて光沢度を測定した。その後、表面粗さ形を
用いて、Ｒａを測定した。ＲａはＪＩＳＢ０６０１に記
載されている中心線平均粗さである（以下単にＲａとい
う）。測定は各ウェーハ裏、表各３点ずつ行なった。測
定値の平均を第１表に示す。
これらのエッチング取り代を変えて作った光沢度、Ｒａ
の４種類のウェーハをＡｒプラズマ中でＢＳＤ付与し
た。
の４種類のウェーハをＡｒプラズマ中でＢＳＤ付与し
た。
プラズマ装置は、リアクティブイオンエッチングの装置
を用い、Ａｒガスを約１０cc／分流し、チャンバーの圧
力を５Ｐａとした。ウェーハは装置からの汚染を防ぐ目
的でカソード上に石英板を置き、その上に乗せた。高周
波電源には13.56MHzを用いた。アノードとカソード間の
電圧が一定になるように高周波電力を制御すると共に、
ドーズ量は 式により算出し、第１図のシステムで制御した。（１）
式でＮはドーズ量、Ｗ（ｔ）はプラズマエッチング開始
後ｔ時間後の高周波電力、Ｖ（ｔ）はプラズマエッチン
グ開始後ｔ時間後のアノード、カソード間電圧、ｑは電
気素量、Ａはカソードの面積である。
を用い、Ａｒガスを約１０cc／分流し、チャンバーの圧
力を５Ｐａとした。ウェーハは装置からの汚染を防ぐ目
的でカソード上に石英板を置き、その上に乗せた。高周
波電源には13.56MHzを用いた。アノードとカソード間の
電圧が一定になるように高周波電力を制御すると共に、
ドーズ量は 式により算出し、第１図のシステムで制御した。（１）
式でＮはドーズ量、Ｗ（ｔ）はプラズマエッチング開始
後ｔ時間後の高周波電力、Ｖ（ｔ）はプラズマエッチン
グ開始後ｔ時間後のアノード、カソード間電圧、ｑは電
気素量、Ａはカソードの面積である。
アノードとカソード間の電圧を１５００Ｖ±１００Ｖと
し、ドーズ量を０．５×１０18atoms／cm2、１．５×１
０18atoms／cm2、４．５×１０18atoms／cm2の３通りに
変えて、プラズマエッチングした。
し、ドーズ量を０．５×１０18atoms／cm2、１．５×１
０18atoms／cm2、４．５×１０18atoms／cm2の３通りに
変えて、プラズマエッチングした。
この後、これらのウェーハの非ＢＳＤ面を研磨して、半
導体デバイス用シリコン基板を作った。
導体デバイス用シリコン基板を作った。
これらのウェーハを、１１４０℃、６０分、ＷｅｔＯ2
雰囲気で酸化後、酸化膜を除去し、ジルトルエッチし
て、結晶欠陥を調べた。この結果を第２図に示す。
雰囲気で酸化後、酸化膜を除去し、ジルトルエッチし
て、結晶欠陥を調べた。この結果を第２図に示す。
第２図は、前述の通り、エッチング取り代を２０μmか
ら５０μmまで変えた鏡面ウェーハにＡｒプラズマによ
るＢＳＤを付与した後、非ＢＳＤ面を研磨して作った半
導体基板を１１４０℃、６０分、ＷｅｔＯ2中で酸化
後、酸化膜を除去して、ジルトルエッチングした時のＢ
ＳＤ面に発生したＯＳＦ密度とエッチング取り代の関係
を示す。
ら５０μmまで変えた鏡面ウェーハにＡｒプラズマによ
るＢＳＤを付与した後、非ＢＳＤ面を研磨して作った半
導体基板を１１４０℃、６０分、ＷｅｔＯ2中で酸化
後、酸化膜を除去して、ジルトルエッチングした時のＢ
ＳＤ面に発生したＯＳＦ密度とエッチング取り代の関係
を示す。
図中 であることを示す。
第２図中の 印は非ＢＳＤ面に微小な欠陥が１０2〜１０3個／cm3発
生し、ゲッタリング効果が不充分であることを示し、 印は非ＢＳＤ面に何ら欠陥が発生しなかったことを示し
ている。又ＢＳＤ面に約１０5個／cm3以上の棒状欠陥
（以下ＯＳＦという）が発生すると、ゲッタリング効果
が有効である。このためには、ＢＳＤ加工面が３０μm
以上のエッチング面であることが必要であり、特に４０
μm以上エッチングした場合、０．５×１０18atoms／cm
2のドーズ量でもゲッタリング効果が発生したすなわ
ち、プラズマエッチングの時間が短くても充分ゲッタリ
ング効果が発生することがわかった。
生し、ゲッタリング効果が不充分であることを示し、 印は非ＢＳＤ面に何ら欠陥が発生しなかったことを示し
ている。又ＢＳＤ面に約１０5個／cm3以上の棒状欠陥
（以下ＯＳＦという）が発生すると、ゲッタリング効果
が有効である。このためには、ＢＳＤ加工面が３０μm
以上のエッチング面であることが必要であり、特に４０
μm以上エッチングした場合、０．５×１０18atoms／cm
2のドーズ量でもゲッタリング効果が発生したすなわ
ち、プラズマエッチングの時間が短くても充分ゲッタリ
ング効果が発生することがわかった。
従って、ＢＳＤ加工面が４０μm以上のエッチング面の
場合、光沢度が２５０％以上、又は中心線平均粗さが
０．１μmＲａ以下であり、プラズマエッチングによる
ＢＳＤ効果が充分発生すると共に、プラズマエッチング
の加工時間が約半分にすることができ、品質上、コスト
上多大な効果が得られた。又、本実施例はＡｒガスのプ
ラズマを用いたが、この他、Ｋｒガスプラズマ、Ｎｅガ
スプラズマを用いても同様の効果が得られた。又、いず
れのガスプラズマを用いても、光沢度Ｒａはプラズマエ
ッチング前後で変わらなかった。
場合、光沢度が２５０％以上、又は中心線平均粗さが
０．１μmＲａ以下であり、プラズマエッチングによる
ＢＳＤ効果が充分発生すると共に、プラズマエッチング
の加工時間が約半分にすることができ、品質上、コスト
上多大な効果が得られた。又、本実施例はＡｒガスのプ
ラズマを用いたが、この他、Ｋｒガスプラズマ、Ｎｅガ
スプラズマを用いても同様の効果が得られた。又、いず
れのガスプラズマを用いても、光沢度Ｒａはプラズマエ
ッチング前後で変わらなかった。
［実施例２］ シリコン単結晶棒より、スライス工程、面取り工程、ラ
ツプ工程を得たウェーハを片面で、２０μm、３０μm、
４０μm、及び５０μmエッチングしたエッチング取り代
の異なる４種類のウェーハを作った。これらは、ボロン
ドープ１０〜２５Ω・cm、１００mmφ、（１００）面、
厚さ５００μmである。これらのウェーハの一部を抜取
り、日本電色製ＶＧ−ＩＤを用いてＪＩＳＺ８７４１に
従い、入射角、受光角６０°にて光沢度を測定した。そ
の後、表面粗さ計を用いて、Ｒａを測定した。
ツプ工程を得たウェーハを片面で、２０μm、３０μm、
４０μm、及び５０μmエッチングしたエッチング取り代
の異なる４種類のウェーハを作った。これらは、ボロン
ドープ１０〜２５Ω・cm、１００mmφ、（１００）面、
厚さ５００μmである。これらのウェーハの一部を抜取
り、日本電色製ＶＧ−ＩＤを用いてＪＩＳＺ８７４１に
従い、入射角、受光角６０°にて光沢度を測定した。そ
の後、表面粗さ計を用いて、Ｒａを測定した。
ＲａはＪＩＳＢ０６０１に記載されている中心線平均粗
さである。測定は各ウェーハ裏、表各３点ずつ行った。
測定値の平均値は前記第１表と同様であった。これらの
エッチング取り代と変えて作った光沢度、Ｒａの４種類
のウェーハを液体ホーニングによりＢＳＤ付与した。
さである。測定は各ウェーハ裏、表各３点ずつ行った。
測定値の平均値は前記第１表と同様であった。これらの
エッチング取り代と変えて作った光沢度、Ｒａの４種類
のウェーハを液体ホーニングによりＢＳＤ付与した。
液体ホーニングは、＃１２００の石英微粉を用い、圧縮
エアー圧力３kg／cm2で、加工時間を５sec／枚、１０se
c／枚、１５sec／枚の３通り時間を変えて加工した。
エアー圧力３kg／cm2で、加工時間を５sec／枚、１０se
c／枚、１５sec／枚の３通り時間を変えて加工した。
この後、これらのウェーハの非ＢＳＤ面を研磨して、半
導体デバイス用シリコン基板を作った。
導体デバイス用シリコン基板を作った。
又、加工前後で光沢度、Ｒａはほとんど変化しないこと
を確認した。
を確認した。
この後、これらのウェーハを１１４０℃、６０分、Ｗｅ
ｔＯ2雰囲気で酸化後、酸化膜を除去し、ジルトルエッ
チして、結晶欠陥を調べた。
ｔＯ2雰囲気で酸化後、酸化膜を除去し、ジルトルエッ
チして、結晶欠陥を調べた。
この結果、実施例１と同様の結晶が得られ、ＢＳＤ加工
面が４０μm以上のエッチング面の場合、光沢度が２５
０％以上、Ｒａが０．１μm以下であり、液体ホーニン
グによるＢＳＤ効果が充分発生すると共に、液体ホーニ
ングの加工時間を約半分にすることができ、品質上、コ
スト上多大な効果が得られた。
面が４０μm以上のエッチング面の場合、光沢度が２５
０％以上、Ｒａが０．１μm以下であり、液体ホーニン
グによるＢＳＤ効果が充分発生すると共に、液体ホーニ
ングの加工時間を約半分にすることができ、品質上、コ
スト上多大な効果が得られた。
又、本実施例は液体ホーニングを用いてＢＳＤを付与し
たが、乾式サンドブラスを用いても、同様の結果が得ら
れた。
たが、乾式サンドブラスを用いても、同様の結果が得ら
れた。
［実施例３］ シリコン単結晶棒より、スライス工程、面取り工程、ラ
ツプ工程、エッチング工程を経たウェーハを両面研磨し
た。これらは、ボロンドープ１０〜２５Ω・cm、１００m
mφ、（１００）面、厚さ５００μmである。これらのウ
ェーハの一部を前記実施例と同様、光沢度、Ｒａを測定
したところ、光沢度３３０〜３５０％、Ｒａは０．０１
μm以下であった。これらのウェーハにＡｒプラズマ中
で実施例１と同様にＢＳＤを付与した。
ツプ工程、エッチング工程を経たウェーハを両面研磨し
た。これらは、ボロンドープ１０〜２５Ω・cm、１００m
mφ、（１００）面、厚さ５００μmである。これらのウ
ェーハの一部を前記実施例と同様、光沢度、Ｒａを測定
したところ、光沢度３３０〜３５０％、Ｒａは０．０１
μm以下であった。これらのウェーハにＡｒプラズマ中
で実施例１と同様にＢＳＤを付与した。
この後、非ＢＳＤ面を２〜５μm研磨して、半導体デバ
イス用シリコン基板を作った。
イス用シリコン基板を作った。
これらを１１４０℃、６０分、ＷｅｔＯ2酸化し、酸化
膜を除去した後、ジルトルエッチして調べたところ、Ａ
ｒプラズマエッチで０．５×１０18atoms／cm2ドーズし
た場合でも、ＢＳＤ面には、２〜５×１０５個／cm3の
ＯＳＦがＢＳＤ面に発生し、非ＢＳＤ面には、何ら欠陥
が認められなかった。
膜を除去した後、ジルトルエッチして調べたところ、Ａ
ｒプラズマエッチで０．５×１０18atoms／cm2ドーズし
た場合でも、ＢＳＤ面には、２〜５×１０５個／cm3の
ＯＳＦがＢＳＤ面に発生し、非ＢＳＤ面には、何ら欠陥
が認められなかった。
一方、上記ＡｒプラズマによるＢＳＤ付与の他に液体ホ
ーニング及び乾式サンドブラストによるＢＳＤ付与にも
同時に試たが、いづれも、ＢＳＤ付与時に、非ＢＳＤ面
にもダメージやキズが入り、その後の２〜５μm研磨で
除去しきれないことが解った。液体ホーニング及びサン
ドブラストでＢＳＤを入れる場合、その後、非ＢＳＤ面
を１０μm以上研磨することでＡｒプラズマと同様のゲ
ッタリング効果が確認された。
ーニング及び乾式サンドブラストによるＢＳＤ付与にも
同時に試たが、いづれも、ＢＳＤ付与時に、非ＢＳＤ面
にもダメージやキズが入り、その後の２〜５μm研磨で
除去しきれないことが解った。液体ホーニング及びサン
ドブラストでＢＳＤを入れる場合、その後、非ＢＳＤ面
を１０μm以上研磨することでＡｒプラズマと同様のゲ
ッタリング効果が確認された。
然し乍ら、両面研磨ウェーハに対しては量産コストを考
慮すると、不活性ガスプラズマによりＢＳＤ加工する方
が、その後の研磨取り代を小さくできるため、生産コス
ト上有利である。
慮すると、不活性ガスプラズマによりＢＳＤ加工する方
が、その後の研磨取り代を小さくできるため、生産コス
ト上有利である。
［実施例４］ シリコン単結晶棒より、スライス工程、面取り工程を経
たウェーハを＃２５００の研削板で研削した。
たウェーハを＃２５００の研削板で研削した。
その後、片面で１０〜２０μmエッチングして、５００
μm厚のボロンドープ、１０〜２５Ω・cm、１００mmφ、
（１００）面のウェーハを作った。
μm厚のボロンドープ、１０〜２５Ω・cm、１００mmφ、
（１００）面のウェーハを作った。
これらのウェーハの一部を前記実施例と同様、光沢度、
Ｒａを測定したところ、光沢度２５０％、Ｒａは０．０
３〜０．０６μmであった。これらのウェーハをＡｒプ
ラズマ中で実施例１と同様、ＢＳＤ付与した後、非ＢＳ
Ｄ面を研磨して、半導体デバイス用シリコン基板を作っ
た。
Ｒａを測定したところ、光沢度２５０％、Ｒａは０．０
３〜０．０６μmであった。これらのウェーハをＡｒプ
ラズマ中で実施例１と同様、ＢＳＤ付与した後、非ＢＳ
Ｄ面を研磨して、半導体デバイス用シリコン基板を作っ
た。
この後、１１４０℃、６０分、ＷｅｔＯ2酸化し、酸化
膜を除去した後、ジルトルエッチして調べたところ、Ａ
ｒプラズマエッチングでドーズ量が０．５×１０18／cm
2、１．５×１０18／cm2、４．５×１０18atoms／cm2の
いずれの場合でもＢＳＤ面には２〜５×１０５個／cm3
のＯＳＦが発生し、非ＢＳＤ面には何ら欠陥が発生せ
ず、ゲッタリング効果が得られた。
膜を除去した後、ジルトルエッチして調べたところ、Ａ
ｒプラズマエッチングでドーズ量が０．５×１０18／cm
2、１．５×１０18／cm2、４．５×１０18atoms／cm2の
いずれの場合でもＢＳＤ面には２〜５×１０５個／cm3
のＯＳＦが発生し、非ＢＳＤ面には何ら欠陥が発生せ
ず、ゲッタリング効果が得られた。
［実施例５］ シリコン単結晶棒よりスライス工程、面取り工程を経た
ウェーハを＃２５００の研削板で研削した。
ウェーハを＃２５００の研削板で研削した。
その後、片面で１０〜２０μmエッチングして、５００
μm厚のボロンドープ１０〜２５Ω・cm、１００mmφ、
（１００）面のウェーハを作った。
μm厚のボロンドープ１０〜２５Ω・cm、１００mmφ、
（１００）面のウェーハを作った。
これらのウェーハの一部を前記実施例と同様、光沢度、
Ｒａを測定したところ、光沢度２５０％、Ｒａは０．０
３〜０．０６μmであった。これらのウェーハを液体ホ
ーニングにより実施例２と同様ＢＳＤ付与した後、非Ｂ
ＳＤ面を研磨して、半導体デバイス用シリコン基板を作
った。
Ｒａを測定したところ、光沢度２５０％、Ｒａは０．０
３〜０．０６μmであった。これらのウェーハを液体ホ
ーニングにより実施例２と同様ＢＳＤ付与した後、非Ｂ
ＳＤ面を研磨して、半導体デバイス用シリコン基板を作
った。
この後、１１４０℃、６０分、ＷｅｔＯ2酸化し、酸化
膜を除去した後、ジルトルエッチして調べたところ、液
体ホーニング時間が５sec／枚、１０sec／枚、１５sec
／枚のいづれの場合でもＢＳＤ面には２〜５×１０5個
／cm3のＯＳＦが発生し、非ＢＳＤ面には、何ら欠陥が
発生せず、ゲッタリング効果が得られた。又液体ホーニ
ングの他サンドブラストでも同様のゲッタリング効果が
得られた。
膜を除去した後、ジルトルエッチして調べたところ、液
体ホーニング時間が５sec／枚、１０sec／枚、１５sec
／枚のいづれの場合でもＢＳＤ面には２〜５×１０5個
／cm3のＯＳＦが発生し、非ＢＳＤ面には、何ら欠陥が
発生せず、ゲッタリング効果が得られた。又液体ホーニ
ングの他サンドブラストでも同様のゲッタリング効果が
得られた。
第１図はドーズ量制御システムを示す。 第２図はエッチング取り代とＢＳＤ面に発生したＯＳＦ
密度の関係を示す。
密度の関係を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−81934（ＪＰ，Ａ) 特開 昭51−148355（ＪＰ，Ａ) 特開 昭58−102529（ＪＰ，Ａ) 特開 昭50−51665（ＪＰ，Ａ)
Claims (4)
- 【請求項１】半導体デバイス用シリコン基板を製造する
方法において、ラップ工程、又は、研削工程の後、エッ
チングするか、又は両面研磨により加工し、仕上げ面の
Ｒａが０．１μm以下、又は、光沢度が２５０％以上に
加工した後、素子形成前に、該面に不活性ガスプラズマ
エッチング、液体ホーニング又は乾式サンドブラストに
よりＢＳＤを付与し、非ＢＳＤ面を研磨することを特徴
とする半導体デバイス用シリコン基板の製造方法。 - 【請求項２】＃１０００ラップ後、４０μm以上エッチ
ングし、Ｒａで０．１μm以下、又は光沢度が２５０％
以上の仕上げ面に加工した後、素子形成前に、該面に不
活性ガスプラズマエッチング、液体ホーニング又は乾式
サンドブラストによりＢＳＤを付与し、非ＢＳＤ面を研
磨する特許請求の範囲第１項の半導体デバイス用シリコ
ン基板の製造方法。 - 【請求項３】両面研磨し、Ｒａで０．０１μm以下、又
は光沢度が３３０〜３５０％以上の仕上げ面に加工した
後、素子形成前に、該面に不活性ガスプラズマエッチン
グ、液体ホーニング又は乾式サンドブラストによりＢＳ
Ｄを付与し、非ＢＳＤ面を研磨する特許請求の範囲第１
項の半導体デバイス用シリコン基板の製造方法。 - 【請求項４】＃２５００の研削板で研削後、１０〜２０
μmエッチングし、Ｒａで０．１μm以下、又は光沢度が
２５０％以上の仕上げ面に加工した後、素子形成前に、
該面に不活性ガスプラズマエッチング、液体ホーニング
又は乾式サンドブラストによりＢＳＤを付与し、非ＢＳ
Ｄ面を研磨する特許請求の範囲第１項の半導体デバイス
用シリコン基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58154997A JPH065675B2 (ja) | 1983-08-26 | 1983-08-26 | 半導体デバイス用シリコン基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58154997A JPH065675B2 (ja) | 1983-08-26 | 1983-08-26 | 半導体デバイス用シリコン基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6047427A JPS6047427A (ja) | 1985-03-14 |
| JPH065675B2 true JPH065675B2 (ja) | 1994-01-19 |
Family
ID=15596442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58154997A Expired - Lifetime JPH065675B2 (ja) | 1983-08-26 | 1983-08-26 | 半導体デバイス用シリコン基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065675B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06103678B2 (ja) * | 1987-11-28 | 1994-12-14 | 株式会社東芝 | 半導体基板の加工方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5051665A (ja) * | 1973-09-07 | 1975-05-08 | ||
| JPS51148355A (en) * | 1975-06-14 | 1976-12-20 | Fujitsu Ltd | Single crystal semiconductor base plate |
| JPS5681934A (en) * | 1979-12-10 | 1981-07-04 | Hitachi Ltd | Formation of semiconductor element |
-
1983
- 1983-08-26 JP JP58154997A patent/JPH065675B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6047427A (ja) | 1985-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1189266B1 (en) | Production method for silicon wafer and soi wafer, and soi wafer | |
| US6583029B2 (en) | Production method for silicon wafer and SOI wafer, and SOI wafer | |
| JPH09171981A (ja) | 再生半導体ウェハとその再生方法 | |
| JPH0997775A (ja) | 半導体鏡面ウェーハの製造方法 | |
| JP2002532898A (ja) | 後表面損傷を組み込む半導体ウエハの処理法 | |
| US6284658B1 (en) | Manufacturing process for semiconductor wafer | |
| US20190348270A1 (en) | Method of polishing silicon wafer and method of producing silicon wafer | |
| EP1145296B1 (en) | Semiconductor wafer manufacturing method | |
| CN110140195B (zh) | 硅晶圆的研磨方法、硅晶圆的制造方法和硅晶圆 | |
| US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
| JP3787485B2 (ja) | 薄板の加工方法 | |
| JP2006120819A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
| KR101086966B1 (ko) | 반도체 웨이퍼 연마방법 | |
| JP3606432B2 (ja) | 高平坦度ウェーハの製造方法 | |
| JPH11348031A (ja) | 半導体基板の製造方法、外面加工装置及び単結晶インゴット | |
| JPH065675B2 (ja) | 半導体デバイス用シリコン基板の製造方法 | |
| TW202305915A (zh) | 矽晶圓的製造方法 | |
| JP3528166B2 (ja) | 高平坦度ウェーハの製造方法 | |
| JP3551300B2 (ja) | 高平坦度ウェーハの製造方法 | |
| JP2001044154A (ja) | 半導体ウェーハの製造方法 | |
| JPS6381934A (ja) | ウエハおよびその製造方法 | |
| JP4075426B2 (ja) | シリコンウェーハの製造方法 | |
| JP4154683B2 (ja) | 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置 | |
| JPH1131670A (ja) | 半導体基板の製造方法 | |
| JP2001093865A (ja) | 半導体ウェーハの製造方法 |